CN102047396A - 柔性半导体装置及其制造方法 - Google Patents

柔性半导体装置及其制造方法 Download PDF

Info

Publication number
CN102047396A
CN102047396A CN2009801005512A CN200980100551A CN102047396A CN 102047396 A CN102047396 A CN 102047396A CN 2009801005512 A CN2009801005512 A CN 2009801005512A CN 200980100551 A CN200980100551 A CN 200980100551A CN 102047396 A CN102047396 A CN 102047396A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
metal forming
tft element
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801005512A
Other languages
English (en)
Other versions
CN102047396B (zh
Inventor
平野浩一
中谷诚一
小川立夫
一柳贵志
铃木武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102047396A publication Critical patent/CN102047396A/zh
Application granted granted Critical
Publication of CN102047396B publication Critical patent/CN102047396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种用于制造柔性半导体装置的方法，在该制造方法的特征在于，包括：(i)在金属箔的上面形成绝缘膜的工序、(ii)在金属箔的上面形成取出电极图形的工序、(iii)按照与取出电极图形接触的方式在绝缘膜上形成半导体层的工序、(iv)按照覆盖半导体层及取出电极图形的方式在金属箔的上面形成密封树脂层的工序、和(v)通过蚀刻金属箔形成电极的工序，将金属箔用作用于在上述(i)～(iv)形成的绝缘膜、取出电极图形、半导体层及密封树脂层的支撑体，并且在上述(v)中用作电极构成材料。在该制造方法中，能够将作为支撑体的金属箔有效用作TFT元件的电极，不需要最终剥离作为支撑体的金属箔，因此，能够通过简便的工艺来制作TFT元件，能够提高生产率。另外，使用金属箔作为支撑体，因此能够在绝缘膜及半导体层等的制作中积极地导入高温工艺，能够优选提高TFT特性。

Description

柔性半导体装置及其制造方法
技术领域
本发明涉及柔性半导体装置及其制造方法。更具体来说，本发明涉及能够用作TFT的柔性半导体装置及其制造方法。
背景技术
伴随信息终端的普及，作为电脑用显示器等图像显示装置，对平板显示器的需求正在提高。另外，伴随进一步的信息化的进展，以往由纸介质提供的信息被电子化的机会正在增加。尤其，最近，作为薄且轻、能够轻便搬运的移动用显示介质，对电子纸或数码纸的需要也正在增加(专利文献1等)。
通常，在平板显示器装置中，使用利用了液晶、有机EL(有机电致发光)、电泳等的元件，形成显示介质。在该显示介质中，为了确保画面亮度的均匀性或画面重写速度等，使用有源驱动元件(TFT元件)作为图像驱动元件的技术成为了主流。在通常的显示器中，在玻璃基板上形成这些TFT元件，密封液晶、有机EL元件等。
在此，在TFT元件中，主要可以使用a-Si(非晶硅)、p-Si(多晶硅)等半导体。将这些Si半导体(根据需要还可以为金属膜)多层化，在基板上依次形成源、漏、栅各电极，由此制造TFT元件。
在这样的一直以来的使用了Si材料的TFT元件的形成中包含高温工序，因此，作为基板材料，有所谓必须使用经得住高的工序温度的材料的限制。因此，实际上，作为基板材料，有必要使用玻璃。需要说明的是，也可以使用石英基板，但价格高，在显示器的大型化时存在经济问题。从而，作为形成TFT元件的基板，通常使用玻璃基板。
然而，在利用这样的已知的玻璃基板来构成在先叙述的薄型显示器的情况下，该显示器成为沉重、且欠缺柔软性、有可能由于下落的冲击而破裂的产品。在玻璃基板上形成TFT元件所引起的这些特征，是满足对伴随信息化的进展的轻便的便携用薄型显示器的需要时所不期望的。
为了应付对轻量且薄型的显示器的需要，从基板的柔性化、轻量化等观点来说，正在进行在树脂基板(塑料基板)上形成TFT元件的柔性半导体装置的开发。例如，在专利文献2中，公开了利用与以往大致相同的工艺，在支撑体(例如玻璃基板)上制作了TFT元件后，从玻璃基板剥离TFT元件并转印于玻璃基板上的技术。在该技术中，首先，在玻璃基板上形成TFT元件，将其经由丙烯酸树脂等密封层粘合于树脂基板，然后，剥离玻璃基板，由此在树脂基板上转印TFT元件而形成。
专利文献1：特开2007-67263号公报
专利文献2：特开2004-297084号公报
然而，在使用了转印法的TFT元件的制造中，支撑体(例如玻璃基板)的剥离工序成为问题。即，在从树脂基板剥离支撑体的工序中，例如需要进行使支撑体和TFT元件的密接性降低的处理。另外，需要在支撑体和TFT元件之间形成剥离层并通过物理或化学方法除去该剥离层的处理等，这导致工序的繁琐，在生产率方面留下问题。
作为在树脂基板形成TFT元件的方法，不仅有利用上述转印法的方法，还有例如在树脂基板直接形成TFT元件的方法。然而，树脂基板的耐热性低，因此，需要将工艺温度限制得较低。因此，在树脂基板上直接形成有TFT元件与在玻璃基板上形成的TFT元件相比，特性容易劣化。也就是说，实际情况是难以得到期望的TFT性能、可靠性。
发明内容
对于上述柔性半导体装置的问题，本申请发明人等不是在以往技术的延长线上应对，而是尝试在新的方向上应付，解决那些问题。本发明是鉴于所述方面而做成的，其主要目的在于提供高性能且生产率出色的柔性半导体装置及其制造方法。
为了解决上述问题，在本发明中，提供柔性半导体装置的制造方法，其是用于制造柔性半导体装置的方法，其特征在于，包括：
(i)在金属箔的上面形成绝缘膜的工序、
(ii)在金属箔的上面形成取出电极图形的工序、
(iii)按照与取出电极图形接触的方式在绝缘膜上形成半导体层的工序、
(iv)按照覆盖半导体层及取出电极图形的方式在金属箔的上面形成密封树脂层的工序、和
(v)通过蚀刻金属箔形成电极的工序，
将金属箔用作用于在工序(i)～(iv)中形成的绝缘膜、取出电极图形、半导体层及密封树脂层的支撑体，并且在工序(v)中用作电极构成材料。
在本发明中，其特征之一在于，将在柔性半导体装置的制造工序中作为支撑体发挥功能的金属箔用作称为电极构成材料的柔性半导体装置的构成要件。
在本说明书中使用的“柔性半导体装置”的所谓“柔性”的用语，实质上指半导体装置具有能够弯曲的柔性。需要说明的是，本发明所述的“柔性半导体装置”，鉴于其具有的结构等，可以称为“柔性半导体器件”或“柔性半导体元件”。
另外，在本说明书中所谓“电极的构成材料”的用语，实质上是指通过实施蚀刻等处理能够形成构成TFT元件的电极(例如后述的“源电极”、“漏电极”及“栅电极”等)的材料/部件。
在本发明中，由于使用金属箔，所以能够通过180℃以上，优选400～1000℃左右的高温工艺来实施半导体层的形成工序。另外，由于使用金属箔，所以还能够对得到的半导体层实施加热处理。在该情况下，作为加热处理，优选进行热退火处理及/或激光退火处理。通过这样的加热处理，促进半导体材料的结晶化。
在某个适当的方式中，通过工序(v)的金属箔的蚀刻，形成成为TFT元件的构成要件的源电极及漏电极。在这种情况下，与源电极及漏电极的形成一样，可以通过金属箔的蚀刻来形成栅电极。由此，能够将源电极、漏电极和栅电极形成于同一平面上(更具体来说，封入绝缘膜、半导体层及取出电极图形而成的密封树脂层的下面)。另外，也可以用其他方法按照与源电极及漏电极未在同一平面(非同一平面)的方式形成栅电极。在该情况下，通过作为进一步的工序(vi)，向密封树脂层的上面供给另一个金属箔，蚀刻该另一个金属箔而形成栅电极。需要说明的是，不仅是源电极、漏电极及栅电极，电容器的电极层也可以通过金属箔的蚀刻来附加形成。
在其他某个适当的方式中，可以代替上述工序(ii)及工序(iii)，依次实施(ii)’在绝缘膜上形成半导体层的工序、和(iii)’按照与半导体层接触的方式在金属箔的上面形成取出电极图形的工序。
在本发明中，还提供具有多个TFT元件而成的柔性半导体装置的制造方法。所述本发明的制造方法，其特征在于，其是具有至少两个TFT元件而成的柔性半导体装置的制造方法，所述TFT元件具有绝缘膜、半导体层、栅电极、源电极和漏电极而成，所述的制造方法包括：
(a)准备具备设置有构成第一TFT元件的绝缘膜及半导体层的TFT元件形成面的第一金属箔、具备设置有构成第二TFT元件的绝缘膜及半导体层的TFT元件形成面的第二金属箔、和一个密封树脂薄膜的工序；
(b)通过使第一金属箔的TFT元件形成面与密封树脂薄膜的一个面重合，将构成第一TFT元件的绝缘膜及半导体层从一个面埋入密封树脂薄膜的工序；
(c)通过使第二金属箔的TFT元件形成面与密封树脂薄膜的另一面重合，将构成第二TFT元件的绝缘膜及半导体层从另一面埋入密封树脂薄膜的工序；和
(d)通过蚀刻第一金属箔及第二金属箔，形成第一TFT元件的电极及第二TFT元件的电极的工序；
在工序(a)～(c)中将第一金属箔用作“构成第一TFT元件的绝缘膜及半导体层的支撑体”，并且，在工序(d)中将其用作第一TFT元件的电极构成材料，另外，在工序(a)～(c)中将第二金属箔用作“构成第二TFT元件的绝缘膜及半导体层的支撑体”，并且，在工序(d)中将其用作第二TFT元件的电极构成材料。
具有这样的TFT元件而成的柔性半导体装置的制造方法的特征之一也在于，将在柔性半导体装置的制造时作为支撑体发挥功能的金属箔作为所谓电极构成材料的柔性半导体的构成要件来利用。
在某个适当的方式中，在工序(d)中，通过蚀刻第一金属箔，形成构成第一TFT元件的源电极及漏电极、和构成第二TFT元件的栅电极，并且，通过蚀刻第二金属箔，形成构成第一TFT元件的栅电极、和构成第二TFT元件的源电极及漏电极。另外，在其他某个适当的方式中，在工序(d)中，通过蚀刻第一金属箔，形成构成第一TFT元件的栅电极、源电极及漏电极，并且，通过蚀刻第二金属箔，形成构成第二TFT元件的栅电极、源电极及漏电极。
在本发明中，还提供能够通过上述制造方法得到的柔性半导体装置。所述本发明的柔性半导体装置，其特征在于，具有：
绝缘膜；
在绝缘膜的上面形成的半导体层；
位于绝缘膜的下面侧的电极；
将电极和半导体层电连接的取出电极图形；以及
密封取出电极图形及半导体层的密封树脂层；
电极是通过对作为绝缘膜、半导体层、取出电极图形及密封树脂层的支撑体发挥功能的金属箔进行蚀刻而形成的。
本发明的柔性半导体装置的特征之一在于，具有通过蚀刻在制造工序中作为支撑体发挥功能的金属箔而形成的电极。由于该特征，在本发明的柔性半导体装置中，优选电极在其厚度方向上具有锥形状。另外，优选电极的厚度尺寸大于利用常规的电极形成法(例如蒸镀法或溅射法)得到的电极，例如，电极厚度为4μm～约20μm。
在本发明的柔性半导体装置的某个适当方式中，通过蚀刻金属箔而形成的电极为源电极、漏电极及栅电极，源电极、漏电极和栅电极位于同一平面上。也就是说，源电极、漏电极和栅电极设置为在同一面的状态。另外，在其他某个适当的方式中，栅电极以相对于源电极及漏电极为“不在同一平面的状态”来设置。在该方式中，优选通过对位于绝缘膜的下侧的金属箔进行蚀刻而形成的电极为源电极及漏电极，与此相对，通过对按照夹着密封树脂层并与半导体层对置的方式设置于密封树脂层的上面的其他金属箔进行蚀刻而形成的电极为栅电极。
在通过蚀刻金属箔而形成的电极为源电极及漏电极的情况下，半导体层的周缘部的下面与源电极用取出电极图形的周缘部的上面部分地接触，并且，半导体层的周缘部的下面还与漏电极用取出电极图形的周缘部的上面部分地接触即可。或者，半导体层的周缘部的上面与源电极用取出电极图形的周缘部的下面部分地接触，并且，半导体层的周缘部的上面还与漏电极用取出电极图形的周缘部的下面部分地接触即可。
在本发明的柔性半导体装置的某个适当的方式中，具有至少两个TFT元件而成，所述TFT元件具有绝缘膜、半导体层、栅电极、源电极和漏电极而成。也就是说，在关联上述制造方法叙述的情况下，“具有至少两个TFT元件的柔性半导体装置”，相当于至少具备具有绝缘膜、半导体层、栅电极、源电极和漏电极而成的第一TFT元件和第二TFT元件的半导体装置。
根据本发明的柔性半导体装置的制造方法，在金属箔上形成了绝缘膜及半导体层后，按照覆盖半导体层的方式在金属箔上形成密封树脂层，接着，蚀刻金属箔，形成TFT元件的电极。因此，能够将作为支撑体的金属箔，有效用作TFT元件的电极(源电极、漏电极及栅电极等)，不需要最终剥离作为支撑体的金属箔。因此，能够通过简便的工序来制作TFT元件，可以提高生产率。
另外，能够在金属箔上形成了绝缘膜及半导体层后，在金属箔上形成密封树脂层，因此，能够在绝缘膜及半导体层的制作中积极地导入高温工艺。由此，能够在半导体层的形成中或形成后进行加热处理，能够优选提高TFT特性(例如半导体的载流子迁移率等)。换言之，利用本发明的制造方法得到的柔性半导体，能够通过期望的热处理来形成，因此，可以说在TFT特性的方面为高性能。
附图说明
图1(a)是柔性半导体装置100A的俯视图，(b)是表示(a)的Ia-Ia剖面的剖面图。
图2(a)是柔性半导体装置100B的俯视图，(b)是表示(a)的Ib-Ib剖面的剖面图。
图3是具有锥形状的电极的示意图。
图4(a)～(e)是表示柔性半导体装置100A的制造工序的工序剖面图。
图5(a)～(c)是表示柔性半导体装置100B的制造工序的工序剖面图。
图6(a)～(c)是表示柔性半导体装置100B的制造工序的工序剖面图。
图7(a)是柔性半导体装置100C的俯视图，(b)是表示(a)的Vb-Vb剖面的剖面图。
图8(a)～(e)是表示柔性半导体装置100C的制造工序的工序剖面图。
图9(a)是柔性半导体装置100D的俯视图，(b)是表示(a)的Xb-Xb剖面的剖面图。
图10(a)～(c)是表示柔性半导体装置100D的制造工序的工序剖面图。
图11(a)～(c)是表示柔性半导体装置100D的制造工序的工序剖面图。
图12是柔性半导体装置100E的剖面图。
图13(a)～(e)是表示柔性半导体装置100E的制造工序的工序剖面图。
图14是柔性半导体装置100F的剖面图。
图15(a)～(e)是表示柔性半导体装置100F的制造工序的工序剖面图。
图16(a)是柔性半导体装置100G的俯视图，(b)是表示(a)的IXb-IXb剖面的剖面图。
图17(a)是柔性半导体装置100H的俯视图，(b)是表示(a)的XVb-XVb剖面的剖面图，(c)是表示(a)的XVc-XVc剖面的剖面图。
图18是柔性半导体装置100G、100H的等效电路图。
图19(a)是柔性半导体装置100I的俯视图，(b)是表示(a)的XVIIb-XVIIb剖面的剖面图。
图20(a)～(c)是表示柔性半导体装置100I的制造工序的工序剖面图。
图21(a)是柔性半导体装置100J的俯视图，(b)是表示(a)的Xb-Xb剖面的剖面图，(c)是表示(a)的Xc-Xc剖面的剖面图。
图22(a)及(b)是表示柔性半导体装置100J的制造工序的工序剖面图。
图23(a)～(C)是表示柔性半导体装置100J的制造工序的工序剖面图。
图24是表示柔性半导体装置100K的剖面的剖面图。
图25(a)～(c)是表示柔性半导体装置100K的制造工序的工序剖面图。
图26是柔性半导体装置100L的剖面图。
图27(a)～(c)是表示柔性半导体装置100L的制造工序的工序剖面图。
图28是表示图像显示装置的整体的外观的立体图。
图29(a)及(b)是柔性半导体装置100M、100M’的俯视图。
图30(a)及(b)是柔性半导体装置100N、100N’的俯视图。
图31是柔性半导体装置1000的剖面图。
图32是柔性半导体装置P的剖面图。
图33是柔性半导体装置Q的剖面图。
图34是柔性半导体装置R的剖面图。
图35是柔性半导体装置S的剖面图。
图36是表示柔性半导体装置的产品应用例(电视图像显示部)的示意图。
图37是表示柔性半导体装置的产品应用例(移动电话的图像显示部)的示意图。
图38是表示柔性半导体装置的产品应用例(移动式个人电脑或笔记本式个人电脑的图像显示部)的示意图。
图39是表示柔性半导体装置的产品应用例(数码相机的图像显示部)的示意图。
图40是表示柔性半导体装置的产品应用例(可携式摄像机的图像显示部)的示意图。
图41是表示柔性半导体装置的产品应用例(电子纸的图像显示部)的示意图。
具体实施方式
以下，边参照附图边说明本发明的实施方式。在以下的附图中，为了简化说明，用相同的参照符号表示功能基本上相同的构成要件。另外，各图中的尺寸关系(长度、宽度、厚度等)不反映实际的尺寸关系。
需要说明的是，在本说明书中说明的“方向”是以金属箔50和半导体层20的位置关系为基准的方向，为了便利，用图中的上下方向来说明。具体来说，与各图的上下方向对应，将以金属箔50为基准形成绝缘膜10乃至半导体层20的一侧作为“上方”，将以金属箔50为基准未形成半导体层20的一侧作为“下方”。
[利用本发明的制造方法得到的柔性半导体装置]
首先，参照图1及图2，简单地说明利用本发明的制造方法得到的典型的柔性半导体装置。图1表示源电极50s、漏电极50d和栅电极50g形成于同一平面上的柔性半导体装置100A，图2表示漏电极50d未与栅电极50g、源电极50s形成于同一平面的柔性半导体装置100B。
如图1(b)或图2(b)所示，利用本发明的制造方法得到的柔性半导体装置100A、100B，具备：构成TFT的半导体层20、绝缘膜(保护层)10、源电极50s、漏电极50d、源极用及漏极用取出电极图形30s、30d、和栅电极50g。这些各种要件相互层叠，绝缘膜、半导体层及取出电极图形(10、20、30s、30d)被密封树脂层40封入。
更具体来说，图1及图2所示的柔性半导体装置100A及100B分别具备：绝缘膜10、通过蚀刻位于绝缘膜10的下面的金属箔50而形成的源电极50s及漏电极50d、形成于绝缘膜10的上面的一部分的半导体层20、源电极50s及漏电极50d各自的取出电极图形30s、30d。需要说明的是，密封树脂层40设置成将源极用·漏极用取出电极图形30s、30d、半导体层20及绝缘膜10封入。在此，在图1所示的柔性半导体装置100A中，在密封树脂层40的面中与形成有源电极50s及漏电极50d的面S1相同的面，形成有栅电极50g。相对于此，在图2所示的柔性半导体装置100B中，在密封树脂层40的面中与形成有源电极50s及漏电极50d的面S1相反的一侧的面S2，形成有栅电极50g。
依次说明各种构成要件。绝缘膜10作为保护半导体层20的保护层来发挥功能。作为该绝缘膜10，使用具有绝缘特性的树脂系或无机绝缘物系的膜。作为无机绝缘物系的一例，可以举出钽氧化物，作为树脂系的一例，可以举出聚苯醚树脂。
半导体层20设置于绝缘膜10上，但如图所示(参照图1(b)或图2(b))，半导体层20设置于绝缘膜10的上面的一部分(在图中为中央附近)，按照覆盖取出电极图形30s、30d的延伸部32s、32d的方式配置。换言之，在绝缘膜10上设置的半导体层20，其周缘部的下面与源电极用取出电极图形30s及漏电极用的取出电极图形30d的周缘部的上面部分地接触。作为半导体层20的一例，例如可以举出由硅(例如非晶硅)形成的半导体层或氧化物半导体层(例如由氧化锌形成的半导体层)等。
取出电极图形30s、30d与半导体层20接触。也就是说，取出电极图形30s的一部分32s及取出电极图形30d的一部分32d在绝缘膜10的上面延伸设置而与半导体层20接触。即使没有该延伸部32s、32d，也能够使柔性半导体装置100A、100B运行。然而，通过设置延伸部32s、32d，能够缩短沟道长度(在此，取出电极30s-取出电极30d之间的距离)，其结果，由于缩短沟道长度，能够实现高速化。需要说明的是，取出电极图形30s、30d的材质可以为各种金属材料、导电性氧化物等，例如为RuO2。
密封树脂层40设置成覆盖半导体层20、绝缘膜10及取出电极图形30s、30d，但具有柔性，如其名，可以供给于“密封”。作为构成密封树脂层40的树脂材料，优选在固化后具有柔性的树脂材料，例如，可以举出聚苯醚树脂、聚萘二甲酸乙二醇酯树脂等。
源电极50s及漏电极50d形成于绝缘膜10的下侧。换言之，在将绝缘膜10、半导体层20及取出电极图形30s、30d而成的密封树脂层40的下面S1，形成有源电极50s及漏电极50d。该源电极50s及漏电极50d是通过对在制造过程中作为用于支撑构成TFT的各层(10、20、30s、30d、40)的支撑体发挥功能的金属箔进行蚀刻而形成的。该电极的材质优选具有良好导电性的金属材料等，例如可以举出铜(Cu)。
作为构成TFT元件的电极，除了源电极50s及漏电极50d之外，还有栅电极。图1所示的柔性半导体装置100A的栅电极50g如图所示，形成在与形成有源电极50s及漏电极50d的面S1相同的面。所述栅电极50g可以通过蚀刻与在源电极50s及漏电极50的形成中使用的金属箔相同的金属箔来形成。相对于此，图2所示的柔性半导体装置100B的栅电极50g形成于与源电极50s和漏电极50d非相同的平面上。具体来说，该栅电极50g经由密封树脂层40位于半导体层20的上方。即，图2的栅电极50g配置成与半导体层20夹着密封树脂层40并相互对置。图2所示的栅电极50g可以通过对向密封树脂层40的上面供给的另一个金属箔进行蚀刻来形成。栅电极50g的材质也与源电极50s及漏电极50d一样，优选具有良好导电性的金属材料等，例如可以举出铜(Cu)。
由于构成TFT元件的电极(即源电极50s、漏电极50d及栅电极50g)是通过蚀刻金属箔形成的，所以如图3所示，电极可以在其厚度方向上具有锥形状。电极在其厚度方向上具有锥形状的情况下，锥角α(参照图3)可以为1°～60°左右，例如为5°～30°左右。若如此构成TFT元件的电极具有锥形状，则之后利用绝缘膜密封/保护电极及布线图形时的图形高低差被覆性(阶梯覆盖(step coverage))变得良好，得到高可靠性。另外，在本发明中，由于构成TFT元件的电极(即源电极50s、漏电极50d及栅电极50g)通过蚀刻金属箔来形成，所以电极的厚度尺寸大于利用常规的电极形成法(例如蒸镀法或溅射法)得到的电极厚度(约0.1μm左右)，例如，电极厚度为4μm～约20μm。由此，在本发明中，能够容易地实现电极的低电阻化。另外，通过改变金属箔的厚度，还能够任意且容易地改变电极厚度。其结果，电极设计的自由度变高，能够比较容易地得到期望的TFT特性。
[本发明的制造方法]
接着，参照附图，说明本发明的挠性半导体装置的制造方法。另外，还以附随所述制造方法的说明的形式，对柔性半导体装置进行说明。
(实施方式1)
作为实施方式1，参照图4(a)～(e)，说明柔性半导体装置100A的制造方法。在实施本发明的制造方法时，首先，实施工序(i)。也就是说，如图4(a)所示，在金属箔50的上面54形成绝缘膜10。使用的金属箔50如上所述，在制造过程中作为用于绝缘膜、取出电极图形、半导体层及/或密封树脂层的支撑体发挥功能，并且，最终还作为TFT元件的各种电极的构成材料来发挥功能。从该观点出发，构成金属箔50的金属优选具有导电性且熔点比较高的金属，例如可以举出铜(Cu，熔点：1083℃)、镍(Ni，熔点：1453℃)、铝(Al，熔点：660℃)、不锈钢(SUS)。金属箔50的厚度优选约4μm～约20μm的范围，更优选约8μm～约16μm的范围，例如为12μm左右。
在金属箔50上形成的绝缘膜10，例如为无机绝缘物系的绝缘膜10。作为该无机绝缘物系的绝缘膜10，例如可以举出由钽氧化物(Ta2O5等)、铝氧化物(Al2O3等)、硅氧化物(SiO2等)、沸石氧化物(ZrO2等)、钛氧化物(TiO2等)、钇氧化物(Y2O3等)、镧氧化物(La2O3等)、铪氧化物(HfO2等)等金属氧化物或这些金属的氮化物等形成的膜。可以为由钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、钛酸钙(CaTiO3)等电介质形成的膜。绝缘膜10可以为树脂系的绝缘膜。作为树脂系的绝缘膜10，例如可以举出由环氧树脂、聚酰亚胺(PI)树脂、聚苯醚(PPE)树脂、聚苯氧(PPO：polyphenylene oxide)树脂、聚乙烯吡咯烷酮(PVP)树脂等形成的膜。需要说明的是，无机绝缘物系具有比树脂系的绝缘膜高的介电常数，因此，从那一点上看，优选作为柔性半导体装置的栅极绝缘膜的材料。
对绝缘膜10向金属箔50上的形成没有特别限制。在这一点上，在本发明中，作为支撑体，使用具有高熔点的金属箔50(例如铜箔)，因此，能够以高温工艺来实施绝缘膜10的形成。例如，将有机金属等前体涂敷于金属箔(铜箔)50的被形成面，将其以800℃烧成，由此能够形成由金属氧化物形成的绝缘膜10。或者，可以利用使用了掩模的溅射法等薄膜形成法，在金属箔50的被形成面形成无机绝缘物。尽管优选的绝缘膜10的厚度可以对应于必要的TFT特性等而改变，但为约2μm以下，更优选约0.1μm～约2μm的范围，进而优选约0.2μm～约1μm的范围。在为了例示而举出一例的情况下，可以使用溅射法，在金属箔50的被形成面形成厚度0.3μm的钽氧化物(Ta2O5)。
工序(i)之后接着实施工序(ii)。也就是说，如图4(b)所示，在金属箔50的上面54形成源极用取出电极图形30s和漏极用取出电极图形30d。
作为取出电极图形30s、30d的材料，例如可以举出金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铬(Cr)、钴(Co)、镁(Mg)、钙(Ca)、铂(Pt)、钼(Mo)、铁(Fe)、锌(Zn)、钛(Ti)、钨(W)等金属材料、或氧化锡(SnO2)、氧化铟锡(ITO)、含氟氧化锡(FTO)、氧化钌(RuO2)、氧化铱(IrO2)、氧化铂(PtO2)等导电性氧化物等。
对形成取出电极图形30s、30d的方法也没有特别限制。在这一点上，在本发明中，作为支撑体，使用具有高熔点的金属箔50(例如铜箔)，因此，还能够以高温工艺形成取出电极图形30s、30d。例如，可以利用真空蒸镀法、溅射法来容易地进行。另外，可以使用其他方法(例如印刷有机金属糊剂并进行固化的方法、或利用喷墨方式印刷纳米金属粒子墨液并进行烧成的方法等)。
形成的取出电极图形30s、30d如图4(b)所示，优选按照与绝缘膜10部分重叠的方式层叠在金属箔50的上面54。即，优选按照一部分在金属箔50上延伸设置的方式在金属箔50上形成取出电极图形30s、30d。形成的取出电极图形30s、30d的厚度优选约50nm～约150nm的范围，更优选约80nm～约120nm的范围。在为了例示而举出一例的情况下，在形成取出电极图形30s、30d时，利用溅射法，按照覆盖绝缘膜10的方式层叠厚度100nm的RuO2层即可。
工序(ii)之后接着实施工序(iii)。也就是说，如图4(c)所示，在绝缘膜10上形成半导体层20。就该半导体层20的形成来说，按照使半导体层20与取出电极图形30s、30d接触的方式实施。作为构成半导体层20的半导体，可以使用各种半导体，例如可以使用硅(例如Si)、锗(Ge)等半导体，也可以使用氧化物半导体。作为氧化物半导体，例如还可以举出氧化锌(ZnO)、氧化锡(SnO2)、氧化铟(In2O3)、氧化钛(TiO2)等单质的氧化物、或InGaZnO、InSnO、InZnO、ZnMgO等复合氧化物。或者，根据需要，也可以使用化合物半导体(例如GaN、SiC、ZnSe、CdS、GaAs等)、有机半导体(例如戊省、聚3-己基噻吩、卟啉衍生物、铜酞菁、C60等)。
半导体层20的形成可以通过例如在绝缘膜10的被形成位置堆积半导体材料来进行。半导体材料的堆积例如可以适当使用真空蒸镀法、溅射法、等离子体CVD法等。例如，使用等离子体CVD法，在设置于加热为350℃的金属箔50上的绝缘膜10的被形成位置，堆积硅膜，在惰性气氛中(典型地为非氧化性气氛中)，以600℃对已堆积的硅膜进行热退火处理，由此能够形成多晶硅。
这样，在本发明中，使用具有高熔点的金属箔50(例如铜箔)作为支撑体，因此能够使用高温工艺来形成半导体层20。换言之，在使用了树脂(塑料)的基板的情况下，在树脂基板上直接形成半导体层时，由于树脂基板的耐热性低，因此，必须将工序温度限制得较低。可是，根据本实施方式的制造方法，与使用耐热性低的密封树脂层40作为基材无关，均能够在超过密封树脂层40的耐热温度的工艺温度(高温工艺)下形成半导体层20。例如在使用PEN树脂薄膜(耐热温度180℃)的情况下，也能够在半导体层20的制造工序中，积极地采用超过180℃的高温工艺(更优选400℃～1000℃的高温工艺)。
也就是说，能够利用180℃以上、更优选400～1000℃左右的高温工艺来实施半导体层的形成工序。另外，由于如此使用金属箔，从而能够对得到的半导体层积极地实施加热处理。
例如，可以在绝缘膜10上堆积了半导体材料后，对该已堆积的半导体材料进行加热处理。对加热处理的方法没有特别限制，例如可以为热退火处理(气氛加热)，或者，也可以为激光退火处理，换言之，可以合用它们。例如，可以在将由非晶硅形成的半导体层形成在绝缘膜10的被形成位置后，利用激光对其进行退火处理。通过如此实施加热处理，半导体的结晶化得以进行，可以提高半导体的特性(例如载流子迁移率)。例如，就载流子迁移率来说，在硅半导体的情况下，1以下时可以通过上述加热处理来提高为100以上。需要说明的是，在本说明书中使用的所谓的“退火处理”的用语，实质上是指以迁移率的提高、特性的稳定化为目的的热处理。
另外，就加热处理来说，可以将有机硅化合物(例如环戊硅烷等)涂敷于绝缘膜10的被形成位置，将其加热，由此变化为硅。进而，将有机金属的混合物印刷在绝缘膜10的被形成位置，对其进行热处理(例如600℃以上)，由此也可以烧结金属，形成氧化物半导体。如此，可以在本发明中将各种工艺用于半导体层的形成。
值得一提的是，优选半导体层20不从绝缘膜10的上面露出而形成。在使用密封树脂层40作为TFT的构成要件的情况下，由于在密封树脂层40内含有的水蒸气、氧的存在，半导体层20可能劣化。因此，通过在使半导体层20不从绝缘膜10的上面露出的情况下而使其形成，能够使绝缘膜10作为保护半导体层20的保护层来适当地发挥功能。需要说明的是，形成的半导体层20的厚度优选约10nm～约150nm的范围，更优选约20nm～约80nm的范围。
在工序(iii)之后接着实施工序(iv)。也就是说，如图4(d)所示，按照覆盖半导体层20及取出电极图形30s、30d的方式在金属箔50的上面54形成密封树脂层40。
作为密封树脂层40的树脂材料，优选在固化后具有柔性。作为这样的树脂材料，例如可以举出环氧树脂、聚酰亚胺(PI)树脂、丙烯酸树脂、聚对苯二甲酸乙二醇酯(PET)树脂、聚萘二甲酸乙二醇酯(PEN)树脂、聚苯硫醚(PPS)树脂、聚苯醚(PPE)树脂、或它们的复合物等。需要说明的是，这些树脂材料具有出色的尺寸稳定性等性质，对于本发明的制造方法来说是优选的。
对密封树脂层40的形成方法没有特别限制，只要能够按照覆盖半导体层及取出电极图形的方式在金属箔的上面形成密封树脂层，就可以使用任意的方法。例如，通过利用旋涂等在金属箔50的上面涂敷未固化的液态树脂(例如在液体介质中混合了树脂材料的涂敷剂)并进行干燥，能够形成密封树脂层40，由此，适当地密封半导体层20。
另外，在密封树脂层40的形成中，可以采用将预先成形为薄膜状的未固化的树脂贴合于金属箔50的上面54并使其固化的方法。进而，可以采用在预先成形为薄膜状的树脂的表面涂敷粘合性材料并将涂敷了该粘合性材料的面贴合于金属箔50的上面54的方法。作为贴合密封树脂层40和金属箔50的方法，可以适当采用利用辊层压机、真空层压机、压力机等加压的方法等。若经过这样的贴合工序，则半导体层20及取出电极30s、30d被埋入密封树脂层40的下面，从而能够利用密封树脂层40来密封半导体层20。例如，如要举出一例，则在聚萘二甲酸乙二醇酯(PEN)树脂薄膜的下面涂敷粘合性环氧树脂，将涂敷了该环氧树脂的面贴合于金属箔50的上面即可。
在工序(iv)中形成的密封树脂层40的厚度，优选约1μm～约7μm的范围，更优选约2μm～约5μm的范围。密封树脂层40作为栅极绝缘膜发挥功能，因此，从降低栅电压的观点出发，优选密封树脂层40的厚度较薄，从这一点来说，适合为5μm以下，但对应于必要的TFT特性等适当调节即可。
在工序(iv)之后接着实施工序(v)。也就是说，如图4(e)所示，通过蚀刻金属箔50来形成电极。具体来说，通过金属箔50的蚀刻来形成源电极50s及漏电极50d。尤其，在图示的方式中，栅电极50g也通过金属箔50的蚀刻来形成。
对蚀刻方法没有特别限制，使用以往公知的方法(典型地为使用了光刻工序的蚀刻)即可。在图示的方式中，通过金属箔50的图形形成，按照与源极用取出电极图形30s连接的方式形成源电极50s，并且，按照与漏极用取出电极图形30d连接的方式形成漏电极50d。
通过经过这样的工序，作为TFT元件，能够构筑具有半导体层20、绝缘膜10、栅电极50g、源电极50s和漏电极50d而成的柔性半导体装置100A。
在本发明的制造方法中，如上所述，在金属箔50上形成绝缘膜10及半导体层20。接着，按照覆盖半导体层20的方式在金属箔50上形成密封树脂层40，然后，通过蚀刻金属箔50，形成源电极50s、漏电极50d及栅电极50g。因此，能够将作为支撑体的金属箔50有效用作TFT的电极(源、漏及栅各电极)，不需要最终剥离作为支撑体的金属箔50。因此，能够以简便的工艺来制作TFT元件，柔性半导体装置的生产率出色。
具体来说，在基于典型的转印法的TFT的制法中，需要最终剥离支撑基板(例如玻璃基板)。因此，需要进行使支撑基板和TFT元件的密接性降低的处理。或者，伴有工序的繁琐，即需要在支撑基板和TFT元件之间形成剥离层，进行物理或化学除去该剥离层的处理等。也就是说，在典型的基于转印法的TFT的制法中，在生产率方面留下问题。针对此，在本发明的制造方法中，不需要最终剥离作为支撑体的金属箔50，因此，减轻工序的繁琐度。
而且，在本发明的制造方法中，在金属箔50上形成了绝缘膜10及半导体层20之后，在金属箔50上形成有密封树脂层40，因此，能够以高温工艺来执行绝缘膜10及半导体层20的制作，得到的TFT的性能变得良好。即，在不使用转印法而是直接形成在树脂基板上的TFT的制法中，树脂基板的耐热性低，因此，需要将工艺温度限制得较低，TFT的性能容易劣化。然而，根据本发明的制造方法，无论是否使用耐热性低的密封树脂层(例如耐热温度180℃的聚萘二甲酸乙二醇酯(PEN)树脂薄膜)，均能够在半导体层20的形成中导入400℃以上的高温工艺(例如退火等加热处理)。从而，能够优选提高TFT特性(例如半导体的载流子迁移率等)。
如上所述，根据本发明的制造方法，能够以良好的生产率得到高性能的柔性半导体装置。
(实施方式2)
以下，说明本发明的制造方法的其他实施方式及由此得到的柔性半导体装置。需要说明的是，对于与柔性半导体装置100A相同的构成部件，标注相同的符号，并且，对于与柔性半导体装置100A的制造方法重复的部分，省略或简化说明。
以下说明的实施方式2为上述柔性半导体装置100B的制造方法。也就是说，实施方式2的制造方法如图2所示，是栅电极50g相对于源电极50s及漏电极50d不在同一平面(非同一平面)的柔性半导体装置的制造方法。
图5(a)～(c)及图6(a)～(c)中示出柔性半导体装置100B的制造工序的一例。首先，如图5(a)所示，作为工序(i)，在金属箔50的上面54形成绝缘膜10。使用的金属箔50如上所述，在制造过程中作为用于绝缘膜、取出电极图形、半导体层及/或密封树脂层的支撑体发挥功能，并且最终还作为TFT元件的各种电极的构成材料发挥功能。接着，如图5(b)所示，作为工序(ii)，在金属箔50的上面54形成源极用取出电极图形30s和漏极用取出电极图形30d。接着，如图5(c)所示，作为工序(iii)，按照与取出电极图形30s、30d接触的方式，在绝缘膜10上形成半导体层20。
接着，如图6(a)所示，作为工序(iv)，按照覆盖半导体层20及取出电极图形30s、30d的方式在金属箔50上形成密封树脂层40。在图示的方式中，在树脂薄膜(例如厚度30μm左右的聚萘二甲酸乙二醇酯树脂薄膜)的下面涂敷粘合性环氧树脂，将该涂敷了环氧树脂的面贴合于金属箔50的上面，由此形成密封树脂层40。尤其是在本实施方式中，在密封树脂层40上形成另一个金属箔52(参照图6(a)及(b))。例如，另行准备另一个金属箔52，贴合于密封树脂层40的上面。构成金属箔52的金属优选具有导电性且熔点比较高的金属，例如可以使用铜(Cu，熔点：1083℃)、镍(Ni，熔点：1453℃)、铝(Al，熔点：660℃)、不锈钢(SUS)。另外，金属箔52的厚度优选约4μm～约20μm的范围，更优选约8μm～约16μm的范围，例如为12μm左右。金属箔52向密封树脂层40上的贴合，通过在密封树脂层40的上面涂敷粘合性环氧树脂，将涂敷了该环氧树脂的面贴合于另一个金属箔52的下面来进行即可。由此，树脂层40和另一个金属箔52适当地一体化。需要说明的是，可以利用同一工序来执行金属箔50的层叠、和另一个金属箔52的层叠，或可以利用各自的工序来执行。
这样，若形成了密封树脂层40及另一个金属箔52，然后，如图6(c)所示，通过蚀刻作为支撑体的金属箔50，形成源电极50s及漏电极50d，并且通过蚀刻金属箔52，形成栅电极50g。
通过经过以上的工序，作为TFT元件，能够构筑具有半导体层20、绝缘膜10、栅电极50g、源电极50s和漏电极50d而成的柔性半导体装置100B。需要说明的是，如柔性半导体装置100B那样，在栅电极50g配置成与半导体层夹着密封树脂层40且相互对置的半导体装置中，密封树脂层40中夹在半导体层20和栅电极50g之间的部位，作为栅极绝缘膜42来发挥功能。
(实施方式3)
在图4及图5中例示的方式中，从取出电极图形30s、30d的上方形成半导体层20，半导体层20的周缘部的一部分覆盖取出电极图形30s、30d的延伸部32s、32d，但其形态、形成顺序可以相反。例如如图7(a)及(b)所示，可以是从半导体层20上形成取出电极图形30s、30d。更具体来说，在如图7(a)及(b)所示的柔性半导体装置100C中，其取出电极图形30s、30d的延伸部32s、32d配置成覆盖半导体层20的一部分。换言之，在绝缘膜10上设置的半导体层20，其周缘部的上面与源电极用取出电极图形30s及漏电极用取出电极图形30d的周缘部的下面部分地接触。需要说明的是，图7(a)及(b)所示的柔性半导体装置100C，是源电极50s、漏电极50d、和栅电极50g形成于同一平面上的半导体装置。
使用图8(a)～图8(e)，说明柔性半导体装置100C的制造工序的一例。需要说明的是，关于与上述柔性半导体装置100A、100B的制法的相同点，省略说明。
首先，如图8(a)所示，在金属箔50的上面54形成绝缘膜10，接着，如图8(b)所示，在绝缘膜10的上面形成半导体层20。对半导体层20的形成方法没有特别限制，例如，与上述实施方式1一样形成即可。
在绝缘膜10上形成了半导体层20后，接着，如图8(c)所示，按照与该半导体层20接触的方式在金属箔50的上面的一部分形成至少两个取出电极图形30s、30d。如图所示，源极用取出电极图形30s形成为覆盖半导体层20的左端边部分和绝缘膜10的左端边部分。同样地，漏极用取出电极图形30d形成为覆盖半导体层20的右端边部分和绝缘膜10的右端边部分。
接着，如图8(d)所示，按照覆盖半导体层20及取出电极图形30s、30d的方式在金属箔50的上面54形成密封树脂层40。然后，如图8(e)所示，通过蚀刻金属箔50，形成栅电极50g、源电极50s及漏电极50d。如此，能够简易且稳定地得到图7(a)及(b)所示的柔性半导体装置100C。
(实施方式4)
与实施方式3一样，在图9(a)及(b)所示的柔性半导体装置100D中，从半导体层20上形成取出电极图形30s、30d。即，配置成由取出电极图形30s、30d的延伸部32s、32d覆盖半导体层20的一部分。与实施方式3的柔性半导体装置100C不同点在于，在图9(a)及(b)所示的柔性半导体装置100D中，栅电极50g未与源电极50s和漏电极50d形成于同一平面。
使用图10(a)～(c)及图11(a)～(c)，说明柔性半导体装置100D的制造工序的一例。
首先，如图10(a)所示，在金属箔50的上面54形成了绝缘膜10后，如图10(b)所示，在绝缘膜10上形成半导体层20。接着如图10(c)所示，按照与半导体层20接触的方式在金属箔50上形成至少两个取出电极图形30s、30d。如图所示，按照覆盖半导体层20的周边端边的一部分和绝缘膜10的周边端边的一部分的方式，形成源极用取出电极图形30s及漏极用取出电极图形30d。
接着，如图11(a)所示，按照覆盖绝缘膜10、半导体层20及取出电极图形30s、30d的方式，在金属箔50上形成密封树脂层40。形成了密封树脂层40后，如图11(b)所示，通过蚀刻金属箔50，形成源电极50s及漏电极50d。接着，如图11(c)所示，实施在密封树脂层40中与形成有源电极50s及漏电极50d的面(在图中为下面)相反的一侧的面(在图中为上面)形成栅电极50g的工序。在本实施方式4中，在密封树脂层40上直接形成栅电极50g。对在密封树脂层40上直接形成栅电极50g的方法没有特别限制，但例如可以利用使用了掩模的真空蒸镀法或溅射法来进行。或者，可以使用利用喷墨方式印刷有机金属并进行烧成的方法等。通过经过以上的工序，能够构筑柔性半导体装置100D。
(实施方式5)
例如，在图1及图7所示的柔性半导体装置100A及100C中，构成栅极绝缘膜10的绝缘膜仅设置于半导体层20的下面区域，但不限于此。例如，如图12所示的柔性半导体装置100E中的情况那样，可以在半导体层20的下面以外的区域也设置绝缘膜(即绝缘膜12)。
在柔性半导体装置100E中，绝缘膜12配置成覆盖密封树脂层40的整个下面(但是除外取出电极图形30s、30d的形成位置)。需要说明的是，图12所示的柔性半导体装置100E是源电极50s、漏电极50d和栅电极50g形成于同一平面上的半导体装置。
使用图13(a)～(e)，说明柔性半导体装置100E的制造工序的一例。
首先，如图13(a)所示，准备上面被绝缘膜12预先被覆的金属箔50。金属箔50例如为不锈钢(SUS)箔即可。绝缘膜12与实施方式1一样形成即可。接着，在绝缘膜12的上面的一部分形成半导体层20。半导体层20的形成也与实施方式1一样形成即可。
接着，如图13(b)所示，部分地除去整个绝缘膜12的一部分。由此，形成使位于其下面的金属箔50露出的开口部15、17。开口部15、17为贯通整个绝缘膜12的表背的贯通孔，是成为后述的取出电极图形30s、30d的接点的部分。对开口部15、17的形状没有特别限制，例如可以为圆形。需要说明的是，绝缘膜12的部分除去例如可以使用激光照射、蚀刻、起离(liftoff)法等来进行。
接着，如图13(c)所示，在经开口部15、17露出的金属箔50的上面，形成与半导体层20接触的取出电极图形30s、30d。在图示的方式中，在由左侧的开口部15露出的金属箔50的上面，形成源电极50s用取出电极图形30s，并且，在由右侧的开口部17露出的金属箔50的上面，形成漏电极50d用取出电极图形30d。该取出电极图形30s、30d的形成可以与实施方式1一样形成。
接着，按照覆盖半导体层20及取出电极图形30s、30d的方式在金属箔50的上面形成密封树脂层40。需要说明的是，如图13(e)所示，通过蚀刻金属箔50，形成栅电极50g、源电极50s及漏电极50d。如此，能够简易且稳定地得到图12所示的柔性半导体装置100E。
(实施方式6)
与实施方式5一样，在图14所示的柔性半导体装置100F中，也是在半导体层20的下面以外的区域形成绝缘膜。与实施方式5的柔性半导体装置100E不同点在于，在图14所示的柔性半导体装置100F中，栅电极50g未与源电极50s和漏电极50d形成在同一平面。
图14的柔性半导体装置100F，例如可以经过图15(a)～(e)所示的制造步骤来制作。
首先，如图15(a)所示，准备在上面被绝缘膜12预先被覆的金属箔50。接着，在绝缘膜12的上面的一部分形成半导体层20。接着，如图15(b)所示，通过除去绝缘膜12的一部分，使位于绝缘膜12的下面的金属箔50的一部分露出，形成开口部15、17。需要说明的是，如图15(c)所示，在由开口部15、17露出的金属箔50的上面，形成与半导体层20接触的取出电极图形30s、30d。
接着，按照覆盖半导体层20及取出电极图形30s、30d的方式在金属箔50的上面形成密封树脂层40。需要说明的是，如图15(e)所示，通过蚀刻金属箔50，形成源电极50s及漏电极50d。尤其是在本实施方式6中，在密封树脂层40的面中与形成有源电极50s及漏电极50d的面相反的一侧的面，形成栅电极50g。该栅电极50g的形成与实施方式2及4一样进行即可。这样，能够简易且稳定地得到如图14所示的柔性半导体装置100F。
(实施方式7)
接着，在参照图16(a)及(b)的同时，说明可以优选搭载在图像显示装置上的柔性半导体装置100G的方式的一例。图16(a)是柔性半导体装置100G的俯视图，图16(b)是表示图16(a)的IXb-IXb剖面的剖面图。
在图像显示装置(在此为有机EL显示器)上搭载的柔性半导体装置100G，具有至少两个由半导体层、栅极绝缘膜、栅电极、源电极和漏电极构成的TFT元件。在此，每一个像素的TFT数为2个，柔性半导体装置包含第一TFT元件100Ga和第二TFT元件100Gb。
在本实施方式7中，构成第一TFT元件100Ga的栅电极50Ag、源电极50As及漏电极50Ad、和构成第二TFT元件100Gb的栅电极50Bg、源电极50Bs及漏电极50Bd，形成于密封树脂层40的同一面(在图中为下面)。即，第一TFT元件100Ga和第二TFT元件100Gb在密封树脂层40的同一面并列配置。第一TFT元件100Ga和第二TFT元件100Gb借助布线85电连接。
在图示的方式中，第一TFT元件100Ga为开关用晶体管，第二TFT元件100Gb为驱动用晶体管。此时，优选例如借助布线85电连接第一TFT元件(开关用)100Ga的漏电极50Ad和第二TFT元件(驱动用)100Gb的栅电极50Bg。布线85可以与构成各元件的栅、源及漏各电极一样，利用金属箔50的蚀刻来形成。
图示的柔性半导体装置100G具备电容器80。电容器80保持电容以驱动驱动用TFT元件100Gb。在图示的方式中，电容器80由电介质层82、上部电极层84和下部电极层86构成。
详述柔性半导体装置100G的电容器80。电容器80的电介质层82利用与构成各元件的栅极绝缘膜10A、10B相同的材料构成且与它们并列配置。也就是说，电介质层82的下面和栅极绝缘膜10A、10B的下面位于同一平面上。另外，电容器80的上部电极层84利用与构成各元件的取出电极图形30As、30Ad、30Bs、30Bd相同的材料构成，且与它们并列配置。需要说明的是，电容器80的下部电极层86利用与构成各元件的栅、源及漏电极50Ag、50As、50Ad、50Bg、50Bs、50Bd相同的材料构成，且与它们并列配置。也就是说，电容器80的下部电极层86可以与构成各元件的电极一样利用金属箔50的蚀刻来形成。
电容器80的下部电极层86与开关用漏电极50Ad和驱动用栅电极50Bg连接。电容器80的上部电极层84借助布线88与驱动用源电极50Bs连接。在这样的构成中，在通过开关用TFT元件100Ga选择的期间，保持电荷，将由该电荷产生的电压施加给驱动用TFT元件100Gb的栅极。需要说明的是，通过与该电压相对应的漏电流流过有机EL元件，使像素发光。
在作为柔性半导体装置的重要用途的显示器驱动用TFT元件中，需要保持电容以驱动元件的电容器。在这一点上，在本申请发明中，能够在密封树脂层40上直接形成电容器80，可以不在柔性半导体装置的外部另行配置电容器。从而，在本发明中，能够实现小型且能够高密度安装的图像显示装置。
进而，能够利用与栅极绝缘膜10A、10B相同的材料构成电容器80的电介质层82。另外，能够利用与取出电极图形30As、30Ad、30Bs、30Bd相同的材料构成电容器80的上部电极层84。进而，能够利用与栅、源及漏电极50Ag、50As、50Ad、50Bg、50Bs、50Bd相同的材料构成电容器80的下部电极层86。因此，可以通过同一工序来制作电容器80、第一TFT元件100Ga和第二TFT元件100Gb。其结果，可以说能够高效生产柔性半导体装置100G。
需要说明的是，在举出一例的情况下，在图4(a)所示的形成栅极绝缘膜10的工序时，可以在金属箔50上与栅极绝缘膜10一同形成电容器80的电介质层82。另外，在图4(b)所示的形成取出电极图形30s、30d的工序时，可以与取出电极图形30s、30d一同，在电介质层82上形成电容器80的上部电极层84。此外，在图4(e)所示的金属箔50的蚀刻工序时，可以通过蚀刻金属箔50，与栅电极、源电极及漏电极一同形成电容器的下部电极层86。
(实施方式8)
作为可以优选搭载在图像显示装置上的柔性半导体装置的方式，可以为图17所示的柔性半导体装置100H。在参照图17(a)～(c)的同时，说明柔性半导体装置100H的方式。图17(a)是柔性半导体装置100H的俯视图，图17(b)是表示图17(a)的XVb-XVb剖面的剖面图，图17(c)是表示图17(a)的XVc-XVc剖面的剖面图。
在图像显示装置(在此为有机EL显示器)上搭载的柔性半导体装置具有至少两个TFT元件，所述TFT元件由半导体层、栅极绝缘膜、栅电极、源电极和漏电极构成。在此，每一个像素的TFT数为2个，图示的柔性半导体装置100H包含第一TFT元件100Ha和第二TFT元件100Hb。
在本实施方式8中，构成第一TFT元件100Ha的栅电极50Ag和构成第二TFT元件100Hb的栅电极50Bg，形成在密封树脂层40的同一面(在图中为上面)，并且，构成第一TFT元件100Ha的源电极50As及漏电极50Ad、和构成第二TFT元件100Hb的源电极50Bs及漏电极50Bd，形成在密封树脂层40的同一面(在图中为下面)。第一TFT元件100Ha和第二TFT元件100Hb借助导通密封树脂层40的表背面(在图中为上面和下面)的层间连接部件60电连接。
在图示的例子中，第一TFT元件100Ha为开关用晶体管，第二TFT元件100Hb为驱动用晶体管。此时，优选如图17(b)所示，借助层间连接部件60电连接第一TFT元件(开关用)100Ha的漏电极50Ad和第二TFT元件(驱动用)100Hb的栅电极50Bg。
柔性半导体装置100H具备图17(c)所示的电容器80。电容器80是保持电容以驱动驱动用TFT元件100Hb的元件。在图示的方式中，电容器80由电介质层82、上部电极层84和下部电极层86构成。更具体来说，电容器80的上部电极层84利用与构成各元件的栅电极50Ag、50Bg相同的材料构成，且与它们并列配置。电容器80的下部电极层86由与构成各元件的源及漏电极50As、50Ad、50bs、50Bd相同的材料构成，且与它们并列配置。此外，电容器80的电介质层82由密封树脂层40中夹在上部电极层84和下部电极层86之间的部位构成。
为了效率良好地生产柔性半导体装置100H，可以利用同一工序来制作电容器80、第一TFT元件100Ha、和第二TFT元件100Hb。另外，在图6(b)及(c)所示的金属箔50的蚀刻工序中，可以在形成源电极及漏电极时，形成电容器80的下部电极层86，并且，在另一个金属箔52的蚀刻工序中，可以在形成栅电极时，形成电容器80的上部电极层84。
需要说明的是，如图17(c)所示，可以在密封树脂层40的内部，埋入调节电容器80的电介质层82的厚度的厚度调节用电极85。在图17(c)所示的方式中，按照位于下部电极层86的上面的方式将厚度调节用电极85埋设于密封树脂层40的下面侧。该厚度调节用电极85可以由例如与各元件的取出电极图形30As、30Ad、30Bs、30Bd相同的材料构成，因此，能够利用与该取出电极图形的形成相同的工序来制作。
实施方式7、8的柔性半导体装置100G、H中的等效电路90示于图18中。图18所示的布线92为数据线，布线94为选择线。按各图像显示装置的每个像素形成有柔性半导体装置100G、100H。根据显示器的构成，TFT元件在各像素的设置不止两个，有时还设置其两个以上，也可以与其相对应改变柔性半导体装置100G、100H。
(实施方式9)
接着，在参照图19(a)及(b)的同时，说明在图像显示装置上搭载的柔性半导体装置的其他实施方式。图19(a)是柔性半导体装置100I的俯视图，(b)是表示(a)的XVIIb-XVIIb剖面的剖面图。
在图19(a)及(b)所示的柔性半导体装置100I的结构中，第一TFT元件和第二TFT元件并非并列配置在密封树脂层的同一面。分在密封树脂层的两面(在图中为上面及下面)相对配置。
具体来说，在柔性半导体装置100I中，构成第一TFT元件100Ia的栅电极50Ag、和构成第二TFT元件100Ib的源电极50Bs及漏电极50Bd，形成在密封树脂层40的一个面(在图中为上面)上。另外，构成第一TFT元件100Ia的源电极50As及漏电极50Ad、和构成第二TFT元件100Ib的栅电极50Bg，形成在密封树脂层40的另一面(在图中为下面)上。此外，第一TFT元件100Ia和第二TFT元件100Ib借助布线电连接。
在图示的方式中，第一TFT元件100Ia为开关用晶体管，第二TFT元件100Ib为驱动用晶体管。此时，优选借助布线87电连接构成第二TFT元件100Ib(驱动用)的栅电极50Bg、和构成第一TFT元件100Ia的漏电极50Ad。该布线87可以与栅、源及漏各电极50As、50Ad、50Bg一样，利用金属箔50的蚀刻来形成。
这样，在柔性半导体装置100I中，第一TFT元件100Ia和第二TFT元件100Ib配置为将密封树脂层40夹在中间而对置。从而，与将各元件100Ha、100Hb在并列配置在密封树脂层的同一面的柔性半导体装置100G(参照图16)相比，能够减小柔性半导体装置100I的底面积。另外，由此能够缩短与各元件100Ia、100Ib连接的布线长度，能够降低布线电阻。其结果，能够减小信号的上升、下降变慢的布线延迟。尤其在图像显示装置的画面尺寸变大的情况下，存在布线延迟变大的倾向，因此，尤其能够有效地发挥采用本实施方式9的柔性半导体装置100I的结构所引起的效果。
柔性半导体装置100I可以具备电容器80。电容器80由电介质层82、上部电极层84和下部电极层86构成。在本实施方式9中，对电容器80的上部电极层84，形成厚度调节用电极85。如图所示，通过在密封树脂层40的上面侧埋设厚度调节用电极85，能够减小电介质层82的厚度。
接着，参照图20(a)～(c)，说明柔性半导体装置100I的制造方法。图20(a)～(c)是图19(a)的XVIIb-XVIIb剖面中的柔性半导体装置100I的工序剖面图。
首先，如图20(a)所示，准备第一金属箔50A、第二金属箔50B、和一个密封树脂薄膜40。
在此，第一金属箔50A为形成各种电极的前阶段的金属箔，具有经由绝缘膜10A形成有半导体层20A的半导体层形成面(在图中为上面)54A。
另外，第二金属箔50B为形成各种电极的前阶段的金属箔，具有经由绝缘膜10B形成有半导体层20B的半导体层形成面(在图中为下面)54B。具有这样的半导体层形成面54A、54B的金属箔50A、50B，例如可以经过图5(a)～(c)所示的各步骤来制作。
接着，如图20(b)所示，实施埋入工序。具体来说，使第一金属箔50A的半导体层形成面(在图中为上面)54A与密封树脂薄膜40的一面(在图中为下面)44重合。如此能够将在半导体层形成面54A上形成的半导体层20A及绝缘膜10A从一个面(在图中为下面)44埋入密封树脂40。另外，使第二金属箔50B的半导体层形成(在图中为下面)54B与密封树脂薄膜40的另一面(在图中为上面)46重合。如此能够将在半导体层形成面54B上形成的半导体层20B及绝缘膜10B从另一面(在图中为上面)46埋入密封树脂40。
如图所示，利用同一工序来执行第一金属箔50A、密封树脂薄膜40、和第二金属箔50B的重合。即，按照密封半导体层20A、20B的方式将第一金属箔50A、密封树脂薄膜40和第二金属箔50B对位而重合，如图20(b)所示贴合并一体化即可。作为如此一体化的方法，例如可以举出边以规定温度加热金属箔50A、50B边利用辊层压法、真空层压法、热加压等来加压的方法。
在一体化第一金属箔50A、密封树脂薄膜40和第二金属箔50B之后，接着，如图20(c)所示，蚀刻第一金属箔50A。由此形成构成第一TFT元件100Ia的源电极50As及漏电极50Ad、和构成第二TFT元件100Ib的栅电极50Bg。另外，通过蚀刻第二金属箔50B，形成构成第一TFT元件100Ia的栅电极50Ag、和构成第二TFT元件100Ib的源电极50Bs及漏电极50Bd。可以利用同一工序来进行第一金属箔50A的蚀刻和第二金属箔50B的蚀刻。但是，第一金属箔50A的蚀刻和第二金属箔50B的蚀刻不限于利用同一工序来进行，可以利用各自的工序来进行。
通过经过这样的工序，能够得到图19(a)及(b)所示的柔性半导体装置100I。
(实施方式10)
接着，参照图21(a)～(c)，说明柔性半导体装置100J。图21(a)是柔性半导体装置100J的俯视图，(b)是表示(a)的Xb-Xb剖面的剖面图，(c)是表示(a)的Xc-Xc剖面的剖面图。
在图21(a)～(c)的柔性半导体装置100J的构成中，也与上述实施例9一样，不是将第一TFT元件和第二TFT元件并列配置在密封树脂层的同一面上，而分在密封树脂层的两面(在图中为上面及下面)，相对配置。
具体来说，构成第一TFT元件100Ja的栅电极50Ag、源电极50As及漏电极50Ad，形成于密封树脂层40的一个面(在此为下面)44。与此相对，构成第二TFT元件100Jb的栅电极50Bg、源电极50Bs及漏电极50Bd，形成于密封树脂层40的另一面(在此为上面)46。此外，第一TFT元件100Ja和第二TFT元件100Jb借助导通密封树脂层40的表背的层间连接部件进行电连接。该层间连接部件例如由在贯通密封树脂层40的表背(上面和下面)的贯通孔内填充的导电性糊剂形成即可。
在图示的方式中，第一TFT元件100Ja为开关用晶体管，第二TFT元件100Jb为驱动用晶体管。在这种情况下，例如借助层间连接部件60，电连接第一TFT元件(开关用)100Ja的漏电极50Ad和第二TFT元件(驱动用)100Jb的栅电极50Bg即可。
在柔性半导体装置100J中，一方的TFT元件100Ja配置于密封树脂层40的下面44，另一方的TFT元件100Jb配置于密封树脂层40的上面46。如此，与例如将各元件100G、100Gb并列配置在密封树脂层的同一面的柔性半导体装置100G(参照图16)相比，能够减小柔性半导体装置100J的底面积。
在柔性半导体装置100J中也形成电容器80。如图所示，电容器80由电介质层82、上部电极层84和下部电极层86构成。在图示的方式中，电容器80的下部电极层86与开关用TFT元件100Ja的漏电极50Ad电连接。另外，电容器80的上部电极层84借助层间连接部件62，与驱动用TFT元件100Jb的源电极50Bs电连接。
在该实施方式10中，作为密封树脂层40，使用由薄膜状的芯材42、和分别在该芯材42的两面层叠的树脂层40A、40B构成的复合密封部件。作为芯材42，由尺寸稳定性出色的树脂薄膜构成即可。作为芯材42的树脂材质，可以举出环氧树脂、聚酰亚胺(PI)树脂、丙烯酸树脂、聚对苯二甲酸乙二醇酯(PET)树脂、聚萘二甲酸乙二醇酯(PEN)树脂、聚苯硫醚(PPS)树脂、聚苯醚(PPE)树脂等。另外，作为在芯材42的两面层叠的树脂层40A、40B，优选具有能埋设半导体层20A、20B的特性且在固化后具有柔性的树脂材料。可以使用例如在芯材42的两面涂敷了未固化的环氧树脂、PPE树脂的材料。如此，通过将芯材42夹在树脂层(埋入层)40A、40B之间，能够提高密封树脂层40的操作性、尺寸稳定性。因此，能够有助于生产率出色的柔性半导体装置100J的提供。
接着，参照图22(a)、(b)及图23(a)～(c)，说明柔性半导体装置100J的制造方法。图23(a)～(c)是图21(a)的Xc-Xc剖面中的柔性半导体装置100J的工序剖面图。
首先，如图22(a)所示，在薄膜状的芯材42的下面层叠树脂层40A，在芯材42的上面层叠树脂层40B，制作作为复合密封部件的薄膜状的密封树脂层40。接着，在制作的密封树脂薄膜40的规定位置形成贯通孔65、67。贯通孔65、67的形成例如可以通过冲孔处理、激光照射等来容易地进行。
在形成贯通孔65、67后，接着，如图22(b)所示，在贯通孔65、67中填充导电性糊剂(例如含有银粉及环氧树脂的导电性糊剂)，形成导通密封树脂40的表背的层间连接部件60、62。如此，得到具备层间连接部件60、62的密封树脂薄膜40。
接着，如图23(a)所示，准备具备形成有半导体层20A的半导体层形成面(在图中为上面)54A的第一金属箔50A。另外，还准备具备形成有半导体层20B的半导体层形成面(在图中为下面)54B的第二金属箔50B。该第一金属箔及第二金属箔50A、50B例如可以经过图4(a)～(c)所示的各步骤容易地制作。
接着，如图23(a)及(b)所示，使第一金属箔50A的半导体层形成面54A与密封树脂薄膜40的一个面44重合，从一个面44将构成第一TFT元件100Ja的半导体层20A埋入密封树脂40。此时，按照使第一金属箔50A的半导体层形成面54A和层间连接部件60、62连接的方式将两者对位并压接。
另外，通过使第二金属箔50B的半导体层形成面54B与密封树脂薄膜40的另一面46重合，将构成第二TFT元件100Jb的半导体层20B从另一面46埋入密封树脂40。此时，按照使第二金属箔50B的半导体层形成面54B和层间连接部件60、62连接的方式将两者对位并压接。
将第一金属箔50A、密封树脂薄膜40和第二金属箔50B一体化后，接着，如图23(b)及(c)所示，通过蚀刻第一金属箔50A，形成构成第一TFT元件100Ja的栅电极50Ag、源电极50As及漏电极50Ad。如此，能够构筑第一TFT元件100Ja。另外，通过蚀刻第二金属箔50B，形成构成第二TFT元件100Jb的栅电极50Bg、源电极50Bs及漏电极50Bd。
通过经过这样的工序，能够得到图21(a)～(c)所示的柔性半导体装置100J。
(实施方式11)
接着，说明图24所示的柔性半导体装置100K。图24所示的柔性半导体装置100K的密封树脂层40，具有由第一密封树脂层40A和第二密封树脂层40B层叠而成的层叠结构。在图示的方式中，第一密封树脂40A构成密封树脂层40的下层，第二密封树脂40B构成密封树脂层40的上层。
构成各元件的源及漏电极50As、50Ad、50Bs、50Bd，形成于第一密封树脂层40A的层叠方向(或层叠结构的厚度方向)70上的外侧的面(在图中为下面)41A。相对于此，构成各元件的栅电极50Ag、50Bg，形成于第二密封树脂层40B的层叠方向70上的内侧的面(在图中为下面)41B。
如此，通过将各元件的栅电极50Ag、50Bg埋设于密封树脂层40的内部，能够使栅电极50Ag、50Bg和半导体层20A、20B的距离靠近。从而，能够减小密封树脂层40的一部分构成的栅极绝缘膜的厚度。需要说明的是，第一密封树脂层40A和第二密封树脂层40B可以由相同树脂材料构成，也可以由不同的树脂材料构成，但优选由相同材料构成。因为热膨胀系数等物性值在树脂之间不存在差异，因此，提高半导体装置的可靠性。在由相同材料构成的情况下，基本上不存在图24所示的边界面41B、43A。
参照图25(a)～(c)，说明上述柔性半导体装置100K的制造方法。
首先，如图25(a)所示，准备密封树脂薄膜40A、和具备形成有构成各元件的栅电极50Ag、50Bg的布线层形成面41B的柔性基板40B。另外，准备具备形成有构成各元件的半导体层20A、20B的半导体层形成面54的第一金属箔50。
在此，密封树脂薄膜40A为用于构成密封树脂层40的第一密封树脂层40A的树脂薄膜，在其规定位置形成有层间连接部件60。
柔性基板40B为用于构成密封树脂层40的第二密封树脂层40B的树脂薄膜，在其表面形成有包含构成各元件的栅电极50Ag、50Bg的布线层。
金属箔50是通过蚀刻形成源及漏电极50As、50Ad、50Bs、50Bd的前阶段的金属箔。在金属箔50的表面经由绝缘膜10A、10B形成有半导体层20A、20B。
接着，如图25(b)所示，通过使金属箔50的半导体层形成面54与密封树脂薄膜40A的一个面41A重合，从一个面41A将构成各元件的半导体层20A、20B埋入密封树脂薄膜40A。此时，按照使金属箔50和层间连接部件60连接的方式将两者对位而压接。
另外，使柔性基板40B的布线层形成面41B与密封树脂薄膜40A中和压接有金属箔50的面41A(即形成源及漏电极的面)相反的一侧的面43A重合。如此能够将包含栅电极50Ag、50Bg的布线层埋入密封树脂薄膜40A的面43A。此时，按照使布线层形成面41B的布线层的一部分和层间连接部件60连接的方式将两者对位而压接。
如此，将密封树脂薄膜40A、柔性基板40B和第一金属箔50一体化。接着，如图25(c)所示，通过蚀刻金属箔50，形成构成各元件的源及漏电极50As、50Ad、50Bs、50Bd。
通过以上的工序，能够构筑第一TFT元件100Ka及第二TFT元件100Kb，能够得到图24所示的柔性半导体装置100K。
(实施方式12)
接着，说明图26所示的柔性半导体装置100L。
在图26所示的柔性半导体装置100L中，构成第一TFT元件100La的栅电极50Ag、源电极50As及漏电极50Ad，设置于密封树脂层40的任一个面。相对于此，构成第二TFT元件100Lb的栅电极50Bg、源电极50Bs及漏电极50Bd，设置于密封树脂层40的内部。
具体来说，构成第一TFT元件100La的栅电极50Ag、源电极50As及漏电极50Ad，形成于第一密封树脂层40A的层叠方向(或层叠结构的厚度方向)70上的外侧的面(在图中为下面)41A。相对于此，构成第二TFT元件100Lb的栅电极50Bg、源电极50Bs及漏电极50Bd，形成于第二密封树脂层40B的层叠方向70上的内侧的面(在图中为下面)41B。
在图示的方式中，第一TFT元件100La为开关用晶体管，第二TFT元件100Lb为驱动用晶体管。此时，优选借助层间连接部件60将第二TFT元件(驱动用)100Lb的栅电极50Bg和第一TFT元件(开关用)100La的漏电极50Ad电连接。
如柔性半导体装置100L一样，将密封树脂层形成为多个树脂层层叠而成的层状结构，分别在各层形成TFT元件，由此能够进一步增大TFT元件的安装密度。从而，能够进一步缩短与各元件100La、100Lb连接的布线长度，其结果，能够有效地降低布线延迟。
在图示的柔性半导体装置100L中，也具备电容器80。电容器80的下部电极层86与第一TFT元件(开关用)100La的漏电极50Ad电连接。另外，电容器80的上部电极层84借助第二TFT元件(驱动用)100Lb的源电极50Bs电连接。
接着，在参照图27(a)～(c)的同时说明柔性半导体装置100L的制造方法。
首先，如图27(a)所示，准备第一密封树脂薄膜40A，并且准备具备形成有构成第二TFT元件100Lb的栅电极50Bg、源电极50Bs及漏电极50Bd的电极形成面41B的第二密封树脂薄膜40B。另外，还准备具备形成有构成第一TFT元件100La的半导体层20A的半导体层形成面54A的金属箔50A。
在此，第一密封树脂薄膜40A为用于构成密封树脂40的第一密封树脂层40A的树脂薄膜，在其规定位置形成有层间连接部件60、62。这样的树脂薄膜40A例如可以经过图22(a)及(b)所示的工序来制作。
第二密封树脂薄膜40B为用于构成密封树脂层40的第二密封树脂40B的树脂薄膜。在其表面形成有构成第二TFT元件100Lb的栅电极50Bg、源电极50Bs及漏电极50Bd。另外，在第二密封树脂薄膜40B的内部埋设有构成第二TFT元件100Lb的栅极绝缘膜10B及半导体层20B。这样的树脂薄膜40B例如可以经过图4(a)～(e)所示的工序来制作。
金属箔50A为通过蚀刻来形成栅电极50Ag、源电极50As及漏电极50Ad的前阶段的金属箔。在金属箔50A的表面经由栅极绝缘膜10A形成半导体层20A。这样的金属箔50A例如可以经过图4(a)～(c)所示的工序来制作。
接着，如图27(b)所示，使金属箔50A的半导体层形成面54A与第一密封树脂薄膜40A的一个面41A重合。由此，将构成第一TFT元件100La的半导体层20A从一个面41A埋入第一密封树脂薄膜40A。此时，按照连接在半导体层形成面54A形成的布线88和层间连接部件60、以及连接电容器80的上部电极层84和层间连接部件62的方式将两者对位而压接。
另外，使第二密封树脂薄膜40B的电极形成面41B与第一密封树脂薄膜40A的另一面43A重合。由此，将构成第二TFT元件100Lb的栅电极50Bg、源电极50Bs及漏电极50Bd从另一面43A埋入第一密封树脂薄膜40A。此时，按照连接在电极形成面41B上形成的栅电极50Bg和层间连接部件60、以及连接源电极50Bs和层间连接部件62的方式将两者对位而压接。
将第一密封树脂薄膜40A、第二密封树脂薄膜40B和金属箔50A一体化后，接着，如图27(b)及(c)所示，通过蚀刻金属箔50A，形成构成第一TFT元件100La的栅电极50Ag、源电极50As及漏电极50Ad。
通过以上的工序，能够得到图26所示的柔性半导体装置100L。
(图像显示装置)
举例说明应用本发明的各种柔性半导体装置的图像显示装置。图28是表示图像显示装置1000的整体的外观的外观立体图。
图像显示装置1000例如为有机EL显示器。如图28所示，图像显示装置1000具有TFT部1100、驱动器部(1200、1300)和EL部1400。此外，在TFT部1100的各像素中包含本发明的各种柔性半导体装置600。
更具体来说，柔性半导体装置600配置于加强薄膜(例如PET、PEN等树脂薄膜)上。另外，柔性半导体装置600形成于EL部1400所具备的有机EL元件的下方，柔性半导体装置600的驱动用TFT元件的漏电极与有机EL元件连接。需要说明的是，在有机EL元件上形成有透明电极。而且，在其上形成有保护薄膜(例如PET、PEN等树脂薄膜)。
以上，说明了本发明的实施方式，但本发明不限于此，本领域普通技术人员应该容易理解可以进行各种改变的情况。
(变更方式1)
如图29(a)及(b)的柔性半导体装置100M、100M’所示，源极用取出电极图形30s和漏极用取出电极图形30d的对置的部位的形状形成为梳齿形状即可。这样，通过将源极用取出电极图形30s和漏极用取出电极图形30d的对置的部位的形状形成为梳齿形状，能够在维持规定尺寸的同时，增大沟道宽度。其结果，能够得到沟道宽度的增大所引起的高速动作。需要说明的是，梳齿形状的长度(源极用取出电极图形30s及漏极用取出电极图形30d对置的部位的长度)可以对应于所需的TFT性能来适当确定。例如，在形成有机EL显示器用TFT阵列的情况下，可以使驱动用TFT元件的梳齿形状的长度比开关用TFT元件的梳齿形状的长度长。
(变更方式2)
如图30(a)及(b)的柔性半导体装置100N、100N’所示，可以是将从源电极50s笔直延伸的两个源极用取出电极图形30s、和从漏电极50d笔直延伸的三个漏极用取出电极图形30d交替地并列配置这样的方式。即使为这样的形状，取出电极30s、30d也构成“梳齿形状”，能够增大沟道宽度。
(变更方式3)
如图31的柔性半导体装置100O所示，可以在半导体层20上形成绝缘膜(另一个保护层)16。构成绝缘膜16的绝缘材料可以为与保护半导体层20的下面的绝缘膜10的绝缘材料相同的材料，或者，可以为不同的材料。如此，通过采用由两个保护层(绝缘膜10及绝缘膜16)覆盖半导体层20的两面的方式，能够进一步隔离半导体层20与密封树脂层40。其结果，能够防止来自密封树脂层40内的水蒸气或氧、残留离子等引起的半导体层20的劣化。由此，例如可以使用杂质离子的含量高的低价密封树脂作为基材，能够实现制造成本的降低。
需要说明的是，在半导体层20上形成的绝缘膜(另一个保护层)16还作为栅极绝缘膜发挥功能。作为这样的兼用保护层和栅极绝缘膜的优选的绝缘材料，例如可以举出钽氧化物(Ta2O5等)、铝氧化物(Al2O3等)、硅氧化物(SiO2等)、沸石氧化物(ZrO2等)、钛氧化物(TiO2等)、钇氧化物(Y2O3等)、镧氧化物(La2O3等)、铪氧化物(HfO2等)等金属氧化物或这些金属的氮化物。这些无机材料具有比树脂系的绝缘材料高的介电常数，因此，可以说作为柔性半导体装置中的栅极绝缘膜的材料是特别优选的。
(变更方式4)
如图32的柔性半导体装置100P所示，可以采用双栅结构。即，除了半导体层20上的栅电极50g之外，可以在半导体层20的下方经由绝缘膜10形成另一个栅电极50g。另一个栅电极54g可以与源电极50s及漏电极50d一样，利用金属箔50的蚀刻来形成。
若采用双栅结构，则与栅电极为一个的情况相比，能够使更多的电流流过源-漏之间。另外，即便在流过与栅电极为一个时相同的量的电流的情况下，也能够减小在每一个栅极流过的电流量，其结果，能够降低栅电压。而且，通过分别利用两个栅电极50g、54g，能够变更半导体元件的阈值电压，因此，能够减小半导体元件的偏差。进而，还具有通过将一个栅电极用作调制用而能够得到不同的输出尺寸或频率输出的优点。
(变更方式5)
如图33的柔性半导体装置100Q所示，还考虑没有源电极50s及漏电极50d的结构。即，可以在制造时除去金属箔50(源电极50s及漏电极50d)，由此使源极用取出电极图形30s及漏极用取出电极图形30d从密封树脂层40的表面(在图中为下面)露出。若采用该结构，则能够将装置主体的厚度减小源电极50s及漏电极50d的厚度量程度。需要说明的是，金属箔50的除去(源电极50s及漏电极50d)通过蚀刻处理来进行即可。
需要说明的是，如图34所示，可以进一步变更柔性半导体装置100Q。在图34所示的柔性半导体装置100R中，将源电极50s及漏电极50d形成在与取出电极图形30s、30d的露出面(在图中为密封树脂层40的下面)相反的一侧的面上。即，在与栅电极50g相同的面上形成有源电极50s及漏电极50d。在该情况下，借助导通密封树脂层40的表背的层间连接部件64将源电极50s和取出电极图形30s电连接。另外，借助层间连接部件66将漏电极50d和取出电极图形30d电连接。
(变更方式6)
在图35所示的柔性半导体装置100S的情况下，不仅在柔性基板40B的下面41B上形成布线层，而且还在其上面43B上也形成布线层即可。在这种情况下，上面43A及下面41B的各布线层借助导通柔性基板40B的两面的层间连接部件62来电连接即可。若为这样的构成，则能够经由柔性基板40B的上面43B的布线层进行重新布线、电极的引出，便利性高。
需要说明的是，综上所述，上述本发明包括以下的方式。
第1方式：一种柔性半导体装置，其具有柔性，具备：
绝缘膜；
通过对位于所述绝缘膜的下面的金属箔进行蚀刻而形成的源电极及漏电极；
在所述绝缘膜的上面的一部分形成的半导体层；
将所述源电极及所述漏电极的各个和所述半导体层电连接的取出电极图形；
密封所述取出电极图形及所述半导体层的密封树脂层；和
在所述密封树脂层的面中与形成有所述源电极及所述漏电极的面相反的一侧的面形成的栅电极。
第2方式：上述第1方式中的柔性半导体装置，其特征在于，所述密封树脂层的面的夹在所述半导体层和所述栅电极之间的部位，作为栅极绝缘膜发挥功能。
第3方式：上述第1或第2方式中的柔性半导体装置，其特征在于，在所述半导体层上形成有被覆该半导体层的由绝缘材料形成的保护层。
第4方式：上述第1～第3方式的任一个中的柔性半导体装置，其特征在于，还具备电容器，该电容器的电极层通过蚀刻所述金属箔而形成。
第5方式：上述第1～第4方式的任一个中的柔性半导体装置，其特征在于，具有至少两个由所述半导体层、所述绝缘膜、所述栅电极、所述源电极和所述漏电极构成的TFT元件。
第6方式：上述第5方式中的柔性半导体装置，其特征在于，构成所述至少两个TFT元件中第一TFT元件的源电极及漏电极、和构成所述至少两个TFT元件中第二TFT元件的源电极及漏电极，形成于所述密封树脂层的一个面，并且，构成所述第一TFT元件的栅电极、和构成所述第二TFT元件的栅电极形成于所述密封树脂层的另一面。
第7方式：上述第6方式中的柔性半导体装置，其特征在于，所述第一TFT元件和所述第二TFT元件借助导通所述密封树脂层的表面和背面的层间连接部件来电连接。
第8方式：上述第5方式中的柔性半导体装置，其特征在于，构成所述至少两个TFT元件中第一TFT元件的栅电极、和构成所述至少两个TFT元件中第二TFT元件的源电极及漏电极，形成于所述密封树脂层的一个面，并且，构成所述第一TFT元件的源电极及漏电极、和构成所述第二TFT元件的栅电极形成于所述密封树脂层的另一面。
第9方式：上述第8方式中的柔性半导体装置，其特征在于，所述第一TFT元件和所述第二TFT元件借助通过蚀刻所述金属箔而形成的布线来电连接。
第10方式：一种柔性半导体装置的制造方法，其是具有柔性的柔性半导体装置的制造方法，其中，包括：
准备金属箔的工序；
在所述金属箔上形成绝缘膜的工序；
在所述金属箔上形成取出电极图形的工序；
按照与所述取出电极图形接触的方式在所述绝缘膜上形成半导体层的工序；
按照覆盖所述半导体层及所述取出电极图形的方式在所述金属箔上形成密封树脂层的工序；
通过蚀刻所述金属箔形成源电极及漏电极的工序；和
在所述密封树脂层的面中与形成有所述源电极及漏电极的面相反的一侧的面上形成栅电极的工序。
第11方式：一种柔性半导体装置的制造方法，其是具有柔性的柔性半导体装置的制造方法，包括：
准备金属箔的工序；
在所述金属箔上形成绝缘膜的工序；
在所述金属箔上形成半导体层的工序；
按照与所述半导体层接触的方式在所述金属箔上形成取出电极图形的工序；
按照覆盖所述半导体层及所述取出电极图形的方式在所述金属箔上形成密封树脂层的工序；
通过蚀刻所述金属箔形成源电极及漏电极的工序；和
在所述密封树脂层的面中与形成有所述源电极及漏电极的面相反的一侧的面上形成栅电极的工序。
第12方式：一种柔性半导体装置的制造方法，其是具有柔性的柔性半导体装置的制造方法，包括：
准备一个面被绝缘膜被覆的金属箔的工序；
在所述绝缘膜上形成半导体层的工序；
通过除去所述绝缘膜的一部分形成使位于该绝缘膜的下方的金属箔露出的开口部的工序；
在由所述开口部露出的所述金属箔上形成与所述半导体层接触的取出电极图形的工序；
按照覆盖所述取出电极图形及所述半导体层的方式在所述金属箔上形成密封树脂层的工序；
通过蚀刻所述金属箔形成源电极及漏电极的工序；和
在所述密封树脂层的面中与形成有所述源电极及漏电极的面相反的一侧的面上形成栅电极的工序。
第13方式：上述第10～12方式的任一个中的柔性半导体装置的制造方法，其特征在于，所述栅电极的形成包括：
在所述密封树脂层的面中与形成有所述源电极及漏电极的面相反的一侧的面上形成另一个金属箔的工序；和
通过蚀刻所述另一个金属箔形成栅电极的工序。
第14方式：上述第10～12方式的任一个中的柔性半导体装置的制造方法，其特征在于，所述栅电极的形成包括：
准备具备布线层形成面的柔性基板的工序，所述布线层形成面形成有包含所述栅电极的布线层；和
通过使所述柔性基板的布线层形成面与所述密封树脂层的面中与形成有所述源电极及漏电极的面相反的一侧的面重合，从所述相反侧的面埋入密封树脂层的工序。
第15方式：上述第10～14方式的任一个中的柔性半导体装置的制造方法，其特征在于，包括：
通过除去所述金属箔而使所述取出电极图形从所述密封树脂层的表面露出的工序。
第16方式：上述第10～15方式的任一个中的柔性半导体装置的制造方法，其特征在于，
所述半导体层的形成还包括：按照覆盖所述半导体层的方式形成含有绝缘材料的半导体层的工序。
第17方式：上述第10～16方式的任一个中的柔性半导体装置的制造方法，其特征在于，所述半导体层的形成包括：
在所述绝缘膜上堆积半导体材料的工序；和
对所述已堆积的半导体材料执行加热处理的工序。
第18方式：上述第17方式中的柔性半导体装置的制造方法，其特征在于，
所述加热处理包括热退火工序及激光退火工序的至少一个，利用所述加热处理，执行所述已堆积的半导体材料的结晶化。
第19方式：上述第10～18方式的任一个中的柔性半导体装置的制造方法，其特征在于，
所述半导体层的形成工序在包含工艺温度为400℃以上的步骤的高温工艺中执行。
第20方式：上述第10～19方式的任一个中的柔性半导体装置的制造方法，其特征在于，
在蚀刻所述金属箔的工序中，通过蚀刻该金属箔，形成所述源电极及所述漏电极，并且形成电容器的电极层。
第21方式：上述第13中的柔性半导体装置的制造方法，其特征在于，
在蚀刻所述另一个金属箔的工序中，通过蚀刻该另一个金属箔，与所述栅电极一同形成电容器的电极层。
第22方式：一种柔性半导体装置的制造方法，其是具有第一TFT元件和第二TFT元件的柔性半导体装置的制造方法，包括：
准备具备形成有构成所述第一TFT元件的半导体层的半导体层形成面的第一金属箔、具备形成有构成所述第二TFT元件的半导体层的半导体层形成面的第二金属箔、和一个密封树脂薄膜的工序；
通过使所述第一金属箔的半导体层形成面与所述密封树脂薄膜的一个面重合，将构成所述第一TFT元件的半导体层埋入所述密封树脂薄膜的一个面的层叠工序；
通过使所述第二金属箔的半导体层形成面与所述密封树脂薄膜的另一面重合，将构成所述第二TFT元件的半导体层埋入所述密封树脂薄膜的另一面的层叠工序；
通过蚀刻所述第一金属箔，形成构成所述第一TFT元件的源电极及漏电极、和构成所述第二TFT元件的栅电极的蚀刻工序；和
通过蚀刻所述第二金属箔，形成构成所述第一TFT元件的栅电极、和构成所述第二TFT元件的源电极及漏电极的蚀刻工序。
第23方式：上述第22方式中的柔性半导体装置的制造方法，其特征在于，在所述密封树脂薄膜上形成有导通所述第一金属箔和所述第二金属箔的层间连接部件。
第24方式：上述第22或23方式中的柔性半导体装置的制造方法，其特征在于，通过同一工序执行所述第一金属箔的蚀刻和所述第二金属箔的蚀刻。
第25方式：上述第22～24方式的任一个中的柔性半导体装置的制造方法，其特征在于，通过同一工序执行所述第一金属箔的层叠和所述第二金属箔的层叠。
第26方式：一种柔性半导体装置，其具有柔性，具备：
栅极绝缘膜；
通过蚀刻位于所述栅极绝缘膜的下面的金属箔而形成的源电极及漏电极；
在所述栅极绝缘膜的上面形成的半导体层；
将所述源电极及所述漏电极的各个和所述半导体层电连接的取出电极图形；
密封所述取出电极图形及所述半导体层的密封树脂层；和
形成于所述栅极绝缘膜的下面且通过蚀刻所述金属箔而形成的栅电极。
第27方式：上述第26方式中的柔性半导体装置，其特征在于，所述栅电极的下面、和所述源电极及漏电极的下面分别位于同一平面上。
第28方式：上述第26或27方式中的柔性半导体装置，其特征在于，还具备电容器，所述电容器的电介质层的下面和所述栅极绝缘膜的下面位于同一平面上。
第29方式：上述第28方式中的柔性半导体装置，其特征在于，所述电容器的下部电极层是通过蚀刻所述金属箔而形成的。
第30方式：上述第26～29方式中的柔性半导体装置，其特征在于，所述柔性半导体装置具有至少两个由所述半导体层、所述栅极绝缘膜、所述栅电极、所述源电极和所述漏电极构成的TFT元件。
第31方式：上述第30方式中的柔性半导体装置，其特征在于，构成所述至少两个TFT元件中第一TFT元件的栅电极、源电极及漏电极、和构成所述至少两个TFT元件中第二TFT元件的栅电极、源电极及漏电极，形成于所述密封树脂层的同一面。
第32方式：上述第31方式中的柔性半导体装置，其特征在于，所述第一TFT元件和所述第二TFT元件借助通过蚀刻所述金属箔而形成的布线来电连接。
第33方式：上述第30方式中的柔性半导体装置，其特征在于，构成所述至少两个TFT元件中第一TFT元件的栅电极、源电极及漏电极形成于所述密封树脂层的一个面，并且，构成所述至少两个TFT元件中第二TFT元件的栅电极、源电极及漏电极形成于所述密封树脂层的另一面。
第34方式：上述第33方式中的柔性半导体装置，其特征在于，所述第一TFT元件和所述第二TFT元件借助导通所述密封树脂层的表背的层间连接部件来电连接。
第35方式：上述第33或34方式中的柔性半导体装置，其特征在于，所述密封树脂层由薄膜状的芯材和分别在该芯材的两面层叠的树脂层构成。
第36方式：上述第30方式中的柔性半导体装置，其特征在于，构成所述至少两个TFT元件中第一TFT元件的栅电极、源电极及漏电极形成于所述密封树脂层的面的任一个面，并且，构成所述至少两个TFT元件中第二TFT元件的栅电极、源电极及漏电极设置于所述密封树脂层的内部。
第37方式：上述第36方式中的柔性半导体装置，其特征在于，所述密封树脂层具有由第一密封树脂层和第二密封树脂层层叠而成的层叠结构，
构成所述第一TFT元件的所述栅电极、源电极及漏电极形成于所述第一密封树脂层的层叠方向的外侧的面，且构成所述第二TFT元件的所述栅电极、源电极及漏电极形成于所述第二密封树脂层的层叠方向的的面(即按照相对于第一密封树脂层和第二密封树脂层的界面成一个面的方式)。
第38方式：上述第37方式中的柔性半导体装置，其特征在于，所述第一TFT元件和所述第二TFT元件借助导通所述第一密封树脂层的表背的层间连接部件来电连接。
第39方式：一种柔性半导体装置的制造方法，其是具有柔性的柔性半导体装置的制造方法，包括：
准备金属箔的工序(a)；
在所述金属箔上形成栅极绝缘膜的工序(b)；
在所述栅极绝缘膜上形成半导体层的工序(c)；
按照覆盖所述半导体层的方式在所述金属箔上形成密封树脂层的工序(d)；和
通过蚀刻所述金属箔形成栅电极、源电极及漏电极的工序(e)。
第40方式：上述第39方式中的柔性半导体装置的制造方法，其特征在于，所述工序(c)包括：在所述栅极绝缘膜上堆积半导体材料的工序、和对所述已堆积的半导体材料执行加热处理的工序。
第41方式：上述第40方式中的柔性半导体装置的制造方法，其特征在于，所述加热处理包括热退火工序及激光退火工序的至少一个，利用所述加热处理，执行所述已堆积的半导体材料的结晶化。
第42方式：上述第39～41方式的任一个中的柔性半导体装置的制造方法，其特征在于，利用包括工艺温度为400℃以上的步骤的高温工艺来执行所述工序(b)到(c)。
第43方式：上述第39～42方式的任一个中的柔性半导体装置的制造方法，其特征在于，包括在所述工序(c)后按照与所述半导体层接触的方式在所述金属箔上形成至少两个取出电极图形的工序。
第44方式：上述第39～42方式的任一个中的柔性半导体装置的制造方法，其特征在于，包括在所述工序(b)后在所述金属箔上形成至少两个取出电极图形的工序，在所述工序(c)中，按照与所述已形成的取出电极图形接触的方式形成所述半导体层。
第45方式：上述第43或44方式中的柔性半导体装置的制造方法，其特征在于，在所述工序(e)中，按照与所述已形成的至少两个取出电极图形分别连接的方式形成所述源电极及所述漏电极。
第46方式：上述第39～45方式的任一个中的柔性半导体装置的制造方法，其特征在于，在所述工序(b)中，在所述金属箔上，与所述栅极绝缘膜一同形成电容器的电介质层。
第47方式：上述第39～45方式的任一个中的柔性半导体装置的制造方法，其特征在于，在所述工序(e)中，通过蚀刻所述金属箔，形成所述栅电极、源电极及漏电极，并且形成电容器的下部电极层。
第48方式：一种柔性半导体装置的制造方法，其是具有柔性的柔性半导体装置的制造方法，包括：
准备一个面被绝缘膜被覆的金属箔的工序；
在所述绝缘膜上形成半导体层的工序；
通过除去所述绝缘膜的一部分形成使位于该绝缘膜的下方的金属箔露出的开口部的工序；
在由所述开口部露出的所述金属箔上形成与所述半导体层接触的取出电极图形的工序；
按照覆盖所述取出电极图形及所述半导体层的方式在所述金属箔上形成密封树脂层的工序；和
通过蚀刻所述金属箔形成栅电极、源电极及漏电极的工序。
第49方式：上述第48方式中的柔性半导体装置的制造方法，其特征在于，所述半导体层的形成包括：在所述绝缘膜的上面堆积半导体材料的工序、和对所述已堆积的半导体材料执行加热处理的工序。
第50方式：上述第49方式中的柔性半导体装置的制造方法，其特征在于，所述加热处理包括热退火处理工序及激光退火工序的至少一个，利用所述加热处理执行所述已堆积的半导体材料的结晶化。
第51方式：上述第48～50方式的任一个中的柔性半导体装置的制造方法，其特征在于，利用包含工艺温度为400℃以上的步骤的高温工艺来执行所述半导体层的形成工序。
第52方式：一种柔性半导体装置的制造方法，其是具有第一TFT元件和第二TFT元件的柔性半导体装置的制造方法，包括：
准备具备形成有构成所述第一TFT元件的半导体层的半导体层形成面的第一金属箔、具备形成有构成所述第二TFT元件的半导体层的半导体层形成面的第二金属箔、和一个密封树脂薄膜的工序；
通过使所述第一金属箔的半导体层形成面与所述密封树脂薄膜的一个面重合，将构成所述第一TFT元件的半导体层埋入所述密封树脂薄膜的一个面的层叠工序；
通过使所述第二金属箔的半导体层形成面与所述密封树脂薄膜的另一面重合，将构成所述第二TFT元件的半导体层埋入所述密封树脂薄膜的另一面的层叠工序；
通过蚀刻所述第一金属箔，形成构成所述第一TFT元件的栅电极、源电极及漏电极的蚀刻工序；
通过蚀刻所述第二金属箔，形成构成所述第二TFT元件的栅电极、源电极及漏电极的蚀刻工序。
第53方式：上述第52方式中的柔性半导体装置的制造方法，其特征在于，所述密封树脂薄膜由薄膜状的芯材和分别在该芯材的两面层叠的树脂层构成。
第54方式：上述第52或53方式中的柔性半导体装置的制造方法，其特征在于，在所述密封树脂薄膜上形成有导通该密封树脂薄膜的表背的层间连接部件。
第55方式：上述第52～54方式的任一个中的柔性半导体装置的制造方法，其特征在于，通过同一工序执行所述第一金属箔的蚀刻和所述第二金属箔的蚀刻。
第56方式：上述第52～55方式的任一个中的柔性半导体装置的制造方法，其特征在于，通过同一工序执行所述第一金属箔的层叠和所述第二金属箔的层叠。
第57方式：上述第52～56方式的任一个中的柔性半导体装置的制造方法，其特征在于，具有所述半导体层形成面的第一金属箔及第二金属箔是经过上述第39方式的(a)～(c)的工序来制作的。
第58方式：一种柔性半导体装置的制造方法，其是具有第一TFT元件和第二TFT元件的柔性半导体装置的制造方法，包括：
准备第一密封树脂薄膜、具备形成有构成所述第二TFT元件的栅电极、源电极及漏电极的电极形成面的第二密封树脂薄膜、和具备形成有构成所述第一TFT元件的半导体层的半导体层形成面的金属箔；
通过使所述金属箔的半导体层形成面与所述第一密封树脂薄膜的一个面重合，将构成所述第一TFT元件的半导体层埋入所述第一密封树脂薄膜的一个面的层叠工序；
通过使所述第二密封树脂薄膜的电极形成面与所述第一密封树脂薄膜的另一面重合，将构成所述第二TFT元件的栅电极、源电极及漏电极埋入所述第一密封树脂薄膜的另一面的层叠工序；和
通过蚀刻所述金属箔形成构成所述第一TFT元件的栅电极、源电极及漏电极的蚀刻工序。
第59方式：上述第58方式中的柔性半导体装置的制造方法，其特征在于，在所述第一密封树脂薄膜上形成有沿上下方向导通该树脂薄膜的表背的层间连接部件。
第60方式：上述第59方式中的柔性半导体装置的制造方法，其特征在于，在所述第二密封树脂薄膜的层叠工序中，按照使在所述电极形成面形成的栅电极、源电极及漏电极中的任一个电极与所述层间连接部件连接的方式进行重合。
第61方式：上述第58～60方式的任一个中的柔性半导体装置的制造方法，其特征在于，通过同一工序执行所述金属箔的层叠和所述第二密封树脂薄膜的层叠。
第62方式：上述第58～61方式的任一个中的柔性半导体装置的制造方法，其特征在于，所述具有半导体层形成面的金属箔是经由所述39方式的(a)～(c)的工序来制作的。
第63方式：上述第58～62方式的任一个中的柔性半导体装置的制造方法，其特征在于，所述具有电极形成面的第二密封树脂薄膜是经过所述第39(a)～(e)的工序来制作的。
工业上的可利用性
就本发明的柔性半导体装置的制造方法来说，柔性半导体装置的生产率出色。需要说明的是，得到的柔性半导体装置还可以用于各种图像显示部，还可以用于电子纸或数码纸等。例如可以用于图36所示的电视图像显示部、图37所示的移动电话的图像显示部、图38所示的移动式个人电脑或笔记本式个人电脑的图像显示部、图39及图40所示的数码相机及可携式摄像机的图像显示部、及图41所示的电子纸的图像显示部等。进而，本发明的柔性半导体装置还可以应用于当前在印刷电子技术中探讨应用的各种用途(例如RF-ID、存储器、MPU、太阳电池、传感器等)。
本申请基于日本国专利申请第2008-200766号(申请日：2008年8月4日、发明的名称：“柔性半导体装置及其制造方法”)主张巴黎公约上的优先权，基于日本国专利申请第2008-200767号(申请日：2008年8月4日、发明的名称、“柔性半导体装置及其制造方法”)主张巴黎公约上的优先权。该申请中公开的内容均通过该引用包含在本说明书中。
符号的说明
10、12-绝缘膜(栅极绝缘膜)；15-开口部；16-保护层、绝缘膜；17-开口部；20-半导体层；30d-漏极用取出电极图形；30s-源极用取出电极图形；32s-延伸部；32d-延伸部；40-密封树脂层/密封树脂；41A-外侧的面(第一密封树脂)；41B-内侧的面(第二密封树脂)；42-栅极绝缘膜(密封树脂的一部分)、芯材；43A-内侧的面(第一密封树脂)；50-金属箔；50A-第一金属箔；50B-第二金属箔；50d-漏电极；50g-栅电极；50s-源电极；52-另一个金属箔；54-上面(金属箔)；54A-半导体层形成面；54B-半导体层形成面；54g-栅电极；60、62-层间连接部件；65-贯通孔；70-层叠方向；80-电容器；82-电介质层；84-上部电极层；85-调节用电极；86-下部电极层；88-布线；90-等效电路；92-布线；94-布线；100-柔性半导体装置；100A-柔性半导体装置；100B-柔性半导体装置；100C-柔性半导体装置；100D-柔性半导体装置；100E-柔性半导体装置；100F-柔性半导体装置；100G-柔性半导体装置；100H-柔性半导体装置；100I-柔性半导体装置；100J-柔性半导体装置；100K-柔性半导体装置；100L-柔性半导体装置；100M、M’-柔性半导体装置；100N、N’-柔性半导体装置；100P-柔性半导体装置；100Q-柔性半导体装置；100R-柔性半导体装置；100S-柔性半导体装置；600-柔性半导体装置。

Claims (20)

1.一种用于制造柔性半导体装置的柔性半导体装置的制造方法，其特征在于，包括：
(i)在金属箔的上面形成绝缘膜的工序、
(ii)在所述金属箔的上面形成取出电极图形的工序、
(iii)按照与所述取出电极图形接触的方式在所述绝缘膜上形成半导体层的工序、
(iv)按照覆盖所述半导体层及所述取出电极图形的方式在所述金属箔的上面形成密封树脂层的工序、和
(v)通过蚀刻所述金属箔形成电极的工序；
将所述金属箔用作用于在所述工序(i)～(iv)中形成的所述绝缘膜、所述取出电极图形、所述半导体层及所述密封树脂层的支撑体，并且，在所述工序(v)中用作所述电极的构成材料。
2.根据权利要求1所述的柔性半导体装置的制造方法，其特征在于，
对在所述工序(iii)中形成的所述半导体层实施加热处理。
3.根据权利要求2所述的柔性半导体装置的制造方法，其特征在于，
作为所述加热处理，进行热退火处理及/或激光退火处理。
4.根据权利要求1所述的柔性半导体装置的制造方法，其特征在于，
通过400℃～1000℃的高温工艺，实施所述工序(iii)的半导体层的形成工序。
5.根据权利要求1所述的柔性半导体装置的制造方法，其特征在于，
在所述工序(v)中，通过所述金属箔的蚀刻形成源电极及漏电极。
6.根据权利要求5所述的柔性半导体装置的制造方法，其特征在于，
在所述工序(v)中，通过所述金属箔的蚀刻还形成栅电极，由此将所述源电极、所述漏电极和所述栅电极形成于同一平面上。
7.根据权利要求5所述的柔性半导体装置的制造方法，其特征在于，
还包括：(vi)按照使其未与所述源电极及所述漏电极位于同一平面的方式形成栅电极的工序，
在所述工序(vi)中，通过向所述密封树脂层的上面供给另一个金属箔并将该另一个金属箔蚀刻，形成所述栅电极。
8.根据权利要求1所述的柔性半导体装置的制造方法，其特征在于，
通过蚀刻所述金属箔，还进而形成电容器的电极层。
9.根据权利要求1所述的柔性半导体装置的制造方法，其特征在于，
代替所述工序(ii)及所述工序(iii)，实施(ii)’在所述绝缘膜上形成半导体层的工序、和(iii)’按照与所述半导体层接触的方式在所述金属箔的上面形成取出电极图形的工序。
10.一种柔性半导体装置的制造方法，其特征在于，其是具有至少两个具有绝缘膜、半导体层、栅电极、源电极和漏电极而成的TFT元件而成的柔性半导体装置的制造方法，包括：
(a)准备具备设置有构成第一TFT元件的绝缘膜及半导体层的TFT元件形成面的第一金属箔、具备设置有构成第二TFT元件的绝缘膜及半导体层的TFT元件形成面的第二金属箔、和一个密封树脂薄膜的工序；
(b)通过使所述第一金属箔的TFT元件形成面与所述密封树脂薄膜的一个面重合，将构成所述第一TFT元件的所述绝缘膜及所述半导体层从所述一个面埋入所述密封树脂薄膜的工序；
(c)通过使所述第二金属箔的TFT元件形成面与所述密封树脂薄膜的另一面重合，将构成所述第二TFT元件的所述绝缘膜及所述半导体层从所述另一面埋入所述密封树脂薄膜的工序；和
(d)通过蚀刻所述第一金属箔及所述第二金属箔形成所述第一TFT元件的电极及所述第二TFT元件的电极的工序；
将所述第一金属箔在所述工序(a)～(c)中用作构成所述第一TFT元件的所述绝缘膜及所述半导体层的支撑体，并且在所述工序(d)中用作所述第一TFT元件的所述电极的构成材料，
将所述第二金属箔在所述工序(a)～(c)中用作构成所述第二TFT元件的所述绝缘膜及所述半导体层的支撑体，并且在所述工序(d)中用作所述第二TFT元件的所述电极的构成材料。
11.根据权利要求10所述的柔性半导体装置的制造方法，其特征在于，
在所述工序(d)中，通过蚀刻所述第一金属箔，形成构成所述第一TFT元件的源电极及漏电极、和构成所述第二TFT元件的栅电极，并且通过蚀刻所述第二金属箔，形成构成所述第一TFT元件的栅电极、和构成所述第二TFT元件的源电极及漏电极。
12.根据权利要求10所述的柔性半导体装置的制造方法，其特征在于，
在所述工序(d)中，通过蚀刻所述第一金属箔，形成构成所述第一TFT元件的栅电极、源电极及漏电极，并且通过蚀刻所述第二金属箔，形成构成所述第二TFT元件的栅电极、源电极及漏电极。
13.一种柔性半导体装置，其特征在于，具有：
绝缘膜、
在所述绝缘膜的上面形成的半导体层、
位于所述绝缘膜的下面侧的电极、
将所述电极和所述半导体层电连接的取出电极图形、和
密封所述取出电极图形及所述半导体层的密封树脂层；
所述电极是通过对作为所述绝缘膜、所述半导体层、所述取出电极图形及所述密封树脂层的支撑体发挥功能的金属箔进行蚀刻而形成的。
14.根据权利要求13所述的柔性半导体装置，其特征在于，
所述电极在其厚度方向上具有锥形状。
15.根据权利要求13所述的柔性半导体装置，其特征在于，
所述电极厚度为4μm～约20μm。
16.根据权利要求13所述的柔性半导体装置，其特征在于，
通过蚀刻所述金属箔而形成的电极为源电极、漏电极及栅电极，
所述源电极、所述漏电极和所述栅电极位于同一平面上。
17.根据权利要求13所述的柔性半导体装置，其特征在于，
通过蚀刻所述金属箔而形成的电极为源电极及漏电极，
按照夹着所述密封树脂层且与所述半导体层对置的方式在所述密封树脂层的上面具有栅电极，所述栅电极是通过对与所述金属箔不同的金属箔进行蚀刻而形成的，所述栅电极未与所述源电极及所述漏电极位于同一平面。
18.根据权利要求13所述的柔性半导体装置，其特征在于，
通过蚀刻所述金属箔而形成的电极为源电极及漏电极，
所述半导体层的周缘部的下面和所述源电极用及所述漏电极用的所述取出电极图形的周缘部的上面部分地相互接触。
19.根据权利要求13所述的柔性半导体装置，其特征在于，
通过蚀刻所述金属箔而形成的电极为源电极及漏电极，
所述半导体层的周缘部的上面和所述源电极用及所述漏电极用的所述取出电极图形的周缘部的下面部分地相互接触。
20.根据权利要求13所述的柔性半导体装置，其特征在于，
所述电极为栅电极、源电极及漏电极，
具有至少两个具有所述绝缘膜、所述半导体层、所述栅电极、所述源电极和所述漏电极而成的TFT元件而成。
CN2009801005512A 2008-08-04 2009-07-30 柔性半导体装置及其制造方法 Active CN102047396B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-200767 2008-08-04
JP2008-200766 2008-08-04
JP2008200767 2008-08-04
JP2008200766 2008-08-04
PCT/JP2009/003616 WO2010016207A1 (ja) 2008-08-04 2009-07-30 フレキシブル半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102047396A true CN102047396A (zh) 2011-05-04
CN102047396B CN102047396B (zh) 2013-01-09

Family

ID=41663436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801005512A Active CN102047396B (zh) 2008-08-04 2009-07-30 柔性半导体装置及其制造方法

Country Status (7)

Country Link
US (2) US8343822B2 (zh)
EP (1) EP2312620A4 (zh)
JP (2) JP4659925B2 (zh)
KR (1) KR20110050580A (zh)
CN (1) CN102047396B (zh)
TW (1) TW201017823A (zh)
WO (1) WO2010016207A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104251758A (zh) * 2013-06-28 2014-12-31 富士电机株式会社 半导体压力传感器装置及其制造方法
CN104347819A (zh) * 2013-07-30 2015-02-11 乐金显示有限公司 柔性有机电致发光器件及其制造方法
CN109416897A (zh) * 2016-07-29 2019-03-01 索尼公司 显示装置、显示装置制造方法以及电子设备
JP2019216276A (ja) * 2010-09-03 2019-12-19 株式会社半導体エネルギー研究所 半導体装置
US11587474B2 (en) 2019-07-24 2023-02-21 Au Optronics Corporation Flexible device array substrate and manufacturing method of flexible device array substrate

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101773641B1 (ko) * 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5719992B2 (ja) * 2010-05-12 2015-05-20 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置およびその製造方法
WO2011142089A1 (ja) * 2010-05-14 2011-11-17 パナソニック株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5877445B2 (ja) 2012-02-21 2016-03-08 株式会社村田製作所 抵抗スイッチングデバイスおよびその製造方法
JP5910294B2 (ja) * 2012-05-10 2016-04-27 富士通株式会社 電子装置及び積層構造体の製造方法
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6095903B2 (ja) * 2012-06-15 2017-03-15 浜松ホトニクス株式会社 固体撮像装置の製造方法及び固体撮像装置
CN107253394B (zh) * 2012-08-06 2019-05-03 株式会社尼康 转印装置以及基板处理装置
TWI463620B (zh) * 2012-08-22 2014-12-01 矽品精密工業股份有限公司 封裝基板之製法
JP5842262B2 (ja) * 2012-08-24 2016-01-13 国立大学法人大阪大学 有機薄膜トランジスタ及びその製造方法
WO2014035014A1 (ko) * 2012-08-27 2014-03-06 한국과학기술원 유연 전자소자 및 그 제조방법, 응력 완화에 의한 배터리 용량 증대 방법 및 이에 의하여 증대된 용량을 갖는 유연 배터리
KR101922118B1 (ko) * 2012-08-27 2018-11-26 삼성전자주식회사 플렉서블 반도체소자 및 그 제조방법
JP6121149B2 (ja) * 2012-11-28 2017-04-26 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015053444A (ja) * 2013-09-09 2015-03-19 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US9558929B2 (en) 2013-11-25 2017-01-31 Nutech Ventures Polymer on graphene
US10020403B2 (en) * 2014-05-27 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI555150B (zh) 2014-05-27 2016-10-21 財團法人工業技術研究院 電子元件及其製法
US9391208B2 (en) * 2014-10-17 2016-07-12 Industrial Technology Research Institute Electronic device and method of manufacturing the same
TWI628721B (zh) * 2015-07-08 2018-07-01 聯華電子股份有限公司 氧化物半導體元件及其製造方法
EP3136445B1 (en) * 2015-08-25 2021-03-17 Emberion Oy A method for forming apparatus comprising two dimensional material
CN105810713A (zh) * 2016-01-15 2016-07-27 广州奥翼电子科技股份有限公司 柔性显示器及其制备方法
US9882064B2 (en) * 2016-03-10 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
KR102597588B1 (ko) * 2016-11-23 2023-11-02 엘지디스플레이 주식회사 표시장치와 그의 열화 보상 방법
JP7085491B2 (ja) 2016-12-02 2022-06-16 株式会社半導体エネルギー研究所 半導体装置
CN107146773B (zh) * 2017-05-15 2019-11-26 深圳市华星光电半导体显示技术有限公司 Tft基板的制作方法
TWI631741B (zh) * 2017-10-19 2018-08-01 元太科技工業股份有限公司 驅動基板
CN109698241A (zh) * 2018-12-28 2019-04-30 天津大学 高介电常数栅介质层的柔性薄膜晶体管及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8406330D0 (en) * 1984-03-10 1984-04-11 Lucas Ind Plc Amorphous silicon field effect transistors
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4472064B2 (ja) * 1998-08-31 2010-06-02 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
JP4267243B2 (ja) 2002-03-05 2009-05-27 出光興産株式会社 電界効果トランジスター、その製造方法及び該電界効果トランジスターを製造するための積層体
JP4748986B2 (ja) * 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100900542B1 (ko) * 2002-11-14 2009-06-02 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
US6905908B2 (en) * 2002-12-26 2005-06-14 Motorola, Inc. Method of fabricating organic field effect transistors
ITTO20030145A1 (it) * 2003-02-28 2004-09-01 Infm Istituto Naz Per La Fisi Ca Della Mater Procedimento per la fabbricazione di dispositivi ad effetto di campo a film sottile privi di substrato e transistore a film sottile organico ottenibile mediante tale procedimento.
JP4729843B2 (ja) 2003-10-15 2011-07-20 凸版印刷株式会社 薄膜トランジスタの製造方法
EP1528594B1 (en) * 2003-10-28 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4736318B2 (ja) * 2003-11-28 2011-07-27 Ｔｄｋ株式会社 積層体の製造方法及び有機電界効果トランジスタの製造方法
JP2006073774A (ja) * 2004-09-02 2006-03-16 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2006269475A (ja) * 2005-03-22 2006-10-05 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP2007073857A (ja) * 2005-09-09 2007-03-22 Sony Corp 半導体装置の製造方法および半導体装置
US7977170B2 (en) * 2006-10-03 2011-07-12 Eastman Kodak Company Flexible substrate with electronic devices and traces
JP4926746B2 (ja) 2007-02-16 2012-05-09 東洋ゴム工業株式会社 研磨パッド溝加工機及び研磨パッド溝加工方法
JP2008200766A (ja) 2007-02-16 2008-09-04 Toppan Printing Co Ltd 断裁装置および製袋機
JP2011023376A (ja) 2007-11-16 2011-02-03 Panasonic Corp フレキシブル半導体装置およびその製造方法
US7851281B2 (en) * 2007-11-28 2010-12-14 Panasonic Corporation Manufacturing method of flexible semiconductor device and flexible semiconductor device
CN101911269B (zh) * 2008-11-18 2013-05-01 松下电器产业株式会社 柔性半导体装置及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216276A (ja) * 2010-09-03 2019-12-19 株式会社半導体エネルギー研究所 半導体装置
CN104251758A (zh) * 2013-06-28 2014-12-31 富士电机株式会社 半导体压力传感器装置及其制造方法
CN104251758B (zh) * 2013-06-28 2018-11-06 富士电机株式会社 半导体压力传感器装置及其制造方法
CN104347819A (zh) * 2013-07-30 2015-02-11 乐金显示有限公司 柔性有机电致发光器件及其制造方法
CN104347819B (zh) * 2013-07-30 2017-05-03 乐金显示有限公司 柔性有机电致发光器件及其制造方法
CN109416897A (zh) * 2016-07-29 2019-03-01 索尼公司 显示装置、显示装置制造方法以及电子设备
CN109416897B (zh) * 2016-07-29 2021-07-02 索尼公司 显示装置、显示装置制造方法以及电子设备
US11587474B2 (en) 2019-07-24 2023-02-21 Au Optronics Corporation Flexible device array substrate and manufacturing method of flexible device array substrate

Also Published As

Publication number Publication date
US8525172B2 (en) 2013-09-03
KR20110050580A (ko) 2011-05-16
JP4659925B2 (ja) 2011-03-30
CN102047396B (zh) 2013-01-09
US8343822B2 (en) 2013-01-01
EP2312620A4 (en) 2013-12-25
US20100283054A1 (en) 2010-11-11
JP5420529B2 (ja) 2014-02-19
EP2312620A1 (en) 2011-04-20
US20130168677A1 (en) 2013-07-04
JP2011101030A (ja) 2011-05-19
JPWO2010016207A1 (ja) 2012-01-12
TW201017823A (en) 2010-05-01
WO2010016207A1 (ja) 2010-02-11

Similar Documents

Publication Publication Date Title
CN102047396B (zh) 柔性半导体装置及其制造方法
CN101911269B (zh) 柔性半导体装置及其制造方法
CN105379420B (zh) 发光装置
CN104124258B (zh) 显示设备
JP2020004739A (ja) 発光装置の作製方法
CN102290442A (zh) 薄膜晶体管和显示装置
CN113838994B (zh) 显示面板、柔性显示屏和电子设备及显示面板的制备方法
CN104167508A (zh) 发光器件、发光器件的制造方法和显示单元
CN103178083A (zh) 发光装置以及其制造方法
CN102318073A (zh) 挠性半导体装置及其制造方法
CN102668099A (zh) 挠性半导体装置及其制造方法、以及图像显示装置
CN102067320A (zh) 柔性半导体装置的制造方法
US8617943B2 (en) Method for making a semiconductor device on a flexible substrate
US11829541B2 (en) Display panel and manufacturing method thereof, and display device
CN102742013A (zh) 柔性半导体装置的制造方法
CN102576678B (zh) 柔性半导体装置及其制造方法
CN106775048A (zh) 触摸感测单元
CN106575715A (zh) 显示装置和电子装置
CN114156286B (zh) 显示面板
US20210265450A1 (en) Display device
CN103247661B (zh) 有机发光显示装置及其制造方法
WO2023246261A1 (zh) 显示面板及显示装置
US11991908B2 (en) Display device having an expansion pattern connected to a power transfer wiring
CN114267779B (zh) Led面板及其制作方法
CN115346878A (zh) 热处理结晶化半导体氧化物的转印技术

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant