JP5842262B2 - 有機薄膜トランジスタ及びその製造方法 - Google Patents

有機薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP5842262B2
JP5842262B2 JP2014531619A JP2014531619A JP5842262B2 JP 5842262 B2 JP5842262 B2 JP 5842262B2 JP 2014531619 A JP2014531619 A JP 2014531619A JP 2014531619 A JP2014531619 A JP 2014531619A JP 5842262 B2 JP5842262 B2 JP 5842262B2
Authority
JP
Japan
Prior art keywords
gate electrode
insulating film
electrode
organic semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014531619A
Other languages
English (en)
Other versions
JPWO2014030613A1 (ja
Inventor
純一 竹谷
純一 竹谷
隆文 植村
隆文 植村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Priority to JP2014531619A priority Critical patent/JP5842262B2/ja
Application granted granted Critical
Publication of JP5842262B2 publication Critical patent/JP5842262B2/ja
Publication of JPWO2014030613A1 publication Critical patent/JPWO2014030613A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/481Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、有機半導体を活性層に用いた有機薄膜トランジスタに関する。特に、チャネル長を短くして動作周波数を向上させるのに適した素子構造を有する有機薄膜トランジスタ及びその製造方法に関する。
有機半導体は、溶液からの塗布によって薄膜を形成可能である。そのため、有機薄膜トランジスタ(有機TFT)は、従来の無機半導体を用いたTFTに比べ、低コスト・低環境負荷であり、かつ大面積の電子素子を作製可能である。さらに、有機TFTを含む有機デバイスは軽量、かつフレキシブルであるため、ディスプレイ、ICタグなど、様々なデバイスに幅広く適用することができる。
しかしながら、現在の有機TFTの動作周波数は、無機TFTに比べて未だ十分に高くはなく、動作周波数の向上が求められている。トランジスタの動作周波数の向上のためには、短いチャネル長L、及び高い移動度を実現する必要がある。しかし、実際にはチャネル長Lが短いほど電極と有機半導体界面の接触抵抗の影響が大きくなり、実効的な移動度が低下することが知られている。
電極と有機半導体界面の接触抵抗を低減するために、例えば、特許文献1には、金からなるソース、ドレイン電極と絶縁性基板との間に設ける密着層として、金を主成分とした合金を用いることが開示されている。すなわち、金の含有量が、67原子%以上97原子%以下の範囲内である合金を用いる。
p型動作の有機トランジスタのソース、ドレイン電極を形成する材料としては、金からなる電極が用いられることが多いが、金は他の材料に対する密着力が低い。このため、金電極と基板との間に密着層を形成する対策が一般に行われている。ところが、この密着層が、ソース、ドレイン電極と有機半導体層との間の寄生抵抗の原因となることが指摘されている。
これに対して、特許文献1には、上述のような金を含む合金により密着層を形成することにより、有機半導体層と電極間の寄生抵抗を低減させることが可能とされている。
特開2010−135542号公報
しかし、特許文献1に開示された有機TFTにおいても、その実効移動度は、0.4〜2.2cm2/Vs程度にとどまっており、無機TFTに比べて動作周波数を十分に向上させることは困難である。
一方、通常の有機TFTでは、ゲート電圧の上昇と共に接触抵抗が減少する特性を有することが知られている。しかし、低いゲート電圧においては接触抵抗が高く、動作周波数は低くなってしまう。
そこで、本発明は、低電圧領域での駆動においても、ソース・ドレイン電極と有機半導体膜の間の接触抵抗を低く制御して、短チャネル化により動作周波数を十分に向上させることが可能な有機薄膜トランジスタを提供することを目的とする。また、そのような有機薄膜トランジスタを精度良く作製可能な製造方法を提供することを目的とする。
上記課題を解決するために、本発明の有機薄膜トランジスタは、絶縁性の基板と、前記基板上に設けられたゲート電極と、前記ゲート電極を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された有機半導体膜と、前記有機半導体膜に接触させて配置されたソース電極及びドレイン電極とを備え、前記ゲート電極は、前記有機半導体膜における前記ソース電極と前記ドレイン電極の間のチャネル領域に対向する領域に配置された主ゲート電極と、前記主ゲート電極の両側で前記ソース電極及び前記ドレイン電極にそれぞれ対向する領域に配置された一対の補助ゲート電極とを含み、前記主ゲート電極と前記補助ゲート電極とは互いに電気的に分離され、前記補助ゲート電極には一定の電圧を印加し、前記補助ゲート電極と前記有機半導体膜間の電界が、前記主ゲート電極と前記有機半導体膜間の電界よりも強くなるように、前記ゲート絶縁膜の厚さと、前記補助ゲート電極及び前記主ゲート電極に印加する電圧の関係が設定されていることを特徴とする。
本発明の製造方法は、上記構成の有機薄膜トランジスタを製造するための方法であって、前記絶縁性の基板上に前記主ゲート電極及び前記補助ゲート電極のうちの一方のゲート電極を形成し、前記一方のゲート電極を覆って前記ゲート絶縁膜を構成する下部絶縁膜を形成し、前記下部絶縁膜上に他方のゲート電極を形成し、前記他方のゲート電極及び前記下部絶縁膜を覆って前記ゲート絶縁膜を構成する上部絶縁膜を形成し、前記上部絶縁膜上に有機半導体膜を形成するとともに、前記有機半導体膜に接触させてソース電極及びドレイン電極とを形成することを特徴とする。
上記構成の有機薄膜トランジスタによれば、チャネル抵抗と接触抵抗をそれぞれ独立した主ゲート電極と補助ゲート電極で制御することにより、低電圧領域の駆動においても、接触抵抗を低く抑制した状態での動作が可能である。このため、実効的な移動度を高くすることができ、短チャネル化により十分に高い動作周波数での駆動が可能である。
また、上記構成の有機薄膜トランジスタの製造方法によれば、主ゲート電極と補助ゲート電極を別工程で形成し、両成膜工程間に下部ゲート絶縁膜を形成する工程を介在させる。これにより、主ゲート電極と補助ゲート電極とを適切な状態に互いに分離させた構造を、容易に得ることができる。
図1は、実施の形態1における有機TFTの構造を示す断面図である。 図2は、同有機TFTの駆動方法の一例を示す回路図である。 図3は、同有機TFTの変形例を示す断面図である。 図4Aは、同有機TFTの製造方法の工程の一部を示す断面図である。 図4Bは、同製造方法の図4Aに続く工程を示す断面図である。 図4Cは、同製造方法の図4Bに続く工程を示す断面図である。 図4Dは、同製造方法の図4Cに続く工程を示す断面図である。 図4Eは、同製造方法の図4Dに続く工程を示す断面図である。 図4Fは、同製造方法の図4Eに続く工程を示す断面図である。 図5は、同有機TFTのカットオフ周波数特性の実測例を示す図である。 図6は、同有機TFTの構造の他の態様を示す断面図である。 図7は、実施の形態2における有機TFTの構造を示す断面図である。 図8Aは、同有機TFTの製造方法の工程の一部を示す断面図である。 図8Bは、同製造方法の図8Aに続く工程を示す断面図である。 図8Cは、同製造方法の図8Bに続く工程を示す断面図である。 図8Dは、同製造方法の図8Cに続く工程を示す断面図である。 図8Eは、同製造方法の図8Dに続く工程を示す断面図である。 図8Fは、同製造方法の図8Eに続く工程を示す断面図である。 図9は、同有機TFTの構造の他の態様を示す断面図である。
本発明の有機薄膜トランジスタは、上記構成を基本として以下のような態様をとることができる。
すなわち、前記主ゲート電極と前記有機半導体膜との間に介在する前記ゲート絶縁膜の厚さと、前記補助ゲート電極と前記有機半導体膜との間に介在する前記ゲート絶縁膜の厚さが異なり、前記主ゲート電極と前記補助ゲート電極の間に前記ゲート絶縁膜が介在している構成とすることができる。
また、前記補助ゲート電極には一定の電圧を印加し、前記補助ゲート電極と前記有機半導体膜間の電界が、前記主ゲート電極と前記有機半導体膜間の電界よりも強くなるように、前記ゲート絶縁膜の厚さと、前記補助ゲート電極及び前記主ゲート電極に印加する電圧の関係が設定されている構成とすることができる。
また、前記主ゲート電極と前記補助ゲート電極は、前記有機半導体膜に直交する方向の射影において、端部間に隙間が存在しないように形成されていることが好ましい。言い換えれば、主ゲート電極と前記補助ゲート電極は、端部間に若干の重なりが存在する状態であってもよい。特に好ましくは、前記主ゲート電極と前記補助ゲート電極は、前記有機半導体膜に直交する方向の射影において重畳する面積が存在しないように形成する。この構成により、ゲート電極での寄生容量を低く抑制して、短チャネル化により十分に高い動作周波数での駆動が可能な有機薄膜トランジスタが得られる。
本発明の有機薄膜トランジスタの製造方法は、上記構成を基本として以下のような態様をとることができる。
すなわち、前記第2ゲート成膜工程では、前記第1ゲート成膜工程で形成されたゲート電極をマスクとする前記基板の裏面側からの背面露光を含む工程により、前記他方のゲート電極を前記一方の電極に対して自己整合的にパターニングする。これにより、両ゲート間に重畳領域も隙間もない最適な状態が容易に得られる。
また、前記ゲート絶縁膜を下部絶縁膜と上部絶縁膜に分けて成膜し、前記第1ゲート成膜工程の後、前記一方のゲート電極を覆って前記下部絶縁膜を形成し、その後、前記第2ゲート成膜工程により前記下部絶縁膜上に前記他方のゲート電極を形成し、その後、前記他方のゲート電極を覆って前記上部絶縁膜を形成することができる。
以下、本発明の実施形態について図面を参照しながら説明する。
<実施の形態1>
実施の形態1における有機TFTの構造を、図1に断面図で示す。絶縁性の基板1の上に、主ゲート電極2が設けられ、主ゲート電極2を覆って下部絶縁膜3aが形成されている。下部絶縁膜3aの上面に補助ゲート電極4が形成され、補助ゲート電極4の上面を覆って上部絶縁膜3bが形成されている。下部絶縁膜3aと上部絶縁膜3bによりゲート絶縁膜3が構成される。この構成により、ゲート絶縁膜3中に互いに電気的に分離させて、主ゲート電極2と補助ゲート電極4が配置された状態が得られる。補助ゲート電極4を覆った上部絶縁膜3bの上面に、有機半導体膜5が形成され、有機半導体膜5に接触させてソース電極6及びドレイン電極7が設けられている。
この有機TFTは、有機半導体膜5の上部にソース電極6及びドレイン電極7が形成されたトップコンタクト型の構造を有する。有機TFTの素子構造は、一般的にトップコンタクト型とボトムコンタクト型の2種類に大別される。本実施の形態の有機TFTの特徴は、後述するように、ボトムコンタクト型、すなわち有機半導体膜の下部にソース電極及びドレイン電極が形成された構造にも同様に適用できる。
主ゲート電極2は、有機半導体膜5におけるソース電極6とドレイン電極7の間のチャネル領域に対向する領域に配置されている。一方、補助ゲート電極4は、主ゲート電極2の両側でソース電極6及びドレイン電極7にそれぞれ対向する領域に配置された、一対の要素となっている。
主ゲート電極2と補助ゲート電極4とは、互いに電気的に分離されている。すなわち、補助ゲート電極4は、基板1の上面からの高さが主ゲート電極2よりも高い位置に配置され、主ゲート電極2と補助ゲート電極4の間にはゲート絶縁膜3が介在している。言い換えれば、主ゲート電極2と有機半導体膜5との間に介在するゲート絶縁膜3の厚さ、すなわち主ゲート絶縁膜厚dmain1は、補助ゲート電極4と有機半導体膜5との間に介在するゲート絶縁膜3の厚さ、すなわち補助ゲート絶縁膜厚dsub1よりも厚い。
この有機TFTを駆動するための回路の一例を、図2に示す。すなわち、主ゲート電極2には、一定の直流電圧である主ゲート電圧VGmain、及び変調駆動部8からの変調電圧VGsigを印加する。但し、主ゲート電圧VGmainと変調電圧VGsigは、必ずしも別箇に供給する必要はなく、最初から直流成分と変調成分を含んだ信号を生成して供給してもよい。補助ゲート電極4には、主ゲート電極2の電圧とは独立に、一定の直流電圧である補助ゲート電圧VGsubを印加する。ドレイン電極7にはドレイン電圧VDを印加する。なお、電流計9は、後述するカットオフ周波数特性の実測を行った際の測定箇所を示したものである。チャネル長Lは、有機半導体膜5のチャネル領域の長さを示す。
この構成の有機TFTによれば、有機半導体膜5のチャネル抵抗は、主ゲート電極2に印加する主ゲート電圧VGmain、及び変調電圧VGsigにより制御される。一方、有機半導体膜5とソース電極6及びドレイン電極7の界面領域には、補助ゲート電圧VGsubにより、常時、高電位の電界が形成されている。これにより、有機半導体膜5とソース電極6及びドレイン電極7の間の接触抵抗が低い状態に制御される。
このように、接触抵抗とチャネル抵抗をそれぞれ別のゲート電極2、4で制御することにより、接触抵抗の影響を十分に小さく抑制した状態でチャネル抵抗を制御することが可能になる。すなわち、低電圧領域の駆動においても、接触抵抗が十分に低い状態の動作が原理的に可能となる。従って、高速動作に必要なチャネル長Lの短いデバイスにおいて、トランジスタの実効的な移動度を高くすることができ、飛躍的に高い動作周波数で駆動可能な有機TFTが得られる。
有機半導体膜5と、ソース電極6及びドレイン電極7の間の接触抵抗を低減する効果を十分に得るためには、補助ゲート電極4と有機半導体膜5間の電界が、主ゲート電極2と有機半導体膜5間の電界よりも強くなるように設定することが望ましい。すなわち、補助ゲート電圧VGsub、主ゲート電圧VGmain、主ゲート絶縁膜厚dmain1、補助ゲート絶縁膜厚dsub1の大きさを、VGsub/dsub1がVGmain/dmain1よりも十分に大きい関係が成立するように設定することが望ましい。この条件を満たすことにより、有機半導体膜5とソース電極6及びドレイン電極7の間の接触抵抗を十分に小さくして、小さなゲート電圧によって高いトランスコンダクタンスが得られるので、高速動作にとって極めて有効である。
すなわち、上述のように設定すれば、VGmain(VGmain/dmain1の電界)を大きくすることなく、VGsub(VGsub/dsub1の電界)によって接触抵抗を十分に小さくして、高い移動度が得られる。これにより、VGmainが小さな値であってもトランジスタ駆動の高速動作が可能となり、論理演算素子の高速動作に有効である。
VGsub/dsub1>k×(VGmain/dmain1)と記述したとき、理論的にはkの値は大きければ大きいほど望ましい。但し、実際には、VGsigの駆動範囲と、ゲート絶縁膜3の耐電圧特性によってkの値が決まり、現状では、実用的なkの値は3〜6程度である。
しかも、上記構成によれば、主ゲート電極2はチャネル領域に対向し、一方補助ゲート電極4は、チャネル領域の両側でソース電極6及びドレイン電極7に対向するように配置されて、互いに異なる領域に対向しているので、主ゲート電極2と補助ゲート電極4間の寄生容量は小さく、高速応答性に対する影響は少ない。このような効果を最大限に得るためには、主ゲート電極2と補助ゲート電極4を、有機半導体膜5に直交する方向(膜面直交方向)の射影において重畳する面積が存在しないように形成する。
但し、主ゲート電極2と補助ゲート電極4は、図3に示すように、膜面直交方向の射影において重畳する面積Pが多少存在してもよい。その場合でも、上述の作用効果は、実質的な影響を受けることはない。従って、電極パターンの形成における多少の誤差は許容できる。しかし、膜面直交方向の射影において、主ゲート電極2と補助ゲート電極4間に隙間が存在する状態は、極力避けることが望ましい。
次に、図1に示した構成の有機TFTを作製する方法の一例について、図4A〜4Fに示す工程の断面図を参照して説明する。先ず、図4Aに示すように、基板1上に主ゲート電極2を形成する。主ゲート電極2は、例えばAu、Al、Cr、Cu、Moなどの金属膜を、フォトリソグラフィ等によってパターニングすることにより作製する。
次に、図4Bに示すように、主ゲート電極2を覆って下部絶縁膜3aを成膜する。下部絶縁膜3aは、ゲート絶縁膜3を構成する1層目の膜であり、例えばCytop(アモルファスフッ素樹脂、登録商標)、BCB(ベンゾシクロブテン)などのポリマー絶縁膜、またはAl2O3、SiO2などの無機絶縁膜を用いることができる。更に、下部絶縁膜3a上に、フォトレジスト層10を形成する。
次に、主ゲート電極2をフォトマスクとして、基板1の裏面側から露光光11を照射する背面露光プロセスを行う。その後、現像処理を行い、フォトレジスト層10をパターニングして、図4Cに示すように、レジストパターン10aを形成する。この背面露光プロセスによれば、レジストパターン10aを主ゲート電極2に対して自己整合的に形成することができる。次に、図4Dに示すように、レジストパターン10aを含む全面を覆って、Au、Al、Cr、Cu、Moなどの金属膜4a(補助ゲート電極4用の膜)を形成する。
次に、レジストパターン10aをレジスト剥離液によって除去する。これにより、図4Eに示すように、金属膜4aのうちレジストパターン10a上の部分がリフトオフにより除去されて、補助ゲート電極4がパターニングされる。この結果、主ゲート電極2と補助ゲート電極4は、自己整合的に形成される。
次に、図4Fに示すように、補助ゲート電極4を覆って上部絶縁膜3bを成膜する。上部絶縁膜3bは、ゲート絶縁膜3を構成する2層目の膜であり、例えばCytop、BCBなどのポリマー絶縁膜、またはAl2O3、SiO2などの無機絶縁膜からなる。更に、上部絶縁膜3b上に、有機半導体膜5(例えばペンタセン、DNTT(ジナフトチエノチオフェン)、アルキルDNTTなど)を成膜する。最後に、有機半導体膜5の端部上面に、例えばAuなどを用い、シャドウマスク、またはフォトリソグラフィによって、図1に示したように、ソース電極6及びドレイン電極7を作製する。
以上のとおり、この製造方法によれば、補助ゲート電極4を主ゲート電極2に対して自己整合的に形成して、ゲート電極による寄生容量を容易に低減可能である。これにより、従来に比べて、低い駆動電圧領域においても、飛躍的に高い周波数で動作可能な高速動作有機TFTの作製が可能となる。但し、補助ゲート電極4を主ゲート電極2に対して自己整合的に形成する方法としては、他の周知の方法を用いることもできる。
次に、上記構成を有する有機TFTのカットオフ周波数特性の実測例について、図5を参照して説明する。
[1]測定に供した有機TFTの素子構成
主ゲート電極2:Au
下部絶縁膜3a:Al2O3、200nm
補助ゲート電極4:Au
上部絶縁膜3b:Al2O3、100nm
有機半導体膜5:C10-DNTTの塗布結晶膜
ソース電極6、ドレイン電極7:Au
チャネル長L:〜2μm
[2]測定条件
補助ゲート電極4の電圧:VGsub=−20V
ドレイン電極7の電圧:VD=−10V
主ゲート電極2の電圧:主ゲート電圧VGmain=−5V、変調電圧VGsig=1VP-Pの正弦波電圧
以上のとおりの設定により、主ゲート電極2への入力電流(Iin)とトランジスタ出力電流(ドレイン電流、Iout)を同時計測した結果を、図5に示す。図5において、横軸は変調電圧VGsigの周波数(Hz)、縦軸は電流(mAP-P)である。
Iin=Ioutとなる周波数により、電流利得遮断周波数(fT)が定義される。測定の結果、fT〜10MHzの高い動作周波数が得られた。これは、塗布型の有機TFTとしては、従来例の2MHz程度と比べて、飛躍的に高い動作周波数である。
次に、上記構成の有機TFTの特徴を、ボトムコンタクト型の有機TFTに適用した例について、図6を参照して説明する。この有機TFTは、絶縁性の基板1の上に、主ゲート電極2、補助ゲート電極4、及びゲート絶縁膜3が形成された構成については、図1に示したトップコンタクト型の有機TFTの場合と同様である。
図6の例では、ゲート絶縁膜3の上面に、チャネル領域に対応する範囲に間隙を設けてソース電極6及びドレイン電極7が形成されている。そして、有機半導体膜5が、端部をソース電極6及びドレイン電極7の上面に配置して形成されている。
以上のとおり、主ゲート電極2と補助ゲート電極4の相互関係は、図1に示した構成と全く同様であり、図2を参照して説明した上述の駆動方法を適用して、同様の効果を得ることができる。
<実施の形態2>
実施の形態2における有機TFTの構造を、図7に断面図で示す。この素子構造は、素子の厚み方向における主ゲート電極2と補助ゲート電極4の位置関係が、実施の形態1の場合と異なる以外は、実施の形態1と同様である。従って、実施の形態1の場合と同様の構成要素については、同一の参照符号を付して、説明を簡略化する。
絶縁性の基板1の上に、先ず、補助ゲート電極4が配置され、補助ゲート電極4を覆って下部絶縁膜3aが形成されている。下部絶縁膜3aの上面に主ゲート電極2が形成され、主ゲート電極2の上面を覆って上部絶縁膜3bが形成されている。この構成により、ゲート絶縁膜3中に互いに分離させて、主ゲート電極2と補助ゲート電極4を配置した状態が得られる。上部絶縁膜3bの上部に、有機半導体膜5、ソース電極6及びドレイン電極7が設けられている。
この構成においても、主ゲート電極2は、有機半導体膜5におけるソース電極6とドレイン電極7の間のチャネル領域に対向する領域に配置されている。一方、補助ゲート電極4は、主ゲート電極2の両側でソース電極6及びドレイン電極7にそれぞれ対向する領域に配置されており、補助ゲート電極4と主ゲート電極2とは、互いに電気的に分離されている。主ゲート電極2と有機半導体膜5との間に介在するゲート絶縁膜3の厚さ、すなわち主ゲート絶縁膜厚dmain2は、補助ゲート電極4と有機半導体膜5との間に介在するゲート絶縁膜3の厚さ、すなわち補助ゲート絶縁膜厚dsub2よりも薄い。
この有機TFTを駆動するための回路は、基本的には、図2に示したものと同様に構成することができる。有機半導体膜5のチャネル抵抗は、主ゲート電極2に印加する主ゲート電圧VGmain、及び変調電圧VGsigにより制御され、補助ゲート電圧VGsubにより、有機半導体膜5とソース電極6及びドレイン電極7の間の接触抵抗が低い状態に制御される。これにより、実施の形態1と同様、低電圧領域の駆動においても、接触抵抗が十分に低い状態の動作が原理的に可能となり、チャネル長Lの短いデバイスにおいて、トランジスタの実効的な移動度を高くすることができ、飛躍的に高い動作周波数で駆動可能である。
有機半導体膜5とソース電極6及びドレイン電極7の間の接触抵抗を低減する効果を十分に得るためには、補助ゲート電極4と有機半導体膜5間の電界が、主ゲート電極2と有機半導体膜5間の電界よりも強くなるように設定することが望ましい。すなわち、補助ゲート電圧VGsub、主ゲート電圧VGmain、主ゲート絶縁膜厚dmain2、補助ゲート絶縁膜厚dsub2の大きさを、VGsub/dsub2がVGmain/dmain2よりも十分に大きい関係が成立するように設定することが望ましい。この条件を満たすことにより、有機半導体膜5とソース電極6及びドレイン電極7の間の接触抵抗を十分に小さくして、小さなゲート電圧によって高いトランスコンダクタンスが得られるので、高速動作にとって極めて有効である。
しかも、主ゲート電極2と補助ゲート電極4は、互いに異なる領域に対向しているので、主ゲート電極2と補助ゲート電極4間の寄生容量は小さく、高速応答性に対する影響は少ない。このような効果を最大限に得るためには、主ゲート電極2と補助ゲート電極4を、膜面直交方向の射影において重畳する面積が存在しないように形成する。但し、実施の形態1と同様、主ゲート電極2と補助ゲート電極4は、膜面直交方向の射影において重畳する面積が多少存在してもよい。また、膜面直交方向の射影において、主ゲート電極2と補助ゲート電極4間に隙間が存在する状態は、極力避けることが望ましい。
次に図7に示した構成の有機TFTの製造方法の一例について、図8A〜8Fに示す工程断面図を参照して説明する。
先ず、図8Aに示すように、基板1上に補助ゲート電極4を形成する。補助ゲート電極4は、例えばAu、Al、Cr、Cu、Moなどの金属膜を、フォトリソグラフィ等によってパターニングすることにより作製する。次に、図8Bに示すように、補助ゲート電極4を覆って下部絶縁膜3aを成膜する。下部絶縁膜3aは、例えばCytop(登録商標)、BCBなどのポリマー絶縁膜、またはAl2O3、SiO2などの無機絶縁膜を用いることができる。更に、下部絶縁膜3a上に、フォトレジスト層10を形成する。
次に、補助ゲート電極4をフォトマスクとして、基板1の裏面側からの背面露光プロセスを行う。その後、現像を行い、フォトレジスト層10をパターニングして、図8Cに示すように、レジストパターン10bを形成する。この背面露光プロセスにより、レジストパターン10bを補助ゲート電極4に対して自己整合的にパターニングすることができる。次に、図8Dに示すように、レジストパターン10bを含む全面を覆って、主ゲート電極2を形成するためのAu、Al、Cr、Cu、Moなどの金属膜2aを形成する。
次に、レジストパターン10bをレジスト剥離液によって除去する。これにより、図8Eに示すように、金属膜2aのうちレジストパターン10b上の部分がリフトオフにより除去されて、主ゲート電極2がパターニングされる。これにより、主ゲート電極2と補助ゲート電極4は、自己整合的に形成される。
次に、図8Fに示すように、主ゲート電極2を覆って上部絶縁膜3bを成膜する。上部絶縁膜3bは、例えばCytop、BCBなどのポリマー絶縁膜、またはAl2O3、SiO2などの無機絶縁膜からなる。更に、上部絶縁膜3b上に、有機半導体膜5(例えばペンタセン、DNTT、アルキルDNTTなど)を成膜する。最後に、有機半導体膜5の端部上面に、例えばAuなどを用い、シャドウマスク、またはフォトリソグラフィによってソース電極6及びドレイン電極7を作製する(図7参照)。
以上のとおり、この製造方法によれば、主ゲート電極2を補助ゲート電極4に対して自己整合的に形成して、ゲート電極による寄生容量を容易に低減可能である。これにより、本実施の形態の場合も、低い駆動電圧領域において、飛躍的に高い周波数で動作可能な高速動作有機TFTの作製が可能となる。
次に、上記構成の有機TFTの特徴を、ボトムコンタクト型の有機TFTに適用した例について、図9を参照して説明する。この有機TFTは、絶縁性の基板1の上に、補助ゲート電極4、主ゲート電極2、及びゲート絶縁膜3が形成された構成については、図7に示したトップコンタクト型の有機TFTの場合と同様である。
図9の例では、ゲート絶縁膜3の上面に、チャネル領域に対応する範囲に間隙を設けてソース電極6及びドレイン電極7が形成されている。そして、有機半導体膜5が、端部をソース電極6及びドレイン電極7の上面に配置して形成されている。
以上のとおり、主ゲート電極2と補助ゲート電極4の相互関係は、図7に示した構成と全く同様であり、また、図2を参照して説明した上述の駆動方法を適用して、同様の効果を得ることが可能である。
本発明の有機薄膜トランジスタは、チャネル長の短縮化により高速応答性能を十分に向上させることが可能であり、e−paper、液晶、有機ELディスプレイなどの駆動に必要なアクティブマトリクスバックプレーンや、画素駆動のためのゲート、ソースドライバ回路、あるいはRFIDタグなど、高速動作が求められる論理回路素子全般に有用である。
1 基板
2 主ゲート電極
3 ゲート絶縁膜
3a 下部絶縁膜
3b 上部絶縁膜
4 補助ゲート電極
5 有機半導体膜
6 ソース電極
7 ドレイン電極
8 変調駆動部
9 電流計
10 フォトレジスト層
10a、10b レジストパターン
11 露光光

Claims (6)

  1. 絶縁性の基板と、前記基板上に設けられたゲート電極と、前記ゲート電極を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された有機半導体膜と、前記有機半導体膜に接触させて配置されたソース電極及びドレイン電極とを備え、
    前記ゲート電極は、前記有機半導体膜における前記ソース電極と前記ドレイン電極の間のチャネル領域に対向する領域に配置された主ゲート電極と、前記主ゲート電極の両側で前記ソース電極及び前記ドレイン電極にそれぞれ対向する領域に配置された一対の補助ゲート電極とを含み、
    前記主ゲート電極と前記補助ゲート電極とは互いに電気的に分離され
    前記補助ゲート電極には一定の電圧を印加し、
    前記補助ゲート電極と前記有機半導体膜間の電界が、前記主ゲート電極と前記有機半導体膜間の電界よりも強くなるように、前記ゲート絶縁膜の厚さと、前記補助ゲート電極及び前記主ゲート電極に印加する電圧の関係が設定されていることを特徴とする有機薄膜トランジスタ。
  2. 前記主ゲート電極と前記有機半導体膜との間に介在する前記ゲート絶縁膜の厚さと、前記補助ゲート電極と前記有機半導体膜との間に介在する前記ゲート絶縁膜の厚さが異なり、前記主ゲート電極と前記補助ゲート電極の間に前記ゲート絶縁膜が介在している請求項1に記載の有機薄膜トランジスタ。
  3. 前記主ゲート電極と前記補助ゲート電極は、前記有機半導体膜に直交する方向の射影において、端部間に隙間が存在しないように形成されている請求項1または2に記載の有機薄膜トランジスタ。
  4. 前記主ゲート電極と前記補助ゲート電極は、前記有機半導体膜に直交する方向の射影において重畳する面積が存在しないように形成されている請求項に記載の有機薄膜トランジスタ。
  5. 請求項1に記載の有機薄膜トランジスタを製造する方法であって、
    前記絶縁性の基板上に前記主ゲート電極及び前記補助ゲート電極のうちの一方のゲート電極を形成し、
    前記一方のゲート電極を覆って前記ゲート絶縁膜を構成する下部絶縁膜を形成し、
    前記下部絶縁膜上に他方のゲート電極を形成し、
    前記他方のゲート電極及び前記下部絶縁膜を覆って前記ゲート絶縁膜を構成する上部絶縁膜を形成し、
    前記上部絶縁膜上に有機半導体膜を形成するとともに、前記有機半導体膜に接触させてソース電極及びドレイン電極とを形成することを特徴とする有機薄膜トランジスタの製造方法。
  6. 前記基板上に形成された前記一方のゲート電極をマスクとする前記基板の裏面側からの背面露光を含む工程により、前記他方のゲート電極を前記一方のゲート電極に対して自己整合的にパターニングする請求項に記載の有機薄膜トランジスタの製造方法。
JP2014531619A 2012-08-24 2013-08-19 有機薄膜トランジスタ及びその製造方法 Active JP5842262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014531619A JP5842262B2 (ja) 2012-08-24 2013-08-19 有機薄膜トランジスタ及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012185621 2012-08-24
JP2012185621 2012-08-24
JP2014531619A JP5842262B2 (ja) 2012-08-24 2013-08-19 有機薄膜トランジスタ及びその製造方法
PCT/JP2013/072110 WO2014030613A1 (ja) 2012-08-24 2013-08-19 有機薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP5842262B2 true JP5842262B2 (ja) 2016-01-13
JPWO2014030613A1 JPWO2014030613A1 (ja) 2016-07-28

Family

ID=50149922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014531619A Active JP5842262B2 (ja) 2012-08-24 2013-08-19 有機薄膜トランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US9379341B2 (ja)
JP (1) JP5842262B2 (ja)
WO (1) WO2014030613A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685526B2 (en) * 2014-02-12 2017-06-20 International Business Machines Corporation Side gate assist in metal gate first process
JP6255651B2 (ja) * 2014-03-07 2018-01-10 富士フイルム株式会社 薄膜トランジスタ
KR102303994B1 (ko) * 2014-10-20 2021-09-23 삼성디스플레이 주식회사 유기발광 표시기판의 제조방법
KR20220073547A (ko) * 2020-11-26 2022-06-03 엘지디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186332A (ja) * 1995-12-28 1997-07-15 Furontetsuku:Kk 電界効果トランジスタおよびその駆動方法
JP2006245566A (ja) * 2005-02-18 2006-09-14 General Electric Co <Ge> 自立形静電ドープカーボンナノチューブ素子及びその製造方法
JP2007243001A (ja) * 2006-03-10 2007-09-20 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
US20090256203A1 (en) * 2008-04-14 2009-10-15 Hidayat Kisdarjono Top Gate Thin Film Transistor with Independent Field Control for Off-Current Suppression
WO2011052058A1 (ja) * 2009-10-29 2011-05-05 パイオニア株式会社 有機薄膜トランジスタ
JP2011101030A (ja) * 2008-08-04 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5501604B2 (ja) 2008-12-04 2014-05-28 シャープ株式会社 有機薄膜トランジスタ
KR20120024241A (ko) * 2010-09-06 2012-03-14 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186332A (ja) * 1995-12-28 1997-07-15 Furontetsuku:Kk 電界効果トランジスタおよびその駆動方法
JP2006245566A (ja) * 2005-02-18 2006-09-14 General Electric Co <Ge> 自立形静電ドープカーボンナノチューブ素子及びその製造方法
JP2007243001A (ja) * 2006-03-10 2007-09-20 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
US20090256203A1 (en) * 2008-04-14 2009-10-15 Hidayat Kisdarjono Top Gate Thin Film Transistor with Independent Field Control for Off-Current Suppression
JP2011101030A (ja) * 2008-08-04 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法
WO2011052058A1 (ja) * 2009-10-29 2011-05-05 パイオニア株式会社 有機薄膜トランジスタ

Also Published As

Publication number Publication date
WO2014030613A1 (ja) 2014-02-27
JPWO2014030613A1 (ja) 2016-07-28
US9379341B2 (en) 2016-06-28
US20150188063A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
TWI567995B (zh) 薄膜電晶體及其製造方法
TWI511301B (zh) Thin film transistor and its manufacturing method, and display device
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
KR102127781B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7550308B2 (en) Transistor and display and method of driving the same
JP5842262B2 (ja) 有機薄膜トランジスタ及びその製造方法
JP2009099887A (ja) 表示装置
US20080012024A1 (en) Organic thin film transistor substrate and fabrication thereof
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
JP2010003723A (ja) 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
JP6366828B2 (ja) トランジスタ、薄膜トランジスタ基板および液晶表示装置
WO2011151955A1 (ja) 半導体素子、薄膜トランジスタ基板及び表示装置
US9478612B2 (en) Thin film transistor and display device using the same
US9876085B2 (en) Array substrate, manufacturing method thereof and liquid crystal display
KR101415484B1 (ko) 유기 tft 어레이 기판 및 그 제조 방법
JP5370637B2 (ja) 薄膜トランジスタ、アクティブマトリックス回路並びに表示装置
US8420302B2 (en) Method of fine patterning a thin film and method of manufacturing a display substrate using the method
US7629206B2 (en) Patterning self-aligned transistors using back surface illumination
CN112437985B (zh) 阵列基板、显示器装置和制造阵列基板的方法
KR101202034B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
WO2010116768A1 (ja) 有機薄膜トランジスタ及び半導体集積回路
KR101273671B1 (ko) 산화물 반도체 박막 트랜지스터 제조방법, 이에 따라 제조된 산화물 반도체 박막 트랜지스터를 포함하는 디스플레이 장치 및 능동구동센서 장치
JP6257027B2 (ja) 有機薄膜トランジスタの製造方法
JP4420242B2 (ja) 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびoled液晶表示装置
KR20150061442A (ko) 박막 트랜지스터, 그 제조방법 및 표시장치

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151023

R150 Certificate of patent or registration of utility model

Ref document number: 5842262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250