JP2018526825A - 電界効果トランジスタ形成方法 - Google Patents

電界効果トランジスタ形成方法 Download PDF

Info

Publication number
JP2018526825A
JP2018526825A JP2018510349A JP2018510349A JP2018526825A JP 2018526825 A JP2018526825 A JP 2018526825A JP 2018510349 A JP2018510349 A JP 2018510349A JP 2018510349 A JP2018510349 A JP 2018510349A JP 2018526825 A JP2018526825 A JP 2018526825A
Authority
JP
Japan
Prior art keywords
polymer
electrode
graphene
electrodes
dimensional material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018510349A
Other languages
English (en)
Other versions
JP6518007B2 (ja
Inventor
ロビンソン・アダム
コットン・ダリル
ベスノフ・アレクサンダー
ホワイト・リチャード
リウ・インリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Emberion Oy
Original Assignee
Emberion Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Emberion Oy filed Critical Emberion Oy
Publication of JP2018526825A publication Critical patent/JP2018526825A/ja
Application granted granted Critical
Publication of JP6518007B2 publication Critical patent/JP6518007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035218—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum dots
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Nanotechnology (AREA)
  • Molecular Biology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Thin Film Transistor (AREA)

Abstract

２次元材料（２５）の層を電極の間に設けることができる２以上の電極（２３）をリリース層に形成し、前記２以上の電極の上に重ねて成形用ポリマー（２７）を設け、前記２以上の電極と前記成形用ポリマーとが平面表面（２９）の少なくとも一部を形成する方法および装置。

Description

本開示例は、２次元材料を含む装置の形成方法に関する。特に、グラフェンなどの２次元材料を含む電子装置の形成方法に関する。
グラフェンなどの２次元材料を含む装置がよく知られている。例えば、抵抗センサや電界効果トランジスタなどのデバイスにグラフェンを設けて、化学物質や光などのパラメータを検出することができる。別のデバイスでは、グラフェン電界効果トランジスタを論理素子または他の電子部品として用いることができる。
このようなデバイスの改良型形成方法を提供することは有益である。
本開示の様々な、ただし、必ずしも全てではない例によると、２次元材料の層を電極の間に設けることができる２以上の電極をリリース層に形成し、前記２以上の電極の上に重ねて成形用ポリマーを設け、前記２以上の電極と前記成形用ポリマーとが平面表面の少なくとも一部を形成する方法を提供してもよい。
いくつかの例では、前記リリース層は、２次元材料の平滑層を設けることができるように平滑面を有してもよい。
いくつかの例では、前記２以上の電極を同一面に設けてもよい。
いくつかの例では、当該方法は、前記電極を前記リリース層から取り除いた後に、前記２次元材料を前記電極の上に重ねて設けてもよい。
いくつかの例では、当該方法は、前記２次元材料を前記リリース層に設けてもよい。また、当該方法は、前記２以上の電極の少なくとも一部を前記２次元材料の上に重ねて設けてもよい。前記２以上の電極と前記２次元材料と前記成形用ポリマーとが前記平面表面の少なくとも一部を形成してもよい。
いくつかの例では、当該方法は、前記成形用ポリマーを含む複合ポリマー基板を形成してもよい。また、当該方法は、前記複合ポリマー基板に硬質皮膜を設けてもよい。
いくつかの例では、前記２次元材料と前記２以上の電極とがボトムゲート型電界効果トランジスタの少なくとも一部を形成してもよい。
いくつかの例では、前記２次元材料と前記２以上の電極とがトップゲート型電界効果トランジスタの少なくとも一部を形成する。
いくつかの例では、当該方法は、複数の電界効果トランジスタを形成するために複数の電極と２次元材料の複数部分とを設け、前記複数の電界効果トランジスタのうち、少なくとも一部がボトムゲート型電界効果トランジスタであり、かつ少なくとも一部がトップゲート型電界効果トランジスタでもよい。
いくつかの例では、前記２次元材料はグラフェンを含んでもよい。
いくつかの例では、当該方法は、前記２次元材料を活性化してもよい。
いくつかの例では、当該方法は、前記２次元材料を量子ドットで活性化してもよい。
いくつかの例では、前記２以上の電極を前記リリース層から取り除いた後に、前記成形用ポリマーが前記２以上の電極に対するフレキシブル基板となってもよい。
いくつかの例では、前記成形用ポリマーは、液体ポリマーおよび成形用ポリマー箔の少なくとも一方を含んでもよい。
本開示の様々な、ただし、必ずしも全てではない例によると、上述した方法のうちいずれかで形成された装置を提供してもよい。
本開示の様々な、ただし、必ずしも全てではない例によると、２次元材料の層と、前記２次元材料の層を電極の間に設けることができる、リリース層に形成された２以上の電極と、前記２以上の電極の上に重なっている成形用ポリマーとを備え、前記２以上の電極と前記成形用ポリマーとが平面表面の少なくとも一部を形成する装置を提供してもよい。
いくつかの例では、前記リリース層は、２次元材料の平滑層を設けることができるように平滑面を有してもよい。
いくつかの例では、前記２以上の電極は同一面に設けられてもよい。
いくつかの例では、前記電極を前記リリース層から取り除いた後に、前記２次元材料を前記電極の上に重ねて設けてもよい。
いくつかの例では、前記２次元材料を前記リリース層の上に重ねて設けてもよい。 前記２以上の電極の少なくとも一部を前記２次元材料の上に重ねて設けてもよい。前記２以上の電極と前記２次元材料と前記成形用ポリマーとが前記平面表面の少なくとも一部を形成してもよい。
いくつかの例では、当該装置は、前記成形用ポリマーを含むポリマー基板を備えてもよい。いくつかの例では、当該装置は、前記複合ポリマー基板に硬質皮膜を備えてもよい。
いくつかの例では、前記２次元材料と前記２以上の電極とがボトムゲート型電界効果トランジスタの少なくとも一部を形成してもよい。
いくつかの例では、前記２次元材料と前記２以上の電極とがトップゲート型電界効果トランジスタの少なくとも一部を形成してもよい。
いくつかの例では、当該ソウチは、複数の電界効果トランジスタを形成するために複数の電極と２次元材料の複数部分とを設け、前記複数の電界効果トランジスタのうち、少なくとも一部がボトムゲート型電界効果トランジスタであり、かつ少なくとも一部がトップゲート型電界効果トランジスタでもよい。
いくつかの例では、前記２次元材料はグラフェンを含んでもよい。
いくつかの例では、前記２次元材料を活性化してもよい。
いくつかの例では、前記２次元材料を量子ドットで活性化してもよい。
いくつかの例では、前記２以上の電極を前記リリース層から取り除いた後に、前記成形用ポリマーが前記２以上の電極に対するフレキシブル基板となってもよい。
いくつかの例では、前記成形用ポリマーは、液体ポリマーおよび成形用ポリマー箔の少なくとも一方を含んでもよい。
本開示の様々な、ただし、必ずしも全てではない例では、請求項に記載したような例を提供する。
詳細を理解するのに役立つ様々な例をさらに理解するために、ここでは、ほんの一例として以下の図面を参照する。
図１は、方法を示している。 図２は、装置を示している。 図３Ａは、方法の一例を示している。 図３Ｂは、方法の一例を示している。 図３Ｃは、方法の一例を示している。 図３Ｄは、方法の一例を示している。 図３Ｅは、方法の一例を示している。 図３Ｆは、方法の一例を示している。 図３Ｇは、方法の一例を示している。 図４Ａは、方法の一例を示している。 図４Ｂは、方法の一例を示している。 図４Ｃは、方法の一例を示している。 図４Ｄは、方法の一例を示している。 図４Ｅは、方法の一例を示している。 図４Ｆは、方法の一例を示している。 図４Ｇは、方法の一例を示している。 図４Ｈは、方法の一例を示している。 図４Ｉは、方法の一例を示している。 図５Ａは、方法の一例を示している。 図５Ｂは、方法の一例を示している。 図５Ｃは、方法の一例を示している。 図５Ｄは、方法の一例を示している。 図５Ｅは、方法の一例を示している。 図５Ｆは、方法の一例を示している。 図５Ｇは、方法の一例を示している。 図５Ｈは、方法の一例を示している。 図５Ｉは、方法の一例を示している。 図５Ｊは、方法の一例を示している。 図５Ｋは、方法の一例を示している。 図６は、装置を示している。 図７Ａは、方法の一例を示している。 図７Ｂは、方法の一例を示している。 図７Ｃは、方法の一例を示している。 図７Ｄは、方法の一例を示している。 図７Ｅは、方法の一例を示している。 図７Ｆは、方法の一例を示している。 図７Ｇは、方法の一例を示している。 図７Ｈは、方法の一例を示している。 図７Ｉは、方法の一例を示している。 図７Ｊは、方法の一例を示している。 図７Ｋは、方法の一例を示している。 図８は、装置を示している。 図９は、装置を示している。
図は、方法および装置の例を示している。これらの方法を用いて２次元材料を含む装置を形成してもよい。当該装置は、電子デバイス内の電子部品を形成してもよい。いくつかの例では、形成された装置は検知用でもよい。当該装置は、光、温度、化学物質などの環境パラメータまたはその他のパラメータの検知用でもよい。当該装置は、能動検知用でも受動検知用でもよい。当該装置は、光検出器であってもよいし、撮像向けに用いられてもよい。当該装置は、第１波長のみで光を検知するか、または、第１波長域内のみで光を検知してもよい。
図１は、本開示の例に係る方法を示している。当該方法を用いて、グラフェンなどの２次元材料を含む電子部品を１以上備える装置２１を形成してもよい。
当該方法は、ブロック１１において、リリース層３３に２以上の電極２３を形成する。２以上の電極２３は、２次元材料２５の層をこれら２以上の電極２３の間に設けることができるように構成される。また、当該方法は、ブロック１３において、２以上の電極２３の上に重ねて成形用ポリマー２７を設ける。２以上の電極２３と成形用ポリマー２７とは、平面表面２９の少なくとも一部を形成する。
当然のことながら、電極２３および２次元材料２５の構造は、電子部品を形成できればどんなものでもよい。電界効果トランジスタ（ＦＥＴ）デバイスを形成する方法の例は、図３Ａ〜図９でより詳細に示されている。他のタイプのデバイスを形成する別の方法を、本開示の別の例で用いてもよい。
図２は、図１の方法などの方法を用いて形成してもよい装置２１の例を示している。この装置２１の例は、２以上の電極２３と２次元材料２５の層とを備える。２以上の電極２３はリリース層３３に形成された。２以上の電極２３は、２次元材料２５の層をこれら２以上の電極２３の間に設けることができるように構成されている。また、装置２１は、電極２３の上に重なる成形用ポリマー２７も備える。２以上の電極２３と成形用ポリマー２７とは、平面表面２９の少なくとも一部を形成する。
図２の例では、装置２１は２つの電極２３を備える。この例では、これら２つの電極２３の間に２次元材料２５の層を設けて抵抗センサなどの電子デバイスを形成してもよい。当然のことながら、２次元材料２５の層および電極２３の他の配置を別の例で提供してもよい。例えば、いくつかの例では、装置２１が３つの電極２３を備えてＦＥＴデバイスを提供できるようにしてもよい。
電極２３は、任意の適した導電材料で構成されてもよい。電極２３は、２次元材料２５と電気接続してもよい。電極２３と２次元材料２５とに直流を流すことができるように電極２３は２次元材料２５と電気接続してもよい。
図２の例では、両電極２３が同一面上に設けられる。電極２３を同じリリース層３３に形成することで、電極２３が確実に同一面内に設けられるようにしてもよい。これにより、装置２１のステップ端が少なくなる。
成形用ポリマー２７は、電極２３の上に重ねて設けられる。成形用ポリマー２７は、電極２３の上に重ねてリリース層３３に堆積させてもよい。成形用ポリマー２７は、電極２３を埋め込むのに十分な流体であれば任意のポリマー材料で構成されてもよい。成形用ポリマー２７が電極２３の周囲に設けられると、成形用ポリマー２７を硬化させるか、または、固めてもよい。成形用ポリマー２７は固まると、２以上の電極２３に対してフレキシブルな基板を形成してもよい。成形用ポリマー２７は、薄いフレキシブル基板を形成してもよい。
電極２３と同じリリース層に成形用ポリマー２７を堆積させることにより、成形用ポリマー２７と電極２３とが平面表面２９の少なくとも一部を形成してもよい。平面表面２９は、滑らかなフラット面で構成されてもよい。平面表面２９も確実に滑らかで平坦であるために、リリース層３３は滑らかなフラット面を有する材料で構成してもよい。２次元材料２５の層など装置２１のその他の電子部品、または、２次元材料２５の層への電気接続部を平面表面２９に堆積させてもよい。
２次元材料２５の層は、非常に薄い層で構成されてもよい。いくつかの例では、２次元材料２５の層は単原子層でもよい。いくつかの例では、２次元材料２５の層は複数の単原子層で構成されてもよい。２次元材料２５の層は、グラフェン、モリブデンジスルフィド、窒化ボロン、または、その他の適した材料で構成されてもよい。
図２の装置２１の例では、２次元材料２５の層が、電極２３の少なくとも一部分の上に重ねて設けられる。２次元材料２５は、電極２３をリリース層３３から取り除いた後に、電極２３の上に重ねて設けられてもよい。別の例では、２次元材料２５が電極２３と共にリリース層３３に形成、または、堆積されてもよい。
２次元材料２５の層は、平面表面２９に設けられてもよい。滑らかなフラット面が２次元材料２５に対して設けられるので、２次元材料２５における途切れおよび／または不純物が減り、２次元材料２５の電荷移動特性が良くなる。
図３Ａ〜３Ｇは、別の例の装置２１を形成するために用いられる方法の例を示している。図３Ａ〜３Ｇの方法の例では、埋め込み電極２３を複数有する成形用ポリマー２７基板が形成される。成形用ポリマー２７と埋め込み電極２３とが、グラフェンまたはその他の適した２次元材料２５を堆積させるのに用いられる平面表面２９を形成する。
図３Ａにおいて、リリース層３３がキャリア基板３１に設けられる。図３Ａの例では、電極２３および／または装置２１の他の部品がリリース層３３に生成されている間、キャリア基板３１は、支持部となるリジッド基板または実質的なリジッド基板であってもよい。キャリア基板３１は、シリコンウエハまたはその他の適した材料で構成されてもよい。
キャリア基板３１は、平坦または実質的に平坦でもよい。
リリース層３３はキャリア基板３１の上に重ねて設けられる。リリース層３３は、装置２１の生成された部品をキャリア基板３１から取り除くことを可能にする犠牲層で構成されてもよい。リリース層３３に用いられる材料は、生成されている部品およびこれらの部品に用いられている材料によって決定されてもよい。いくつかの例では、リリース層３３は、銅またはその他の適した材料で構成されてもよい。
リリース層３３は平滑面３２を有してもよい。装置２１の部品は、装置２１の部品が平面表面２９を形成するように、リリース層３３の平滑面３２に形成されてもよい。リリース層３３は、２次元材料２５の平滑層を設けられるほど十分に滑らかな面を有している。２次元材料２５は、リリース層３３に設けられても、リリース層３３に形成された平面表面２９に設けられてもよい。
図３Ａにおいて、電極２３がリリース層３３に堆積される。図３Ａの例では、３つの電極２３が設けられる。これら３つの電極２３は、ＦＥＴのソース、ゲート、および、ドレイン電極を形成してもよい。各電極２３は同一面上に設けられる。これにより、装置２１のステップ端が少なくなる。当然のことながら、本開示の別の例では電極２３の他の配置を用いてもよい。
電極２３は、金属など任意の導電材料で構成されてもよい。
電極２３は、任意の適した技術を用いて堆積させてもよい。例えば、金属の熱蒸着または電子線蒸着を後で行うフォトリソグラフィで電極２３を形成してもよいし、その他の適した処理で形成してもよい。
図３Ｂにおいて、成形用ポリマー２７が電極２３の上に重ねて設けられる。成形用ポリマー２７は、電極２３の上に重ねてリリース層３３に堆積される。成形用ポリマー２７は、電極２３を埋め込んでリリース層３３の面３２に対して平面表面２９を形成する任意のポリマーで構成される。
いくつかの例では、成形用ポリマー２７は、スピンコーティング、スプレーコーティング、または、その他の適した処理によりリリース層３３に堆積させることができる液体ポリマーで構成されてもよい。別の例では、成形用ポリマー２７は、熱エンボス加工、または、その他の適した処理で堆積させることができるポリマー箔で構成されてもよい。
図３Ｃにおいて、キャリア基板３１とリリース層３３とが取り除かれる。成形用ポリマー２７が電極２３に対する基板となるように、キャリア基板３１とリリース層３３とを取り除く前に、成形用ポリマー２７を硬化させるか、または、固めてもよい。成形用ポリマー２７は、電極２３に対するフレキシブル基板となってもよい。成形用ポリマー２７により、装置２１のさらに別の部品を電極２３の上に重ねて生成できてもよい。成形用ポリマー２７と電極２３とは平面表面２９を形成する。平面表面２９は、滑らかで平坦でもよい。平面表面２９は、均一または実質的に均一な面でもよい。
装置２１のその他の部品は、成形用ポリマー２７と電極２３とで形成される平面表面２９に生成されてもよい。図３Ｄにおいて、誘電体３５が平面表面２９に設けられる。図３Ｄの例では、誘電体３５は、ゲート電極２３とソースおよびドレイン電極２３の少なくとも一部との上に重ねて設けられる。
誘電体３５は、任意の適した絶縁材料で構成されてもよい。いくつかの例では、誘電体３５は、原子層堆積、または、その他の適した処理で堆積される酸化アルミニウムで構成されてもよい。誘電体３５は、薄層状に設けられてもよい。
図３Ｅにおいて、２次元材料２５の層が平面表面２９に堆積される。図３Ａ〜３Ｇの例では、２次元材料２５はグラフェンで構成される。
グラフェンは、任意の適した技術を用いて平面表面２９に堆積させてもよい。いくつかの例では、グラフェンは、別々の基板に形成されてから平面表面２９に移されてもよい。そして、グラフェンは、フォトリソグラフィ、プラズマエッチング、または、その他の適した処理でパターニングされてもよい。
図３Ｅの例では、グラフェンは、誘電体３５がグラフェンと電極２３との間の絶縁隔壁となるように誘電体３５の上に重ねて設けられる。
図３Ｆにおいて、コンタクト３７がソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間に設けられる。コンタクト３７は、ソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間の直流経路となってもよい。コンタクト３７は、電極２３とグラフェンとの間に堆積されれば金属など任意の導電材料で構成されてもよい。コンタクト３７は、フォトリソグラフィ、金属蒸着、または、その他の適した処理を用いて堆積させてもよい。
図３Ｇにおいて、グラフェンが活性化される。グラフェンの活性化により、ＦＥＴをセンサとして使用できるようにしてもよい。グラフェンを活性化するのに用いられる材料は、ＦＥＴが検出しようとするパラメータによって決定されてもよい。図３Ｇの例では、グラフェンは量子ドット３９で活性化される。量子ドット３９は、スピンコーティング、インクジェットプリント、ウェット転写、または、その他の適した処理で堆積させてもよい。
当然のことながら、図３Ａ〜３Ｇの方法の変形例が本開示の別の例でなされてもよい。例えば、図３Ａ〜３Ｇの例では、電極２３と成形用ポリマー２７とをリリース層３３から取り除いた後に、誘電体３５を平面表面２９に形成する。別の例では、誘電体３５をリリース層３３に形成してもよい。このような例では、その後、成形用ポリマー２７を誘電体３５と電極２３の両方の上に重ねて堆積させる。これにより、平面表面２９を、成形用ポリマー２７と電極２３と誘電体３５とから形成させることができる。そして、グラフェン、または、他の２次元材料２５を平面表面２９に堆積させてもよい。この方法により、電極２３とグラフェンとの接続部にステップ端ができないようにする。この方法は、グラフェン層が誘電体３５層よりも大きい装置２１において有益である。
図４Ａ〜４Ｉは、別の例の装置２１を形成するために用いられる方法の例を示している。図４Ａ〜４Ｉでは、２次元材料２５がリリース層３３に堆積される。この例では、成形用ポリマー２７と２次元材料２５と埋め込み電極２３とが平面表面２９を形成する。これにより、２次元材料２５を電極２３と同一面に設けることができる。
図４Ａにおいて、キャリア基板３１が設けられる。キャリア基板３１は、上述したようなリジッド基板または実質的なリジッド基板でもよい。
図４Ｂにおいて、リリース層３３がキャリア基板３１の上に重ねて設けられる。リリース層３３は、上述したような平滑面を有する犠牲層で構成されてもよい。図４Ａ〜４Ｉの例では、リリース層３３は、グラフェンを堆積させることができる銅などの材料で構成されてもよい。
図４Ｃにおいて、２次元材料２５の層がリリース層３３に堆積される。図４Ａ〜４Ｉの例では、２次元材料２５はグラフェンである。他の２次元材料を本開示の別の例で用いてもよい。
グラフェンは、化学蒸着、ウェット転写処理、ドライ転写処理、または、その他の適した処理を用いてリリース層３３に堆積させてもよい。グラフェンは、装置２１のチャネルサイズを正確にするために、リリース層３３にパターニングされてもよい。
図４Ｄにおいて、誘電体３５がグラフェン上に堆積される。誘電体３５は、グラフェンを完全に覆うように堆積させてもよい。グラフェンがまだリリース層３３に付着している図４Ｄの例では、リリース層３３と誘電体３５とでグラフェンを完全に覆い隠している。
誘電体３５は、任意の適した絶縁材料で構成されてもよい。いくつかの例では、誘電体３５は、原子層堆積、または、その他の適した処理で堆積される酸化アルミニウムで構成されてもよい。誘電体３５は、薄層状に設けられてもよい。
いくつかの例では、誘電体３５を堆積させる前にグラフェンを活性化させてもよい。グラフェンの活性化はグラフェンの低表面エネルギーと反対に作用し、誘電体３５をグラフェン上に均一に堆積させることができる。例えば、シード層をグラフェンに蒸着させて原子層堆積を可能にしてもよい。
図４Ｅにおいて、電極２３がリリース層３３に堆積される。図４Ａ〜４Ｉの例では、電極２３は、ソース電極、ドレイン電極、および、ゲート電極で構成される。電極２３は、電極２３の少なくとも一部が誘電体３５上に広がるように堆積される。ソース電極２３およびドレイン電極２３は、ソース電極２３とドレイン電極２３との少なくとも一部がリリース層３３の面３２に直接接するように堆積される。電極２３は、少なくともソース電極２３とドレイン電極２３とがグラフェンと同一面になるように形成される。これにより、装置２１のステップ端が少なくなる。
電極２３は、任意の適した技術を用いて形成されてもよい。例えば、いくつかの例では、電極材料の蒸着を後で行うフォトリソグラフィで電極２３を形成してもよい。
図４Ｆにおいて、成形用ポリマー２７が、電極２３、誘電体３５、および、グラフェンの上に重ねて設けられる。成形用ポリマー２７は、電極２３、誘電体３５、および、グラフェンの上に重ねてリリース層３３に堆積される。成形用ポリマー２７は、電極２３、誘電体３５、および、グラフェンを埋め込んでリリース層３３の面３２に対して平面表面２９を形成する任意のポリマーで構成される。
いくつかの例では、成形用ポリマー２７は、スピンコーティング、スプレーコーティング、または、その他の適した処理によりリリース層３３に堆積させることができる液体ポリマーで構成されてもよい。別の例では、成形用ポリマー２７は、熱エンボス加工、または、その他の適した処理で堆積させることができるポリマー箔で構成されてもよい。
図４Ｇでは、キャリア基板３１およびリリース層３３が取り除かれる。成形用ポリマー２７が電極２３およびグラフェンに対する基板となるように、キャリア基板３１とリリース層３３とを取り除く前に成形用ポリマー２７を硬化させるか、または、固めてもよい。
リリース層３３を取り除くと、成形用ポリマー２７とグラフェンと電極２３とが平面表面２９を形成する。平面表面２９は、滑らかで平坦でもよい。平面表面２９は、均一または実質的に均一な面でもよい。
装置２１のその他の部品が、成形用ポリマー２７とグラフェンと電極２３とで形成される平面表面２９に生成されてもよい。
図４Ｈにおいて、コンタクト３７が、ソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間に設けられる。コンタクト３７は平面表面２９に設けられてもよい。コンタクト３７は、ソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間の直流経路となってもよい。コンタクト３７は、電極２３とグラフェンとの間に堆積されれば金属など任意の導電材料で構成されてもよい。コンタクト３７は、フォトリソグラフィ、金属蒸着、または、その他の適した処理を用いて堆積させてもよい。コンタクト３７はＦＥＴを形成してもよい。
図４Ｉにおいて、グラフェンが活性化される。図４Ｉの例では、グラフェンは量子ドット３９で活性化される。グラフェンの活性化により、ＦＥＴをセンサとして使用できるようにしてもよい。グラフェンを活性化するのに用いられる材料は、ＦＥＴが検出しようとするパラメータによって決定されてもよい。いくつかの例では、グラフェンを活性化させなくてもよい。
図５Ａ〜５Ｋは、別の例の装置２１を形成するために用いられる方法の例を示している。図５Ａ〜５Ｋの方法を用いて、ボトムゲート型ＦＥＴデバイスを備える装置２１を形成してもよい。
図５Ａにおいて、キャリア基板３１とリリース層３３とが設けられる。キャリア基板３１は、上述したようなシリコンまたはその他の適した材料で構成されてもよい。リリース層３３はキャリア基板３１の上に重ねて設けられる。リリース層３３は、同様に上述したような平滑面を有する犠牲層で構成されてもよい。リリース層３３は、装置２１の部品を生成できる平滑面３２を有する。
図５Ｂにおいて、複数の電極２３が設けられる。複数の電極２３は、ボトムゲート型ＦＥＴデバイスのソース、ゲート、および、ドレイン電極２３を形成する。複数の電極２３は、リリース層の平滑面３２に堆積される。電極２３は同一平滑面３２上に形成されるので、全ての電極２３は同一面に設けられる。これにより、装置２１のステップ端が少なくなる。
図５Ｃおよび図５Ｄにおいて、複数の電極２３を支持するために、複合ポリマー基板５３が形成される。リリース層３３から電極２３が取り除かれた後、複合ポリマー基板５３は電極２３を支持する。
図５Ａ〜５Ｋの例において、複合ポリマー基板５３は２つの異なるポリマーで構成される。当然のことながら、いくつかの例では、複合ポリマー基板５３は３以上の異なるポリマーで構成されてもよい。２以上のポリマーが積層されて単一のポリマー基板５３を形成する。
図５Ａおよび図５Ｋにおいて、複合ポリマー基板５３は、成形用ポリマー２７とポリマー箔５１とから形成される。成形用ポリマー２７は、電極２３を埋め込んでリリース層３３の面３２に対して平面表面２９を形成する任意の適した材料で構成されてもよい。成形用ポリマー２７は、熱硬化性または紫外線（ＵＶ）硬化性樹脂で構成されてもよい。これにより、成形用ポリマー２７を電極２３上に堆積させた後に成形用ポリマー２７を凝固させてもよい。
成形用ポリマー２７は、成形用ポリマー２７に電極２３を埋め込みできる粘性があるポリマー樹脂で構成されてもよい。いくつかの例では、成形用ポリマー２７が５ｃＰ〜５００ｃＰの粘性を有してもよい。
成形用ポリマー２７は、あるパラメータが透過できる材料で構成されてもよい。例えば、図５Ａ〜５Ｋの例では、装置２１を光検出器として用いてもよい。このような例において、成形用ポリマー２７は、可視光を透過または少なくとも部分的に透過させてもよい。当然のことながら、本開示の別の例では、装置２１は他のパラメータを検知するように構成することができる。
成形用ポリマー２７は、任意の適した技術を用いて、リリース層３３およびポリマー箔５１のいずれか一方に堆積させることができる。例えば、成形用ポリマー２７は、スピンコーティング、バーコーティング、スロットダイコーティング、または、その他の適した処理で堆積させてもよい。
成形用ポリマー２７は、硬化した後に薄層を形成してもよい。成形用ポリマー２７の層の厚みは、塗布された成形用ポリマー２７または層の厚み、装置２１に加えられた圧力、および、成形用ポリマー２７のレオロジー特性により制御されてもよい。いくつかの例において、成形用ポリマー２７の層の厚みは、５０ｎｍ〜１０μｍである。
成形用ポリマー２７は、電極の上に直接重ねて設けられる。成形用ポリマー２７は、電極２３の上に重ねてリリース層３３に設けられる。
ポリマー箔５１は、成形用ポリマー２７の上に重ねて設けられる。図５Ａ〜５Ｋの例では、成形用ポリマー２７は、ポリマー箔５１がリリース層３３の面３２に直接接しないようにポリマー箔５１とリリース層３３との間に設けられる。
ポリマー箔５１は、固体ポリマーで構成されてもよい。いくつかの例では、ポリマー箔５１は、ユーザが装置に力を加えると変形する可撓性ポリマーで構成されてもよい。ポリマー箔５１は、あるパラメータが透過できるポリマー材料で構成されてもよい。装置２１を光検出器として用いる例では、ポリマー箔５１が可視光を透過させるように構成されてもよい。例えば、ポリマー箔５１は、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、または、その他の適した材料などの材料で構成されてもよい。このような材料により、入射可視光の９０％以上がポリマー箔５１を透過させることができる。
ポリマー箔５１の厚みは、成形用ポリマー２７の層の厚みより大きい。いくつかの例では、ポリマー箔５１の厚みは、１０μｍ〜１０００μｍである。
図５Ｃは、成形用ポリマー２７とポリマー箔３１とを堆積させる異なる２つの例を示している。１つ目の例では、成形用ポリマー２７とポリマー箔５１とが別々に堆積される。このような例では、成形用ポリマー２７が電極２３の上に重ねて設けられてから、ポリマー箔５１が成形用ポリマー２７の上に重ねて設けられる。
２つ目の例では、成形用ポリマー２７とポリマー箔５１とが同時に堆積される。このような例では、成形用ポリマー２７をポリマー箔５１の下面に接着させてもよい。そして、成形用ポリマー２７とポリマー箔５１の両方を電極２３の上に重ねて設ける。
いくつかの例では、複合ポリマー基板５３内の異なる層の表面を各層間の接着が良くなるように処理してもよい。いくつかの例では、プラズマ、コロナ処理、紫外線／オゾン（ＵＶＯ）、または、その他の適した処理などの表面活性化技術を用いてもよい。いくつかの例では、プライマ、自己組織化単分子層（ＳＡＭ）、共重合体、または、その他の適した材料などの接着促進剤を用いてもよい。
図５Ｄにおいて、複合ポリマー基板５３を硬化させる。図５Ｄの例では、ＵＶ光を用いて複合ポリマー基板５３を硬化させる。当然のことながら、本開示の別の例では他の硬化手段を用いてもよい。例えば、いくつかの例では、成形用ポリマー２７は熱硬化性樹脂で構成されてもよい。このような例では、硬化手段が成形用ポリマー２７を加熱することであってもよい。成形用ポリマー２７の加熱温度は、使用材料によって決定されてもよい。いくつかの例では、成形用ポリマー２７を約２００℃まで加熱してもよい。
硬化した成形用ポリマー２７は、熱膨張係数が小さくてもよい。これにより、装置２１の変形を防ぎ、電極２３を同一面外へ外れないようにすることができる。
硬化した成形用ポリマー２７とポリマー箔５１とは、装置２１内の応力および変形を減らすために、類似の力学特性を有してもよい。いくつかの例では、硬化した成形用ポリマー２７とポリマー箔５１の熱膨張係数および／または弾性率は類似してもよい。
図５Ｄは、複合ポリマー基板５３の異なる２つの例を示している。１つ目の例では、ポリマー箔５１を追加コーティングしない。２つ目の例では、ポリマー箔５１に硬質皮膜５５を設ける。図５Ｄの例では、ポリマー箔５１の両面に硬質皮膜５５を設ける。別の例では、片面だけに硬質皮膜５５を設けてもよい。
硬質皮膜５５は、装置２１の電子部品が汚れないようにバリア層を設けた構成でもよい。例えば、硬質皮膜により、酸素、水分、または、その他の混入物の侵入を防いでもよい。
いくつかの例では、硬質皮膜５５は、装置２１が検出しようとするパラメータの吸収を良くするような構成でもよい。例えば、装置２１が可視光を検出するように構成された場合、硬質皮膜５５は、装置２１への光の入射を良くする反射防止膜で構成されてもよい。
いくつかの例では、硬質皮膜５５はナノスケール膜で構成されてもよい。ナノスケール膜は、ＳｉＯｘ、ＳｉＮｘ、ＡｌＯｘ、ＡｌＮｘなどの材料で構成されてもよい。硬質皮膜５５は、任意の適した技術を用いて、ポリマー箔５１に堆積させてもよい。
例えば、硬質皮膜５５は、原子層堆積、プラズマＣＶＤ、または、その他の適した処理を用いて堆積させてもよい。
図５Ｅにおいて、成形用ポリマー２７とポリマー箔５１とが電極２３に対する複合基板５３となるように、キャリア基板３１とリリース層３３とが取り除かれる。
成形用ポリマー２７と電極２３とは平面表面２９を形成する。平面表面２９は、滑らかで平坦でもよい。平面表面２９は、均一または実質的に均一な面でもよい。
装置２１のその他の部品は、成形用ポリマー２７と電極２３とで形成される平面表面２９に生成されてもよい。図５Ｆにおいて、誘電体３５が平面表面２９に設けられる。図３Ｄの例では、誘電体３５は、電極２３の上に重ねて設けられる。
誘電体３５は、任意の適した絶縁材料で構成されてもよい。いくつかの例では、誘電体３５は、原子層堆積法を用いて堆積させることができる無機酸化物または無機窒化物で構成されてもよい。別の例では、誘電体３５は、コーティングまたはプリント法により堆積させることができる有機ポリマーで構成されてもよい。誘電体３５は、薄層状に設けられてもよい。
図５Ｇにおいて、２次元材料２５の層が平面２９に堆積される。図５Ａ〜５Ｋの例では、２次元材料２５はグラフェンである。
グラフェンは、任意の適した技術を用いて平面表面２９に堆積させてもよい。いくつかの例では、グラフェンは、金属箔に化学蒸着法またはその他の適した技術で形成される単一層で構成されてもよい。そして、グラフェン単一層を、ポリ（メチルメタクリレート）（ＰＭＭＡ）基板などの転写基板、または、その他の適した処理を用いて平面表面２９に転写してもよい。
図５Ｇの例では、グラフェンは、誘電体３５がグラフェンと埋め込み電極２３との間の絶縁隔壁となるように誘電体３５の上に重ねて設けられる。
誘電体３５とグラフェンの両方を、成形用ポリマー２７と埋め込み電極２３とで形成される平面表面２９に形成してもよい。これにより、誘電体３５とグラフェンとをステップまたは途切れなく形成することができる。これにより、グラフェン内の構造的な欠陥が少なくなり、装置２１の電気特性が良くなる。
図５Ｈにおいて、グラフェンおよび誘電体３５がパターニングされる。グラフェンおよび誘電体３５は、任意の適した形状にパターニングされてもよい。図５Ａ〜５Ｋの例では、ＦＥＴを形成できるようにグラフェンおよび誘電体３５をパターニングしてもよい。図５Ｈの例では、ソース電極２３およびドレイン電極２３を少なくとも一部覆わないようにグラフェンおよび誘電体３５をパターニングしてもよい。
図５Ｉにおいて、コンタクト３７が、ソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間に設けられる。コンタクト３７は、ソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間の直流経路となってもよい。コンタクト３７は、電極２３とグラフェンとの間に堆積される金属などの任意の導電材料で構成されてもよい。コンタクト３７は、フォトリソグラフィ、金属蒸着、または、その他の適した処理を用いて堆積させてもよい。
図５Ｊにおいて、グラフェンが活性化される。グラフェンの活性化により、ＦＥＴをセンサとして使用できるようにしてもよい。グラフェンを活性化するのに用いられる材料は、ＦＥＴが検出しようとするパラメータによって決定されてもよい。図５Ｊの例では、グラフェンは量子ドット３９で活性化される。量子ドット３９は、スピンコーティング、インクジェットプリント、ウェット転写、または、その他の適した処理で堆積させてもよい。
図５Ｋでは、封入層が平面２９に設けられる。封入層５７は、グラフェンおよびコンタクト３７の上に重ねて設けられる。封入層５７は、水分、酸素、または、その他化学物質などの混入物から装置２１を保護してもよい。封入層５７は、装置２１が検出しようとするパラメータを透過させてもよい。例えば、装置２１が可視光を検出するように構成された場合、封入層５７は可視光を透過させてもよい。
図５Ａ〜５Ｋの方法により、ボトムゲート型ＧＦＥＴを備える装置２１を形成することができる。図６は、図５Ａ〜５Ｋの方法で形成された装置２１の例を示している。この装置２１の例では、ボトムゲート型ＧＦＥＴ（グラフェン電界効果トランジスタ）が光検出器として働くように構成される。装置２１は、装置２１に入射する光子６１が封入層５７および／またはポリマー箔５１を透過して、ＧＦＥＴに入射してもよいように構成される。
いくつかの例では、複合ポリマー基板５３が光フィルタとして働くように構成されてもよい。このような例において、複合ポリマー基板５３は、第１波長域の光を透過させるが第１波長域外の光は遮光する１以上のポリマー層で構成されてもよい。
図７Ａ〜７Ｋは、別の例の装置２１を形成するために用いられる方法の例を示している。図７Ａ〜７Ｋの方法の例を用いて、トップゲート型ＦＥＴデバイスを備える装置２１を形成してもよい。
図７Ａにおいて、キャリア基板３１とリリース層３３とが設けられる。キャリア基板３１は、上述したようなシリコンまたはその他の適した材料で構成されてもよい。リリース層３３はキャリア基板３１の上に重ねて設けられる。リリース層３３は、同様に上述したような平滑面を有する犠牲層で構成されてもよい。リリース層３３は、装置２１の部品を生成できる平滑面３２を有する。
図７Ｂにおいて、複数の電極２３が設けられる。図７Ｂの例では、２つの電極２３が設けられる。これら複数の電極２３は、ボトムゲート型ＦＥＴデバイスのソースおよびドレイン電極２３を形成する。複数の電極２３は、リリース層の平滑面３２に堆積される。電極２３は同一平滑面３２上に形成されるので、全ての電極２３は同一面に設けられる。これにより、装置２１のステップ端が少なくなる。
図７Ｃにおいて、量子ドット３９がリリース層３３の面３２に設けられる。量子ドット３９は、スピンコーティング、インクジェットプリント、ウェット転写、または、その他の適した処理など任意の適した技術を用いて堆積させてもよい。量子ドット３９は、ソース電極２３とドレイン電極２３との間に設けられ、当該方法の別のブロックにおいて堆積されるグラフェンを活性化させるように構成されてもよい。
図７Ｄおよび図７Ｅにおいて、複数の電極２３を支持するために、複合ポリマー基板５３が形成される。複合ポリマー基板５３は、関連する図５Ａ〜図５Ｋで上述したようなものでもよい。図７Ｄおよび図７Ｅの例では、複合ポリマー基板５３に、電極２３と量子ドット２９の両方を埋め込む。
図７Ｆにおいて、成形用ポリマー２７とポリマー箔５１とが電極２３に対する複合基板５３となるように、キャリア基板３１とリリース層３３とが取り除かれる。
成形用ポリマー２７と電極２３とは平面表面２９を形成する。平面表面２９は、滑らかで平坦でもよい。平面表面２９は、均一または実質的に均一な面でもよい。滑らかなフラット面により、平面表面２９に堆積されるグラフェンの途切れおよび凹凸が減る。
図７Ｇにおいて、２次元材料２５の層が平面表面２９に堆積される。図７Ａ〜７Ｋの例では、２次元材料２５はグラフェンである。
グラフェンは、任意の適した技術を用いて平面表面２９に堆積させてもよい。いくつかの例では、グラフェンは、金属箔に化学蒸着法またはその他の適した技術で形成される単一層で構成されてもよい。そして、グラフェン単一層を、ポリ（メチルメタクリレート）（ＰＭＭＡ）基板などの転写基板、または、その他の適した処理を用いて平面表面２９に転写してもよい。
図７Ｇの例では、グラフェンが電極２３および量子ドット３９の上に重ねて設けられる。
図７Ｈにおいて、誘電体３５がグラフェンの上に重ねて設けられる。誘電体３５は、任意の適した絶縁材料で構成されてもよい。いくつかの例では、誘電体３５は、原子層堆積法を用いて堆積させることができる無機酸化物または無機窒化物で構成されてもよい。別の例では、誘電体３５は、コーティングまたはプリント法により堆積させることができる有機ポリマーで構成されてもよい。誘電体３５は、薄層状に設けられてもよい。
誘電体３５とグラフェンの両方を、成形用ポリマー２７と埋め込み電極２３とで形成される平面表面２９に形成してもよい。これにより、誘電体３５とグラフェンとをステップまたは途切れなく形成することができる。これにより、グラフェン内の構造的な欠陥は少なくなり、装置２１の電気特性が良くなる。
図７Ｉにおいて、グラフェンおよび誘電体３５がパターニングされる。グラフェンおよび誘電体３５は、任意の適した形状にパターニングされてもよい。図７Ａ〜７Ｋの例では、ＦＥＴが形成されるように、グラフェンおよび誘電体３５をパターニングしてもよい。図７Ｉの例では、ソース電極２３およびドレイン電極２３を少なくとも一部覆わないようにグラフェンおよび誘電体３５をパターニングする。
図７Ｊでは、ゲート電極２３が誘電体３５の上に重ねて設けられる。図７Ｊの例では、ゲート電極２３は、誘電体３５がグラフェンとゲート電極２３との間の絶縁隔壁となるように誘電体３５の上に重ねて設けられる。
ゲート電極２３は、誘電体３５の上に重ねて堆積される金属などの任意の導電材料で構成されてもよい。コンタクト３７は、フォトリソグラフィ、金属蒸着、または、その他の適した処理を用いて堆積させてもよい。
図７Ｋにおいて、封入層が平面２９に設けられる。封入層５７は、グラフェンおよびコンタクト３７の上に重ねて設けられる。封入層５７は、水分、酸素、または、その他化学物質などの混入物から装置２１を保護してもよい。封入層５７は、装置２１が検出しようとするパラメータを透過させてもよい。例えば、装置２１が可視光を検出するように構成された場合、封入層５７は可視光を透過させてもよい。
図７Ａ〜７Ｋの方法により、トップゲート型ＧＦＥＴを備える装置２１を形成することができる。図８は、図７Ａ〜７Ｋの方法で形成された装置２１の例を示している。この装置２１の例では、トップゲート型ＧＦＥＴ（グラフェン電界効果トランジスタ）が光検出器として働くように構成される。装置２１は、装置２１に入射した光子６１が封入層５７および／またはポリマー箔５１を透過して、ＧＦＥＴに入射してもよいように構成される。
図９は、トップゲート型ＧＦＥＴとボトムゲート型ＧＦＥＴとを備える装置２１を示している。図５Ａ〜５Ｋおよび図７Ａ〜７Ｋの方法を同じ複合基板５１を用いて行って、図９の装置などの装置２１を形成してもよい。これにより、両面センサを低コストで設けることができる。
図９の例では、トップゲート型ＧＦＥＴおよびボトムゲート型ＧＦＥＴがそれぞれ１つだけ示されている。当然のことながら、別の例では、トップゲート側ＧＦＥＴおよびボトムゲート側ＧＦＥＴをいくつでも設けてよい。いくつかの例では、複数の装置をアレイ状に設けてもよい。一部の装置２１はトップゲート型ＧＦＥＴを備えてもよく、一部の装置２１はボトムゲート型ＧＦＥＴを備えてもよい。
図９の例では、両方のＧＦＥＴが光検出器として構成される。当然のことながら、いくつかの例では、装置２１がそれぞれ異なるパラメータを検出するように構成することもできる。例えば、第１ＧＦＥＴを光検出器として構成し、別のＧＦＥＴを水分または他の化学物質を検出するように構成することができる。
本開示の例は、同一面にある２以上の電極２３と２次元材料２５のチャネルとを備える装置２１の形成方法を提供する。同一面に２以上の電極２３を有することにより、２次元材料２５におけるステップまたは途切れが減り、２次元材料２５内の欠陥が少なくなる。２次元材料２５内の欠陥が少なくなることで、２次元材料２５のチャネル内におけるキャリア移動度は上昇し、改良された装置２１を提供する。
また、本開示の例は、グラフェンまたは他の２次元材料２５を堆積するための滑らかなフラット面を提供する。滑らかなフラット面を有することにより、２次元材料２５における欠陥、２次元材料２５の汚れ、２次元材料２５を支持する基板内の電荷濃度、２次元材料２５と基板との間に閉じ込められた水または他の混入物、その他類似の要因など、２次元材料内のキャリア移動度を低下させる要因が減る。また、グラフェンまたは他の２次元材料２５を堆積するための滑らかなフラット面を有することにより、２次元材料２５と誘電体３５または電極２３との接触が良くなる。
いくつかの例では、電極２３、２次元材料２５、および、誘電体３５などの部品埋め込みを用いて、中立面に対し部品の位置を制御することができる。装置２１は非常に薄くできるので、装置２１の中立軸に非常に近い位置に装置２１の部品を設けることができる。これにより、より弾力性のある装置２１を提供でき、装置２１が曲がるまたは変形する場合に、ひずみに弱い部品を保護できる。また、これにより、装置２１をより大きな屈折度まで曲げることができる。
複合ポリマー基板５３を用いる本開示の例では、可視光などのパラメータに対する透過性が向上してもよい。成形用ポリマー２７をポリマー箔５１に接着させて複合基板とするので、薄層の成形用ポリマー２７しか必要としない。ポリマー箔５１は、装置２１によって検出されるパラメータを透過させる材料で構成されてもよい。これにより、透過性と機械的柔軟性の両方の効果がある。
複合ポリマー基板５３を用いることにより、異なるポリマーを異なる装置２１に用いることができる。これにより、形成されている装置２１、および／または、装置２１が検出しようとするパラメータの要件に対応させてポリマーを選択することができる。
本開示の方法により、装置２１を低コストで大量生産することができる。当該方法は、硬化などの処置が完了まで数秒しかかからないので、速くてもよい。当該方法は、繊細な部品を損傷させる可能性がある高温の使用を避けてもよい。例えば、熱硬化性樹脂は、装置２１の他の部品を損傷させない程度の低い温度２００℃で硬化させてもよい。
上記説明において、用語の「結合」は操作上の結合という意味である。介在する部品の個数は、介在する部品がない場合を含んでもよい。
用語の「で構成される」は、本書面において、排他的な意味ではなく包含的な意味で用いられる。つまり、Ｙで構成されるＸとは、Ｘは１つのＹだけで構成されてもよいし、２以上のＹで構成されてもよいことを示す。排他的な意味で「で構成される」を用いることを意図する場合は、「〜１つだけで構成される」と記載するか、または、「〜からなる」を用いることによって明確にされる。
簡単な本説明では、様々な例を参照した。１つの例に関する特徴または機能の説明は、それらの特徴または機能がその例に存在することを示す。文中における用語の「例」、「例えば」、または、「してもよい」は、明示的に言及しているかどうかにかかわらず、このような特徴または機能が少なくとも記載例に存在することを示し、また、例として説明されているかどうかにかかわらず、このような特徴または機能が別の例のいくつかまたは全てに存在し得るが、必ずしも存在するわけではないことを示す。したがって、「例」、「例えば」、または、「してもよい」は、例群における特定の事例のことを指す。事例の特性は、その事例だけの特性でもよいし、例群の特性でもよい。あるいは、例群のうちのいくつかであって全てではない事例を含む例群のサブクラスの特性でもよい。したがって、１つの例を参照するが別の例は参照しないで記載された特徴は、可能であればその別の例で用いられてもよいが必ずしもその別の例で用いられる必要はないことが暗示的に開示されている。
本発明の実施の形態はこれまでに様々な例を参照して説明されたが、当然のことながら、これらの例は、請求項に記載したような発明の範囲を逸脱することなく一部変更することができる。
前述した特徴は、明示的に記載された組み合わせ以外の組み合わせで用いられてもよい。
機能は特定の特徴を参照して説明されたが、これらの機能は、記載されているかどうかにかかわらず他の特徴によって実行可能であってもよい。
特徴は特定の実施の形態を参照して説明されたが、これらの特徴も、記載されているかどうかにかかわらず他の実施の形態に存在してもよい。
特に重要であると考えられる発明の特徴に注目するよう上述の明細書において努めてきたが、特に強調されていたかどうかにかかわらず上記で言及し、かつ／または図に示した、特許可能な特徴または特徴の組み合わせに関して出願人が権利化を求めることは理解されよう。
本開示例は、２次元材料を含む装置の形成方法に関する。特に、グラフェンなどの２次元材料を含む電子装置の形成方法に関する。
グラフェンなどの２次元材料を含む装置がよく知られている。例えば、抵抗センサや電界効果トランジスタなどのデバイスにグラフェンを設けて、化学物質や光などのパラメータを検出することができる。別のデバイスでは、グラフェン電界効果トランジスタを論理素子または他の電子部品として用いることができる。
このようなデバイスの改良型形成方法を提供することは有益である。
本開示の様々な、ただし、必ずしも全てではない例によると、２次元材料の層を電極の間に設けることができる２以上の電極をリリース層に形成し、前記２以上の電極の上に重ねて成形用ポリマーを設け、前記２以上の電極と前記成形用ポリマーとが平面表面の少なくとも一部を形成する方法を提供してもよい。
いくつかの例では、前記リリース層は、２次元材料の平滑層を設けることができるように平滑面を有してもよい。
いくつかの例では、前記２以上の電極を同一面に設けてもよい。
いくつかの例では、当該方法は、前記電極を前記リリース層から取り除いた後に、前記２次元材料を前記電極の上に重ねて設けてもよい。
いくつかの例では、当該方法は、前記２次元材料を前記リリース層に設けてもよい。また、当該方法は、前記２以上の電極の少なくとも一部を前記２次元材料の上に重ねて設けてもよい。前記２以上の電極と前記２次元材料と前記成形用ポリマーとが前記平面表面の少なくとも一部を形成してもよい。
いくつかの例では、当該方法は、前記成形用ポリマーを含む複合ポリマー基板を形成してもよい。また、当該方法は、前記複合ポリマー基板に硬質皮膜を設けてもよい。
いくつかの例では、前記２次元材料と前記２以上の電極とがボトムゲート型電界効果トランジスタの少なくとも一部を形成してもよい。
いくつかの例では、前記２次元材料と前記２以上の電極とがトップゲート型電界効果トランジスタの少なくとも一部を形成する。
いくつかの例では、当該方法は、複数の電界効果トランジスタを形成するために複数の電極と２次元材料の複数部分とを設け、前記複数の電界効果トランジスタのうち、少なくとも一部がボトムゲート型電界効果トランジスタであり、かつ少なくとも一部がトップゲート型電界効果トランジスタでもよい。
いくつかの例では、前記２次元材料はグラフェンを含んでもよい。
いくつかの例では、当該方法は、前記２次元材料を活性化してもよい。
いくつかの例では、当該方法は、前記２次元材料を量子ドットで活性化してもよい。
いくつかの例では、前記２以上の電極を前記リリース層から取り除いた後に、前記成形用ポリマーが前記２以上の電極に対するフレキシブル基板となってもよい。
いくつかの例では、前記成形用ポリマーは、液体ポリマーおよび成形用ポリマー箔の少なくとも一方を含んでもよい。
本開示の様々な、ただし、必ずしも全てではない例によると、上述した方法のうちいずれかで形成された装置を提供してもよい。
本開示の様々な、ただし、必ずしも全てではない例によると、２次元材料の層と、前記２次元材料の層を電極の間に設けることができる、リリース層に形成された２以上の電極と、前記２以上の電極の上に重なっている成形用ポリマーとを備え、前記２以上の電極と前記成形用ポリマーとが平面表面の少なくとも一部を形成する装置を提供してもよい。
いくつかの例では、前記リリース層は、２次元材料の平滑層を設けることができるように平滑面を有してもよい。
いくつかの例では、前記２以上の電極は同一面に設けられてもよい。
いくつかの例では、前記電極を前記リリース層から取り除いた後に、前記２次元材料を前記電極の上に重ねて設けてもよい。
いくつかの例では、前記２次元材料を前記リリース層の上に重ねて設けてもよい。 前記２以上の電極の少なくとも一部を前記２次元材料の上に重ねて設けてもよい。前記２以上の電極と前記２次元材料と前記成形用ポリマーとが前記平面表面の少なくとも一部を形成してもよい。
いくつかの例では、当該装置は、前記成形用ポリマーを含むポリマー基板を備えてもよい。いくつかの例では、当該装置は、前記複合ポリマー基板に硬質皮膜を備えてもよい。
いくつかの例では、前記２次元材料と前記２以上の電極とがボトムゲート型電界効果トランジスタの少なくとも一部を形成してもよい。
いくつかの例では、前記２次元材料と前記２以上の電極とがトップゲート型電界効果トランジスタの少なくとも一部を形成してもよい。
いくつかの例では、当該ソウチは、複数の電界効果トランジスタを形成するために複数の電極と２次元材料の複数部分とを設け、前記複数の電界効果トランジスタのうち、少なくとも一部がボトムゲート型電界効果トランジスタであり、かつ少なくとも一部がトップゲート型電界効果トランジスタでもよい。
いくつかの例では、前記２次元材料はグラフェンを含んでもよい。
いくつかの例では、前記２次元材料を活性化してもよい。
いくつかの例では、前記２次元材料を量子ドットで活性化してもよい。
いくつかの例では、前記２以上の電極を前記リリース層から取り除いた後に、前記成形用ポリマーが前記２以上の電極に対するフレキシブル基板となってもよい。
いくつかの例では、前記成形用ポリマーは、液体ポリマーおよび成形用ポリマー箔の少なくとも一方を含んでもよい。
本開示の様々な、ただし、必ずしも全てではない例では、請求項に記載したような例を提供する。
詳細を理解するのに役立つ様々な例をさらに理解するために、ここでは、ほんの一例として以下の図面を参照する。
図１は、方法を示している。 図２は、装置を示している。 図３Ａは、方法の一例を示している。 図３Ｂは、方法の一例を示している。 図３Ｃは、方法の一例を示している。 図３Ｄは、方法の一例を示している。 図３Ｅは、方法の一例を示している。 図３Ｆは、方法の一例を示している。 図３Ｇは、方法の一例を示している。 図４Ａは、方法の一例を示している。 図４Ｂは、方法の一例を示している。 図４Ｃは、方法の一例を示している。 図４Ｄは、方法の一例を示している。 図４Ｅは、方法の一例を示している。 図４Ｆは、方法の一例を示している。 図４Ｇは、方法の一例を示している。 図４Ｈは、方法の一例を示している。 図４Ｉは、方法の一例を示している。 図５Ａは、方法の一例を示している。 図５Ｂは、方法の一例を示している。 図５Ｃは、方法の一例を示している。 図５Ｄは、方法の一例を示している。 図５Ｅは、方法の一例を示している。 図５Ｆは、方法の一例を示している。 図５Ｇは、方法の一例を示している。 図５Ｈは、方法の一例を示している。 図５Ｉは、方法の一例を示している。 図５Ｊは、方法の一例を示している。 図５Ｋは、方法の一例を示している。 図６は、装置を示している。 図７Ａは、方法の一例を示している。 図７Ｂは、方法の一例を示している。 図７Ｃは、方法の一例を示している。 図７Ｄは、方法の一例を示している。 図７Ｅは、方法の一例を示している。 図７Ｆは、方法の一例を示している。 図７Ｇは、方法の一例を示している。 図７Ｈは、方法の一例を示している。 図７Ｉは、方法の一例を示している。 図７Ｊは、方法の一例を示している。 図７Ｋは、方法の一例を示している。 図８は、装置を示している。 図９は、装置を示している。
図は、方法および装置の例を示している。これらの方法を用いて２次元材料を含む装置を形成してもよい。当該装置は、電子デバイス内の電子部品を形成してもよい。いくつかの例では、形成された装置は検知用でもよい。当該装置は、光、温度、化学物質などの環境パラメータまたはその他のパラメータの検知用でもよい。当該装置は、能動検知用でも受動検知用でもよい。当該装置は、光検出器であってもよいし、撮像向けに用いられてもよい。当該装置は、第１波長のみで光を検知するか、または、第１波長域内のみで光を検知してもよい。
図１は、本開示の例に係る方法を示している。当該方法を用いて、グラフェンなどの２次元材料を含む電子部品を１以上備える装置２１を形成してもよい。
当該方法は、ブロック１１において、リリース層３３に２以上の電極２３を形成する。２以上の電極２３は、２次元材料２５の層をこれら２以上の電極２３の間に設けることができるように構成される。また、当該方法は、ブロック１３において、２以上の電極２３の上に重ねて成形用ポリマー２７を設ける。２以上の電極２３と成形用ポリマー２７とは、平面表面２９の少なくとも一部を形成する。
当然のことながら、電極２３および２次元材料２５の構造は、電子部品を形成できればどんなものでもよい。電界効果トランジスタ（ＦＥＴ）デバイスを形成する方法の例は、図３Ａ〜図９でより詳細に示されている。他のタイプのデバイスを形成する別の方法を、本開示の別の例で用いてもよい。
図２は、図１の方法などの方法を用いて形成してもよい装置２１の例を示している。この装置２１の例は、２以上の電極２３と２次元材料２５の層とを備える。２以上の電極２３はリリース層３３に形成された。２以上の電極２３は、２次元材料２５の層をこれら２以上の電極２３の間に設けることができるように構成されている。また、装置２１は、電極２３の上に重なる成形用ポリマー２７も備える。２以上の電極２３と成形用ポリマー２７とは、平面表面２９の少なくとも一部を形成する。
図２の例では、装置２１は２つの電極２３を備える。この例では、これら２つの電極２３の間に２次元材料２５の層を設けて抵抗センサなどの電子デバイスを形成してもよい。当然のことながら、２次元材料２５の層および電極２３の他の配置を別の例で提供してもよい。例えば、いくつかの例では、装置２１が３つの電極２３を備えてＦＥＴデバイスを提供できるようにしてもよい。
電極２３は、任意の適した導電材料で構成されてもよい。電極２３は、２次元材料２５と電気接続してもよい。電極２３と２次元材料２５とに直流を流すことができるように電極２３は２次元材料２５と電気接続してもよい。
図２の例では、両電極２３が同一面上に設けられる。電極２３を同じリリース層３３に形成することで、電極２３が確実に同一面内に設けられるようにしてもよい。これにより、装置２１のステップ端が少なくなる。
成形用ポリマー２７は、電極２３の上に重ねて設けられる。成形用ポリマー２７は、電極２３の上に重ねてリリース層３３に堆積させてもよい。成形用ポリマー２７は、電極２３を埋め込むのに十分な流体であれば任意のポリマー材料で構成されてもよい。成形用ポリマー２７が電極２３の周囲に設けられると、成形用ポリマー２７を硬化させるか、または、固めてもよい。成形用ポリマー２７は固まると、２以上の電極２３に対してフレキシブルな基板を形成してもよい。成形用ポリマー２７は、薄いフレキシブル基板を形成してもよい。
電極２３と同じリリース層に成形用ポリマー２７を堆積させることにより、成形用ポリマー２７と電極２３とが平面表面２９の少なくとも一部を形成してもよい。平面表面２９は、滑らかなフラット面で構成されてもよい。平面表面２９も確実に滑らかで平坦であるために、リリース層３３は滑らかなフラット面を有する材料で構成してもよい。２次元材料２５の層など装置２１のその他の電子部品、または、２次元材料２５の層への電気接続部を平面表面２９に堆積させてもよい。
２次元材料２５の層は、非常に薄い層で構成されてもよい。いくつかの例では、２次元材料２５の層は単原子層でもよい。いくつかの例では、２次元材料２５の層は複数の単原子層で構成されてもよい。２次元材料２５の層は、グラフェン、モリブデンジスルフィド、窒化ボロン、または、その他の適した材料で構成されてもよい。
図２の装置２１の例では、２次元材料２５の層が、電極２３の少なくとも一部分の上に重ねて設けられる。２次元材料２５は、電極２３をリリース層３３から取り除いた後に、電極２３の上に重ねて設けられてもよい。別の例では、２次元材料２５が電極２３と共にリリース層３３に形成、または、堆積されてもよい。
２次元材料２５の層は、平面表面２９に設けられてもよい。滑らかなフラット面が２次元材料２５に対して設けられるので、２次元材料２５における途切れおよび／または不純物が減り、２次元材料２５の電荷移動特性が良くなる。
図３Ａ〜３Ｇは、別の例の装置２１を形成するために用いられる方法の例を示している。図３Ａ〜３Ｇの方法の例では、埋め込み電極２３を複数有する成形用ポリマー２７基板が形成される。成形用ポリマー２７と埋め込み電極２３とが、グラフェンまたはその他の適した２次元材料２５を堆積させるのに用いられる平面表面２９を形成する。
図３Ａにおいて、リリース層３３がキャリア基板３１に設けられる。図３Ａの例では、電極２３および／または装置２１の他の部品がリリース層３３に生成されている間、キャリア基板３１は、支持部となるリジッド基板または実質的なリジッド基板であってもよい。キャリア基板３１は、シリコンウエハまたはその他の適した材料で構成されてもよい。
キャリア基板３１は、平坦または実質的に平坦でもよい。
リリース層３３はキャリア基板３１の上に重ねて設けられる。リリース層３３は、装置２１の生成された部品をキャリア基板３１から取り除くことを可能にする犠牲層で構成されてもよい。リリース層３３に用いられる材料は、生成されている部品およびこれらの部品に用いられている材料によって決定されてもよい。いくつかの例では、リリース層３３は、銅またはその他の適した材料で構成されてもよい。
リリース層３３は平滑面３２を有してもよい。装置２１の部品は、装置２１の部品が平面表面２９を形成するように、リリース層３３の平滑面３２に形成されてもよい。リリース層３３は、２次元材料２５の平滑層を設けられるほど十分に滑らかな面を有している。２次元材料２５は、リリース層３３に設けられても、リリース層３３に形成された平面表面２９に設けられてもよい。
図３Ａにおいて、電極２３がリリース層３３に堆積される。図３Ａの例では、３つの電極２３が設けられる。これら３つの電極２３は、ＦＥＴのソース、ゲート、および、ドレイン電極を形成してもよい。各電極２３は同一面上に設けられる。これにより、装置２１のステップ端が少なくなる。当然のことながら、本開示の別の例では電極２３の他の配置を用いてもよい。
電極２３は、金属など任意の導電材料で構成されてもよい。
電極２３は、任意の適した技術を用いて堆積させてもよい。例えば、金属の熱蒸着または電子線蒸着を後で行うフォトリソグラフィで電極２３を形成してもよいし、その他の適した処理で形成してもよい。
図３Ｂにおいて、成形用ポリマー２７が電極２３の上に重ねて設けられる。成形用ポリマー２７は、電極２３の上に重ねてリリース層３３に堆積される。成形用ポリマー２７は、電極２３を埋め込んでリリース層３３の面３２に対して平面表面２９を形成する任意のポリマーで構成される。
いくつかの例では、成形用ポリマー２７は、スピンコーティング、スプレーコーティング、または、その他の適した処理によりリリース層３３に堆積させることができる液体ポリマーで構成されてもよい。別の例では、成形用ポリマー２７は、熱エンボス加工、または、その他の適した処理で堆積させることができるポリマー箔で構成されてもよい。
図３Ｃにおいて、キャリア基板３１とリリース層３３とが取り除かれる。成形用ポリマー２７が電極２３に対する基板となるように、キャリア基板３１とリリース層３３とを取り除く前に、成形用ポリマー２７を硬化させるか、または、固めてもよい。成形用ポリマー２７は、電極２３に対するフレキシブル基板となってもよい。成形用ポリマー２７により、装置２１のさらに別の部品を電極２３の上に重ねて生成できてもよい。成形用ポリマー２７と電極２３とは平面表面２９を形成する。平面表面２９は、滑らかで平坦でもよい。平面表面２９は、均一または実質的に均一な面でもよい。
装置２１のその他の部品は、成形用ポリマー２７と電極２３とで形成される平面表面２９に生成されてもよい。図３Ｄにおいて、誘電体３５が平面表面２９に設けられる。図３Ｄの例では、誘電体３５は、ゲート電極２３とソースおよびドレイン電極２３の少なくとも一部との上に重ねて設けられる。
誘電体３５は、任意の適した絶縁材料で構成されてもよい。いくつかの例では、誘電体３５は、原子層堆積、または、その他の適した処理で堆積される酸化アルミニウムで構成されてもよい。誘電体３５は、薄層状に設けられてもよい。
図３Ｅにおいて、２次元材料２５の層が平面表面２９に堆積される。図３Ａ〜３Ｇの例では、２次元材料２５はグラフェンで構成される。
グラフェンは、任意の適した技術を用いて平面表面２９に堆積させてもよい。いくつかの例では、グラフェンは、別々の基板に形成されてから平面表面２９に移されてもよい。そして、グラフェンは、フォトリソグラフィ、プラズマエッチング、または、その他の適した処理でパターニングされてもよい。
図３Ｅの例では、グラフェンは、誘電体３５がグラフェンと電極２３との間の絶縁隔壁となるように誘電体３５の上に重ねて設けられる。
図３Ｆにおいて、コンタクト３７がソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間に設けられる。コンタクト３７は、ソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間の直流経路となってもよい。コンタクト３７は、電極２３とグラフェンとの間に堆積されれば金属など任意の導電材料で構成されてもよい。コンタクト３７は、フォトリソグラフィ、金属蒸着、または、その他の適した処理を用いて堆積させてもよい。
図３Ｇにおいて、グラフェンが活性化される。グラフェンの活性化により、ＦＥＴをセンサとして使用できるようにしてもよい。グラフェンを活性化するのに用いられる材料は、ＦＥＴが検出しようとするパラメータによって決定されてもよい。図３Ｇの例では、グラフェンは量子ドット３９で活性化される。量子ドット３９は、スピンコーティング、インクジェットプリント、ウェット転写、または、その他の適した処理で堆積させてもよい。
当然のことながら、図３Ａ〜３Ｇの方法の変形例が本開示の別の例でなされてもよい。例えば、図３Ａ〜３Ｇの例では、電極２３と成形用ポリマー２７とをリリース層３３から取り除いた後に、誘電体３５を平面表面２９に形成する。別の例では、誘電体３５をリリース層３３に形成してもよい。このような例では、その後、成形用ポリマー２７を誘電体３５と電極２３の両方の上に重ねて堆積させる。これにより、平面表面２９を、成形用ポリマー２７と電極２３と誘電体３５とから形成させることができる。そして、グラフェン、または、他の２次元材料２５を平面表面２９に堆積させてもよい。この方法により、電極２３とグラフェンとの接続部にステップ端ができないようにする。この方法は、グラフェン層が誘電体３５層よりも大きい装置２１において有益である。
図４Ａ〜４Ｉは、別の例の装置２１を形成するために用いられる方法の例を示している。図４Ａ〜４Ｉでは、２次元材料２５がリリース層３３に堆積される。この例では、成形用ポリマー２７と２次元材料２５と埋め込み電極２３とが平面表面２９を形成する。これにより、２次元材料２５を電極２３と同一面に設けることができる。
図４Ａにおいて、キャリア基板３１が設けられる。キャリア基板３１は、上述したようなリジッド基板または実質的なリジッド基板でもよい。
図４Ｂにおいて、リリース層３３がキャリア基板３１の上に重ねて設けられる。リリース層３３は、上述したような平滑面を有する犠牲層で構成されてもよい。図４Ａ〜４Ｉの例では、リリース層３３は、グラフェンを堆積させることができる銅などの材料で構成されてもよい。
図４Ｃにおいて、２次元材料２５の層がリリース層３３に堆積される。図４Ａ〜４Ｉの例では、２次元材料２５はグラフェンである。他の２次元材料を本開示の別の例で用いてもよい。
グラフェンは、化学蒸着、ウェット転写処理、ドライ転写処理、または、その他の適した処理を用いてリリース層３３に堆積させてもよい。グラフェンは、装置２１のチャネルサイズを正確にするために、リリース層３３にパターニングされてもよい。
図４Ｄにおいて、誘電体３５がグラフェン上に堆積される。誘電体３５は、グラフェンを完全に覆うように堆積させてもよい。グラフェンがまだリリース層３３に付着している図４Ｄの例では、リリース層３３と誘電体３５とでグラフェンを完全に覆い隠している。
誘電体３５は、任意の適した絶縁材料で構成されてもよい。いくつかの例では、誘電体３５は、原子層堆積、または、その他の適した処理で堆積される酸化アルミニウムで構成されてもよい。誘電体３５は、薄層状に設けられてもよい。
いくつかの例では、誘電体３５を堆積させる前にグラフェンを活性化させてもよい。グラフェンの活性化はグラフェンの低表面エネルギーと反対に作用し、誘電体３５をグラフェン上に均一に堆積させることができる。例えば、シード層をグラフェンに蒸着させて原子層堆積を可能にしてもよい。
図４Ｅにおいて、電極２３がリリース層３３に堆積される。図４Ａ〜４Ｉの例では、電極２３は、ソース電極、ドレイン電極、および、ゲート電極で構成される。電極２３は、電極２３の少なくとも一部が誘電体３５上に広がるように堆積される。ソース電極２３およびドレイン電極２３は、ソース電極２３とドレイン電極２３との少なくとも一部がリリース層３３の面３２に直接接するように堆積される。電極２３は、少なくともソース電極２３とドレイン電極２３とがグラフェンと同一面になるように形成される。これにより、装置２１のステップ端が少なくなる。
電極２３は、任意の適した技術を用いて形成されてもよい。例えば、いくつかの例では、電極材料の蒸着を後で行うフォトリソグラフィで電極２３を形成してもよい。
図４Ｆにおいて、成形用ポリマー２７が、電極２３、誘電体３５、および、グラフェンの上に重ねて設けられる。成形用ポリマー２７は、電極２３、誘電体３５、および、グラフェンの上に重ねてリリース層３３に堆積される。成形用ポリマー２７は、電極２３、誘電体３５、および、グラフェンを埋め込んでリリース層３３の面３２に対して平面表面２９を形成する任意のポリマーで構成される。
いくつかの例では、成形用ポリマー２７は、スピンコーティング、スプレーコーティング、または、その他の適した処理によりリリース層３３に堆積させることができる液体ポリマーで構成されてもよい。別の例では、成形用ポリマー２７は、熱エンボス加工、または、その他の適した処理で堆積させることができるポリマー箔で構成されてもよい。
図４Ｇでは、キャリア基板３１およびリリース層３３が取り除かれる。成形用ポリマー２７が電極２３およびグラフェンに対する基板となるように、キャリア基板３１とリリース層３３とを取り除く前に成形用ポリマー２７を硬化させるか、または、固めてもよい。
リリース層３３を取り除くと、成形用ポリマー２７とグラフェンと電極２３とが平面表面２９を形成する。平面表面２９は、滑らかで平坦でもよい。平面表面２９は、均一または実質的に均一な面でもよい。
装置２１のその他の部品が、成形用ポリマー２７とグラフェンと電極２３とで形成される平面表面２９に生成されてもよい。
図４Ｈにおいて、コンタクト３７が、ソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間に設けられる。コンタクト３７は平面表面２９に設けられてもよい。コンタクト３７は、ソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間の直流経路となってもよい。コンタクト３７は、電極２３とグラフェンとの間に堆積されれば金属など任意の導電材料で構成されてもよい。コンタクト３７は、フォトリソグラフィ、金属蒸着、または、その他の適した処理を用いて堆積させてもよい。コンタクト３７はＦＥＴを形成してもよい。
図４Ｉにおいて、グラフェンが活性化される。図４Ｉの例では、グラフェンは量子ドット３９で活性化される。グラフェンの活性化により、ＦＥＴをセンサとして使用できるようにしてもよい。グラフェンを活性化するのに用いられる材料は、ＦＥＴが検出しようとするパラメータによって決定されてもよい。いくつかの例では、グラフェンを活性化させなくてもよい。
図５Ａ〜５Ｋは、別の例の装置２１を形成するために用いられる方法の例を示している。図５Ａ〜５Ｋの方法を用いて、ボトムゲート型ＦＥＴデバイスを備える装置２１を形成してもよい。
図５Ａにおいて、キャリア基板３１とリリース層３３とが設けられる。キャリア基板３１は、上述したようなシリコンまたはその他の適した材料で構成されてもよい。リリース層３３はキャリア基板３１の上に重ねて設けられる。リリース層３３は、同様に上述したような平滑面を有する犠牲層で構成されてもよい。リリース層３３は、装置２１の部品を生成できる平滑面３２を有する。
図５Ｂにおいて、複数の電極２３が設けられる。複数の電極２３は、ボトムゲート型ＦＥＴデバイスのソース、ゲート、および、ドレイン電極２３を形成する。複数の電極２３は、リリース層の平滑面３２に堆積される。電極２３は同一平滑面３２上に形成されるので、全ての電極２３は同一面に設けられる。これにより、装置２１のステップ端が少なくなる。
図５Ｃおよび図５Ｄにおいて、複数の電極２３を支持するために、複合ポリマー基板５３が形成される。リリース層３３から電極２３が取り除かれた後、複合ポリマー基板５３は電極２３を支持する。
図５Ａ〜５Ｋの例において、複合ポリマー基板５３は２つの異なるポリマーで構成される。当然のことながら、いくつかの例では、複合ポリマー基板５３は３以上の異なるポリマーで構成されてもよい。２以上のポリマーが積層されて単一のポリマー基板５３を形成する。
図５Ａおよび図５Ｋにおいて、複合ポリマー基板５３は、成形用ポリマー２７とポリマー箔５１とから形成される。成形用ポリマー２７は、電極２３を埋め込んでリリース層３３の面３２に対して平面表面２９を形成する任意の適した材料で構成されてもよい。成形用ポリマー２７は、熱硬化性または紫外線（ＵＶ）硬化性樹脂で構成されてもよい。これにより、成形用ポリマー２７を電極２３上に堆積させた後に成形用ポリマー２７を凝固させてもよい。
成形用ポリマー２７は、成形用ポリマー２７に電極２３を埋め込みできる粘性があるポリマー樹脂で構成されてもよい。いくつかの例では、成形用ポリマー２７が５ｃＰ〜５００ｃＰの粘性を有してもよい。
成形用ポリマー２７は、あるパラメータが透過できる材料で構成されてもよい。例えば、図５Ａ〜５Ｋの例では、装置２１を光検出器として用いてもよい。このような例において、成形用ポリマー２７は、可視光を透過または少なくとも部分的に透過させてもよい。当然のことながら、本開示の別の例では、装置２１は他のパラメータを検知するように構成することができる。
成形用ポリマー２７は、任意の適した技術を用いて、リリース層３３およびポリマー箔５１のいずれか一方に堆積させることができる。例えば、成形用ポリマー２７は、スピンコーティング、バーコーティング、スロットダイコーティング、または、その他の適した処理で堆積させてもよい。
成形用ポリマー２７は、硬化した後に薄層を形成してもよい。成形用ポリマー２７の層の厚みは、塗布された成形用ポリマー２７または層の厚み、装置２１に加えられた圧力、および、成形用ポリマー２７のレオロジー特性により制御されてもよい。いくつかの例において、成形用ポリマー２７の層の厚みは、５０ｎｍ〜１０μｍである。
成形用ポリマー２７は、電極の上に直接重ねて設けられる。成形用ポリマー２７は、電極２３の上に重ねてリリース層３３に設けられる。
ポリマー箔５１は、成形用ポリマー２７の上に重ねて設けられる。図５Ａ〜５Ｋの例では、成形用ポリマー２７は、ポリマー箔５１がリリース層３３の面３２に直接接しないようにポリマー箔５１とリリース層３３との間に設けられる。
ポリマー箔５１は、固体ポリマーで構成されてもよい。いくつかの例では、ポリマー箔５１は、ユーザが装置に力を加えると変形する可撓性ポリマーで構成されてもよい。ポリマー箔５１は、あるパラメータが透過できるポリマー材料で構成されてもよい。装置２１を光検出器として用いる例では、ポリマー箔５１が可視光を透過させるように構成されてもよい。例えば、ポリマー箔５１は、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、または、その他の適した材料などの材料で構成されてもよい。このような材料により、入射可視光の９０％以上がポリマー箔５１を透過させることができる。
ポリマー箔５１の厚みは、成形用ポリマー２７の層の厚みより大きい。いくつかの例では、ポリマー箔５１の厚みは、１０μｍ〜１０００μｍである。
図５Ｃは、成形用ポリマー２７とポリマー箔５１とを堆積させる異なる２つの例を示している。１つ目の例では、成形用ポリマー２７とポリマー箔５１とが別々に堆積される。このような例では、成形用ポリマー２７が電極２３の上に重ねて設けられてから、ポリマー箔５１が成形用ポリマー２７の上に重ねて設けられる。
２つ目の例では、成形用ポリマー２７とポリマー箔５１とが同時に堆積される。このような例では、成形用ポリマー２７をポリマー箔５１の下面に接着させてもよい。そして、成形用ポリマー２７とポリマー箔５１の両方を電極２３の上に重ねて設ける。
いくつかの例では、複合ポリマー基板５３内の異なる層の表面を各層間の接着が良くなるように処理してもよい。いくつかの例では、プラズマ、コロナ処理、紫外線／オゾン（ＵＶＯ）、または、その他の適した処理などの表面活性化技術を用いてもよい。いくつかの例では、プライマ、自己組織化単分子層（ＳＡＭ）、共重合体、または、その他の適した材料などの接着促進剤を用いてもよい。
図５Ｄにおいて、複合ポリマー基板５３を硬化させる。図５Ｄの例では、ＵＶ光を用いて複合ポリマー基板５３を硬化させる。当然のことながら、本開示の別の例では他の硬化手段を用いてもよい。例えば、いくつかの例では、成形用ポリマー２７は熱硬化性樹脂で構成されてもよい。このような例では、硬化手段が成形用ポリマー２７を加熱することであってもよい。成形用ポリマー２７の加熱温度は、使用材料によって決定されてもよい。いくつかの例では、成形用ポリマー２７を約２００℃まで加熱してもよい。
硬化した成形用ポリマー２７は、熱膨張係数が小さくてもよい。これにより、装置２１の変形を防ぎ、電極２３を同一面外へ外れないようにすることができる。
硬化した成形用ポリマー２７とポリマー箔５１とは、装置２１内の応力および変形を減らすために、類似の力学特性を有してもよい。いくつかの例では、硬化した成形用ポリマー２７とポリマー箔５１の熱膨張係数および／または弾性率は類似してもよい。
図５Ｄは、複合ポリマー基板５３の異なる２つの例を示している。１つ目の例では、ポリマー箔５１を追加コーティングしない。２つ目の例では、ポリマー箔５１に硬質皮膜５５を設ける。図５Ｄの例では、ポリマー箔５１の両面に硬質皮膜５５を設ける。別の例では、片面だけに硬質皮膜５５を設けてもよい。
硬質皮膜５５は、装置２１の電子部品が汚れないようにバリア層を設けた構成でもよい。例えば、硬質皮膜により、酸素、水分、または、その他の混入物の侵入を防いでもよい。
いくつかの例では、硬質皮膜５５は、装置２１が検出しようとするパラメータの吸収を良くするような構成でもよい。例えば、装置２１が可視光を検出するように構成された場合、硬質皮膜５５は、装置２１への光の入射を良くする反射防止膜で構成されてもよい。
いくつかの例では、硬質皮膜５５はナノスケール膜で構成されてもよい。ナノスケール膜は、ＳｉＯｘ、ＳｉＮｘ、ＡｌＯｘ、ＡｌＮｘなどの材料で構成されてもよい。硬質皮膜５５は、任意の適した技術を用いて、ポリマー箔５１に堆積させてもよい。
例えば、硬質皮膜５５は、原子層堆積、プラズマＣＶＤ、または、その他の適した処理を用いて堆積させてもよい。
図５Ｅにおいて、成形用ポリマー２７とポリマー箔５１とが電極２３に対する複合基板５３となるように、キャリア基板３１とリリース層３３とが取り除かれる。
成形用ポリマー２７と電極２３とは平面表面２９を形成する。平面表面２９は、滑らかで平坦でもよい。平面表面２９は、均一または実質的に均一な面でもよい。
装置２１のその他の部品は、成形用ポリマー２７と電極２３とで形成される平面表面２９に生成されてもよい。図５Ｆにおいて、誘電体３５が平面表面２９に設けられる。図３Ｄの例では、誘電体３５は、電極２３の上に重ねて設けられる。
誘電体３５は、任意の適した絶縁材料で構成されてもよい。いくつかの例では、誘電体３５は、原子層堆積法を用いて堆積させることができる無機酸化物または無機窒化物で構成されてもよい。別の例では、誘電体３５は、コーティングまたはプリント法により堆積させることができる有機ポリマーで構成されてもよい。誘電体３５は、薄層状に設けられてもよい。
図５Ｇにおいて、２次元材料２５の層が平面２９に堆積される。図５Ａ〜５Ｋの例では、２次元材料２５はグラフェンである。
グラフェンは、任意の適した技術を用いて平面表面２９に堆積させてもよい。いくつかの例では、グラフェンは、金属箔に化学蒸着法またはその他の適した技術で形成される単一層で構成されてもよい。そして、グラフェン単一層を、ポリ（メチルメタクリレート）（ＰＭＭＡ）基板などの転写基板、または、その他の適した処理を用いて平面表面２９に転写してもよい。
図５Ｇの例では、グラフェンは、誘電体３５がグラフェンと埋め込み電極２３との間の絶縁隔壁となるように誘電体３５の上に重ねて設けられる。
誘電体３５とグラフェンの両方を、成形用ポリマー２７と埋め込み電極２３とで形成される平面表面２９に形成してもよい。これにより、誘電体３５とグラフェンとをステップまたは途切れなく形成することができる。これにより、グラフェン内の構造的な欠陥が少なくなり、装置２１の電気特性が良くなる。
図５Ｈにおいて、グラフェンおよび誘電体３５がパターニングされる。グラフェンおよび誘電体３５は、任意の適した形状にパターニングされてもよい。図５Ａ〜５Ｋの例では、ＦＥＴを形成できるようにグラフェンおよび誘電体３５をパターニングしてもよい。図５Ｈの例では、ソース電極２３およびドレイン電極２３を少なくとも一部覆わないようにグラフェンおよび誘電体３５をパターニングしてもよい。
図５Ｉにおいて、コンタクト３７が、ソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間に設けられる。コンタクト３７は、ソース電極２３とグラフェンとの間およびドレイン電極２３とグラフェンとの間の直流経路となってもよい。コンタクト３７は、電極２３とグラフェンとの間に堆積される金属などの任意の導電材料で構成されてもよい。コンタクト３７は、フォトリソグラフィ、金属蒸着、または、その他の適した処理を用いて堆積させてもよい。
図５Ｊにおいて、グラフェンが活性化される。グラフェンの活性化により、ＦＥＴをセンサとして使用できるようにしてもよい。グラフェンを活性化するのに用いられる材料は、ＦＥＴが検出しようとするパラメータによって決定されてもよい。図５Ｊの例では、グラフェンは量子ドット３９で活性化される。量子ドット３９は、スピンコーティング、インクジェットプリント、ウェット転写、または、その他の適した処理で堆積させてもよい。
図５Ｋでは、封入層が平面２９に設けられる。封入層５７は、グラフェンおよびコンタクト３７の上に重ねて設けられる。封入層５７は、水分、酸素、または、その他化学物質などの混入物から装置２１を保護してもよい。封入層５７は、装置２１が検出しようとするパラメータを透過させてもよい。例えば、装置２１が可視光を検出するように構成された場合、封入層５７は可視光を透過させてもよい。
図５Ａ〜５Ｋの方法により、ボトムゲート型ＧＦＥＴを備える装置２１を形成することができる。図６は、図５Ａ〜５Ｋの方法で形成された装置２１の例を示している。この装置２１の例では、ボトムゲート型ＧＦＥＴ（グラフェン電界効果トランジスタ）が光検出器として働くように構成される。装置２１は、装置２１に入射する光子６１が封入層５７および／またはポリマー箔５１を透過して、ＧＦＥＴに入射してもよいように構成される。
いくつかの例では、複合ポリマー基板５３が光フィルタとして働くように構成されてもよい。このような例において、複合ポリマー基板５３は、第１波長域の光を透過させるが第１波長域外の光は遮光する１以上のポリマー層で構成されてもよい。
図７Ａ〜７Ｋは、別の例の装置２１を形成するために用いられる方法の例を示している。図７Ａ〜７Ｋの方法の例を用いて、トップゲート型ＦＥＴデバイスを備える装置２１を形成してもよい。
図７Ａにおいて、キャリア基板３１とリリース層３３とが設けられる。キャリア基板３１は、上述したようなシリコンまたはその他の適した材料で構成されてもよい。リリース層３３はキャリア基板３１の上に重ねて設けられる。リリース層３３は、同様に上述したような平滑面を有する犠牲層で構成されてもよい。リリース層３３は、装置２１の部品を生成できる平滑面３２を有する。
図７Ｂにおいて、複数の電極２３が設けられる。図７Ｂの例では、２つの電極２３が設けられる。これら複数の電極２３は、トップゲート型ＦＥＴデバイスのソースおよびドレイン電極２３を形成する。複数の電極２３は、リリース層の平滑面３２に堆積される。電極２３は同一平滑面３２上に形成されるので、全ての電極２３は同一面に設けられる。これにより、装置２１のステップ端が少なくなる。
図７Ｃにおいて、量子ドット３９がリリース層３３の面３２に設けられる。量子ドット３９は、スピンコーティング、インクジェットプリント、ウェット転写、または、その他の適した処理など任意の適した技術を用いて堆積させてもよい。量子ドット３９は、ソース電極２３とドレイン電極２３との間に設けられ、当該方法の別のブロックにおいて堆積されるグラフェンを活性化させるように構成されてもよい。
図７Ｄおよび図７Ｅにおいて、複数の電極２３を支持するために、複合ポリマー基板５３が形成される。複合ポリマー基板５３は、関連する図５Ａ〜図５Ｋで上述したようなものでもよい。図７Ｄおよび図７Ｅの例では、複合ポリマー基板５３に、電極２３と量子ドット３９の両方を埋め込む。
図７Ｆにおいて、成形用ポリマー２７とポリマー箔５１とが電極２３に対する複合基板５３となるように、キャリア基板３１とリリース層３３とが取り除かれる。
成形用ポリマー２７と電極２３とは平面表面２９を形成する。平面表面２９は、滑らかで平坦でもよい。平面表面２９は、均一または実質的に均一な面でもよい。滑らかなフラット面により、平面表面２９に堆積されるグラフェンの途切れおよび凹凸が減る。
図７Ｇにおいて、２次元材料２５の層が平面表面２９に堆積される。図７Ａ〜７Ｋの例では、２次元材料２５はグラフェンである。
グラフェンは、任意の適した技術を用いて平面表面２９に堆積させてもよい。いくつかの例では、グラフェンは、金属箔に化学蒸着法またはその他の適した技術で形成される単一層で構成されてもよい。そして、グラフェン単一層を、ポリ（メチルメタクリレート）（ＰＭＭＡ）基板などの転写基板、または、その他の適した処理を用いて平面表面２９に転写してもよい。
図７Ｇの例では、グラフェンが電極２３および量子ドット３９の上に重ねて設けられる。
図７Ｈにおいて、誘電体３５がグラフェンの上に重ねて設けられる。誘電体３５は、任意の適した絶縁材料で構成されてもよい。いくつかの例では、誘電体３５は、原子層堆積法を用いて堆積させることができる無機酸化物または無機窒化物で構成されてもよい。別の例では、誘電体３５は、コーティングまたはプリント法により堆積させることができる有機ポリマーで構成されてもよい。誘電体３５は、薄層状に設けられてもよい。
誘電体３５とグラフェンの両方を、成形用ポリマー２７と埋め込み電極２３とで形成される平面表面２９に形成してもよい。これにより、誘電体３５とグラフェンとをステップまたは途切れなく形成することができる。これにより、グラフェン内の構造的な欠陥は少なくなり、装置２１の電気特性が良くなる。
図７Ｉにおいて、グラフェンおよび誘電体３５がパターニングされる。グラフェンおよび誘電体３５は、任意の適した形状にパターニングされてもよい。図７Ａ〜７Ｋの例では、ＦＥＴが形成されるように、グラフェンおよび誘電体３５をパターニングしてもよい。図７Ｉの例では、ソース電極２３およびドレイン電極２３を少なくとも一部覆わないようにグラフェンおよび誘電体３５をパターニングする。
図７Ｊでは、ゲート電極２３が誘電体３５の上に重ねて設けられる。図７Ｊの例では、ゲート電極２３は、誘電体３５がグラフェンとゲート電極２３との間の絶縁隔壁となるように誘電体３５の上に重ねて設けられる。
ゲート電極２３は、誘電体３５の上に重ねて堆積される金属などの任意の導電材料で構成されてもよい。コンタクト３７は、フォトリソグラフィ、金属蒸着、または、その他の適した処理を用いて堆積させてもよい。
図７Ｋにおいて、封入層が平面２９に設けられる。封入層５７は、グラフェンおよびコンタクト３７の上に重ねて設けられる。封入層５７は、水分、酸素、または、その他化学物質などの混入物から装置２１を保護してもよい。封入層５７は、装置２１が検出しようとするパラメータを透過させてもよい。例えば、装置２１が可視光を検出するように構成された場合、封入層５７は可視光を透過させてもよい。
図７Ａ〜７Ｋの方法により、トップゲート型ＧＦＥＴを備える装置２１を形成することができる。図８は、図７Ａ〜７Ｋの方法で形成された装置２１の例を示している。この装置２１の例では、トップゲート型ＧＦＥＴ（グラフェン電界効果トランジスタ）が光検出器として働くように構成される。装置２１は、装置２１に入射した光子６１が封入層５７および／またはポリマー箔５１を透過して、ＧＦＥＴに入射してもよいように構成される。
図９は、トップゲート型ＧＦＥＴとボトムゲート型ＧＦＥＴとを備える装置２１を示している。図５Ａ〜５Ｋおよび図７Ａ〜７Ｋの方法を同じ複合基板５３を用いて行って、図９の装置などの装置２１を形成してもよい。これにより、両面センサを低コストで設けることができる。
図９の例では、トップゲート型ＧＦＥＴおよびボトムゲート型ＧＦＥＴがそれぞれ１つだけ示されている。当然のことながら、別の例では、トップゲート側ＧＦＥＴおよびボトムゲート側ＧＦＥＴをいくつでも設けてよい。いくつかの例では、複数の装置をアレイ状に設けてもよい。一部の装置２１はトップゲート型ＧＦＥＴを備えてもよく、一部の装置２１はボトムゲート型ＧＦＥＴを備えてもよい。
図９の例では、両方のＧＦＥＴが光検出器として構成される。当然のことながら、いくつかの例では、装置２１がそれぞれ異なるパラメータを検出するように構成することもできる。例えば、第１ＧＦＥＴを光検出器として構成し、別のＧＦＥＴを水分または他の化学物質を検出するように構成することができる。
本開示の例は、同一面にある２以上の電極２３と２次元材料２５のチャネルとを備える装置２１の形成方法を提供する。同一面に２以上の電極２３を有することにより、２次元材料２５におけるステップまたは途切れが減り、２次元材料２５内の欠陥が少なくなる。２次元材料２５内の欠陥が少なくなることで、２次元材料２５のチャネル内におけるキャリア移動度は上昇し、改良された装置２１を提供する。
また、本開示の例は、グラフェンまたは他の２次元材料２５を堆積するための滑らかなフラット面を提供する。滑らかなフラット面を有することにより、２次元材料２５における欠陥、２次元材料２５の汚れ、２次元材料２５を支持する基板内の電荷濃度、２次元材料２５と基板との間に閉じ込められた水または他の混入物、その他類似の要因など、２次元材料内のキャリア移動度を低下させる要因が減る。また、グラフェンまたは他の２次元材料２５を堆積するための滑らかなフラット面を有することにより、２次元材料２５と誘電体３５または電極２３との接触が良くなる。
いくつかの例では、電極２３、２次元材料２５、および、誘電体３５などの部品埋め込みを用いて、中立面に対し部品の位置を制御することができる。装置２１は非常に薄くできるので、装置２１の中立軸に非常に近い位置に装置２１の部品を設けることができる。これにより、より弾力性のある装置２１を提供でき、装置２１が曲がるまたは変形する場合に、ひずみに弱い部品を保護できる。また、これにより、装置２１をより大きな屈折度まで曲げることができる。
複合ポリマー基板５３を用いる本開示の例では、可視光などのパラメータに対する透過性が向上してもよい。成形用ポリマー２７をポリマー箔５１に接着させて複合基板とするので、薄層の成形用ポリマー２７しか必要としない。ポリマー箔５１は、装置２１によって検出されるパラメータを透過させる材料で構成されてもよい。これにより、透過性と機械的柔軟性の両方の効果がある。
複合ポリマー基板５３を用いることにより、異なるポリマーを異なる装置２１に用いることができる。これにより、形成されている装置２１、および／または、装置２１が検出しようとするパラメータの要件に対応させてポリマーを選択することができる。
本開示の方法により、装置２１を低コストで大量生産することができる。当該方法は、硬化などの処置が完了まで数秒しかかからないので、速くてもよい。当該方法は、繊細な部品を損傷させる可能性がある高温の使用を避けてもよい。例えば、熱硬化性樹脂は、装置２１の他の部品を損傷させない程度の低い温度２００℃で硬化させてもよい。
上記説明において、用語の「結合」は操作上の結合という意味である。介在する部品の個数は、介在する部品がない場合を含んでもよい。
用語の「で構成される」は、本書面において、排他的な意味ではなく包含的な意味で用いられる。つまり、Ｙで構成されるＸとは、Ｘは１つのＹだけで構成されてもよいし、２以上のＹで構成されてもよいことを示す。排他的な意味で「で構成される」を用いることを意図する場合は、「〜１つだけで構成される」と記載するか、または、「〜からなる」を用いることによって明確にされる。
簡単な本説明では、様々な例を参照した。１つの例に関する特徴または機能の説明は、それらの特徴または機能がその例に存在することを示す。文中における用語の「例」、「例えば」、または、「してもよい」は、明示的に言及しているかどうかにかかわらず、このような特徴または機能が少なくとも記載例に存在することを示し、また、例として説明されているかどうかにかかわらず、このような特徴または機能が別の例のいくつかまたは全てに存在し得るが、必ずしも存在するわけではないことを示す。したがって、「例」、「例えば」、または、「してもよい」は、例群における特定の事例のことを指す。事例の特性は、その事例だけの特性でもよいし、例群の特性でもよい。あるいは、例群のうちのいくつかであって全てではない事例を含む例群のサブクラスの特性でもよい。したがって、１つの例を参照するが別の例は参照しないで記載された特徴は、可能であればその別の例で用いられてもよいが必ずしもその別の例で用いられる必要はないことが暗示的に開示されている。
本発明の実施の形態はこれまでに様々な例を参照して説明されたが、当然のことながら、これらの例は、請求項に記載したような発明の範囲を逸脱することなく一部変更することができる。
前述した特徴は、明示的に記載された組み合わせ以外の組み合わせで用いられてもよい。
機能は特定の特徴を参照して説明されたが、これらの機能は、記載されているかどうかにかかわらず他の特徴によって実行可能であってもよい。
特徴は特定の実施の形態を参照して説明されたが、これらの特徴も、記載されているかどうかにかかわらず他の実施の形態に存在してもよい。
特に重要であると考えられる発明の特徴に注目するよう上述の明細書において努めてきたが、特に強調されていたかどうかにかかわらず上記で言及し、かつ／または図に示した、特許可能な特徴または特徴の組み合わせに関して出願人が権利化を求めることは理解されよう。

Claims (15)

  1. ２次元材料の層を電極の間に設けることができる２以上の電極をリリース層に形成し、
    前記２以上の電極の上に重ねて成形用ポリマーを設け、
    前記２以上の電極と前記成形用ポリマーとが平面表面の少なくとも一部を形成する
    方法。
  2. 前記リリース層は、２次元材料の平滑層を設けることができるように平滑面を有する
    請求項１に記載の方法。
  3. 前記２以上の電極を同一面に設ける
    請求項１または２に記載の方法。
  4. 前記電極を前記リリース層から取り除いた後に、前記２次元材料を前記電極の上に重ねて設ける
    請求項１〜３のいずれか１項に記載の方法。
  5. 前記２次元材料を前記リリース層に設け、前記２以上の電極の少なくとも一部を前記２次元材料の上に重ねて設け、前記２以上の電極と前記２次元材料と前記成形用ポリマーとが前記平面表面の少なくとも一部を形成する
    請求項１〜３のいずれか１項に記載の方法。
  6. 前記成形用ポリマーを含む複合ポリマー基板を形成する
    請求項１〜５のいずれか１項に記載の方法。
  7. 前記複合ポリマー基板に硬質皮膜を設ける
    請求項６に記載の方法。
  8. 前記２次元材料と前記２以上の電極とが電界効果トランジスタの少なくとも一部を形成する
    請求項１〜７のいずれか１項に記載の方法。
  9. 複数の電界効果トランジスタを形成するために複数の電極と２次元材料の複数部分とを設け、前記複数の電界効果トランジスタのうち、少なくとも一部がボトムゲート型電界効果トランジスタであり、かつ少なくとも一部がトップゲート型電界効果トランジスタである
    請求項１〜８のいずれか１項に記載の方法。
  10. 前記２次元材料はグラフェンを含む
    請求項１〜９のいずれか１項に記載の方法。
  11. 前記２次元材料を活性化する
    請求項１〜１０のいずれか１項に記載の方法。
  12. 前記２次元材料を量子ドットで活性化する
    請求項１〜１１のいずれか１項に記載の方法。
  13. 前記２以上の電極を前記リリース層から取り除いた後に、前記成形用ポリマーが前記２以上の電極に対するフレキシブル基板となる
    請求項１〜１２のいずれか１項に記載の方法。
  14. 前記成形用ポリマーは、液体ポリマーおよび成形用ポリマー箔の少なくとも一方を含む
    請求項１〜１３のいずれか１項に記載の方法。
  15. ２次元材料の層と、前記２次元材料の層を電極の間に設けることができる、リリース層に形成された２以上の電極と、
    前記２以上の電極の上に重なる成形用ポリマーとを備え、
    前記２以上の電極と前記成形用ポリマーとが平面表面の少なくとも一部を形成する
    装置。
JP2018510349A 2015-08-25 2016-08-25 電界効果トランジスタ形成方法 Active JP6518007B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15182390.3 2015-08-25
EP15182390.3A EP3136445B1 (en) 2015-08-25 2015-08-25 A method for forming apparatus comprising two dimensional material
PCT/EP2016/070124 WO2017032850A1 (en) 2015-08-25 2016-08-25 A method for forming apparatus comprising two dimensional material

Publications (2)

Publication Number Publication Date
JP2018526825A true JP2018526825A (ja) 2018-09-13
JP6518007B2 JP6518007B2 (ja) 2019-05-22

Family

ID=54007606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018510349A Active JP6518007B2 (ja) 2015-08-25 2016-08-25 電界効果トランジスタ形成方法

Country Status (6)

Country Link
US (1) US10396180B2 (ja)
EP (1) EP3136445B1 (ja)
JP (1) JP6518007B2 (ja)
KR (1) KR102038853B1 (ja)
CA (1) CA2996460C (ja)
WO (1) WO2017032850A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3163633B1 (en) 2015-10-28 2021-09-01 Nokia Technologies Oy A light-based sensor apparatus and associated methods
WO2018072103A1 (zh) * 2016-10-18 2018-04-26 广东东邦科技有限公司 基于柔性多层石墨烯量子碳基板料的tft结构及制造方法
WO2019081492A1 (en) * 2017-10-26 2019-05-02 Emberion Oy PHOTOSENSITIVE FIELD EFFECT TRANSISTOR
WO2019115876A1 (en) 2017-12-12 2019-06-20 Emberion Oy Photosensitive field-effect transistor
CN108493246A (zh) * 2018-02-09 2018-09-04 中国科学院微电子研究所 半导体器件与其制作方法
KR102143058B1 (ko) * 2018-04-19 2020-08-11 서울대학교산학협력단 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법
GB2579396A (en) * 2018-11-30 2020-06-24 Emberion Oy P-I-N photodetector
GB201916745D0 (en) 2019-11-18 2020-01-01 Cambridge Entpr Ltd Device fabrication techniques
CN112034008A (zh) * 2020-09-11 2020-12-04 电子科技大学 一种石墨烯晶体结构质量评价方法
CN113666112A (zh) * 2021-08-19 2021-11-19 单原子微纳米科技(淮安)有限责任公司 一种自动化二维材料转移装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073857A (ja) * 2005-09-09 2007-03-22 Sony Corp 半導体装置の製造方法および半導体装置
JP2010062399A (ja) * 2008-09-05 2010-03-18 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器
JP2011101030A (ja) * 2008-08-04 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法
JP2014143245A (ja) * 2013-01-22 2014-08-07 Denso Corp 有機薄膜トランジスタおよびその製造方法
JP2014522117A (ja) * 2011-08-02 2014-08-28 フンダシオ インスティチュート デ サイエンセズ フォトニクス 炭素系伝導体と量子ドットとを有するフォトトランジスタ
US20140299741A1 (en) * 2013-04-05 2014-10-09 Nokia Corporation Transparent Photodetector for Mobile Devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101946005B1 (ko) * 2012-01-26 2019-02-08 삼성전자주식회사 그래핀 소자 및 그 제조방법
KR101919426B1 (ko) 2013-01-08 2018-11-19 삼성전자주식회사 그래핀 전자 소자 및 그 제조 방법
KR102127781B1 (ko) * 2013-11-29 2020-06-30 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
EP3136443A1 (en) * 2015-08-28 2017-03-01 Nokia Technologies Oy A method for forming apparatus comprising two dimensional material
EP3147954A1 (en) * 2015-09-22 2017-03-29 Nokia Technologies Oy Photodetector with conductive channel made from two dimensional material and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073857A (ja) * 2005-09-09 2007-03-22 Sony Corp 半導体装置の製造方法および半導体装置
JP2011101030A (ja) * 2008-08-04 2011-05-19 Panasonic Corp フレキシブル半導体装置およびその製造方法
JP2010062399A (ja) * 2008-09-05 2010-03-18 Sony Corp 半導体装置、半導体装置の製造方法、および電子機器
JP2014522117A (ja) * 2011-08-02 2014-08-28 フンダシオ インスティチュート デ サイエンセズ フォトニクス 炭素系伝導体と量子ドットとを有するフォトトランジスタ
JP2014143245A (ja) * 2013-01-22 2014-08-07 Denso Corp 有機薄膜トランジスタおよびその製造方法
US20140299741A1 (en) * 2013-04-05 2014-10-09 Nokia Corporation Transparent Photodetector for Mobile Devices

Also Published As

Publication number Publication date
EP3136445A1 (en) 2017-03-01
US20180248019A1 (en) 2018-08-30
JP6518007B2 (ja) 2019-05-22
KR102038853B1 (ko) 2019-10-31
US10396180B2 (en) 2019-08-27
CA2996460A1 (en) 2017-03-02
EP3136445B1 (en) 2021-03-17
CA2996460C (en) 2020-03-24
KR20180043345A (ko) 2018-04-27
WO2017032850A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6518007B2 (ja) 電界効果トランジスタ形成方法
JP2010527508A5 (ja)
US9177821B2 (en) Method of fabricating electronic circuit
CN108831828B (zh) 可应用于多种表面的柔性电子器件及其制备方法
TW200532922A (en) Thin film transistor and semiconductor device using the same
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP2009031045A (ja) 圧力センサー
TWI487033B (zh) 製備奈米碳管薄膜及薄膜電晶體的方法
US10056513B2 (en) Apparatus and method of forming an apparatus comprising a two dimensional material
Li et al. Precise Patterning of Large‐Scale TFT Arrays Based on Solution‐Processed Oxide Semiconductors: A Comparative Study of Additive and Subtractive Approaches
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
TW201626872A (zh) 可撓基板製備方法
Li et al. Elastomers with microislands as strain isolating substrates for stretchable electronics
JP2010171165A (ja) 有機半導体装置およびその製造方法
CN108352399B (zh) 一种用于形成包括二维材料的装置的方法
JP5445590B2 (ja) 薄膜トランジスタの製造方法
JP2004072049A (ja) 有機ｔｆｔ素子及びその製造方法
KR101050695B1 (ko) 바이오 센서용 트랜지스터의 제조 방법
JP4656262B2 (ja) 薄膜トランジスタの製造方法
JP2007201056A (ja) 薄膜トランジスタ及びその製造方法
US20100101713A1 (en) Printing mold and manufacturing method thereof, and method of forming thin film pattern using the same
JP5516196B2 (ja) 薄膜トランジスタの製造方法
JP2009032782A (ja) 電子装置の製造方法
JP2010199130A (ja) 薄膜トランジスタの製造方法
US20080230771A1 (en) Thin film transistor and method for manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190418

R150 Certificate of patent or registration of utility model

Ref document number: 6518007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250