KR102143058B1 - 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법 - Google Patents

2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102143058B1
KR102143058B1 KR1020180045761A KR20180045761A KR102143058B1 KR 102143058 B1 KR102143058 B1 KR 102143058B1 KR 1020180045761 A KR1020180045761 A KR 1020180045761A KR 20180045761 A KR20180045761 A KR 20180045761A KR 102143058 B1 KR102143058 B1 KR 102143058B1
Authority
KR
South Korea
Prior art keywords
substrate
pattern
dimensional material
manufacturing
flexible device
Prior art date
Application number
KR1020180045761A
Other languages
English (en)
Other versions
KR20190122076A (ko
Inventor
장호원
김연후
홍병희
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020180045761A priority Critical patent/KR102143058B1/ko
Priority to US16/274,375 priority patent/US10804102B2/en
Publication of KR20190122076A publication Critical patent/KR20190122076A/ko
Application granted granted Critical
Publication of KR102143058B1 publication Critical patent/KR102143058B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

2차원 물질의 패턴이 형성된 유연소자의 제조 방법은, 기판 상에 2차원 물질 층을 형성하는 단계, 상기 2차원 물질의 패턴을 형성하는 단계, 상기 패터닝된 2차원 물질 층 상부에 유연기판 용액을 적층 및 경화시키는 단계 및 상기 기판을 제거하는 단계를 포함한다.

Description

2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법{FLEXIBLE DEVICE ON WHICH PATTERN OF 2 DIMENSIONAL MATERIAL IS FORMED AND MANUFACTURING METHOD THEREOF}
본 발명은 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 유연소자를 이루는 유연기판 상에 형성된 그래핀과 같은 2차원 물질의 마이크로 또는 나노 패턴과 그 제조 방법에 관한 것이다.
최근 유연한 소자를 활용한 웨어러블 디바이스 등에 대한 관심이 높아지면서 2차원 물질에 대한 연구도 활발하게 진행되고 있다. 2차원 물질은 수 나노미터(nm)의 작은 원자가 한 겹으로 배열되어 있는 물질로서, 대표적인 예로는 그래핀(graphene)을 들 수 있다.
일반적으로 흑연(graphite)은 탄소 원자가 벌집 모양의 육각형 그물처럼 배열된 평면들이 층으로 쌓여 있는 구조로서, 이들 중 한 층을 그래핀이라고 부른다. 그래핀은 0.2nm의 두께로 물리적, 화학적 안정성이 높으며, 구리보다 100배 이상 전기가 잘 통하고, 실리콘보다 100배 이상 전자의 이동성이 빠르다. 또한, 투명하고 신축성이 뛰어나다. 이러한 그래핀과 같은 2차원 물질을 패터닝하여 생성된 유연 소자는 반도체, 가스 센서, 디스플레이, 사물인터넷, 스마트센서 등 다양한 분야에서 활용될 수 있다.
이와 같은 2차원 물질을 이용하기 위해서는 표적기판에 원하는 모양(패턴)으로 구현하는 것이 매우 중요하다. 그러나 유연기판의 경우, 유연기판의 재질 특성상 유연기판에 2차원 물질을 전사한 후 원하는 패턴(특히, 마이크로 또는 나노 패턴)을 구현하는 것이 통상적인 리소그래피(lithograph) 공정으로는 어렵다. 종래의 2차원 물질 패턴의 전사 방식으로는 PMMA(polymethyl methacrylate)를 패터닝된 2차원 물질 위에 코팅 후 물에 띄워서 표적기판에 전사하는 방식 등이 사용되었으나, 표면이 일그러지거나 불안정하고 그래핀 나노 마이크로 패터닝의 수율이 매우 낮은 문제점이 있다.
한국특허 제10-1694529호
본 발명은 상술한 종래기술의 문제점을 해결하기 위해 안출된 것으로, 유연기판 위에 형성된 2차원 물질의 마이크로 또는 나노 패턴과 이러한 2차원 물질이 패터닝된 유연소자를 제작하는 손쉬운 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 2차원 물질의 패턴이 형성된 유연소자의 제조 방법은, 기판 상에 2차원 물질 층을 형성하는 단계, 상기 2차원 물질의 패턴을 형성하는 단계, 상기 패터닝된 2차원 물질 층 상부에 유연기판 용액을 적층 및 경화시키는 단계 및 상기 기판을 제거하는 단계를 포함한다.
본 발명의 일 실시 예에 따르면, 상기 2차원 물질의 패턴을 형성하는 단계는, 포토리소그래피 또는 이빔리소그래피 공정을 통해 상기 2차원 물질의 마이크로 패턴 또는 나노 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 기판은 전이금속으로 이루어진 금속 기판일 수 있다.
본 발명의 일 실시 예에 따르면, 상기 기판은 구리 또는 니켈로 이루어진 금속 기판일 수 있다.
본 발명의 일 실시 예에 따르면, 상기 기판을 제거하는 단계는, 상기 구리 또는 니켈을 포함하는 금속 기판을 암모뉼 펄설페이트, FeCl3 수용액 또는 강산에 의해 제거하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 유연기판의 생성 후 열적층공정(thermal laminating) 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 2차원 물질은 그래핀 또는 TMD(transition metal dichalcogenide)를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 2차원 물질의 패턴을 포함하는 유연소자는, 유연기판 상에 상기 2차원 물질의 마이크로 패턴 또는 나노 패턴이 형성된다.
본 발명의 일 실시 예에 따르면, 상기 2차원 물질은 그래핀 또는 TMD를 포함하고, 상기 유연기판은 폴리이미드(polyimide, PI), 아크릴(acryl), 폴리카보네이트(polycarbonate), 폴리비닐알콜(polyvinylalcohol), 폴리아크릴레이트(polyacrylate), 폴리에틸렌나프탈레이트(polyethylenenaphthalate, PEN), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리노르보넨(polynorbornene), 폴리에테르설폰(polyethersulfone, PES)으로 이루어진 군으로부터 선택되는 1종으로 이루어질 수 있다.
본 발명의 다양한 실시 예들에 따른 기술은, 통상적인 리소그래피 공정을 통해서 나노미터에서 마이크로미터 수준까지의 매우 작은 2차원 물질 패턴을 유연기판 위에 형성할 수 있다. 또한, 본 발명에서 제안하는 기술은, 복잡하지 않은 공정을 거쳐 그래핀과 같은 2차원 물질이 패터닝된 유연기판을 제작할 수 있고, 적절한 수준의 수율로 그래핀과 같은 2차원 물질이 패터닝된 유연기판을 얻을 수 있다. 이를 통해, 경제적으로 유연소자를 구현하고, 반도체, 센서, 웨어러블 디바이스, 유연 디스플레이 등에 활용할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 2차원 물질의 패턴이 형성된 유연소자의 제작 방법의 흐름을 도시한다.
도 2는 본 발명의 일 실시 예에 따른 2차원 물질의 패턴이 형성된 유연소자의 제작 방법의 세부 단계들을 도시한다.
도 3은 본 발명의 일 실시 예에 따른 기판 상에 2차원 물질 패턴이 형성된 예를 도시한다.
도 4는 본 발명의 일 실시 예에 따른 2차원 물질 패턴이 전사된 유연기판의 예를 도시한다.
본 발명은 패터닝된 2차원 물질이 형성된 유연기판에 관한 것으로, 도 4에 도시된 바와 같이, 유연기판(230) 상에 패터닝된 2차원 물질(220)(예: 그래핀)을 형성하는 방법에 관한 것이다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. 본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 하나의 실시 예로서 설명되는 것이며, 이것에 의해 본 발명의 기술적 사상과 그 핵심 구성 및 작용은 제한되지 않는다.
도 1은 본 발명의 일 실시 예에 따른 2차원 물질(220)의 패턴이 형성된 유연소자의 제작 방법의 흐름을 도시한다. 또한, 도 2는 본 발명의 일 실시 예에 따른 2차원 물질(220)의 패턴이 형성된 유연소자의 제작 방법의 세부 단계들을 도시한다.
구체적으로 도 1 및 도 2를 참고하면, 본 발명의 일 실시 예에 따라 2차원 물질의 패턴이 형성된 유연소자의 제작 방법은, 기판 상에 2차원 물질을 생성하는 단계(S110), 2차원 물질의 패턴을 형성하는 단계(S120), 표적기판 용액 코팅 및 경화 단계(S130), 기판 탈착 혹은 식각(etching) 단계(S140), 2차원 물질 패턴이 형성된 유연소자 완성 단계(S150)를 포함한다.
먼저, 기판(210) 상에 2차원 물질(220)을 생성한다(S110). 도 2(a)에 도시된 바와 같이, 기판(210) 상에서 직접 2차원 물질(220)을 성장시킬 수 있다. 본 발명의 일 실시 예에 따라, 기판(210)은 구리(Cu), 니켈(Ni)과 같은 전이금속(transition metal)으로 이루어진 금속 박막이거나, 또는 실시콘(Si), 실리카(SiO2)계 기판일 수 있다. 본 발명에 따른 유연소자 제작 공정의 특성상, 기판(210)이 반드시 금속 박막 또는 단단한 종류의 기판으로 제한되는 것은 아니며, 기판 상에 2차원 물질을 패터닝할 수 있는 어떠한 종류의 기판도 적용 가능하다. 2차원 물질로는 그래핀 계열인 그래핀, 육방정계 질화붕소(hexagonal boron nitride, h-BN), BCN, 플루오르그래핀(fluoro-graphene), 산화그래핀(graphene oxide) 등과, 2차원 칼코겐화합물인 TMD(transition metal dichalcogenide), TMT(transition metal trichalcogenide), MPT(metal phosphorous trichalcogenide), MMC(metal monochalcogenide) 등과, 2차원 산화물 계열과 인 계열의 흑린(black phosphorus)과, 흑린의 2차원 원자층 한 겹을 가리키는 포스포린(phosphorene) 등과, 다양한 금속산화물 나노시트(metal oxide nanosheet) 등이 사용될 수 있다. 본 발명의 실시 예들은 상술한 기판 물질 및 2차원 물질에 제한되지 않으며, 필요에 따라 다양한 변형이 가능하다. 예를 들어, 구리 기판(210)에 그래핀을 성장시키는 경우 화학기상증착(chemical vapor deposition, CDV) 방법이 이용될 수 있다.
다음으로, 기판(210) 상에서 2차원 물질(220)의 패턴을 형성한다(S120). 도 2(b)에 도시된 바와 같이, 기판(210) 상에 생성된 2차원 물질(220)을 원하는 모양으로 패터닝할 수 있다. 예를 들어, 일반적인 포토리소그래피(photolithography) 혹은 이빔 리소그래피(e-beam lithography) 공정을 통해 2차원 물질(220)을 패터닝할 수 있으며, 정교한 마이크로 또는 나노 패터닝도 가능하다. 유연기판은 그 소재의 특성상 2차원 물질(220)을 전사한 후 패터닝하는 것이 쉽지 않고, 마이크로 또는 나노 패터닝은 거의 불가능하다. 따라서, 이전 단계(S110)에서 기판(210) 상에 생성된 2차원 물질(220)을 일반적인 리소그래피 공정을 통해 패터닝(예를 들어, 마이크로 또는 나노 패터닝)하고, 패터닝된 2차원 물질(220)을 유연기판(230)에 전사시키는 방식으로 원하는 패턴의 2차원 물질이 형성된 유연기판을 얻을 수 있다. 2차원 물질의 패턴의 형태는 도 2(b)에 도시된 것에 한정되지 않으며, 다양한 형태의 마이크로 또는 나노 패턴을 형성하는 것이 가능하다.
그 후, 표적기판 용액을 코팅하고 경화시킨다(S130). 즉, 도 2(c)에 도시된 바와 같이, 기판(210) 상에서 패터닝된 2차원 물질(220) 위에 표적기판인 유연기판 용액을 도포하여 적층하고 이를 경화시켜, 패터닝된 2차원 물질(220) 상부에 유연기판(230)을 생성한다. 유연기판은 유연한 물질인 폴리머로 이루어질 수 있으며, 투명한 특성을 더 포함할 수 있다. 예를 들어, 유연기판은 폴리이미드(polyimide, PI), 아크릴(acryl), 폴리카보네이트(polycarbonate), 폴리비닐알콜(polyvinylalcohol), 폴리아크릴레이트(polyacrylate), 폴리에틸렌나프탈레이트(polyethylenenaphthalate, PEN), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리노르보넨(polynorbornene), 폴리에테르설폰(polyethersulfone, PES)으로 이루어진 군으로부터 선택되는 1종으로 이루어질 수 있다.
다음으로, 기판(210)을 탈착 혹은 식각하여 제거한다(S140). 도 2(d)에 도시된 바와 같이, 경화된 유연기판(230)과 패터닝된 2차원 물질(220) 층을 남기고 기판(210) 층을 제거하기 위한 탈착 또는 식각 공정을 거친다. 예를 들어, 구리(Cu) 박막 기판(210)의 경우 암모늄 펄설페이트(ammonium persulfate, APS) 용액, FeCl3 용액 등을 이용하여 식각할 수 있고, 니켈(Ni) 기판(210)의 경우 HNO3 등의 강산으로 제거할 수 있다.
마지막으로, 2차원 물질(220) 패턴이 형성된 유연기판(230)을 이용하여 유연소자를 완성한다(S140). 도 2(e) 및 (f)에 도시된 바와 같이, 기판(210)이 제거된 유연기판(230)은 패터닝된 2차원 물질(220)을 포함한다. 상술한 방법을 통해 유연기판(230)의 소재적 특성에도 불구하고 마이크로 또는 나노 패터닝된 유연소자의 제작이 가능하게 된다.
본 발명의 다른 실시 예에 따라, 상술한 바와 같은 유연기판(230)의 생성 후 기판의 안정성을 위해 지지기판을 열적층공정(thermal laminating) 등을 이용해 공정할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 기판(210) 상에 2차원 물질(220) 패턴이 형성된 예를 도시한다.
도 3을 참고하면, 기판(210)(예: 구리(Cu) 포일) 위에서 2차원 물질(220)(예: 그래핀)을 성장시키고, 원하는 모양으로 마이크로 패터닝한 사진이 도시된다. 기판(210) 위에서 성장시킨 2차원 물질(220)을 직접 패터닝 하므로 일반적인 리소그래피 공정을 통해서도 마이크로 또는 나노 패터닝이 가능하다.
도 4는 본 발명의 일 실시 예에 따른 2차원 물질(220) 패턴이 형성된 유연기판(230)의 예를 도시한다.
도 4를 참고하면, 유연기판(230)에 패터닝된 2차원 물질(220)(예: 그래핀)이 전사된 사진이 도시된다. 도 3에서 도시된 바와 같이 기판(210)에서 패터닝된 2차원 물질(220)을 유연기판(230)에 전사시키므로 마이크로 또는 나노 패터닝이 가능하고, 간단하게 2차원 물질(220) 패턴이 형성된 유연기판(230)을 얻을 수 있다.
상술한 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수 개의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시 예들이 단수 또는 복수 개의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 다양한 실시 예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
210: 기판 220: 2차원 물질
230: 유연기판

Claims (9)

  1. 2차원 물질의 패턴이 형성된 유연소자의 제조 방법으로서,
    기판 상에 2차원 물질 층을 형성하는 단계;
    리소그래피 공정을 통해 상기 기판 상에서 패턴이 형성되는 이외의 영역은 상기 2차원 물질이 제거되어, 상기 2차원 물질의 마이크로 패턴 또는 나노 패턴을 형성하는 단계;
    상기 패터닝된 2차원 물질 층 상부에 폴리머가 포함된 용액을 코팅하고 경화시켜 폴리머로 이루어진 유연기판을 형성하는 단계; 및
    상기 기판을 제거하는 단계;를 포함하는, 유연소자의 제조 방법.
  2. 제1항에 있어서,
    상기 2차원 물질의 마이크로 패턴 또는 나노 패턴을 형성하는 단계는,
    포토리소그래피 또는 이빔리소그래피 공정을 통해 상기 2차원 물질의 마이크로 패턴 또는 나노 패턴을 형성하는 단계를 포함하는, 유연소자의 제조 방법.
  3. 제1항에 있어서,
    상기 기판은 전이금속으로 이루어진 금속 기판인, 유연소자의 제조 방법.
  4. 제3항에 있어서,
    상기 기판은 구리 또는 니켈로 이루어진 금속 기판인, 유연소자의 제조 방법.
  5. 제4항에 있어서,
    상기 기판을 제거하는 단계는,
    상기 구리 또는 니켈을 포함하는 금속 기판을 암모늄 펄설페이트, FeCl3 수용액 또는 강산에 의해 제거하는 단계를 포함하는, 유연소자의 제조 방법.
  6. 제1항에 있어서,
    상기 유연기판의 생성 후 열적층공정(thermal laminating) 단계를 더 포함하는, 유연소자의 제조 방법.
  7. 제1항에 있어서,
    상기 2차원 물질은 그래핀 또는 TMD(transition metal dichalcogenide)를 포함하는, 유연소자의 제조 방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 유연기판은 폴리이미드(polyimide, PI), 아크릴(acryl), 폴리카보네이트(polycarbonate), 폴리비닐알콜(polyvinylalcohol), 폴리아크릴레이트(polyacrylate), 폴리에틸렌나프탈레이트(polyethylenenaphthalate, PEN), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리노르보넨(polynorbornene), 폴리에테르설폰(polyethersulfone, PES)으로 이루어진 군으로부터 선택되는 1종으로 이루어진, 유연소자의 제조 방법.
KR1020180045761A 2018-04-19 2018-04-19 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법 KR102143058B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180045761A KR102143058B1 (ko) 2018-04-19 2018-04-19 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법
US16/274,375 US10804102B2 (en) 2018-04-19 2019-02-13 Flexible device on which pattern of 2-dimensional material is formed and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180045761A KR102143058B1 (ko) 2018-04-19 2018-04-19 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190122076A KR20190122076A (ko) 2019-10-29
KR102143058B1 true KR102143058B1 (ko) 2020-08-11

Family

ID=68238132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180045761A KR102143058B1 (ko) 2018-04-19 2018-04-19 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10804102B2 (ko)
KR (1) KR102143058B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961898B2 (en) 2021-01-25 2024-04-16 Samsung Electronics Co., Ltd. Method of patterning two-dimensional material layer on substrate, and method of fabricating semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615095B1 (en) * 2018-10-30 2020-04-07 International Business Machines Corporation Implementing strain sensing thermal interface materials
KR102418527B1 (ko) * 2020-08-11 2022-07-06 연세대학교 산학협력단 스트레인이 가해진 2차원 물질 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121021B1 (ko) * 2010-05-13 2012-03-16 경희대학교 산학협력단 용액공정을 이용한 플렉서블 기판의 제조방법
TW201212289A (en) * 2010-09-01 2012-03-16 Chien-Min Sung Graphene transparent electrode, graphene light emitting diode, and method of fabricating the graphene light emitting diode
US20140077161A1 (en) * 2011-03-02 2014-03-20 The Regents Of The University Of California High performance graphene transistors and fabrication processes thereof
KR101284535B1 (ko) * 2011-08-31 2013-07-09 한국기계연구원 그래핀의 전사방법 및 이에 의해 제조되는 그래핀이 전사된 유연기판
WO2013109446A1 (en) * 2012-01-18 2013-07-25 The Trustees Of Columbia University In The City Of New York Optoelectronic devices and methods of fabricating same
WO2013162309A1 (ko) * 2012-04-25 2013-10-31 그래핀스퀘어 주식회사 핫엠보싱 임프린팅을 이용한 그래핀의 패터닝 방법
CN103378237B (zh) * 2012-04-25 2016-04-13 清华大学 外延结构
KR20150135639A (ko) * 2014-05-22 2015-12-03 한국과학기술원 패턴된 그래핀과 금속 나노선을 이용한 유연전극 및 이의 제조 방법
KR101694529B1 (ko) 2015-05-14 2017-01-11 서울대학교산학협력단 플렉서블 그래핀 투명 가스센서 및 이의 제조방법
KR20160146505A (ko) * 2015-06-11 2016-12-21 한국전자통신연구원 그래핀 제조 방법
EP3136445B1 (en) * 2015-08-25 2021-03-17 Emberion Oy A method for forming apparatus comprising two dimensional material
US10263136B1 (en) * 2016-10-25 2019-04-16 Triad National Security, Llc Direct band gap group IV semiconductors and methods of preparing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961898B2 (en) 2021-01-25 2024-04-16 Samsung Electronics Co., Ltd. Method of patterning two-dimensional material layer on substrate, and method of fabricating semiconductor device

Also Published As

Publication number Publication date
US20190326113A1 (en) 2019-10-24
US10804102B2 (en) 2020-10-13
KR20190122076A (ko) 2019-10-29

Similar Documents

Publication Publication Date Title
KR102143058B1 (ko) 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법
KR102139283B1 (ko) 플렉서블 그래핀 가스센서, 센서 어레이 및 그 제조 방법
US9230801B2 (en) Graphene structure and method of fabricating the same
JP2013257593A5 (ja) 転写用マスクの製造方法及び半導体装置の製造方法
KR20110031864A (ko) 그래핀의 제조 방법, 그 제조 방법으로 얻어지는 그래핀, 그 그래핀을 포함하는 전도성 박막, 투명 전극, 방열 또는 발열 소자
US9556018B2 (en) Three-dimensional nano-structure array
CN103646855A (zh) 石墨烯器件的制作方法
CN104217928A (zh) 纳米级微结构的制备方法
KR101439030B1 (ko) 패턴 구조물의 형성 방법
CN104459854A (zh) 金属光栅的制备方法
US9261777B2 (en) Method for making three-dimensional nano-structure array
US9308676B2 (en) Method for producing molds
US20100055620A1 (en) Nanostructure fabrication
CN105006482A (zh) 一种石墨烯场效应晶体管的制备方法
CN105895530B (zh) 二维材料结构的制造方法和二维材料器件
CN105502281A (zh) 一种金属图形化方法
Du et al. Selective hierarchical patterning of silicon nanostructures via soft nanostencil lithography
CN109727858A (zh) 定向自组装模板转移方法
CN106904599A (zh) 一种在绝缘衬底上制备图形石墨烯的方法
TWI794527B (zh) 包含由微結構控制物理性質之裝置及其製造方法
CN104459852B (zh) 金属光栅的制备方法
CN114604865A (zh) 石墨烯纳米带复合结构及其制备方法
CN106904571B (zh) 一种纳米尺度缝隙的制备方法
Wang et al. Application of multi-mask layers for high aspect ratio soft mold imprint
Li et al. The fabrication of nanostructures with a large range of dimensions and the potential application for light outcoupling in organic light-emitting diodes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant