KR101439030B1 - 패턴 구조물의 형성 방법 - Google Patents

패턴 구조물의 형성 방법 Download PDF

Info

Publication number
KR101439030B1
KR101439030B1 KR1020130062310A KR20130062310A KR101439030B1 KR 101439030 B1 KR101439030 B1 KR 101439030B1 KR 1020130062310 A KR1020130062310 A KR 1020130062310A KR 20130062310 A KR20130062310 A KR 20130062310A KR 101439030 B1 KR101439030 B1 KR 101439030B1
Authority
KR
South Korea
Prior art keywords
thin film
film pattern
graphene thin
pattern
forming
Prior art date
Application number
KR1020130062310A
Other languages
English (en)
Inventor
김지현
양광석
정영훈
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020130062310A priority Critical patent/KR101439030B1/ko
Application granted granted Critical
Publication of KR101439030B1 publication Critical patent/KR101439030B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00Carbon; Compounds thereof
    • C01B32/15Nano-sized carbon materials
    • C01B32/182Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

태턴 구조물의 형성 방법에 있어서, 식각 대상층 상에 그래핀 박막 패턴을 형성한다. 이후, 상기 그래핀 박막 패턴을 식각 마스크로 이용하여 상기 식각 대상층을 부분적으로 식각하여 대상층 패턴을 형성할 수 있다.

Description

패턴 구조물의 형성 방법{METHOD OF FORMING A PATTERN STRUCTURE}
본 발명은 패턴 구조물의 형성 방법에 관한 것으로, 더욱 상세하게는 식각 공정을 통하여 형성된 패턴을 구비하는 패턴 구조물의 형성 방법에 관한 것이다.
일반적으로 반도체 소자 또는 표시 소자와 같은 전자 부품을 형성하기 위하여 기판에 복수의 패턴들을 형성하는 리소그래피 공정이 수행된다. 상기 리소그래피 공정에 따르면, 식각 대상체인 기판 상에 스핀 코팅 공정을 통하여 예비 포토레지스트 박막을 형성한다. 상기 예비 포토레지스트 박막을 프리 베이킹하여 용매를 기화시킨 후, 상기 예비 포토레지스트 박막 상에 배치된 마스크를 이용하여 노광하고 상기 노광된 예비 포토레지스트 박막에 대한 현상 공정과 포스트 베이킹 공정을 통하여 포토레지스트 박막 패턴을 형성한다. 이때 상기 포토레지스트 박막 패턴을 식각 마스크로 이용하여 식각액(etchant)을 이용한 습식 식각 공정을 통하여 상기 식각 대상체를 부분적으로 식각하여 상기 식각 대상체로부터 대상체 패턴으로 형성한다. 이후, 상기 포토레지스트 박막 패턴은 애싱/스트립 공정을 통하여 제거된다.
상술한 바와 같이 상기 리소그래피 공정은 스핀 코팅 공정, 노광 공정, 현상 공정, 프리/포스트 베이킹 공정, 식각 공정, 애싱/스트립 공정과 같은 일련의 복잡한 공정이 요구된다. 따라서, 상기 리소그래피 공정은 공정이 복잡하고 그 소요 시간이 길다는 문제가 있다.
본 발명의 일 목적은 식각 공정을 단순화시킬 수 있는 패턴 구조물의 형성 방법을 제공하는 것이다.
본 발명의 실시예들에 따른 패턴 구조물의 형성 방법에 있어서, 식각 대상층 상에 그래핀 박막 패턴을 형성한다. 이후, 상기 그래핀 박막 패턴을 식각 마스크로 이용하여 상기 식각 대상층을 부분적으로 식각하여 대상층 패턴을 형성할 수 있다. 여기서 상기 그래핀 박막 패턴은 그 겹수를 조절함으로써 식각 마스크 효율을 조정할 수 있다.
본 발명의 실시예에 있어서, 상기 식각 대상층 상에 그래핀 박막 패턴을 형성하기 위하여, 금속 포일 상에 예비 그래핀 박막을 형성한다. 상기 예비 그래핀 박막 상에 전사막을 형성한다. 상기 금속 포일을 상기 예비 그래핀 박막으로부터 제거한다. 이후, 상기 예비 그래핀 박막 및 상기 식각 대상층을 상호 정렬시켜, 상기 예비 그래핀 박막을 상기 식각 대상층 상에 전사할 수 있다.
본 발명의 일 실시예에 있어서, 상기 식각 대상층은 실리콘 물질을 포함하고, 상기 상기 대상층을 부분적으로 식각하는 단계는 습식 식각 공정을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 그래핀 박막 패턴을 제거하는 단계를 더 포함하고, 이는, 산소 플라즈마 처리 공정을 통하여 수행될 수 있다. 여기서, 상기 산소 플라즈마 처리 공정은 10 내지 30 sccm 의 산소 가스 유량 및 50 내지 150 W의 파워 조건에서 수행될 수 있다.
본 발명에 따른 패턴 구조물의 형성 방법에 따르면, 식각 대상체 상에 포토레지스트 박막 패턴 대신에 그래핀 박막 패턴을 형성하여 상기 그래핀 박막 패턴을 식각 마스크로 이용하여 상기 식각 대상체를 부분적으로 패터닝함으로써 간단한 전사 공정을 통하여 그래핀 박막 패턴을 상기 식각 대상체에 형성할 수 있다. 따라서 리소그래피 공정이 단순화될 수 있다. 나아가, 상기 그래핀 박막 패턴이 산소 플라즈마 공정을 통하여 용이하게 제거될 수 있음으로써 기존의 포토레지스트 패턴을 제거하기 위한 애싱/스트립 공정이 대체될 수 있다.
한편, 본 발명에 따른 패턴 구조물의 형성 방법은 식각 공정 특히 습식 식각 공정이 요구되는 반도체 소자, 표시 소자, 전지와 같은 전자 소자의 제조 공정에 적용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 패턴 구조물의 형성 방법을 설명하기 위한 순서도이다.
도 2 내지 도 5는 식각 대상체 상에 그래핀 박막 패턴을 전사하는 방법을 설명하기 위한 단면도들이다.
도 6은 그래핀 박막 패턴을 식각 마스크로 이용하여 식각 대상체를 패터닝하는 단계를 설명하기 위한 단면도이다.
도 7 및 도 8은 그래핀 박막 패턴을 식각 마스크로 이용하여 습식 식각 한 후 사진들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 첨부된 도면에 있어서, 대상물들의 크기와 양은 본 발명의 명확성을 기하기 위하여 실제보다 확대 또는 축소하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구비하다" 등의 용어는 명세서 상에 기재된 특징, 단계, 기능, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 다른 특징들이나 단계, 기능, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
패턴 구조물의 형성 방법
도 1은 본 발명의 일 실시예에 따른 패턴 구조물의 형성 방법을 설명하기 위한 순서도이다. 도 2 내지 도 5는 식각 대상체 상에 그래핀 박막 패턴을 전사하는 방법을 설명하기 위한 단면도들이다. 도 6은 그래핀 박막 패턴을 식각 마스크로 이용하여 식각 대상체를 패터닝하는 단계를 설명하기 위한 단면도이다.
도 1 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 패턴 구조물의 형성 방법에 있어서, 먼저 식각 대상체 상에 그래핀 박막 패턴(110)을 형성한다(S110). 상기 식각 대상체(100)는 식각 공정에서 패터닝되는 대상체에 해당한다. 상기 식각 대상체(100)는, 예를 들면 실리콘 물질로 이루어 질 수 있다. 이와 다르게, 상기 식각 대상체(100)는 실리콘 이외의 물질로서 후속하는 식각 공정에서 식각될 수 있는 물질이면 충분하다.
상기 그래핀 박막 패턴(110)은 후속하는 식각 공정에서 식각 마스크로서 기능할 수 있다. 상기 그래핀 박막 패턴(110)은 예를 들면 수산화칼륨(KOH)와 같은 식각액에 대하여 우수한 내식각성을 갖는다. 따라서, 상기 그래핀 박막 패턴(110)은 상기 식각 대상체(100)에 대하여 우수한 식각 선택비를 가질 수 있다.
상기 그래핀 박막 패턴(110)은 하나의 탄소 원자층으로 이루어진 판상 구조를 가진다. 이와 다르게, 상기 그래핀 박막 패턴(110)은 하나의 탄소 원자층으로 이루어진 판상 구조가 적층된 복수개의 판상 구조를 포함할 수 있다. 이로써 상기 그래핀 박막 패턴(110)이 복수로 적층된 판상 구조의 수를 가지도록 조절함으로써 식각 대상체(100)에 대한 식각 선택비를 용이하게 조절할 수 있다. 한편, 상기 그래핀 박막 패턴(110)이 지나치게 많은 적층된 판상 구조를 가질 경우, 제조 시간이 길어지고 후속하는 상기 그래핀 박막 패턴(110)을 제거하는 데 어려움이 있을 수 있다.
도 2 내지 도 5를 참조하면, 상기 그래핀 박막 패턴(110)을 식각 대상체(100)에 형성하는 방법을 이하 설명하기로 한다.
먼저 구리, 니켈, 알루미늄, 루테늄, 이리듐, 철, 백금과 같은 금속 호일(10) 상에 예비 그래핀 박막(110)을 형성한다. 상기 예비 그래핀 박막(110)은 예를 들면, 화학적 기상 증착 공정을 통하여 형성될 수 있다. 이때 상기 금속 호일(10)은 촉매 금속층으로 기능할 수 있다.
이후, 상기 예비 그래핀 박막(110) 상에 전사층(20)을 형성한다. 상기 전사층(20)은 후속하는 전사 공정에서 상기 예비 그래핀 박막(110)을 보호할 수 있다. 상기 전사층(20)은 200nm 내지 10㎛의 두께로 형성될 수 있다. 상기 전사층(20)은 스핀 코팅 공정을 통하여 형성될 수 있다.
한편, 상기 전사층(20)은 폴리메틸메타크릴레이트(poly methyl methacrylate)와 같은 아크릴계 수지로 이루어질 수 있다. 이 경우 상기 전사층(20)은 우수한 내약품성 및 내마모성을 가질 수 있다. 이와 다르게, 상기 전사층(20)은 폴리디메틸실록산(poly dimethylsiloxane; PDMS) 물질로 이루어 질 수 있다.
이후, 상기 금속 호일(10)을 습식 식각 공정을 통하여 제거한다. 상기 습식 식각 공정에 사용되는 물질로는 과황산 암모늄(Ammonium persulfate)과 같은 식각액이 사용될 수 있다.
이어서, 상기 식각 대상체(100)에 접촉 용액을 도포한 후 상기 예비 그래핀 박막(110) 및 전사막(20)을 상기 식각 대상체(100)에 정렬시킨다. 이후, 상기 접촉 용액을 제거한 후, 상기 전사막(20)을 상기 예비 그래핀 박막(110)으로부터 제거한다. 상기 전사층(20)을 제거하기 위하여, 식각 공정, 이온 밀링 공정 또는 열처리 공정이 수행될 될 수 있다. 예를 들면 상기 전사막(20)은 아세톤과 같은 용액으로 제거될 수 있다. 이후, 상기 식각 대상체(100) 상에 전사된 예비 그래핀 박막(110)을 세정한다. 이로써 상기 식각 대상체 상에 그래핀 박막 패턴(110)을 형성한다. 이때 도면번호 110은 예비 그래핀 박막 및 그래핀 박막 패턴을 모두 나타낸다.
다시 도1을 참조하면, 상기 그래핀 박막 패턴(110)을 식각 마스크로 이용하여 상기 식각 대상체(100)를 부분적으로 식각하여 대상체 패턴(105)을 형성한다(S130). 여기서, 상기 식각 대상체(100)를 부분적으로 식각하기 위하여 습식 식각 공정이 수행될 수 있다.
상기 습식 식각 공정에서는 수산화칼륨(KOH) 용액과 같은 염기성 용액으로 일어진 식각액이 사용될 수 있다. 상기 식각액이 사용될 경우, 상기 그래핀 박막 패턴(110)이 우수한 내식각성을 가짐에 따라 노출된 식각 대상체(100) 표면이 선택적으로 식각되는 반면에 상기 그래핀 박막 패턴(110)은 식각 현상이 거의 발생하지 않는다. 따라서, 상기 그래핀 박막 패턴(110)은 식각 마스크로서 기능하며 노출된 식각 대상체(100) 영역이 식각됨에 따라 대상체 패턴(105)이 형성될 수 있다.
이와 다르게, 상기 식각액의 다른 예로서 질산, 불산과 같은 산성 용액이 사용될 수 있다.
이후, 상기 그래핀 박막 패턴(110)을 상기 대상체 패턴(105)으로부터 제거한다(S150). 상기 그래핀 박막 패턴(110)은 산소 플라즈마 처리 공정을 통하여 제거될 수 있다. 상기 산소 플라즈마 처리 공정은 산소 가스를 플라즈마화 하여 상기 플라즈마화된 산소를 이용하여 상기 그래핀 박막 패턴(110)을 제거할 수 있다. 즉, 플라즈마화된 산소를 이용하여 상기 그래핀 박막 패턴(110)에 산화 반응이 발생함으로써 상기 그래핀 박막 패턴(110)이 용이하게 제거될 수 있다.
상기 산소 플라즈마 처리 공정은 10 내지 30 sccm 의 산소 가스의 유량 및 50 내지 150 W의 파워 조건으로 상기 산소 가스를 플라즈마화 할 수 있다.
그래핀 박막 패턴의 평가
도 7 및 도 8은 그래핀 박막 패턴을 식각 마스크로 이용하여 습식 식각 한 후 사진들이다.
도 7을 참조하면, 실리콘 기판을 식각 대상체로 준비한다. 이후, 그래핀 박막 패턴을 상기 실리콘 기판 상에 전사한다. 이로써, 실리콘 기판에는 그래핀 박막 패턴이 형성된 영역과 형성되지 않은 영역으로 구분된다. 이후, 2M 농도의 수산화 칼륨(KOH)용액을 에천트로 이용하여 80ㅀC의 온도에서 5분간 상기 실리콘 기판을 식각하였다.
그래핀 박막 패턴이 형성된 영역에는 거의 식각 반응이 발생하지 않은 반면에, 그래핀 박막 패턴이 형성되지 영역에는 식각 반응이 활발하게 발생하였다. 따라서, 그래핀 박막 패턴이 식각 마스크로서 기능함을 확인할 수 있다.
도 8을 참조하면, 실리콘 기판에 그래핀 박막 패턴이 형성된 영역과 형성되지 않은 영역으로 구분된다. 또한 그래핀 박막 패턴이 단층 구조인 경우, 2겹의 복층 구조를 갖는 경우로 구본될 수 있다. 이후, 2M 농도의 수산화 칼륨(KOH)용액을 에천트로 이용하여 70ㅀC의 온도에서 3분간 상기 실리콘 기판을 식각하였다.
1겹의 단층 구조의 그래핀 박막 패턴보다 2겹의 복층 구조의 그래핀 박막 패턴을 형성한 경우가 보다 우수한 식각 마스크로서의 기능을 가짐을 확인할 수 있다.
본 발명은 그래핀 박막 패턴을 식각 마스크로 이용하는 기술로서, 식각 공정이 요구되는, 커패시터, 트랜지스터, 다이오드와 같은 반도체 제조 공정, 표시 장치 제조 공정, 태양 전지 제조 공정에 적용될 수 있다. 또한, 그래핀 박막 패턴은 플렉서블 기판에도 용이하게 전사될 수 있음에 따라 유연 소자에도 적용될 수 있다.

Claims (6)

  1. 식각 대상층 상에 그래핀 박막 패턴을 형성하는 단계; 및
    상기 그래핀 박막 패턴을 식각 마스크로 이용하여 상기 식각 대상층을 부분적으로 식각하여 대상층 패턴을 형성하는 단계를 포함하고,
    상기 그래핀 박막 패턴은 복수의 적층 구조를 갖는 것을 특징으로 하는 패턴 구조물의 형성 방법.
  2. 제1항에 있어서, 상기 그래핀 박막 패턴을 형성하는 단계는 상기 그래핀 박막의 겹수를 조절함으로써 식각 마스크 효율을 조정하는 것을 포함하는 것을 특징으로 하는 패턴 구조물의 형성 방법.
  3. 제1항에 있어서, 상기 식각 대상층 상에 그래핀 박막 패턴을 형성하는 단계는,
    금속 포일 상에 예비 그래핀 박막을 형성하는 단계;
    상기 예비 그래핀 박막 상에 전사막을 형성하는 단계;
    상기 금속 포일을 상기 예비 그래핀 박막으로부터 제거하는 단계; 및
    상기 예비 그래핀 박막 및 상기 식각 대상층을 상호 정렬시켜, 상기 예비 그래핀 박막을 상기 식각 대상층 상에 전사하는 단계를 포함하는 것을 특징으로 하는 패턴 구조물의 형성 방법.
  4. 제1항에 있어서, 상기 식각 대상층은 실리콘 물질을 포함하고, 상기 상기 대상층을 부분적으로 식각하는 단계는 습식 식각 공정을 포함하는 것을 특징으로 하는 패턴 구조물의 형성 방법.
  5. 제1항에 있어서, 상기 대상층 패턴을 형성한 후, 상기 그래핀 박막 패턴을 제거하는 단계를 더 포함하고,
    상기 그래핀 박막 패턴을 제거하는 단계는 산소 플라즈마 처리 공정을 통하여 수행되는 것을 특징으로 하는 패턴 구조물의 형성 방법.
  6. 제5항에 있어서, 상기 산소 플라즈마 처리 공정은 10 내지 30 sccm 의 산소 가스 유량 및 50 내지 150 W의 파워 조건에서 수행되는 것을 특징으로 하는 패턴 구조물의 형성 방법.
KR1020130062310A 2013-05-31 2013-05-31 패턴 구조물의 형성 방법 KR101439030B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130062310A KR101439030B1 (ko) 2013-05-31 2013-05-31 패턴 구조물의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130062310A KR101439030B1 (ko) 2013-05-31 2013-05-31 패턴 구조물의 형성 방법

Publications (1)

Publication Number Publication Date
KR101439030B1 true KR101439030B1 (ko) 2014-09-05

Family

ID=51759705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130062310A KR101439030B1 (ko) 2013-05-31 2013-05-31 패턴 구조물의 형성 방법

Country Status (1)

Country Link
KR (1) KR101439030B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10133176B2 (en) 2015-03-24 2018-11-20 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the same
US10153163B2 (en) 2014-07-25 2018-12-11 Samsung Electronics Co., Ltd. Hardmask composition and method of forming patterning by using the hardmask composition
US10170325B2 (en) 2014-05-30 2019-01-01 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition
US10331033B2 (en) 2014-07-04 2019-06-25 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10495972B2 (en) 2015-04-03 2019-12-03 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10685844B2 (en) 2017-07-27 2020-06-16 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern by using the hardmask composition, and hardmask formed using the hardmask composition
US10808142B2 (en) 2017-07-28 2020-10-20 Samsung Electronics Co., Ltd. Method of preparing graphene quantum dot, hardmask composition including the graphene quantum dot obtained by the method, method of forming patterns using the hardmask composition, and hardmask formed from the hardmask composition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110031863A (ko) * 2009-09-21 2011-03-29 삼성테크윈 주식회사 그래핀의 제조 방법, 그 제조 방법으로 얻어지는 그래핀, 그 그래핀을 포함하는 전도성 박막, 투명 전극, 방열 또는 발열 소자
KR20120083084A (ko) * 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR20130011922A (ko) * 2011-07-22 2013-01-30 성균관대학교산학협력단 그래핀의 원자층 식각 방법
KR20130132103A (ko) * 2012-05-25 2013-12-04 삼성테크윈 주식회사 그래핀을 이용한 회로 기판 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110031863A (ko) * 2009-09-21 2011-03-29 삼성테크윈 주식회사 그래핀의 제조 방법, 그 제조 방법으로 얻어지는 그래핀, 그 그래핀을 포함하는 전도성 박막, 투명 전극, 방열 또는 발열 소자
KR20120083084A (ko) * 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR20130011922A (ko) * 2011-07-22 2013-01-30 성균관대학교산학협력단 그래핀의 원자층 식각 방법
KR20130132103A (ko) * 2012-05-25 2013-12-04 삼성테크윈 주식회사 그래핀을 이용한 회로 기판 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170325B2 (en) 2014-05-30 2019-01-01 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition
US10331033B2 (en) 2014-07-04 2019-06-25 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10153163B2 (en) 2014-07-25 2018-12-11 Samsung Electronics Co., Ltd. Hardmask composition and method of forming patterning by using the hardmask composition
US10133176B2 (en) 2015-03-24 2018-11-20 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the same
US10495972B2 (en) 2015-04-03 2019-12-03 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US11086223B2 (en) 2015-04-03 2021-08-10 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10685844B2 (en) 2017-07-27 2020-06-16 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern by using the hardmask composition, and hardmask formed using the hardmask composition
US10808142B2 (en) 2017-07-28 2020-10-20 Samsung Electronics Co., Ltd. Method of preparing graphene quantum dot, hardmask composition including the graphene quantum dot obtained by the method, method of forming patterns using the hardmask composition, and hardmask formed from the hardmask composition

Similar Documents

Publication Publication Date Title
KR101439030B1 (ko) 패턴 구조물의 형성 방법
TWI549162B (zh) 半導體儲存裝置之圖案化結構及其製造方法
TWI404141B (zh) 圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置
EP2048923A3 (en) Method of manufacturing silicon substrate with a conductive through-hole
JP5768397B2 (ja) 半導体装置の製造方法
KR20090042748A (ko) 포토레지스트 템플릿 마스크를 이용한 빈도 증배
CN103663357B (zh) 硅的刻蚀方法
US20150325441A1 (en) Semiconductor fabrication method
KR102143058B1 (ko) 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법
TW201419965A (zh) 線路之製造方法
CN105206621B (zh) 一种构图方法、阵列基板及显示装置
KR20140096863A (ko) 그래핀 패턴 형성 방법
JP2009302143A (ja) 半導体装置の製造方法
JP2009239030A (ja) 半導体装置の製造方法
CN108628091B (zh) 掩膜板及其制作方法
WO2014076613A1 (en) Method for patterning of graphene and graphene like materials
US9034766B2 (en) Pattern formation method
JPWO2020115595A5 (ko)
TWI482223B (zh) 觸控面板之製造方法
US20090061635A1 (en) Method for forming micro-patterns
JP2006041502A5 (ko)
JP5857659B2 (ja) 半導体素子の製造方法
WO2019119598A1 (zh) 金属光掩膜的制作方法以及金属光掩膜
JP2008066237A (ja) 燃料電池用セパレータの製造方法
US20200019063A1 (en) Method for nickel etching

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180723

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190808

Year of fee payment: 6