KR20130132103A - 그래핀을 이용한 회로 기판 제조 방법 - Google Patents

그래핀을 이용한 회로 기판 제조 방법 Download PDF

Info

Publication number
KR20130132103A
KR20130132103A KR1020120056227A KR20120056227A KR20130132103A KR 20130132103 A KR20130132103 A KR 20130132103A KR 1020120056227 A KR1020120056227 A KR 1020120056227A KR 20120056227 A KR20120056227 A KR 20120056227A KR 20130132103 A KR20130132103 A KR 20130132103A
Authority
KR
South Korea
Prior art keywords
graphene
layer
circuit board
graphene layer
copper
Prior art date
Application number
KR1020120056227A
Other languages
English (en)
Inventor
나덕화
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020120056227A priority Critical patent/KR20130132103A/ko
Publication of KR20130132103A publication Critical patent/KR20130132103A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 그래핀을 이용하여 제조된 회로 기판의 제조 방법에 관한 것이다. 본 발명은, (a) 절연성 평판의 일 면에 형성된 구리층의 표면에 그래핀층을 형성하는 단계; (b) 특정 패턴을 갖도록 상기 그래핀층을 패터닝하는 단계; (c) 상기 특정 패턴에 의해 노출된 구리층을 에칭하여 제거하는 단계; 및 (d) 상기 그래핀층을 제거하는 단계를 포함하는 회로 기판 제조 방법을 제공한다.

Description

그래핀을 이용한 회로 기판 제조 방법{Method for manufacturing circuit board by using graphene}
본 발명은 반도체 장치에 관한 것으로, 그래핀을 이용하여 회로 기판을 제조하는 방법에 관한 것이다.
회로 기판은 주로 반도체 패키지(package)를 제조하는데 사용된다. 반도체 패키지는 반도체 장치 즉, 집적회로 칩을 내장한다. 집적회로 칩에는 특정한 기능을 수행하는 전기 회로가 구비되어 있으며, 회로 기판은 집적회로 칩에 연결되어 이러한 전기 회로를 외부 장치와 전기적으로 연결시켜주는 역할을 한다. 즉, 집적회로 칩은 회로 기판에 접착된 상태에서 본딩 와이어(bonding wire)에 의해 회로 기판에 본딩된 후 몰드(mold) 수지에 의해 밀봉됨으로써, 반도체 패키지(package)로써 제조된다.
집적회로 칩의 입출력핀들의 수가 증가함에 따라 회로 기판에 요구되는 회로의 밀집도도 증가하고 있으며, 고객의 밀집도 구현에 대한 요구에 대응하기 위해 회로 기판 업체에서는 미세 회로 패턴을 구현하기 위한 기술을 경쟁적으로 개발하고 있다. 예컨대, 신규 용액의 개발, 레지스트(resist)의 두께 저감을 통한 에칭액 순환 개선, 장비 보완을 통한 압력 및 에칭액 순환 개선 등 다양한 방면에서 미세 회로 패턴의 구현을 시도하고 있다.
문헌(한국공개특허 #2012-0007759)은 기판 상에 적층되는 감광성수지층과 상기 감광성수지층을 패터닝하여 형성되는 인쇄 패턴을 구비하되, 상기 인쇄 패턴은 서로 다른 깊이 또는 서로 다른 폭을 구비하는 방법 즉, 미세 패턴의 형성을 간접 인쇄 방식으로 구현하는 인쇄판의 제조 방법을 개시한다. 이와 같이, 문헌은 두께가 비교적 두꺼운 감광성수지층을 이용하여 미세 패턴을 형성하기 때문에 패턴 형성을 위해 에칭하는 과정에서 회로 패턴이 손상을 받을 가능성이 있다.
본 발명은 회로를 손상시키지 않고 미세 회로 패턴을 형성할 수 있는 회로 기판의 제조 방법을 제공한다.
상기 과제를 해결하기 위한 본 발명의 일 형태는,
(a) 절연성 평판의 일 면에 형성된 구리층의 표면에 그래핀층을 형성하는 단계; (b) 특정 패턴을 갖도록 상기 그래핀층을 패터닝하는 단계; (c) 상기 특정 패턴에 의해 노출된 구리층을 에칭하여 제거하는 단계; 및 (d) 상기 그래핀층을 제거하는 단계를 포함하는 회로 기판 제조 방법을 제공한다.
상기 그래핀층은 전사법이나 합성법 또는 그래핀 산화물을 이용하여 형성할 수 있다.
상기 그래핀층의 특정 패턴은 레이저나 포토레지스트를 이용하여 형성할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 형태는,
(a) 절연성 평판의 양면에 형성된 구리층들의 표면에 그래핀층들을 형성하는 단계; (b) 특정 패턴을 갖도록 상기 그래핀층들을 패터닝하는 단계; (c) 상기 특정 패턴에 의해 노출된 구리층들을 에칭하여 제거하는 단계; 및 (d) 상기 그래핀층들을 제거하는 단계를 포함하는 회로 기판 제조 방법을 제공한다.
상기 그래핀층들을 제거한 후에, (e) 회로 기판에 복수개의 비어홀들을 형성하는 단계; 및 (f) 상기 복수개의 비어홀들 각각의 내부를 도금하여 복수개의 비어선들을 형성하여 상기 회로 기판의 양면에 형성된 회로 패턴들을 서로 전기적으로 연결하는 단계를 포함할 수 있다.
상술한 바와 같이 본 발명에 따라 그래핀층을 레지스트(resist)로 사용하게 되면, 그래핀층의 두께는 0.34[nm]로 다른 물질 예컨대, 포토레지스트층에 비해 훨씬 얇기 때문에 구리 에칭액이 에칭하고자하는 구리층에 고르게 침투되어 정교한 패턴 형성이 가능해짐으로 본 발명은 미세 회로 패턴 형성에 적합하다.
또한, 그래핀층은 두께가 얇으면서도 에칭액의 침투를 방지하며, 에칭액의 효과적인 순환이 가능하여 기존의 포토레지스트에 비해 에칭액의 순환 기능이 유리하다.
도 1은 본 발명의 일 실시예에 따른 회로 기판 제조 방법을 도시한 흐름도이다.
도 2A 내지 도 2D는 회로 기판의 제조 방법을 순차적으로 도시한 단면도들이다.
도 3은 챔버의 일 예를 도시한 단면도이다.
도 4A 내지 도 4E는 전사법으로 구리층의 표면에 그래핀층을 형성하는 방법을 순차적으로 도시한 단면도들이다.
도 5는 구리층의 표면에 그래핀 산화물층이 형성된 단면도이다.
도 6은 레이저 빔을 이용하여 회로 기판을 패터닝하는 장치를 보여준다.
도 7A 내지 도 7C는 포토레지스트를 이용하여 그래핀층을 패터닝하는 방법을 순차적으로 도시한 단면도들이다.
도 8은 본 발명의 다른 실시예에 따른 회로 기판 제조 방법을 도시한 흐름도이다.
이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 회로 기판 제조 방법을 도시한 흐름도이고, 도 2A 내지 도 2D는 회로 기판의 제조 방법을 순차적으로 도시한 단면도들이다. 도 1을 참조하면, 회로 기판 제조 방법은 제1 내지 제4 단계들(111∼141)을 포함한다. 도 2A 및 도 2D를 참조하여 도 1에 도시된 회로 기판 제조 방법을 상세히 설명하기로 한다.
제1 단계(111)로써, 도 2A를 참조하면, 절연성 평판(211)의 일 면에 형성된 구리층(221)의 표면에 그래핀층(231)을 형성하여 기판(205)을 제조한다.
절연성 평판(211) 즉, 코아 기판(211)은 절연물질 예컨대, 글래스 천(glass cloth), 에폭시 수지, 폴리이미드(poly-imide), 폴리머(polymer), 액정폴리머(liquid crystal polymer), 폴리테트라플루오로에틸렌(PTFE), 폴리메틸메타아크릴레이트(Poly Methyl MethaAcrylate), 폴리카보나이트(poly carbonite) 중 하나 또는 이들 중 일부가 조합되어 제작될 수 있다. 코아 기판(211)은 평평한 형태를 가지며, 경성을 갖는 재질 또는 유연성을 갖는 재질로 구성될 수 있다.
구리층(221)과 코아 기판(211) 사이에는 접착층(도시 안됨)이 형성될 수 있다. 상기 접착층에 의해 구리층(221)은 코아 기판(211)에 접착된다. 구리층(221)은 코아 기판(211)과 동일한 크기의 구리판이 상기 접착층 위에 적층되어 형성될 수도 있고, 진공 증착법을 이용하여 구리 물질을 코아 기판(211) 위에 증착시켜서 형성될 수도 있다. 상기 진공 증착법으로는 스퍼터링(sputterring), 열증착(thermal evaporation), 이빔(e-beam)법 등이 있다.
구리층(221)은 구리로 구성된다. 구리층(221)은 전해 도금법을 진행할 때 전류를 흘려주는 매체로 사용되기 때문에 가격을 절감하기 위하여 얇게 형성되는 것이 바람직하다. 이를 위해 얇은 구리층(221)이 코아 기판(211)의 일 면에 적층되거나 또는 코아 기판(211) 위에 적층된 구리층(221)을 연마하여 얇게 만들 수도 있다.
구리층(221)은 도전성을 갖는 금속으로 구성된 금속층으로써 대체될 수 있다.
그래핀층(231)은 0.34[nm]의 두께로 얇게 형성될 수 있다. 그래핀층(231)은 합성법, 전사법 및 그래핀 산화물을 이용하여 형성할 수 있다.
합성법을 이용하여 그래핀층(231)을 형성하기 위해서는, 화학 기상 증착법(Chemical Vapor Deposition; CVD)이나 물리적 기상 증착법(Physical Vapor deposition)을 이용할 수 있다.
화학 기상 증착법을 진행하기 위한 일 예로써 먼저, 챔버(도 3의 301)를 준비한다. 도 3은 챔버(301)의 일 예를 보여준다. 도 3을 참조하면, 챔버(301)는 밀폐된 내부 공간을 형성하는 상부(303)와 하부(304), 상부(303)에 설치되며 고주파 신호가 인가되는 상부 전극(311), 하부(304)에 설치되며 구리층(221)이 형성된 코아 기판(211)이 장착 및 고정되는 척 조립체(321), 챔버(301)의 내부에 수소와 불활성 기체를 공급하기 위하여 챔버(301)의 중간 측벽에 설치된 공정 노즐(331), 척 조립체(321)에 장착되는 코아 기판(211)을 세정하기 위한 세정 가스를 분사하는 세정 노즐(341), 및 챔버(301)의 내부에 존재하는 가스를 외부로 배출하는 배기관(351)을 구비한다. 상부(303)는 돔 형상을 이루며, 돔 형상의 내주면은 고주파 파워가 인가되는 상부 전극(311)으로 이루어지고, 하부(304)의 측면의 일부는 사용자가 내부를 볼 수 있도록 투명한 소재로 구성될 수 있다.
화학 기상 증착법으로 구리층(221)의 표면에 그래핀층(231)을 형성하기 위해서는 구리층(221)이 형성된 코아 기판(211)을 챔버(chamber)(301) 내에 장착한다. 이어서, 챔버(301) 내에 탄화수소(CH4) 가스를 일정 농도로 충진한 후, 상기 탄화수소에서 탄소(C) 원자와 수소(H) 원자를 분리시키기 위해 챔버(301) 내에 열에너지를 공급한다. 그러면, 상기 열에너지에 의해 탄소 원자와 수소 원자가 분리되고, 상기 분리된 탄소 원자가 구리층(221)의 표면에 증착되어 그래핀층(231)이 합성된다.
코아 기판(211)이 챔버(301) 내에 장착된 상태에서 챔버(301) 내에 열에너지를 주입하기 전에 챔버(301)에 수소(H2) 가스를 먼저 주입하여 구리층(221)을 표면 처리하는 공정을 더 진행할 수 있다. 구리층(221)을 표면 처리함으로써, 그래핀층(231)이 구리층(221)의 표면에 보다 더 견고하게 형성될 수 있다.
본 실시 예에서는 탄소 공급원으로 탄화수소 가스가 투입되는 경우를 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 일산화탄소, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 프로필렌, 부탄, 부타티엔, 펜탄, 펜텐, 사이클로펜타디엔, 헥산, 사이클로헥산, 벤젠, 톨루엔 등 탄소 원자가 포함된 군에서 선택된 하나 이상이 상기 탄소 공급원으로써 사용될 수 있다.
화학 기상 증착법은 300[℃]보다 낮은 저온에서 진행이 가능하고 대량 생산이 가능하여 구리층(221)이 형성된 코아 기판(211)에 그래핀층(231)을 합성하기에 바람직한 공정이라 할 수 있다.
화학 기상 증착법으로써, 열 화학기상증착법(Thermal CVD), 급속가열 화학기상증착법(Rapid Thermal CVD), 유도결합플라즈마 화학기상증착법(Inductively Coupled Plasma CVD), 표면파플라주마 화학기상증착법(Surface Wave Plasma CVD) 등을 이용할 수 있다.
구리층(221)의 표면에 그래핀층(231)을 형성하기 전에 구리층(221)의 표면에 대하여 전처리를 수행할 수 있다. 상기 전처리 공정은 구리층(221)의 표면에 존재하는 이물질을 제거하기 위한 공정으로, 예컨대 수소(H2) 기체를 사용할 수 있다. 상기 수소 기체의 공급으로 구리층(221)의 표면을 깨끗이 유지할 수 있다. 다른 실시예로써, 특정 용액을 이용하여 구리층(221)의 표면을 전처리할 수 있다. 예컨대, 산 용액이나 알칼리 용액을 사용하여 구리층(221)의 표면을 세정할 수 있다.
물리 기상 증착법으로 구리층(221)의 표면에 그래핀층(231)을 형성하기 위해서는, 구리층(221)이 형성된 코아 기판(211)을 챔버(301)에 넣고, 챔버(301)의 내부를 진공 상태로 만든다. 이 상태에서 기체 상태의 탄소 원자(C)를 열, 레이저, 전자빔 등으로 날려서 구리층(221)에 증착시킨다.
상기 탄소 원자는 탄화수소(CH4), 일산화탄소, 에탄, 에틸렌, 에탄올, 아세틸렌, 프로판, 프로필렌, 부탄, 부타티엔, 펜탄, 펜텐, 사이클로펜타디엔, 헥산, 사이클로헥산, 벤젠, 톨루엔 등으로부터 획득할 수 있다.
물리 기상 증착법으로써, 스퍼터링(sputtering), 전자빔 증착법(e-beam evaporation), 열 증착법(thermal evaporation), 레이저 분자빔 증착법(laser molecular beam epiraxy), 펄스 레이저 증착법(pulsed laser deposition) 등이 있다.
전사법으로 구리층(221)의 표면에 그래핀층(231)을 형성하기 위해서는, 다음과 같이 5가지 공정을 진행할 수 있다.
첫 번째 공정으로써, 도 4A를 참조하면, 촉매 금속(241)의 일 면에 그래핀층(231)을 합성한다. 촉매 금속(241)에 그래핀층(231)을 합성하기 위하여 화학 기상 증착법이나 열 화학 기상 증착법(Thermal Chemical Vapor Deposition)을 이용할 수 있다. 특히, 화학 기상 증착법은 저온에서 진행이 가능하고 대량 생산이 가능하여 촉매 금속(241)에 그래핀층(231)을 합성하기에 바람직한 공정이라 할 수 있다.
촉매 금속(241)은 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 금(Au), 은(Ag), 알루미늄(Al), 크롬(Cr), 구리(Cu), 마그네슘(Mg), 망간(Mn), 몰리브덴(Mo), 로듐(Rh), 실리콘(Si), 탄탈럼(Ta), 티타늄(Ti), 텅스텐(W), 우라늄(U), 바나듐(V), 팔라듐(Pd), 이트리움(Y), 및 지르코늄(Zr) 중 하나 이상으로 구성될 수 있다.
촉매 금속(241)의 일 면에 그래핀층(231)을 형성하는 방법은 상술한 바와 같이 화학 기상 증착법으로 구리층(221)의 표면에 그래핀층(231)을 형성하는 방법과 동일함으로, 이에 대해서는 중복 설명을 피하기 위해 생략하기로 한다.
촉매 금속(241)의 일 면에 그래핀층(231)을 형성하기 전에 촉매 금속(241)의 표면에 대하여 전처리를 수행할 수 있다. 상기 전처리 공정은 촉매 금속(241)의 표면에 존재하는 이물질을 제거하기 위한 공정으로, 예컨대 수소(H2) 기체를 사용할 수 있다. 상기 수소 기체의 공급으로 촉매 금속(241)의 표면을 깨끗이 유지할 수 있다. 다른 실시예로써, 특정 용액을 이용하여 촉매 금속(241)의 표면을 전처리할 수 있다. 예컨대, 산 용액이나 알칼리 용액을 사용하여 촉매 금속(241)의 표면을 세정할 수 있다.
촉매 금속(241)의 일 면에 그래핀층(231)이 형성된 소재를 구비하기 위하여, 촉매 금속(241)의 양면에 그래핀층(231)들을 합성한 후에 양 면 중 한 면의 그래핀층(231)을 제거할 수도 있다. 촉매 금속(241)의 양 면에 그래핀층(231)들을 합성하기 위하여 촉매 금속(241)의 일 면에 그래핀층(231)을 합성하는 방법과 동일한 방법 및 동일한 장비를 이용할 수 있다.
두 번째 공정으로써, 도 4B를 참조하면, 그래핀층(231)의 표면에 캐리어 필름(251)을 부착한다. 캐리어 필름(251)은 액상 소재, 예컨대 솔더 레지스트(Solder Resist), 포토레지스트(Photoresist), 포토 솔더 레지스트(Photo Solder Resist) 중 하나로 구성될 수 있다. 상기 액상 소재는 스크린 프린팅(screen printing) 방법과 롤 코팅(roll coating) 방법 중 하나를 이용하여 캐리어 필름(251)으로 구성될 수 있다. 상기 스크린 프린팅 방법을 사용하는 경우, 스크린 프린팅 후 150∼180[℃]에서 약 5분 가량 경화(curing)를 수행하는 것이 바람직하다.
캐리어 필름(251)은 폴리다이메탈실록세인 (polydimethylsiloxane), 폴리에틸렌 테레프탈레이트(polyethylen terephthalate), 폴리 이미드 필름(polyimide film), 폴리우레탄 필름(polyurethane film), 유리(glass) 등의 다양한 소재로써 구성될 수 있고, 일정한 온도에 이르면 접착력을 잃는 열 박리 테이프로 구성될 수도 있다.
캐리어 필름(251)을 그래핀층(231)의 표면에 접착하기 위하여, 그래핀층(231)과 캐리어 필름(251)이 나란히 배치된 상태에서 캐리어 필름(251)의 후면에 복수개의 분사노즐들(도시 안됨)을 배치하고, 상기 복수개의 분사노즐들로 캐리어 필름(251)에 공기를 분사하여 공압을 가한다. 그러면, 상기 복수개의 분사노즐들이 가하는 공압에 의해서, 캐리어 필름(251)은 그래핀층(231) 쪽으로 밀려나 그래핀층(231)에 접착된다. 이 때, 캐리어 필름(251)을 가압하는 공기를 가열하는 단계를 더 포함할 수 있다. 캐리어 필름(251)에 가해지는 공기를 가열하는 단계를 더 구비함으로써, 공기가 캐리어 필름(251)에 공압을 가함과 동시에 캐리어 필름(251)을 가열하므로 캐리어 필름(251)과 그래핀층(231)이 더욱 잘 달라붙게 된다. 또한, 캐리어 필름(251)이 가열되면 캐리어 필름(251) 및 그래핀층(231)의 계면 간의 접촉시 유연성이 증가된다. 따라서, 캐리어 필름(251) 또는 그래핀층(231)의 표면에 요철, 곡면 또는 패턴이 형성되는 등, 캐리어 필름(251) 또는 그래핀층(231)이 다양한 표면 상태를 가지더라도 유연하게 대처할 수 있다.
세 번째 공정으로써, 도 4C를 참조하면, 그래핀층(231)으로부터 촉매 금속(도 4B의 241)을 제거한다. 촉매 금속(도 4B의 241)은 에칭 공정을 이용하여 제거할 수 있다. 상기 에칭 공정으로는 습식 공정이 이용될 수 있다. 상기 에칭 공정에 이용되는 에칭액으로는 산, 불화수소(HF), BOE(buffered oxide etch), 염화 제2철(FeCl3) 용액, 질산 제2철(Fe(No3)3) 용액 등이 있다. 상기 에칭 공정으로써, 건식 에칭 공정이 이용될 수도 있고, 또한, 스퍼터링(sputtering))을 이용하여 촉매 금속(도 4B의 241)을 제거하는 공정이 이용될 수도 있다. 촉매 금속(도 4B의 241)을 제거하면 그래핀층(231)이 외부로 노출된다.
네 번째 공정으로써, 도 4D를 참조하면, 캐리어 필름(251)에 접착된 그래핀층(231)을 코아 기판(211)에 전사한다. 그래핀층(231)은 습식 전사 방법 또는 건식 전사 방법을 이용하여 코아 기판(211)에 전사할 수 있다. 건식 전사 방법으로는 UV 테이프(Ultraviolet tape), 온도 반응형 점착력 소멸 테이프(thermal release tape) 등을 이용한 간접 전사 방법을 사용하거나, 직접 그래핀층(231)을 기판에 전사하는 직접 전사 방법이 사용될 수 있다.
다섯 번째 공정으로써, 도 4E를 참조하면, 캐리어 필름(251)을 제거한다. 그래핀층(231)이 코아 기판(211)에 전사된 상태에서 캐리어 필름(251)을 제거하기 위하여, 코아 기판(211)의 한쪽 끝을 잡고 캐리어 필름(251)을 상방 또는 하방으로 잡아당긴다. 그러면, 물리적 힘에 의하여 캐리어 필름(251)이 코아 기판(211)으로부터 분리된다.
캐리어 필름(251)을 코아 기판(211)으로부터 용이하게 분리시키기 위하여 특정 조건을 제공할 때 캐리어 필름(251)의 접착력이 약해지는 부재를 사용할 수 있다. 예컨대, 캐리어 필름(251)으로써 열박리 테이프를 사용하게 되면, 열을 캐리어 필름(251)에 가함으로써 캐리어 필름(251)의 접착력이 약하여져서 코아 기판(211)으로부터 쉽게 분리될 수 있다.
그래핀 산화물을 이용하여 구리층(221) 위에 그래핀층(231)을 형성하기 위해서는, 다음 3가지 공정을 통해 진행될 수 있다.
첫 번째 공정으로써, 도 5를 참조하면, 구리층(221)의 표면에 그래핀 산화물을 코팅(coating)하여 그래핀 산화물층(261)을 형성한다.
구리층(221)의 표면에 그래핀 산화물을 코팅하기 위해서는 스핀 코팅(spin coating), 딥 코팅(dip coating), 바 코팅(bar coating), 스크린 프린팅(screen printing), 슬라이드 코팅(slide coating), 롤 코팅(roll coating), 슬릿 코팅(slit coating), 스프레이 코팅(spray coating), 침지(dipping), 잉크젯(ink-jet) 인쇄 중 한가지 방법을 이용할 수 있다.
구리층(221)의 표면에 그래핀 산화물을 코팅하기 전에 구리층(221)의 표면에 대하여 전처리를 수행할 수 있다. 상기 전처리 공정은 구리층(221)의 표면에 존재하는 이물질을 제거하기 위한 공정으로, 예컨대 수소(H2) 기체를 사용할 수 있다. 상기 수소 기체의 공급으로 구리층(221)의 표면을 깨끗이 유지할 수 있다. 다른 실시예로써, 특정 용액을 이용하여 구리층(221)의 표면을 전처리할 수 있다. 예컨대, 산 용액이나 알칼리 용액을 사용하여 구리층(221)의 표면을 세정할 수 있다.
두 번째 공정으로써, 그래핀 산화물층(261)을 건조시킨다. 그래핀 산화물층(261)은 건조되면서 소결된다. 그래핀 산화물층(261)을 건조시키기 위하여 가열 램프(heating lamp), 열판(hot plate) 또는 컨벡션 오븐(convection oven)을 이용할 수 있다. 건조 조건의 일 예로써, 80[℃]에서 1시간동안 건조시킬 수 있다.
상기 가열 램프로 코아 기판(211)을 가열하면 그래핀 산화물층(261)이 건조되면서 소결된다. 상기 가열 램프로 가열하는 것은 복사열을 이용하는 것이다. 이러한 방식은 열판 또는 상기 컨벡션 오븐으로 가열하는 방식에 비해 연속 공정이 가능하고 균일한 온도로 가열하는 데에 유리하다.
상기 열판으로 코아 기판(211)을 가열하는 것은 전도(conduction)를 이용하는 것이고, 상기 컨벡션 오븐으로 코아 기판(211)을 가열하는 것은 대류를 이용하는 것이다. 이러한 방식은 상기 가열 램프로 가열하는 방식에 비해 원하는 온도를 설정하여 그 온도를 유지한 채로 가열하는 데에 유리하다.
세 번째 공정으로써, 그래핀 산화물층(261)을 열처리하여 그래핀층(도 2A의 231)으로 환원시킨다. 그래핀 산화물층(261)의 열처리 조건으로써, 300∼400[℃]의 열을 코아 기판(211)에 인가하는 것이 바람직하다. 열처리를 매우 짧은 시간동안 하기 위해서는 400∼600[℃]의 열을 코아 기판(211)에 인가할 수 있으며, 300[℃] 이하의 저온에서도 장시간 열처리를 수행할 수 있다. 비활성 기체, 진공, 수소 환원 분위기 등과 같이 비산화성 조건에서 열처리를 할 경우에는 600∼1000[℃]의 열을 인가할 수 있다. 이렇게 함으로써, 그래핀층(도 2A의 231)의 품질이 향상된다.
제2 단계(121)로써, 도 2B를 참조하면, 특정 패턴(235)을 갖도록 그래핀층(231)을 패터닝한다. 그래핀층(231)을 패터닝하기 위하여 레이저(laser)나 포토레지스트(photoresist)를 이용할 수 있다.
레이저를 이용하여 그래핀층(231)을 패터닝하는 장치가 도 6에 도시되어 있다. 레이저로는 자외선(Ultar Violet) 레이저, 탄소(CO2) 레이저, 여기(excimer) 레이저 등이 있다. 도 6을 참조하면, 그래핀층(231)이 형성된 기판(205)의 상부에는 레이저 빔(613)을 조사하는 레이저 발생기(611)와 특정 패턴에 따라 제조된 레이저 마스크(621)가 배치되고, 기판(205)의 하부에는 기판을 고정 및 이송하는 이송 장치(631)와 레이저 빔(613)을 흡수하는 레이저 흡수장치(641) 및 레이저를 외부로 배출하는 진공 펌프(651)가 배치되며, 레이저 발생기(611)와 이송 장치(631)를 제어하는 제어기(661)가 설치된다. 레이저 마스크(621)는 마스크 소재가 없는 오픈 영역과 마스크 소재가 있는 마스킹 영역으로 구분된다.
레이저 발생기(611)가 레이저 빔(613)을 발생하면, 상기 발생된 레이저 빔은 레이저 마스크(621)의 상기 오픈 영역을 통과하여 그래핀층(231)에 조사된다. 레이저 빔(613)이 조사된 그래핀 영역은 제거된다. 따라서, 기판(205)에는 상기 특정 패턴을 갖는 그래핀층(231)이 형성된다.
포토레지스트를 이용하여 그래핀층(231)을 패터닝하기 위해서는 다음 4가지 공정을 진행할 수 있다.
첫 번째 공정으로써, 도 7A를 참조하면, 그래핀층(231) 위에 특정 패턴(275)을 갖는 포토레지스트층(271)을 형성한다. 상기 특정 패턴(275)은 포토레지스트가 없는 오픈 영역과 포토레지스트가 있는 마스킹 영역으로 구성된다. 즉, 상기 오픈 영역을 통해 그래핀층(231)이 외부로 노출된다. 포토레지스트층(271)에 특정 패턴(261)을 형성하기 위해서는 마스킹, 노광 및 현상 공정을 진행할 수 있다.
두 번째 공정으로써, 도 7B를 참조하면, 코아 기판(211)을 용기(711)에 담긴 그래핀 에칭용 용액(721)에 담근다. 그러면, 특정 패턴(275)을 갖는 포토레지스트층(271)이 마스킹 역할을 하게 되어 노출된 그래핀층(231) 영역은 에칭되어 제거된다. 따라서, 도 7C에 도시된 바와 같이, 그래핀층(231)은 포토레지트층(271)의 패턴(275)과 동일한 패턴을 갖도록 패터닝된다. 두 번째 공정을 진행한 후에 세정 공정을 진행하여 코아 기판(211)의 표면에 묻은 용액을 모두 제거할 수 있다.
세 번째 공정으로써, 도 7D를 참조하면, 그래핀층(231) 위에 형성된 포토레지스트층(271)을 제거한다. 포토레지스트층(271)을 제거하기 위하여 에칭 방법을 사용한다. 즉, 코아 기판(211)을 포토레지스트층(271)을 에칭하는 에칭액에 담구어서 포토레지스트층(271)을 에칭하여 제거한다. 포토레지스트층(271)이 제거되면 도 2B에 도시된 바와 같이 코아 기판(211) 위에 특정 패턴(235)이 형성된다.
제3 단계(131)로써, 도 2C를 참조하면, 특정 패턴(235)에 의해 노출된 구리층(221)을 에칭하여 제거한다. 구리층(221)을 제거하기 위해서는, 도 7B에 도시된 바와 같이, 코아 기판(211)을 구리 에칭 용액 예컨대, APS(NH4SO8), 과수황산, SPS(Na2S2O8), 염화동, 염화철에 담근다. 그러면, 특정 패턴(235)을 갖는 그래핀층(231)이 마스킹 역할을 하게 되어 노출된 구리층 영역은 에칭되어 제거된다. 따라서, 구리층(221)은 그래핀층(231)의 패턴과 동일한 패턴(235)을 갖도록 패터닝된다. 이어서, 세정 공정을 진행하여 코아 기판(211)의 표면에 묻은 용액을 모두 제거할 수 있다. 그래핀은 내화학적 성질이 뛰어나서 구리층(221)의 에칭 과정에서 상술한 구리 에칭 용액에 의해 손상을 받지 않는다.
제4 단계(141)로써, 도 2D를 참조하면, 그래핀층(231)을 제거한다. 그러면 특정 패턴(225) 즉, 회로 패턴(225)이 형성된 회로기판(201)이 완성된다. 그래핀층(231)을 제거하기 위하여 산소(O2) 플라즈마를 사용할 수 있다. 산소 플라즈마를 이용하여 그래핀층(231)을 제거하기 위해서는 그래핀층(231)이 형성된 코아 기판(211)을 챔버(도 3의 301)에 넣고, 그래핀층(231)의 위에 산소 플라즈마를 발생시킨다. 그러면, 상기 산소 플라즈마는 그래핀층(231)에 증착되어 그래핀층(231)을 제거한다. 그에 따라, 도 2D에 도시된 바와 같이 특정 패턴(225)이 형성된 회로 기판(201)이 완성된다.
상술한 바와 같이 본 발명에 따라 그래핀층(231)을 레지스트(resist)로 사용하게 되면, 그래핀층(231)의 두께는 0.34[nm]로 다른 물질 예컨대, 포토레지스트층에 비해 훨씬 얇기 때문에 구리 에칭액이 에칭하고자하는 구리층(221)에 고르게 침투되어 정교한 패턴 형성이 가능해진다. 따라서, 본 발명에 따른 회로 기판의 제조 방법은 미세 회로 패턴 형성에 적합하다.
또한, 그래핀층(231)은 두께가 얇으면서도 에칭액의 침투를 방지하며, 에칭액의 효과적인 순환이 가능하여 기존의 포토레지스트에 비해 에칭액의 순환 기능이 유리하다.
도 8은 본 발명의 다른 실시예에 따른 회로 기판의 제조 방법을 도시한 흐름도이다. 도 8을 참조하면, 회로 기판의 제조 방법은 제1 내지 제4 단계(811∼841)를 포함한다. 도 2A 내지 도 2D를 참조하여 도 8에 도시된 회로 기판의 제조 방법을 설명하기로 한다.
제1 단계(811)로써, 도 2A를 참조하면, 절연성 평판(211)의 양면에 형성된 구리층(221)들의 표면에 그래핀층(231)들을 형성한다. 절연성 평판(211)의 양면에 형성된 구리층(221)들의 표면에 그래핀층(231)들을 형성하는 방법은 도 1의 제1 단계(111)에 도시된 절연성 평판(211)의 일 면에 형성된 구리층(221)의 표면에 그래핀층(231)을 형성하는 방법과 동일한 방법으로 진행할 수 있으므로, 이에 대한 구체적인 설명은 생략하기로 한다.
제2 단계(821)로써, 도 2B를 참조하면, 특정 패턴(235)을 갖도록 그래핀층(231)들을 패터닝한다. 상기 그래핀층(231)들을 패터닝하는 방법은 도 1의 제2 단계(121)에 도시된 그래핀층(231)을 형성하는 방법과 동일한 방법으로 진행할 수 있으므로, 이에 대한 구체적인 설명은 생략하기로 한다.
제3 단계(831)로써, 도 3B를 참조하면, 특정 패턴(235)에 의해 노출된 구리층(221)들을 에칭하여 제거한다. 구리층(221)들을 에칭하여 제거하는 방법은 도 1의 제3 단계(131)에 도시된 구리층(221)을 에칭하여 제거하는 방법과 동일한 방법으로 진행할 수 있으므로, 이에 대한 구체적인 설명은 생략하기로 한다.
제4 단계(841)로써, 도 4D를 참조하면, 그래핀층(231)들을 제거한다. 그러면 특정 패턴 즉, 회로 패턴이 형성된 회로기판(201)이 완성된다. 상기 그래핀층(231)들을 제거하는 방법은 도 1의 제4 단계(141)에 도시된 그래핀층(231)을 제거하는 방법과 동일한 방법으로 진행할 수 있으므로, 이에 대한 구체적인 설명은 생략하기로 한다.
이 후에, 회로 기판(201)을 관통하는 복수개의 비어선들(도시 안됨)을 형성하여 회로 기판(201)의 양면에 형성된 회로 패턴(225)들을 전기적으로 연결시키는 단계를 더 진행할 수 있다. 상기 복수개의 비어선들을 형성하기 위해서는, 먼저 회로 기판(201)에 복수개의 비어홀들(도시 안됨)을 형성한 다음, 상기 복수개의 비어홀들 각각의 내부를 도금하여 상기 복수개의 비어선들을 형성한다. 따라서, 상기 복수개의 비어선들에 의해 회로 기판(201)의 양면에 형성된 회로 패턴(225)들이 서로 전기적으로 연결된다.
본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (9)

  1. (a) 절연성 평판의 일 면에 형성된 구리층의 표면에 그래핀층을 형성하는 단계;
    (b) 특정 패턴을 갖도록 상기 그래핀층을 패터닝하는 단계;
    (c) 상기 특정 패턴에 의해 노출된 구리층을 에칭하여 제거하는 단계; 및
    (d) 상기 그래핀층을 제거하는 단계를 포함하는 것을 특징으로 하는 회로 기판 제조 방법.
  2. 제1항에 있어서,
    상기 그래핀층은 전사법을 이용하여 형성하는 것을 특징으로 하는 회로 기판 제조 방법.
  3. 제1항에 있어서,
    상기 그래핀층은 합성법을 이용하여 형성하는 것을 특징으로 하는 회로 기판 제조 방법.
  4. 제1항에 있어서,
    상기 그래핀층은 그래핀 산화물을 이용하여 형성하는 것을 특징으로 하는 회로 기판 제조 방법.
  5. 제1항에 있어서,
    상기 그래핀층의 특정 패턴은 레이저를 이용하여 형성하는 것을 특징으로 하는 회로 기판 제조 방법.
  6. 제1항에 있어서,
    상기 그래핀층의 특정 패턴은 포토레지스트를 이용하여 형성하는 것을 특징으로 하는 회로 기판 제조 방법.
  7. (a) 절연성 평판의 양면에 형성된 구리층들의 표면에 그래핀층들을 형성하는 단계;
    (b) 특정 패턴을 갖도록 상기 그래핀층들을 패터닝하는 단계;
    (c) 상기 특정 패턴에 의해 노출된 구리층들을 에칭하여 제거하는 단계; 및
    (d) 상기 그래핀층들을 제거하는 단계를 포함하는 것을 특징으로 하는 회로 기판 제조 방법.
  8. 제7항에 있어서, 상기 그래핀층들을 제거한 후에
    (e) 회로 기판에 복수개의 비어홀들을 형성하는 단계; 및
    (f) 상기 복수개의 비어홀들 각각의 내부를 도금하여 복수개의 비어선들을 형성하여 상기 회로 기판의 양면에 형성된 회로 패턴들을 서로 전기적으로 연결하는 단계를 포함하는 것을 특징으로 하는 회로 기판 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항의 방법을 이용하여 제조된 회로 기판.
KR1020120056227A 2012-05-25 2012-05-25 그래핀을 이용한 회로 기판 제조 방법 KR20130132103A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120056227A KR20130132103A (ko) 2012-05-25 2012-05-25 그래핀을 이용한 회로 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120056227A KR20130132103A (ko) 2012-05-25 2012-05-25 그래핀을 이용한 회로 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20130132103A true KR20130132103A (ko) 2013-12-04

Family

ID=49981090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120056227A KR20130132103A (ko) 2012-05-25 2012-05-25 그래핀을 이용한 회로 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR20130132103A (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130132102A (ko) * 2012-05-25 2013-12-04 삼성테크윈 주식회사 그래핀이 함유된 투명 전극 기판 및 그 제조 방법
KR101439030B1 (ko) * 2013-05-31 2014-09-05 고려대학교 산학협력단 패턴 구조물의 형성 방법
US10133176B2 (en) 2015-03-24 2018-11-20 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the same
US10153163B2 (en) 2014-07-25 2018-12-11 Samsung Electronics Co., Ltd. Hardmask composition and method of forming patterning by using the hardmask composition
US10170325B2 (en) 2014-05-30 2019-01-01 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition
US10331033B2 (en) 2014-07-04 2019-06-25 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10495972B2 (en) 2015-04-03 2019-12-03 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10685844B2 (en) 2017-07-27 2020-06-16 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern by using the hardmask composition, and hardmask formed using the hardmask composition
EP3723122A1 (en) * 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising a double layer structure
US10808142B2 (en) 2017-07-28 2020-10-20 Samsung Electronics Co., Ltd. Method of preparing graphene quantum dot, hardmask composition including the graphene quantum dot obtained by the method, method of forming patterns using the hardmask composition, and hardmask formed from the hardmask composition
US11034847B2 (en) 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
CN114390767A (zh) * 2020-10-16 2022-04-22 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130132102A (ko) * 2012-05-25 2013-12-04 삼성테크윈 주식회사 그래핀이 함유된 투명 전극 기판 및 그 제조 방법
KR101439030B1 (ko) * 2013-05-31 2014-09-05 고려대학교 산학협력단 패턴 구조물의 형성 방법
US10170325B2 (en) 2014-05-30 2019-01-01 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern by using the hardmask composition
US10331033B2 (en) 2014-07-04 2019-06-25 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10153163B2 (en) 2014-07-25 2018-12-11 Samsung Electronics Co., Ltd. Hardmask composition and method of forming patterning by using the hardmask composition
US10133176B2 (en) 2015-03-24 2018-11-20 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the same
US11086223B2 (en) 2015-04-03 2021-08-10 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US10495972B2 (en) 2015-04-03 2019-12-03 Samsung Electronics Co., Ltd. Hardmask composition and method of forming pattern using the hardmask composition
US11034847B2 (en) 2017-07-14 2021-06-15 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern using hardmask composition, and hardmask formed from hardmask composition
US10685844B2 (en) 2017-07-27 2020-06-16 Samsung Electronics Co., Ltd. Hardmask composition, method of forming pattern by using the hardmask composition, and hardmask formed using the hardmask composition
US10808142B2 (en) 2017-07-28 2020-10-20 Samsung Electronics Co., Ltd. Method of preparing graphene quantum dot, hardmask composition including the graphene quantum dot obtained by the method, method of forming patterns using the hardmask composition, and hardmask formed from the hardmask composition
EP3723122A1 (en) * 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising a double layer structure
CN111816638A (zh) * 2019-04-10 2020-10-23 奥特斯奥地利科技与系统技术有限公司 包括双层结构的部件承载件及制造和使用双层结构的方法
US11197367B2 (en) 2019-04-10 2021-12-07 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising a double layer structure
CN114390767A (zh) * 2020-10-16 2022-04-22 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板
CN114390767B (zh) * 2020-10-16 2024-03-15 鹏鼎控股(深圳)股份有限公司 透明电路板的制作方法以及透明电路板

Similar Documents

Publication Publication Date Title
KR20130132103A (ko) 그래핀을 이용한 회로 기판 제조 방법
US9510457B2 (en) Methods of manufacturing metal wiring buried flexible substrate by using plasma and flexible substrates manufactured by the same
JP5356646B2 (ja) 高解像度パターンの形成方法
JP5341966B2 (ja) パターン転写方法及びパターン転写装置、これを適用したフレキシブルディスプレイパネル、フレキシブル太陽電池、電子本、薄膜トランジスター、電磁波遮蔽シート、フレキシブル印刷回路基板
US20060083927A1 (en) Thermal interface incorporating nanotubes
CN103080004B (zh) 对石墨烯进行后处理的方法和使用该方法制造石墨烯的方法
CN108291313B (zh) 金属膜的层积构造
US20100126009A1 (en) Method of enabling selective area plating on a substrate
KR101982154B1 (ko) 그래핀 필름의 제조 방법
KR20120007381A (ko) 패턴 제조 방법
JP2001160687A (ja) 多層回路構造体の製作方法
JPH04272182A (ja) 部分金属層製造方法および装置
KR101806921B1 (ko) 터치 센서판 및 이를 포함한 터치 스크린 패널의 제조 방법
KR20130136241A (ko) 표면 처리된 리드프레임 및 그 제조 방법
WO1998046431A1 (fr) Tete d'impression a jet d'encre et procede de fabrication correspondant
KR101915194B1 (ko) 그래핀이 함유된 투명 전극 기판 및 그 제조 방법
KR20150059117A (ko) 도금의 전처리 방법 및 기억 매체
KR101164061B1 (ko) 패턴 제조 방법 및 패턴 전사 장치, 이를 적용한 플렉서블 디스플레이 패널, 플렉서블 태양전지, 전자책, 박막 트랜지스터, 전자파 차폐시트, 플렉서블 인쇄회로기판
KR20130051418A (ko) 표면에 그래핀이 형성된 금속선 또는 판재의 제조방법
TW580436B (en) Ink-jet micro-injector device and fabrication method thereof
KR20130028582A (ko) 그래핀의 수득 방법
JP5640396B2 (ja) パターンが施された金属箔の製造方法により得られた金属箔
KR100815081B1 (ko) 스탬퍼 이형처리 방법
JP2006307279A (ja) めっき膜形成方法、めっき抑制剤塗布装置、金属蒸着装置
KR20140030723A (ko) 그래핀 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application