JP7145077B2 - 構造物、その製造方法、半導体素子及び電子回路 - Google Patents

構造物、その製造方法、半導体素子及び電子回路 Download PDF

Info

Publication number
JP7145077B2
JP7145077B2 JP2018545020A JP2018545020A JP7145077B2 JP 7145077 B2 JP7145077 B2 JP 7145077B2 JP 2018545020 A JP2018545020 A JP 2018545020A JP 2018545020 A JP2018545020 A JP 2018545020A JP 7145077 B2 JP7145077 B2 JP 7145077B2
Authority
JP
Japan
Prior art keywords
metal oxide
layer
noble metal
oxide semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018545020A
Other languages
English (en)
Other versions
JPWO2018070417A1 (ja
Inventor
勇輝 霍間
絵美 川嶋
義和 長崎
隆司 関谷
義弘 上岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of JPWO2018070417A1 publication Critical patent/JPWO2018070417A1/ja
Priority to JP2021143112A priority Critical patent/JP2021185624A/ja
Application granted granted Critical
Publication of JP7145077B2 publication Critical patent/JP7145077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/07—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the Schottky type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、構造物、その製造方法、半導体素子及び電子回路に関する。
ショットキー接合は、通常、整流作用を示す金属－半導体界面に起因する接合を意味する。整流作用は、電流を金属から半導体、もしくは半導体から金属への一方向に流しやすい作用であり、本作用は、ショットキー接合における金属－半導体界面から半導体側に広がる空乏層の変化に起因している。金属と半導体は、一般に空乏層の広がりの有無で区分されることが多いため、異種材料の接触であり、空乏層の広がりの変化が片側の材料のみで観察されるのであれば、ショットキー接合が生じていると一般に解釈される。ここで、実用化されたショットキー接合を利用したデバイスは、主に単結晶半導体を用いたものに限られていた。さらに、ショットキー接合での障壁（ショットキーバリア）制御は、シリコン等の技術確立の進んだ単結晶半導体を利用しても、均一なものを生産することが困難であった。加えて、その障壁を利用したデバイス特性の制御が困難なため、デバイス開発の度に多大な労力が必要であった。このため、ショットキー接合を利用したデバイスは、ショットキーバリアダイオード等に限定され、より制御が容易な金属－半導体の間にＳｉＯ２等の絶縁膜を取り入れた絶縁膜－半導体界面を利用した電界効果型のデバイスが発展した。
一方、単結晶半導体の他には薄膜半導体が挙げられ、アモルファスシリコン、多結晶シリコン、金属酸化物半導体、有機薄膜半導体が注目されている。ここで、薄膜半導体に関しては、電界効果現象を利用した薄膜トランジスタ（ＴＦＴ）についての多数の報告があるものの、ショットキー接合については、ＴＦＴに比べ報告例が少なく理解にも乏しいといえる。シリコン系の薄膜半導体ではショットキー界面に生じるピニング準位が実用化の妨げとなった。ピニング準位は、単結晶シリコンにおけるショットキー接合でも問題となっており、想定されるショットキーバリア高さ（金属の仕事関数と、半導体のフェルミ準位差及び半導体バンド端のエネルギー準位によって決定される）に比べ、バリア高さを低減させてしまう。有機半導体に関しては、その安定性、プロセス適応性からＴＦＴの実用化も制限されており、ショットキーデバイスへの応用を考えるのは困難であった。金属酸化物半導体に関しては、ディスプレイ用途へのＴＦＴとして好適な半導体と認識されており、そのプロセス適性、電気特性、安定性を活かしたさらなる用途への展開が期待されている。
しかしながら、金属酸化物半導体のショットキー接合に関しては、課題が多く、実用化に至っていない。下記にショットキー接合を用いた基本的な素子であるショットキーバリアダイオードの報告例を説明する。
特許文献１では、単結晶ＺｎＯに対して金属酸化物のショットキー電極を用いることによって、ショットキーバリアを形成できることが記載されている。
非特許文献１では、アモルファス金属酸化物半導体であるＩｎＧａＺｎＯ薄膜に対し、ショットキー電極に電子ビーム蒸着したＰｔを、基板にＳｉＯ２、ポリイミド及びポリエチレンテレフタラートを選択し、ダイオード特性を評価している。
非特許文献２では、Ｐｔ、Ａｕ、Ｐｄをショットキー電極とし、半導体をＩｎＧａＺｎＯ薄膜とし、ガラス基板上のショットキー電極の表面をＵＶ－オゾン処理した後に半導体膜を形成することが記載されている。
非特許文献３では、反応性スパッタリングによって形成した１０ｎｍの銀酸化物をショットキー電極として利用することで、バルク単結晶ＺｎＯ、ヘテロエピタキシャルＺｎＯ薄膜及びアモルファスＧａＩｎＺｎＯ薄膜に対し、ショットキー障壁を形成できることが記載されている。
非特許文献４では、ＳｉＯ２基板上にショットキー電極であるＰｔを形成し、上部にＩｎＧａＺｎＯ半導体薄膜、さらにＡｌのオーミック電極を積層している。
特許文献２では、Ｓｉ基板を支持基板かつオーミック接合として利用し、多結晶、アモルファスを問わず、Ｉｎを含む金属酸化物半導体の上部に貴金属電極を用い、ショットキー性能を得ることが記載されている。
特表２０１０－５２７５１２号公報 国際公開第２０１５／０２５４９９号
ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，３２，１６９５，２０１１ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ，１０１，１１３５０５，２０１２ Ｊｏｕｒｎａｌ ｏｆ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ，１１３，０４４５１１，２０１３ Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ａ，３４，０４Ｃ１０１，２０１６
本発明の目的は、低温成膜可能でプロセス適応性に優れ、基板を自由に選択でき、低逆方向電流特性を有することを特徴とするショットキーバリアが機能する構造物、その製造方法、半導体素子及び電子回路を提供することである。
これまで、低温成膜可能でプロセス適応性に優れ、基板を自由に選択でき、
低逆方向電流特性を有するショットキー接合は、形成することが困難であった。
本発明者らは、ショットキー接合の制御が困難であった金属酸化物半導体薄膜に対し、鋭意研究を行った結果、低逆方向電流特性を特徴とするショットキーバリアが機能するショットキー接合を見出し、本発明に至った。
本発明によれば、以下の構造物等が提供される。
１．金属酸化物半導体層と、
貴金属酸化物層と、を含み、
前記金属酸化物半導体層及び前記貴金属酸化物層は隣接し、
前記貴金属酸化物層の膜厚が１０ｎｍ超である構造物。
２．空乏領域を有する１に記載の構造物。
３．前記貴金属酸化物層が多結晶構造を含む１又は２に記載の構造物。
４．前記貴金属酸化物層と隣接して、前記金属酸化物半導体層と反対の側に、さらに、貴金属層を含む１～３のいずれかに記載の構造物。
５．前記貴金属層と隣接して、前記貴金属酸化物層の反対の側に、さらに、低抵抗卑金属層を含む４に記載の構造物。
６．前記貴金属酸化物層の貴金属酸化物が、酸化パラジウム、酸化ルテニウム、酸化白金、酸化イリジウム、酸化銀、酸化レニウム、酸化オスミウム、酸化ロジウム、酸化ニッケル及び酸化金からなる群から選択される１以上である１～５のいずれかに記載の構造物。
７．前記貴金属酸化物層の貴金属酸化物が、ＰｄＯ構造のＰｄＯ、ルチル構造のＲｕＯ２、α－ＰｔＯ２構造のＰｔＯ２、ルチル構造のＩｒＯ２、Ｃｕ２Ｏ構造のＡｇ２Ｏ、スクッテルダイト構造のＲｅＯ３、ルチル構造のＯｓＯ２、コランダム構造のＲｈ２Ｏ３、ＮｉＯ構造のＮｉＯ、及びＡｕ２Ｏ３構造のＡｕ２Ｏ３からなる群から選択される１以上である１～６のいずれかに記載の構造物。
８．前記貴金属酸化物層の貴金属酸化物の平均結晶粒径が、前記貴金属酸化物層の膜厚以下である１～７のいずれかに記載の構造物。
９．前記貴金属酸化物層の界面粗さが５ｎｍ以下である１～８のいずれかに記載の構造物。
１０．前記金属酸化物半導体層と前記貴金属酸化物層とのショットキー界面の炭素濃度が２×１０１９ｃｍ－３以下である１～９のいずれかに記載の構造物。
１１．前記貴金属酸化物層の抵抗率が１×１０－2Ω・ｃｍ以下である１～１０のいずれかに記載の構造物。
１２．前記貴金属酸化物層の貴金属酸化物の仕事関数が４．８ｅＶ以上である１～１１のいずれかに記載の構造物。
１３．前記金属酸化物半導体層が、アモルファス又は多結晶である１～１２のいずれかに記載の構造物。
１４．前記金属酸化物半導体層の金属酸化物が、Ｉｎ、Ｓｎ、Ｃｄ、Ｚｎ、Ｇａ及びＧｅからなる群から選択される１以上の金属元素の酸化物である１～１３のいずれかに記載の構造物。
１５．前記金属酸化物半導体層におけるＧａ又はＩｎの含有率が、前記金属酸化物半導体層の全金属元素に対し、４５原子％以上である１～１４のいずれかに記載の構造物。
１６．前記金属酸化物半導体層がランダム配向である１～１５のいずれかに記載の構造物。
１７．前記貴金属酸化物層と、前記金属酸化物半導体層との、ショットキー障壁高さが０．７ｅＶ以上である１～１６のいずれかに記載の構造物。
１８．前記貴金属酸化物層の、前記金属酸化物半導体層と反対の側に、さらに、基板を含む１～１７のいずれかに記載の構造物。
１９．さらに、オーミック電極層を有し、前記オーミック電極層と前記貴金属酸化物層が接触しない１～１８のいずれかに記載の構造物。
２０．前記金属酸化物半導体層が、１層又は２層以上であり、２層以上の場合には、いずれか１層が貴金属酸化物層に隣接する１～１９のいずれかに記載の構造物。
２１．逆方向電圧印加時の耐圧が０．５ＭＶ／ｃｍ以上である１～２０のいずれかに記載の構造物。
２２．０．２ＭＶ／ｃｍの逆バイアス印加時に電流密度が１×１０－６Ａ／ｃｍ２以下である１～２１のいずれかに記載の構造物。
２３．順方向バイアス印加時のダイオード理想係数が１．５以下である１～２２のいずれかに記載の構造物。
２４．順方向バイアスが５Ｖ以下で、電流密度が１０００Ａ／ｃｍ２に達する１～２３のいずれかに記載の構造物。
２５．前記金属酸化物半導体層を、水素又は水を導入した雰囲気中で、スパッタリングによって成膜し、１～２４のいずれかに記載の構造物を得る、構造物の製造方法。
２６．前記貴金属酸化物層を、導入ガス流量の５０％以上が酸素である雰囲気で、スパッタリングによって成膜し、１～２４のいずれかに記載の構造物を得る、構造物の製造方法。
２７．前記貴金属酸化物層及び前記金属酸化物半導体層を成膜した後、２２０～５００℃でアニールを行う２５又は２６に記載の構造物の製造方法。
２８．前記貴金属酸化物層及び前記金属酸化物半導体層をスパッタリングによって連続で成膜するか、又は前記貴金属酸化物層の成膜と、前記金属酸化物半導体層の成膜との間を、真空又は不活性の雰囲気とする２５～２７のいずれか記載の構造物の製造方法。
２９．１～２４のいずれかに記載の構造物を用いた半導体素子。
３０．パワー半導体素子、ダイオード素子、ショットキーバリアダイオード素子、静電気放電保護ダイオード、過渡電圧保護ダイオード、発光ダイオード、金属半導体電界効果トランジスタ、接合型電界効果トランジスタ、金属酸化膜半導体電界効果トランジスタ、ショットキーソース／ドレイン金属酸化膜半導体電界効果トランジスタ、アバランシェ増倍型光電変換素子、固体撮像素子、太陽電池素子、光センサ素子、タッチセンサ素子、表示素子、又は抵抗変化メモリである２９に記載の半導体素子。
３１．２９又は３０に記載の半導体素子を用いた電子回路。
３２．３１に記載の電子回路を用いた電気機器、電子機器、車両、又は動力機関。
本発明によれば、低温成膜可能でプロセス適応性に優れ、基板を自由に選択でき、低逆方向電流特性を有することを特徴とするショットキーバリアが機能する構造物、その製造方法、半導体素子及び電子回路を提供できる。
本発明の構造物の一実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した平面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した平面図である。 本発明の構造物の他の実施形態を模式的に示した断面図である。 本発明の構造物の他の実施形態を模式的に示した平面図である。 実施例１～４の素子の断面ＴＥＭの図である。 実施例１の素子の断面ＴＥＭの拡大図である。 実施例１の素子の断面ＴＥＭの拡大図である。 実施例１～４の素子のＣＶ測定の結果の図である。 実施例１～４のＩ－Ｖ特性評価結果（セミログプロット）の図である。 実施例１～４のＩ－Ｖ順方向特性評価結果（リニアスケール）の図である。 実施例１のＩ－Ｖ順方向温度依存性評価結果（セミログプロット）の図である。 実施例１～４の微分抵抗評価結果（セミログプロット）の図である。 実施例１でのＩ－Ｖ順方向特性評価結果（セミログプロット）及びベキ指数の電圧依存性（挿入図）の図である。 図１７の実験値及びシミュレーション対比の図である。 実施例１でのＩ－Ｖ順方向特性評価結果（セミログプロット）の図である。 実施例１～４に関する金属酸化物半導体層付きの石英基板について、横軸にｈｖ、縦軸に（αｈｖ）１／２をプロットした図である。 実施例１～４に関する金属酸化物半導体層付きの石英基板のＸＲＤパターンの図である。 実施例１～４に関する金属酸化物半導体層付きの石英基板のＸＲＤパターンの図である。 実施例１の素子についてのＸＲＤパターンの図である。 ＪＣＰＤＳ（８５－０６２４）及び（８９－４８９７）の図である。 実施例１の素子の断面ＴＥＭの図である。 実施例１～４の素子の耐圧の評価結果図である。 図２８に対応する実際の絶縁破壊電圧値のヒストグラムの図である。 図２９を膜厚で規格化した耐圧のヒストグラムの図である。 実施例５～７の素子のＩ－Ｖ特性評価結果（セミログプロット）の図及び断面図である。 実施例５～７の素子の微分抵抗-電圧（セミログプロット）の図である。 実施例１、８、１０及び２２並びに比較例２～３の素子のＩ－Ｖ特性評価結果（セミログプロット）の図である。 実施例１～７の素子のオン抵抗と耐圧の関係の図である。
本発明の構造物は、金属酸化物半導体層と、貴金属酸化物層と、を含み、金属酸化物半導体層及び貴金属酸化物層は隣接し、貴金属酸化物層の膜厚が１０ｎｍ超である。
これを用いることで、面内均一性に優れ、低接触抵抗、高ｏｎ－ｏｆｆ比、高障壁高さ、低逆方向電流特性であるショットキーバリアが機能する半導体素子を形成することができる。
また、低温成膜可能でプロセス適応性に優れ、基板を自由に選択できる。
また、薄膜にてショットキー接合を形成できるため、プロセス汎用性、低温成膜、基板を選択しない等の利点を得ることができる。また、フレキシビリティを活かしたデバイス応用、様々なデバイスとの混載等が可能となる。
金属酸化物半導体層は、１層又は２層以上が好ましい。２層以上の場合には、いずれか１層が貴金属酸化物層に隣接すればよい。３層以上、又は４層以上でもよい。通常、５層以下であるが、繰り返し構造を有する５層以上の多層構造であってもよい。
金属酸化物半導体層は、特に限定されず、非晶質（アモルファス）でも、結晶質でもよく、結晶は、微結晶でも単結晶でも多結晶でもよい。微結晶、多結晶又はアモルファスであることが好ましく、多結晶又はアモルファスであることがより好ましい。
アモルファスの場合、大面積均一性に優れ、逆バイアス印加時のインパクトイオン化を低減し、耐圧向上させやすい。また、電気特性のバラつきや大幅な特性劣化を緩和することができる。また、高耐圧で信頼性の高い大電流ダイオードやスイッチング素子を高い歩留まりで製造することができる。多結晶の場合、大面積均一性及び伝導特性を向上させやすく、より安定性に優れる傾向がある。
金属酸化物半導体層の結晶構造は、例えば透過型電子顕微鏡（ＴＥＭ）、Ｘ線電子回折（ＸＲＤ）を用いて測定することができる。
単結晶は、例えば、種結晶を起点として結晶成長させるか、ＭＢＥ（分子線エピタキシー）やＰＬＤ（パルスレーザー堆積）等の方法で形成することができる。
非晶質は、例えば、構成元素をイオン半径の異なる２以上の金属元素を含む金属酸化物、又は１つの金属元素であっても異なる結晶を複数生じる金属酸化物をスパッタリング成膜することで得ることができる。好ましくは、スパッタリング成膜時の基板加熱温度を３００℃以下、成膜後の加熱処理条件を５００℃以下、１時間以内とすることで形成でき、より好ましくは基板加熱温度を２００℃以下、成膜後の加熱処理条件を４００℃以下とすることで形成することができる。成膜後は２００℃以上５００℃以下の低温で加熱することで、安定な非晶質状態を得ることができる。
ここで、「非晶質」とは、金属酸化物半導体層の膜厚方向の断面を取得し、透過型電子顕微鏡（ＴＥＭ）等の電子線回折手法により、評価した場合に明瞭な回折スポットが得られないもののことを言う。電子線の照射エリアとしては、１０ｎｍ程度のブロードな領域から、回折像を取得することが望ましい。明瞭なスポットとは、対称性を持つ回折点が回折像から観察されることを意味する。
また、「非晶質」は一部に結晶化や微結晶化した部分がある場合も含む。一部結晶化した部分に電子線を照射すると、回折像が認められることがある。
「微結晶構造」とは、結晶粒径のサイズがサブミクロン以下であり、明解な粒界が存在しないものを言う。明解な粒界の有無は、例えば断面ＴＥＭより観察でき、結晶粒径サイズは回折像のマッピングより取得できる。回折像が等しい部分が同一粒内と定義できる。
「多結晶」とは、結晶粒径のサイズがミクロンサイズを超え、明解な粒界が存在するものを言う。明解な粒界は、例えば断面ＴＥＭより観察できる。明確な粒界が存在するため、平面ＴＥＭや電子線後方散乱回折法（ＥＢＳＤ）によって粒径サイズを定義することができる。
金属酸化物半導体層は、結晶状態を問わず、ショットキーバリアのばらつきの観点から、ランダム配向であることが好ましい。
ランダム配向とは、各結晶粒の配向が特定の配向成分に偏っていないことを意味する。
例えば、ＸＲＤにて薄膜を分析したときに、得られたスペクトル中の複数のピークの相対強度が粉末Ｘ線パターンにおける相対強度と一致する場合、ランダム配向である。具体的には、粉末Ｘ線パターンの強度が最大である面方位のピーク強度（以下、粉末Ｘ線ＮＯ．１ピークと言う。）に対して、粉末Ｘ線パターンの２番目及び３番目のピーク強度（以下、それぞれ粉末Ｘ線ＮＯ．２ピーク、粉末Ｘ線ＮＯ．３ピークと言う。）とし、粉末Ｘ線ＮＯ．１ピーク／粉末Ｘ線ＮＯ．２ピーク（粉末Ｘ線ピーク強度比１）及び粉末Ｘ線ＮＯ.１ピーク／粉末Ｘ線ＮＯ．３ピークとのピーク強度比（粉末Ｘ線ピーク強度比２）とする。その場合に、測定して得られたスペクトル中の複数のピークのうち、粉末Ｘ線ＮＯ．１～ＮＯ.３ピークの２θ位置に対して±１°に収まるピークがそれぞれ存在し、粉末Ｘ線ＮＯ．１に対応するピークを薄膜Ｘ線ピーク１、粉末Ｘ線ＮＯ．２に対応するピークを薄膜Ｘ線ピーク２、粉末Ｘ線ＮＯ．３に対応するピークを薄膜Ｘ線ピーク３としたときに、薄膜Ｘ線ピーク１／薄膜Ｘ線ピーク２のピーク強度比の値が粉末Ｘ線ピーク強度比１の値の０．３～３倍の値となり、薄膜Ｘ線ピーク１／薄膜Ｘ線ピーク３のピーク強度比の値が粉末Ｘ線ピーク強度比２の値の０．３～３倍の値となる場合、金属酸化物半導体層はランダム配向であるとみなす。
金属酸化物半導体層の配向は、例えばＸＲＤを用いて、測定することができる。微小な面積の場合は断面ＴＥＭの回折像より配向を観察してもよい。
金属酸化物半導体層の金属酸化物の金属元素としては、Ｉｎ、Ｓｎ、Ｇｅ、Ｃｄ、Ｔｉ、Ｚｎ、Ｙ、Ｓｍ、Ｃｅ、Ｎｄ、Ｇａ又はＡｌ等が挙げられる。Ｉｎ、Ｓｎ、Ｃｄ、Ｚｎ、Ｇａ及びＧｅが好ましく、Ｉｎ、Ｚｎ、Ｇａ及びＳｎがより好ましい。これらは、１種単独で用いてもよく、２種以上を組み合わせてもよい。
これにより、ｓ軌道の球状のオービタルを導電パスとして利用できるため、多結晶、アモルファスを問わず、電気特性を面内方向で安定させやすい。
金属酸化物半導体層の金属酸化物の金属元素は、本質的に、Ｉｎ、Ｓｎ、Ｇｅ、Ｃｄ、Ｔｉ、Ｚｎ、Ｙ、Ｓｍ、Ｃｅ、Ｎｄ、Ｇａ及びＡｌからなる群から選択される１以上のみからなってもよい。また、金属酸化物半導体層の金属酸化物の金属元素の、例えば、９５原子％以上、９８原子％以上、９９原子％以上、又は１００原子％が、Ｉｎ、Ｓｎ、Ｇｅ、Ｃｄ、Ｔｉ、Ｚｎ、Ｙ、Ｓｍ、Ｃｅ、Ｎｄ、Ｇａ及びＡｌからなる群から選択される１以上であってもよい。
金属酸化物半導体層の金属元素が、Ｇａ、Ｉｎ、Ｚｎ又はＳｎを含み、Ｇａ、Ｉｎ、Ｚｎ又はＳｎの含有率が、金属酸化物半導体層の全金属元素に対し、４５原子％以上であることが好ましく、５０～１００原子％がより好ましい。
また、金属酸化物半導体層におけるＧａ又はＩｎ含有率が、金属酸化物半導体層の全金属元素に対し、４５原子％以上であることが好ましい。金属元素がＧａの場合、５０～１００原子％がより好ましく、Ｉｎの場合５０～７０原子％がより好ましい。
Ｇａが４５原子％以上の場合、バンドギャップが広く、高い障壁を持ったショットキー界面（金属酸化物半導体層－貴金属酸化物層界面）を形成することができる。
Ｉｎが４５原子％以上の場合、高導電性や高キャリア濃度の金属酸化物半導体層を得やすく、低抵抗であるショットキー界面を形成することができる。
Ｚｎが４５原子％以上の場合、化学的反応性に富み、ウェットエッチング等の加工がしやすいショットキー界面を形成することができる。
Ｓｎが４５原子％以上の場合、化学的安定性に富み、耐久性の観点で優位なショットキー界面を形成することができる。
金属酸化物半導体層の金属酸化物の金属元素は、下記式（Ａ）～（Ｃ）の原子比を満たすことが好ましい。これにより、高耐圧、低Ｏｎ抵抗としやすい。
０≦ｘ／（ｘ＋ｙ＋ｚ）≦０．８ （Ａ）
０≦ｙ／（ｘ＋ｙ＋ｚ）≦０．８ （Ｂ）
０≦ｚ／（ｘ＋ｙ＋ｚ）≦１．０ （Ｃ）
（式中、ｘはＩｎ、Ｓｎ、Ｇｅ及びＴｉからなる群から選択される１種以上の元素の原子数を表し、
ｙはＺｎ、Ｙ、Ｓｍ、Ｃｅ及びＮｄからなる群から選択される１種以上の元素の原子数を表し、
ｚはＧａ及びＡｌからなる群から選択される１種以上の元素の原子数を表す。）
ｘが０．８以下であると、ｘの元素がＩｎ又はＳｎの場合は、金属酸化物の絶縁性が低くなりすぎず、ショットキー接合が得られやすく、ｘの元素がＧｅ又はＴｉの場合は、金属酸化物の絶縁性が高くなりすぎず、オーム損による発熱を抑制することができる。
より好ましくは、金属酸化物半導体層の金属酸化物の金属元素は、下記式（Ａ－１）～（Ｃ－１）の原子比を満たす。
０≦ｘ／（ｘ＋ｙ＋ｚ）≦０．７ （Ａ－１）
０≦ｙ／（ｘ＋ｙ＋ｚ）≦０．８ （Ｂ－１）
ｚの元素がＧａのとき：０．０２≦ｚ／（ｘ＋ｙ＋ｚ）≦１．０
ｚの元素がＡｌのとき：０．００５≦ｚ／（ｘ＋ｙ＋ｚ）≦０．５ （Ｃ－１）
（式中、ｘ、ｙ及びｚは上記式（Ａ）～（Ｃ）と同じである。）
ｚの元素がＧａのとき、０．０２以上となると、金属酸化物中の酸素が脱離し難くなり、電気的特性のバラつきが抑制される傾向にある。
さらに好ましくは、金属酸化物半導体層の金属酸化物の金属元素は、下記式（Ａ－２）～（Ｃ－２）の原子比を満たす。
０．１≦ｘ／（ｘ＋ｙ＋ｚ）≦０．５ （Ａ－２）
０．１≦ｙ／（ｘ＋ｙ＋ｚ）≦０．５ （Ｂ－２）
０．０３≦ｚ／（ｘ＋ｙ＋ｚ）≦０．５ （Ｃ－２）
（式中、ｘ及びｙは上記式（Ａ）～（Ｃ）と同じであり、ｚはＧａの原子数である。）
また、金属酸化物半導体層の金属酸化物の金属元素は、好ましくは下記式（Ａ－３）及び（Ｃ－３）の原子比を満たす。
０≦ｘ／（ｘ＋ｙ＋ｚ）≦０．２５ （Ａ－３）
０．３≦ｚ／（ｘ＋ｙ＋ｚ）≦１．０ （Ｃ－３）
（式中、ｘ、ｙ及びｚは上記式（Ａ）～（Ｃ）と同じである。）
金属酸化物半導体層のキャリア濃度は、通常１×１０１１～１×１０１８ｃｍ－３であり、例えば１×１０１３～１×１０１８ｃｍ－３である。キャリア濃度は、例えばＣＶ（容量－電圧）測定により求めることができる。
金属酸化物半導体層の金属酸化物は、ＩｎＧａＺｎＯ（１：１：１）（金属酸化物の金属元素の比、Ｉｎ：Ｇａ：Ｚｎが１：１：１であることを示す。以下同様である。）、ＩｎＧａＺｎＯ（５：３：２）、ＩｎＧａＺｎＯ（５：１：４）、ＩｎＳｎＺｎＯ（２５：１５：６０）、ＩｎＳｎＺｎＯ（４８．５：１５：３６．５）、ＩｎＧａＯ（１：１）（金属酸化物半導体の金属元素の比、Ｉｎ：Ｇａが１：１であることを示す。以下同様である。）、ＩｎＧａＯ（９３：７）、ＩｎＧａＯ（４７：５３）、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＩｎＳｎＺｎＯ、ＩｎＡｌＯ、ＧａＺｎＯ、ＺｎＳｎＯ等が挙げられる。
例えば、ＩｎＧａＯ（４７：５３）は、高バンドギャップと低抵抗特性を得ることができる。
金属酸化物半導体層の金属酸化物は、結晶系材料として、例えば、酸化インジウム、Ｇａをドープした酸化インジウム、Ａｌをドープした酸化インジウム、ＧａとＡｌをドープした酸化インジウム、Ｚｎをドープした酸化インジウム、又はＳｎをドープした酸化インジウムが挙げられる。
さらに、Ｉｎ、Ｚｎ及び第三元素を含有し、第三元素がＳｎ、Ｇａ、Ｈｆ、Ｚｒ、Ｔｉ、Ａｌ、Ｍｇ、Ｇｅ、Ｓｍ、Ｎｄ、Ｌａから選ばれる少なくとも１種以上の金属元素である金属酸化物等が挙げられる。
また、金属酸化物半導体層の金属酸化物は、アモルファス材料としては、例えば、Ｓｎ－Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｚｎ－Ｇａ－Ｍｇ酸化物、Ｉｎ酸化物、Ｉｎ－Ｓｎ酸化物、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｚｎ－Ｇａ酸化物、Ｓｎ－Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｚｎ－Ａｌ酸化物、Ｉｎ－Ｓｎ－Ｚｎ－Ｍｇ酸化物、Ｉｎ－Ｇａ－Ｚｎ－Ａｌ酸化物、Ｇａ酸化物等が挙げられる。構成金属元素の組成比は１であってもよく、１でなくともよい。
ＺｎやＳｎは、Ｉｎを含ませることによりアモルファス相が形成され易くなる。例えば、Ｉｎ－Ｚｎ系の場合、全金属元素において、Ｉｎの含有量は２０原子％以上が好ましい。
Ｓｎ－Ｉｎ系の場合は、全金属元素において、Ｉｎの含有量は８０原子％以上が好ましい。
Ｓｎ－Ｉｎ－Ｚｎ系の場合は、全金属元素において、Ｉｎの含有量は１５原子％以上が好ましい。
Ｇａ酸化物の場合、４配位と６配位の構造が混在することが多いため、Ｇａ２Ｏ３の組成でも５００℃程度のアニール温度でもアモルファス構造を保持することができる。
金属酸化物半導体層の膜厚は限定されないが、通常５～８０００ｎｍであり、好ましくは５０～１０００ｎｍ、より好ましくは１００～５００ｎｍである。
金属酸化物半導体層は、２層以上の場合には、各層の膜厚が上記範囲でもよく、２層以上の層の全層の合計の膜厚が上記範囲でもよい。
金属酸化物半導体層の比抵抗は、１×１０-2Ω・ｃｍ以上であることが好ましく、１×１０0～１×１０8Ω・ｃｍがより好ましい。これにより、空乏領域を有するデバイス設計ができる。
金属酸化物半導体層のキャリア濃度は１×１０１8ｃｍ－３以下が好ましい。１×１０１8ｃｍ－３以下であれば、貴金属酸化物層との接触は片側段差接合となり、高速応答等のショットキーダイオードの特長が発現できる傾向にある。
金属酸化物半導体層の移動度は０．１ｃｍ２／Ｖｓ以上が好ましい。上記範囲であれば、低抵抗なダイオードを設計できる。
金属酸化物半導体層のキャリア濃度、移動度及び比抵抗は、例えばホール効果測定装置を用いて測定できる。
金属酸化物半導体層のバンドギャップは、１ｅＶ以上が好ましい。１ｅＶ以上であると、シリコンよりも絶縁破壊特性に優れるショットキー界面を提供できる。より好ましくは２ｅＶ以上であり、さらに好ましくは３ｅＶ以上である。これにより、可視光の影響を受けないショットキー界面を形成できる。バンドギャップは、例えばＵＶ－ＶＩＳ装置を用いて測定できる。
貴金属酸化物層の膜厚は１０ｎｍ超であり、１５ｎｍ以上が好ましく、３０ｎｍ以上がより好ましい。上限値に、特に制限はないが、通常１０００ｎｍ以下である。１０００ｎｍ以下であると、コストの面で優位性がある傾向がある。
また、貴金属酸化物層の貴金属酸化物の平均結晶粒径が、貴金属酸化物層の膜厚以下であることが好ましい。これにより、多結晶粒界が分断され、粒界を伝わる伝導が抑制でき面内でのばらつきが低減でき、均一性を有するショットキーバリアが発現しやすい。
尚、平均結晶粒径は、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）にて、５０万倍で観察した膜厚方向の像が得られる断面ＴＥＭ像の同一深度の１０点の結晶粒の粒径の平均値である。結晶粒は、干渉縞を利用し、干渉縞が平行となっている箇所を単結晶とみなし定義する。各単結晶における最大フェレ径を結晶粒径とした。
貴金属酸化物層の膜厚は、例えば断面ＴＥＭにより測定することができる。その際に、貴金属酸化物層の平均結晶粒径が、貴金属酸化物層の膜厚以下であることを確認することができる。
本発明の構造物の各層の膜厚は、上記と同様の方法で測定することができる。
貴金属酸化物層は多結晶構造を含むことが好ましい。これにより、構造物を高温アニールできる。
貴金属酸化物層の貴金属酸化物としては、導電性と仕事関数の関係を鑑み、金属酸化物半導体層と良好なショットキー界面を形成する観点から、酸化パラジウム、酸化ルテニウム、酸化白金、酸化イリジウム、酸化銀、酸化レニウム、酸化オスミウム、酸化ロジウム、酸化ニッケル及び酸化金からなる群から選択される１以上を挙げることができる。
高いショットキー障壁を形成し、安定的な構造物を形成する観点から、酸化パラジウム、酸化ルテニウム、酸化白金、酸化イリジウムが好ましい。中でも、酸化パラジウムはスパッタリング成膜時のウインドウが広く、工業的な観点から優位性をもつため、好ましい。
また、貴金属酸化物層の貴金属酸化物として、Ｍｏ、Ｗ、Ｃｒ、Ｔｅ、Ｍｎ、Ｆｅ及びＣｏの酸化物を用いてもよい。
貴金属酸化物層の貴金属酸化物は、ＰｄＯ構造のＰｄＯ、ルチル構造のＲｕＯ２、α－ＰｔＯ２構造のＰｔＯ２、ルチル構造のＩｒＯ２、Ｃｕ２Ｏ構造のＡｇ２Ｏ、スクッテルダイト構造のＲｅＯ３、ルチル構造のＯｓＯ２、コランダム構造のＲｈ２Ｏ３、ＮｉＯ構造のＮｉＯ、及びＡｕ２Ｏ３構造のＡｕ２Ｏ３からなる群から選択される１以上であることが好ましい。これにより、導電性に優れ、仕事関数が大きく、安定構造なので良好な貴金属酸化物層として機能しやすくなる。
貴金属酸化物は、１種単独で用いてもよく、２種以上を組み合わせてもよい。
貴金属酸化物層の結晶構造は、例えばＸＲＤを用いて、測定することができる。微小な面積の場合は断面ＴＥＭの回折像より配向を観察してもよい。
例えば薄膜のＸ線回折パターンが、想定される結晶構造Ｘ線回折パターンと一致することから確認できる。 具体的には、ＪＣＰＤＳ（Ｊｏｉｎｔ Ｃｏｍｍｉｔｔｅｅ ｏｆ Ｐｏｗｄｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｓｔａｎｄａｒｄ）カードやＩＣＳＤ（Ｔｈｅ Ｉｎｏｒｇａｎｉｃ Ｃｒｙｓｔａｌ Ｓｔｒｕｃｔｕｒｅ Ｄａｔａｂａｓｅ）から得られる結晶構造Ｘ線回折パターンと一致することから確認することができる。
酸化パラジウムの好適な結晶構造はＰｄＯ構造のＰｄＯである。ＰｄＯ構造のＰｄＯであることは、例えば薄膜をＸ線回折測定した結果、ＰｄＯ構造化合物のピークが観察されることにより確認できる。ＰｄＯ構造のＰｄＯは、例えばＸ線回折で、データベースのＩＣＳＤ（２６５９８）又はＪＣＰＤＳ（８５－０６２４）ピークパターンか、又は類似の（２θ／θのピーク位置がシフトした）パターンを示す。
酸化パラジウムは、一般に多くの酸に不溶であり、王水、４８％臭化水素酸にわずかに可溶である。パラジウムは、一般に王水、ヨウ素を含むヨウ化カリウム溶液、酸化剤を含むシアン化ナトリウム溶液に対してよく溶ける。パラジウムと酸化パラジウムでは、本発明の構造体をパターニングする際に、各種溶液とのエッチングレート差を利用できる。酸化パラジウム層をエッチングにてパターニングする際は、６０℃程度に加熱した王水を用いることが好ましい。パラジウムと酸化パラジウムの王水に対するエッチングレート差を利用して、選択エッチングが利用できる。
酸化ルテニウムの好適な結晶構造はルチル構造のＲｕＯ２である。ルチル構造のＲｕＯ２であることは、例えば薄膜をＸ線回折測定した結果、ルチル構造のＲｕＯ２化合物のピークが観察されることにより確認できる。ルチル構造のＲｕＯ２は、例えばＸ線回折で、データベースのＩＣＳＤ（１５０７１）、又は類似の（シフトした）パターンを示す。
酸化ルテニウムは、一般に多くの酸に不溶であり、融解水酸化カリウムに溶ける。ルテニウムは、一般に次亜塩素酸アルカリ溶液に可溶であり、空気を含む塩酸と王水には徐々に溶ける。ルテニウムと酸化ルテニウムでは、本発明の構造体をパターニングする際に、各種溶液とのエッチングレート差を利用できる。酸化ルテニウム層をエッチングにてパターニングする際は、多量の空気を含む６０℃程度に加熱した王水を用いることが好ましい。ルテニウムと酸化ルテニウムの王水に対するエッチングレート差を利用して、選択エッチングが利用できる。
また、酸化ルテニウムは、ドライエッチングによってパターニングすることが可能である。例えば、酸素ガス、フッ化炭素ガス、フッ素ガス、塩素ガス、臭素ガス、沃素ガス、オゾンガス、ハロゲン化水素ガス、ハロゲン化炭素ガスによって反応性エッチングができる。また、上記ガス種を混合して用いてもよい。
酸化プラチナの好適な結晶構造はα－ＰｔＯ２構造のＰｔＯ２である。α－ＰｔＯ２構造のＰｔＯ２であることは、例えば薄膜をＸ線回折測定した結果、α－ＰｔＯ２構造のＰｔＯ２化合物のピークが観察されることにより確認できる。α－ＰｔＯ２構造のＰｔＯ２は、例えばＸ線回折で、データベースのＩＣＳＤ（１６４２８９）、又は類似の（シフトした）パターンを示す。
酸化プラチナは、一般に塩酸、硫酸、硝酸、及び王水に不溶であり、亜硫酸と加熱することで可溶である。プラチナは、一般に王水に可溶である。プラチナと酸化プラチナでは、本発明の構造体をパターニングする際に、各種溶液とのエッチングレート差を利用できる。酸化プラチナ層をエッチングにてパターニングする際は、亜硫酸と加熱することが好ましい。プラチナと酸化プラチナの王水に対するエッチングレート差を利用して、選択エッチングが利用できる。
酸化イリジウムの好適な結晶構造はルチル構造のＩｒＯ２である。ルチル構造のＩｒＯ２であることは、例えば薄膜をＸ線回折測定した結果、ルチル構造のＩｒＯ２化合物のピークが観察されることにより確認できる。ルチル構造のＩｒＯ２は、例えばＸ線回折で、データベースのＩＣＳＤ（８１０２８）、又は類似の（シフトした）パターンを示す。
酸化イリジウムは、一般に多くの酸及び塩基に不溶である。イリジウムは、一般に王水にわずかに可溶である。イリジウムと酸化イリジウムでは、本発明の構造体をパターニングする際に、各種溶液とのエッチングレート差を利用できる。酸化イリジウム層はエッチング困難なのでパターニングする際は、リフトオフ法を用いることが好ましい。イリジウムと酸化イリジウムの王水に対するエッチングレート差を利用して、選択エッチングが利用できる。
酸化銀の好適な結晶構造はＣｕ２Ｏ構造のＡｇ２Ｏである。Ｃｕ２Ｏ構造のＡｇ２Ｏであることは、例えば薄膜をＸ線回折測定した結果、Ｃｕ２Ｏ構造のＡｇ２Ｏ化合物のピークが観察されることにより確認できる。Ｃｕ２Ｏ構造のＡｇ２Ｏは、例えばＸ線回折で、データベースのＩＣＳＤ（６０５６２３）、又は類似の（シフトした）パターンを示す。
酸化銀は、一般にアンモニア水、硝酸に可溶である。銀は、一般に希硝酸や熱濃硫酸に可溶である。銀と酸化銀では、本発明の構造体をパターニングする際に、各種溶液とのエッチングレート差を利用できる。酸化銀層をエッチングにてパターニングする際は、硝酸を含んだ溶液を用いることが好ましい。銀と酸化銀の硝酸に対するエッチングレート差を利用して、選択エッチングが利用できる。
酸化レニウムの好適な結晶構造はスクッテルダイト構造のＲｅＯ３である。スクッテルダイト構造のＲｅＯ３であることは、例えば薄膜をＸ線回折測定した結果、スクッテルダイト構造のＲｅＯ３化合物のピークが観察されることにより確認できる。スクッテルダイト構造のＲｅＯ３は、例えばＸ線回折で、データベースのＩＣＳＤ（２０１８７５）、又は類似の（シフトした）パターンを示す。
酸化レニウムは、一般に水に可溶である。レニウムは、一般に硝酸、熱濃硫酸に溶ける。過酸化水素や臭素水に可溶である。レニウムと酸化レニウムでは、本発明の構造体をパターニングする際に、各種溶液とのエッチングレート差を利用できる。
酸化オスミウムの好適な結晶構造はルチル構造のＯｓＯ２である。ルチル構造のＯｓＯ２であることは、例えば薄膜をＸ線回折測定した結果、ルチル構造のＯｓＯ２化合物のピークが観察されることにより確認できる。ルチル構造のＯｓＯ２は、例えばＸ線回折で、データベースのＩＣＳＤ（１５０７０）、又は類似の（シフトした）パターンを示す。
酸化オスミウムは、一般にエタノールに溶けやすく、水に徐々に溶ける。オスミウムは、一般に高温でハロゲンと反応するが、王水にはあまり溶けない。オスミウムと酸化オスミウムでは、本発明の構造体をパターニングする際に、各種溶液とのエッチングレート差を利用できる。
酸化ロジウムの好適な結晶構造はコランダム構造のＲｈ２Ｏ３である。コランダム構造のＲｈ２Ｏ３であることは、例えば薄膜をＸ線回折測定した結果、コランダム構造のＲｈ２Ｏ３化合物のピークが観察されることにより確認できる。コランダム構造のＲｈ２Ｏ３は、例えばＸ線回折で、データベースのＩＣＳＤ（６４７３６９）、又は類似の（シフトした）パターンを示す。
酸化ロジウムは、一般に塩酸、過塩素酸に溶ける。ロジウムは、一般に熱硫酸、加熱した王水に可溶である。ロジウムと酸化ロジウムでは、本発明の構造体をパターニングする際に、各種溶液とのエッチングレート差を利用できる。
酸化ニッケルの好適な結晶構造はＮｉＯ構造のＮｉＯである。ＮｉＯ構造のＮｉＯであることは、例えば薄膜をＸ線回折測定した結果、ＮｉＯ構造のＮｉＯ化合物のピークが観察されることにより確認できる。ＮｉＯ構造のＮｉＯは、例えばＸ線回折で、データベースのＩＣＳＤ（９８６６）、又は類似の（シフトした）パターンを示す。
酸化ニッケルは、一般に塩酸、硫酸及び硝酸に溶けにくく、水及び水酸化ナトリウム溶液にほとんど溶けない。ニッケルは、一般に塩酸や希硝酸に溶けるが反応は遅い。希硝酸に溶け、濃硝酸では不動態を形成する。ニッケルと酸化ニッケルでは、本発明の構造体をパターニングする際に、各種溶液とのエッチングレート差を利用できる。
酸化金の好適な結晶構造はＡｕ２Ｏ３構造のＡｕ２Ｏ３である。Ａｕ２Ｏ３構造のＡｕ２Ｏ３であることは、例えば薄膜をＸ線回折測定した結果、Ａｕ２Ｏ３構造のＡｕ２Ｏ３化合物のピークが観察されることにより確認できる。Ａｕ２Ｏ３構造のＡｕ２Ｏ３は、例えばＸ線回折で、データベースのＩＣＳＤ（８０１４）、又は類似の（シフトした）パターンを示す。
貴金属酸化物層には、酸素との結合力の強い元素が入ってもよい。例えば、元素比で、貴金属酸化物層の貴金属元素の、好ましくは７０％以下の割合、より好ましくは５０％以下の割合、さらに好ましくは３０％以下の割合で入っていてもよい。貴金属酸化物層は、多結晶構造を有することが好ましいが、アモルファス構造中に多結晶構造が含まれる形態をとってもよい。酸素との結合力が強い元素を入れることにより、貴金属酸化物の還元耐性が向上する。酸素との結合力が強い元素としては、Ｔｉ、Ｓｉ、Ｚｒ、Ｙ、Ａｌ、Ｍｇ、Ｚｒ、Ｈｆなど酸化物の標準生成自由エネルギーが大きいものが挙げられる。例えば、Ｒｕ－Ｓｉ－Ｏは、高仕事関数と低い比抵抗を両立できるため好ましい。
酸化金は、一般に濃厚な塩基性溶液に可溶である。金は、一般に王水、ヨウ素を含むヨウ化カリウム溶液、酸化剤を含むシアン化ナトリウム溶液に対して良く溶ける。金と酸化金では、本発明の構造体をパターニングする際に、各種溶液とのエッチングレート差を利用できる。
Ｘ線回折にて使用するデータベースは、一般にパウダーパターン等であり、ランダム配向となっている。貴金属酸化物層がランダム配向の多結晶薄膜であれば、一般にＸＲＤ測定より取得される主要ピークは、データベース中の２θ位置に対して±１°の位置にピーク中央値を持つスペクトルとして観察される。さらに、データベースの強度が最大である面方位のピーク強度に対して、データベースの２番目及び３番目のピーク強度を持つスペクトルの強度と比をとった場合に、一般に測定されたスペクトルがデータベースの２θ位置に対して±１°に収まり、ピーク強度比はデータベース比の０．３～３倍の値となる。
また、上記関係から外れた場合、例えば、データベース中の最大強度を持つピークに対して、測定値は同２θ位置に観察されるピークが最大強度となっていない場合、貴金属酸化物層は特定の面に配向していることが多い。
貴金属酸化物層は、安定性、応力緩和の面から、多結晶が好ましく、ショットキーバリアのバラツキの観点より、ランダム配向が好ましい。
特定の面配向成分の割合が大きい場合、表面に段差ができやすく、また弱配向成分が面内で安定しないため、実質的なショットキーバリアが低下してしまうおそれがある。
貴金属酸化物層のキャリア濃度は１×１０１８ｃｍ－３以上が好ましい。１×１０１８ｃｍ－３以上であれば、金属酸化物半導体層との接触は片側段差接合となり、高速応答等のショットキーダイオードの特長が発現できる傾向にある。キャリア濃度は、例えばホール測定等で求めることができる。
貴金属酸化物層の界面粗さは、５ｎｍ以下であることが好ましく、２ｎｍ以下がより好ましい。これにより、ショットキーバリアの界面でのゆらぎが低減でき実質的に高いショットキー障壁を得ることができる。
貴金属酸化物層の界面粗さは、例えば断面ＴＥＭを用いて、測定することができる。
具体的には、断面ＴＥＭを３カ所撮影し、貴金属酸化物層と金属酸化物半導体層の界面の凹凸をトレースし、このトレースした線をＪＩＳＢ０６０１－２００１に規格された二乗平均平方根粗さ（ＲＭＳ）の算出方法に準拠して、貴金属酸化物層の界面の粗さを求めることができる。断面ＴＥＭは、貴金属酸化物層と金属酸化物半導体の界面のトレース線を引いたときに、極大値を５つ以上もち、かつ、隣り合う極大値と極小値の差が明瞭に判断できる倍率で取得することが好ましい。
貴金属酸化物層の比抵抗は、１×１０－2Ω・ｃｍ以下であることが好ましく、１×１０－3～１×１０－5Ω・ｃｍがより好ましい。これにより、貴金属酸化物層の抵抗によらずデバイス設計ができる。ここで、比抵抗は、抵抗率あるいは電気抵抗率と同一の意味であり、名称によって物性値としての違いが生ずるものではない。
貴金属酸化物層の比抵抗は、例えばファンデルポー法を用いて、測定することができる。直接電気測定によって測定してもよい。
貴金属酸化物層の貴金属酸化物の仕事関数は、４．８ｅＶ以上であることが好ましく、５．０～６．０ｅＶがより好ましい。これにより、金属酸化物半導体との仕事関数差が大きくなり、高ショットキーバリアハイトの構造物を形成できる。
貴金属酸化物層の貴金属酸化物の仕事関数は、例えばＸ線光電子分光法（ＸＰＳ）、紫外光電子分光法（ＵＰＳ）、大気光電子分光法、ケルビンプローブ顕微鏡（ＫＰＭ）を用いて、測定することができる。
本発明の構造物は空乏領域を有することが好ましく、金属酸化物半導体層の、前記貴金属酸化物層に隣接する部分に、空乏領域を有することがより好ましい。空乏領域の厚さは、印加電圧の正負、大きさにもよって異なるが、空乏領域の最大厚さが、金属酸化物半導体層の膜厚と同一であることが好ましい。金属酸化物半導体層の膜厚の５０～１００％が好ましく、７０～１００％がより好ましい。成膜条件等によっては、空乏領域の厚さが金属酸化物半導体層の膜厚を超えてもよく、空乏領域の最大厚さが、金属酸化物半導体層の膜厚の１１０％でもよい。空乏領域の厚さは、例えばＣＶ（容量－電圧）測定より求めることができる。
金属酸化物半導体層が２層以上の場合、空乏領域の厚さは、貴金属酸化物層に隣接する金属酸化物半導体層において、上記範囲でもよく、２層以上の層の全層の合計の膜厚に対して、上記範囲でもよい。
金属酸化物半導体層及び貴金属酸化物層のショットキー界面の炭素濃度は、２×１０１９ｃｍ－３以下であることが好ましく、１×１０１２～２×１０１９ｃｍ－３がより好ましい。これにより、金属酸化物半導体層及び貴金属酸化物層の良好な界面が形成でき、安定性を高く、バラツキを低く、実質的なショットキーバリア障壁を高くできる。
ショットキー界面での炭素濃度は、例えば２次イオン質量分析法（ＳＩＭＳ）のデプスプロファイルを用いて、測定することができる。
貴金属酸化物層と、金属酸化物半導体層との、ショットキー障壁高さは０．７ｅＶ以上であることが好ましく、１．０～２．０ｅＶがより好ましい。これにより、整流特性を向上させることができる。
本発明の構造物において、順方向バイアス印加時のダイオード理想係数が１．５以下であることが好ましく、１．０～１．３がより好ましい。これにより、低消費電力なデバイスが設計しやすくなる。
ショットキー障壁高さ及び順方向バイアス印加時のダイオード理想係数は、熱電子放出モデルに沿い、半導体抵抗、電極抵抗及び接触抵抗等のショットキーバリア以外の抵抗成分がバイアス依存性をもたない場合、例えば、以下により求めることができる。
下記（１）式が測定電流値Ｉと印加電圧Ｖとの間に成立する。（１）式より電流値と電圧値のｌｎＩ－Ｖプロットのグラフを描き、５０ｍＶ～１０００ｍＶ程度の直線性の良い部分にて接線を引くことで、Ｖ＝０と接線の切片よりＩ０を求めることができる。より詳細には、文献（Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．，４９，８５，１９８６）に示されているようにＣｈｅｕｎｇプロットを用いて、Ｒ成分の影響を排除してＩ０を求めることができる。
Figure 0007145077000001
 Ｉ：測定電流値［Ａ］
Ｉ０：飽和電流［Ａ］
Ｒ：金属酸化物半導体及び電極等による接触抵抗［Ω］
ｎ：ダイオード理想係数
ｋ：ボルツマン定数（８．６１７×１０－５ｅＶ／Ｋ）
Ｔ：測定時のサンプル温度（Ｋ）
ｑ：素電荷［１．６０２×１０－１９Ｃ］
Ｖ：印加電圧［Ｖ］
Ｉ０は飽和電流を表し、０Ｖ印加時の電流値に相当する。一方、飽和電流値とショットキー障壁高さには、（２）式の関係が成立する。
Figure 0007145077000002
 Φｂｏ：ショットキー障壁高さ［ｅＶ］
Ａ：ダイオード実効面積［ｃｍ２］
Ａ＊＊：リチャードソン係数［Ａｃｍ－２Ｋ－２］
ここで、リチャードソン係数は半導体の有効質量値に依存し、有効質量が１の場合、１２０Ａｃｍ－２Ｋ－２となる。金属酸化物半導体層の金属酸化物がＩｎＧａＺｎＯ（１：１：１）の場合、有効質量が０．３と報告されているので、Ａ＊＊を３６Ａｃｍ－２Ｋ－２とみなすことができる。リチャードソン係数が既知の薄膜の場合は、（３）式より、室温測定から求めたＩ０を用いショットキー障壁高さを求めることができる。
Figure 0007145077000003
リチャードソン定数が不明な場合、温度依存性よりＡ＊＊及びΦｂｏを求めることができる。各温度から得られたｌｎ（Ｉ０／Ｔ２）を１／ｋＴプロット（アンダーソンプロット）することより、（２）式が示すように、アンダーソンプロットの切片よりＡ＊＊が、傾きよりΦｂｏを求めることができる。
ダイオード理想係数は、（１）式を微分変形した（４）が示すように、ｌｎＩ－Ｖのプロットの５０ｍＶ～１０００ｍＶ程度の直線性の良い部分の傾きより求めることができる。
Figure 0007145077000004
また、熱電子放出モデルに沿い、半導体抵抗がバイアス依存性（ＳＣＬＣ伝導）をもつ場合、ショットキー障壁高さ及び順方向バイアス印加時のダイオード理想係数は、例えば、以下により求めることができる。
文献（Ｊ． Ａｐｐｌ． Ｐｈｙｓ．，１０４，１２３７０６，２００８）を参考にして、初期フリーキャリア濃度の存在を仮定した、指数関数型トラップ介在のＳＣＬＣモデルのシミュレーションにより、各パラメータを求めることができる。
Figure 0007145077000005
上記（６）式は、電流一定の式に、オーミック電極からの距離ｘにおける初期キャリア濃度及びオーミック電極側より注入されたフリーキャリアを加味した電流密度を表す式である。eは素電荷であり、ｕは移動度である。n0及びni,c(x)は初期フリーキャリア濃度及び距離xにおける注入電子のうち、伝導に関与する電子の濃度である。また（７）式はポアソン方程式であり、注入された全電子量に応じて、電界Ｅの変化が、位置ｘにおける注入されたフリーキャリア及びトラップされたキャリアにより連続的に変化することを意味している。（８）、（９）は境界条件であり、Ｌは半導体層の膜厚、ＥａはＸ＝０～ｘにおける最大電界強度である。（１０）式は指数関数型トラップ仮定した場合の、位置ｘにおける注入電子のうちトラップされている電子濃度を表す。Ｎｔは伝導度端からフェルミ準位までに存在するトラップ準位濃度であり、Ｎｃは有効状態密度である。Ｔｔは特性温度、ｎ（ｘ）は位置ｘにおけるフリーキャリア濃度である。
（６）～（１０）式にて、ｎ０、Ｔｔ、Ｎｔをパラメータとし、誘電率ε、移動度ｕ、有効状態密度Ｎｃは別測定より求めた値を用いる、温度及び膜厚は既知とする。これより、ショットキーバリアが存在しない場合のＩ－Ｖｓｅｍｉ特性つまり半導体に起因する可変抵抗値Ｒ（Ｖｓｅｍｉ）を求めることができる。ここで、印加電圧Ｖは、Ｖ＝Ｖｓｈｏｔｔｋｙ＋Ｖｓｅｍｉと見なせるので、（１）式のＶ－ＩＲの項をＶ－Ｖｓｅｍｉとし、シミュレーションから求まるＩに対するＶｓｅｍｉ関係を利用する。具体的には、実験から求めたＩ－Ｖ特性に対して、（１）式にＶｓｅｍｉを導入し、Φｂｏ、ｎをさらなるフィッテングパラメータとして、数値シミュレーションにより、ｎ０、Ｔｔ、Ｎｔ、Φｂｏ、ｎを同時に求めることができる。これより、Φｂｏ、ｎを求めることができる。
本発明の構造物は、基板や電流取出し電極との接触抵抗の低減や、密着性を向上させるために、貴金属酸化物層の、金属酸化物半導体層と反対の側に、１以上の組成の異なる金属や金属酸化物からなる層を含むことができる。
本発明の構造物は、貴金属酸化物層と隣接して、金属酸化物半導体層と反対の側に、さらに、貴金属層を含んでもよい。これにより、貴金属酸化物層の還元を防止することができる。
貴金属層の金属元素としては、例えばＰｄ、Ｍｏ、Ｐｔ、Ｉｒ、Ｒｕ、Ａｕ、Ａｇ、Ｎｉ、Ｗ、Ｃｒ、Ｒｅ、Ｔｅ、Ｔｃ、Ｍｎ、Ｏｓ、Ｆｅ、Ｒｈ、Ｃｏやこれらの２以上の合金が挙げられる。１種単独で用いてもよく、２種以上を組み合わせてもよい。
また、貴金属層の金属元素として、貴金属酸化物層の金属元素と同一の金属元素を用いることが好ましい。貴金属層と貴金属酸化物層の組み合わせ（貴金属層／貴金属酸化物層）としては、例えば、Ｐｄ／ＰｄＯ、Ｐｔ／ＰｔＯ、Ｉｒ／ＩｒＯ、Ｒｕ／ＲｕＯ等が挙げられる。同一の金属元素の組み合わせを用いることで、貴金属酸化物層と貴金属層の界面で接触抵抗が生じにくく、低抵抗性に優れたショットキー接合をすることができる。
貴金属層の膜厚は、通常１ｎｍ～１μｍであり、好ましくは１０ｎｍ～５００ｎｍであり、より好ましくは２０ｎｍ～２００ｎｍであり、特に好ましくは２５ｎｍ～１００ｎｍである。上記範囲の場合、貴金属酸化物層と隣接して、金属酸化物半導体層と反対の側からの影響による還元を抑制でき、かつ貴金属酸化物層の平坦性を向上することができる。
本発明の構造物は、貴金属層と隣接して、貴金属酸化物層の反対の側に、さらに、低抵抗卑金属層を含んでもよい。
これにより、基板と貴金属酸化物層の相互作用を防止し、接触抵抗を低減することができる。また、貴金属酸化物層の基板への密着性を改善し、貴金属酸化物層の表面平滑性を向上させることができる。
低抵抗卑金属層の金属元素としては、Ｔｉ、Ｍｏ、Ａｇ、Ｉｎ、Ａｌ、Ｗ、Ｃｏ及びＮｉ、これらの２以上の合金又はこれらの２以上のシリサイド等が挙げられる。好ましくは、Ｓｉ含有基板と組み合わせたときに低抵抗なシリサイドを形成するＴｉ、Ｍｏ、Ａｇ、Ｉｎ又はＡｌであり、より好ましくは、低抵抗かつ貴金属酸化物と組み合わせたときに良好なショットキー接触を形成するＴｉ又はＭｏである。
低抵抗卑金属層の厚さは、通常１ｎｍ～１μｍであり、好ましくは２ｎｍ～１００ｎｍであり、より好ましくは５ｎｍ～５０ｎｍである。上記範囲の場合、十分な密着性を持ち、抵抗の増加が少ない傾向がある。
本発明の構造物は、さらに、オーミック電極層を有してもよい。オーミック電極層と貴金属酸化物層が接触しないことが好ましい。
これにより、整流特性制御や空乏領域の厚さを制御することができる。
オーミック電極層は、１層又は２層以上が好ましい。３層以上、又は４層以上でもよい。通常、５層以下である。
オーミック電極層の材料は、金属酸化物半導体層と良好なオーミック接続ができれば、特に限定されないが、好ましくはＴｉ、Ｍｏ、Ａｇ、Ｉｎ、Ａｌ、Ｗ、Ｃｏ及びＮｉからなる群から選択される１以上の金属元素（合金を含む）又はこれらの１以上の金属元素の化合物（酸化物等）であり、より好ましくはＭｏ、Ｔｉ、Ａｕ、Ａｇ、Ｉｎ及びＡｌからなる群から選択される１以上の金属元素（合金を含む）又はその化合物である。
また、オーミック電極層を２以上の層で構成することもできる。例えば、金属酸化物半導体層に接する方に、Ｍｏ電極層を用い、さらに低抵抗金属であるＡｕやＡｌ等の金属層を厚く積層し、この層をワイヤボンディングの土台とすることができる。オーミック電極層を用いることで、電力ロスなく電流を取り出すことができる。
オーミック電極層の膜厚は通常１ｎｍ～５μｍである。好ましくは、５～１０００nmであり、より好ましくは１０～５００ｎｍである。
オーミック電極層は、２層以上の場合には、各層の膜厚が上記範囲でもよく、２層以上の層の全層の合計の膜厚が上記範囲でもよい。
本発明の構造物は、貴金属酸化物層の、金属酸化物半導体層と反対の側に、さらに、基板（支持基板）を含んでもよい。
基板としては、特に限定されず公知の物を使用でき、導電性基板、半導体基板、絶縁性基板等が挙げられる。
絶縁性基板では、圧電特性や光学応用が可能な基板でもよい。また、基板上に回路、多層構造を有した基板を用いてもよい。例えば電子回路を有した電気機器、車両又は動力機関を基板として用いてもよい。
導電性基板として、半導体基板に高濃度なドーピング処理を施した、シリコン単結晶基板、シリコン多結晶基板、シリコン結晶基板等、従来公知の表面平滑性に優れた基板を用いることができる。
また、ＳｉＣ基板、ＧａＮ基板、ＧａＡｓ基板等を用いてもよい。
また、Ａｌ、Ｃｕ、Ｎｉ、ＳＵＳ（ステンレス鋼）、Ａｕ、Ａｇ、Ｗ、Ｔｉ等の金属基板を用いてもよい。
また、絶縁性基板の表面に導電層を形成して導電性を持たせた基板を用いてもよい。
量産性やコストの観点から、導電性基板として、シリコン基板が好ましい。シリコン基板は、ｎ型、ｉ型、ｐ型でもよく、縦方向に電流を流す場合は、電気抵抗の小さいｎ型又はｐ型が好ましい。ドーパントとしては、従来公知のＢ、Ｐ、Ｓｂ等を用いることができる。特に抵抗を下げる場合は、Ａｓや赤リンをドーパントとしてもよい。
半導体基板は、貴金属層又は低抵抗卑金属層と接触して配置してもよい。
半導体基板の材料は、表面の平滑性が保たれていれば、特に限定されない。
半導体基板としては、キャリア濃度を１×１０１８ｃｍ－３以下に調整したＳｉ基板、ＧａＮ基板、ＳｉＣ基板、ＧａＰ基板、ＧａＡｓ基板、ＺｎＯ基板、Ｇａ２Ｏ３基板、ＧａＳｂ基板、ＩｎＰ基板、ＩｎＡｓ基板、ＩｎＳｂ基板、ＺｎＳ基板、ＺｎＴｅ基板、ダイヤモンド基板等を用いることができる。
半導体基板は単結晶であってもよいし、多結晶であってもよい。また、非晶質基板又は非晶質を部分的に含む基板でもよい。導電性基板、半導体基板、絶縁性基板の上に、化学気相成長（ＣＶＤ）等の手法を用いて半導体膜を形成した基板を使用してもよい。
絶縁性基板は、絶縁性を有する基板であれば特に制限はなく、一般に用いられているものを任意に選択できる。
例えば、石英ガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラス等の、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板、及び本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板（例えばポリイミド基板）等を用いることができる。プラスチック基板の場合、フレキシブル性があってもよい。
また、絶縁性基板として、誘電性基板も用いてもよい。誘電性基板としては、ニオブ酸リチウム基板、タンタル酸リチウム基板、酸化亜鉛基板、水晶基板、サファイア基板等が挙げられる。
さらに、ステンレス合金等の金属基板の表面に絶縁膜や誘電膜を設けた基板を用いてもよい。また基板に下地膜として絶縁膜を形成してもよい。下地膜として、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、又は窒化酸化珪素膜等の単層又は積層を形成できる。
基板として、上述の導電性基板、半導体基板又は絶縁性基板上に、複数の材料からなる任意の構造、層構造、回路、配線、電極等を有する基材を用いてもよい。
任意の構造の材料としては、例えば、大規模集積回路（ＬＳＩ）上のバックエンドオブラインを形成する金属、層間絶縁膜等の様々な金属や絶縁物の複合材料が挙げられる。
層構造の層としては、特に限定されず、電極層、絶縁層、半導体層、誘電体層、保護膜層、応力緩衝層、遮光層、電子／ホール注入層、電子／ホール輸送層、発光層、電子/ホールブロッキング層、結晶成長層、密着性向上層、メモリ層液晶層、キャパシタ層、蓄電層等の公知の層を用いることができる。
電極層としては、一般にＡｌ層、Ｓｉ層、Ｓｃ層、Ｔｉ層、Ｖ層、Ｃｒ層、Ｎｉ層、Ｃｕ層、Ｚｎ層、Ｇａ層、Ｇｅ層、Ｙ層、Ｚｒ層、Ｎｂ層、Ｍｏ層、Ｔｃ層、Ｒｕ層、Ｒｈ層、Ｐｄ層、Ａｇ層、Ｃｄ層、Ｉｎ層、Ｓｎ層、Ｓｂ層、Ｔｅ層、Ｈｆ層、Ｔａ層、Ｗ層、Ｒｅ層、Ｏｓ層、Ｉｒ層、Ｐｔ層、Ａｕ層、これらの層の金属を１以上含む合金層、及び酸化物電極層等が挙げられる。酸化物半導体やＳｉ等の半導体のキャリア濃度を増加して、電極層に用いることも可能である。
絶縁層としては、一般にＡｌ、Ｓｉ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ及びＡｕからなる群から選択される１以上の金属を含む酸化物絶縁膜、窒化膜等が挙げられる。
半導体層としては、Ｓｉ層、ＧａＮ層、ＳｉＣ層、ＧａＰ層、ＧａＡｓ層、ＧａＳｂ層、ＩｎＰ層、ＩｎＡｓ層、ＩｎＳｂ層、ＺｎＳ層、ＺｎＴｅ層、ダイヤモンド層、Ｇａ２Ｏ３、ＺｎＯ、ＩｎＧａＺｎＯ等の酸化物半導体層、ペンタセン等の有機半導体層等、単結晶、多結晶、アモルファスの結晶状態によらず広く挙げられる。
誘電体層としては、ニオブ酸リチウム層、タンタル酸リチウム層、酸化亜鉛層、水晶基板層、サファイア層、ＢａＴｉＯ３層、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）層、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３（ＰＬＺＴ）層、Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３（ＰＺＴＮ）層、Ｐｂ（Ｎｉ，Ｎｂ）Ｏ３－ＰｂＴｉＯ３（ＰＮＮ－ＰＴ）層、Ｐｂ（Ｎｉ，Ｎｂ）Ｏ３－ＰｂＺｎＯ３（ＰＮＮ－ＰＺ）層、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３－ＰｂＴｉＯ３（ＰＭＮ－ＰＴ）層、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）層、（Ｋ，Ｎａ）ＴａＯ３層、（Ｋ，Ｎａ）ＮｂＯ３層、ＢｉＦｅＯ３層、Ｂｉ（Ｎｄ，Ｌａ）ＴｉＯｘ層（ｘ＝２．５～３．０）、ＨｆＳｉＯ（Ｎ）層、ＨｆＯ２－Ａｌ２Ｏ３層、Ｌａ２Ｏ３層、Ｌａ２Ｏ３－Ａｌ２Ｏ３層等が挙げられる。
保護膜層の膜としては、無機物、有機物問わず、絶縁性に優れ、水等の透過性が低い膜が挙げられる。保護膜層としては、例えば、ＳｉＯ２層、ＳｉＮｘ層（ｘ＝１．２０～１．３３）、ＳｉＯＮ層、Ａｌ２Ｏ３層等が挙げられる。
応力緩衝層としては、ＡｌＧａＮ層等が挙げられる。
遮光層としては、例えば金属、金属－有機物等を含むブラックマトリックス層、カラーフィルタ層が挙げられる。
電子／ホール注入層としては、酸化物半導体層、有機半導体層等が挙げられる。
電子／ホール輸送層としては、酸化物半導体層、有機半導体層等が挙げられる。
発光層としては、無機半導体層、有機半導体層等が挙げられる。
電子／ホールブロッキング層としては、酸化物半導体層等が挙げられる。
基材としては、発電デバイス、発光デバイス、センサ、電力変換デバイス、演算デバイス、保護デバイス、オプトエレクトロニクスデバイス、ディスプレイ、メモリ、バックエンドオブラインを有する半導体デバイス、蓄電デバイス等が挙げられる。
層構造の層は、単層でもよく、２以上の層でもよい。
本発明の構造物の逆方向電圧印加時の耐圧は、０．５ＭＶ／ｃｍ以上であることが好ましく、０．６～５．０ＭＶ／ｃｍがより好ましい。これにより、高耐圧なデバイスを設計しやすくなる。
また、耐圧のばらつきは、０．１ＭＶ／ｃｍ以下であることが好ましい。
例えば、耐圧は、逆方向電圧印加時のブレークダウン電圧を測定し、ブレークダウン電圧を、金属酸化物半導体層の膜厚で割り、算出することができる。耐圧のばらつきは、例えば同一プロセス同一基板上で測定した５０点以上の耐圧の標準偏差値とする。
本発明の構造物において、０．２ＭＶ／ｃｍの逆バイアス印加時に電流密度が１×１０－６Ａ／ｃｍ２以下であることが好ましく、１×１０－７～１×１０－１３Ａ／ｃｍ２がより好ましい。これにより、低リークかつ低ノイズなデバイスを設計しやすくなる。
本発明の構造物において、順方向バイアスが５Ｖ以下で、電流密度が１０００Ａ／ｃｍ２に達することが好ましく、５０００～１０００００Ａ／ｃｍ２に達することがより好ましい。これにより、低抵抗なデバイスを設計しやすくなる。
各層の成膜方法は特に限定されないが、熱ＣＶＤ法、触媒化学（ＣＡＴ）－ＣＶＤ法、光ＣＶＤ法、ミストＣＶＤ法、有機金属（ＭＯ）－ＣＶＤ法、プラズマＣＶＤ法等のＣＶＤ法、ＭＢＥ、原子層堆積装置（ＡＬＤ）等の原子レベル制御の成膜方法、イオンプレーティング、イオンビームスパッタリング、マグネトロンスパッタリング、ＤＣスパッタリング、パルススパッタリング等の物理気相成長（ＰＶＤ）法、ドクターブレード法、射出法、押出し法、熱間加圧法、ゾルゲル法、エアロゾルデポジション法等の従来公知のセラミックス工程を用いる方法、塗布法、スピンコート法、印刷法、スプレー法、電着法、メッキ法、ミセル電解法等の湿式法等を用いることができる。
貴金属酸化物層の成膜方法としては特に限定されないが、酸素含入雰囲気下で、所望の金属ターゲットの反応性スパッタを行なう方法を、好適に用いることができる。
金属酸化物半導体層の成膜方法は、特に限定されないがスパッタリングが好ましい。
金属酸化物半導体層の成膜（導入）ガスは、希ガス、酸素、水素及び水の少なくとも１種類以上を選択することが好ましい。希ガスとしては、Ａｒ、Ｈｅ等が挙げられる。
金属酸化物半導体層を、水素又は水を導入した雰囲気中で、成膜することが好ましい。これにより、金属酸化物半導体層をランダム配向にすることができる。
貴金属酸化物層の成膜の雰囲気としては、導入ガス流量の５０％以上（より好ましくは７０～１００％）が酸素であることが好ましい。これにより、安定な貴金属酸化物層を形成でき、ショットキーバリアの安定性を向上することができる。
スパッタリングターゲットと基板距離（ＴＳ間隔）は好ましくは、１０ｍｍ～２００ｍｍである。１０ｍｍ未満の場合、放電ができないおそれがある。２００ｍｍを超える場合、半導体の膜質が疎になり、特性温度が大きな膜になるおそれがある。
貴金属酸化物層及び金属酸化物半導体層の成膜後、アニールを行うことが好ましい。アニール温度は、２２０～５００℃が好ましく、２５０～４５０℃がより好ましい。これにより、金属酸化物半導体層に起因する信頼性及び安定性を向上できる。
貴金属酸化物層及び金属酸化物半導体層をスパッタリングによって連続で成膜するか、又は、貴金属酸化物層の成膜と、金属酸化物半導体層の成膜との間を、真空又は不活性の雰囲気とすることが好ましい。
これにより、界面の清浄度を保った状態で構造体を作製することができる。
不活性の雰囲気としては、Ａｒ、Ｎ２等の雰囲気が挙げられる。真空は、大気圧よりも１／１００気圧以下になっていることが好ましく、スパッタリングチャンバーの背圧程度の圧力があることがより好ましい。貴金属酸化物層及び金属酸化物半導体層の界面の炭素濃度を上昇させない範囲で、プロセス途中にプラズマ処理等を含んでもよい。
これにより、安定したショットキー界面を形成することができる。
本発明の構造物の一実施形態を模式的に示した断面図を、図１に示す。
図１では、構造物１において、基板１０の上に、低抵抗卑金属層２０、貴金属層３０、貴金属酸化物層４０、金属酸化物半導体層５０、第１のオーミック電極層６０及び第２のオーミック電極層６１がこの順で積層されている。
第１のオーミック電極層６０及び第２のオーミック電極層６１は、横方向への引き出しを考慮して、長くてもよい。
基板１０が絶縁性基板又は半導体基板の場合、低抵抗卑金属層２０及び貴金属層３０は横方向への引き出しを考慮して、長くてもよい。基板１０が導電性基板の場合、裏面に取り出し電極層を有してもよい。取り出し電極層は１層でもよく、２層以上でもよい。基板１０の裏面の取り出し電極は導電性の観点から、金属が望ましい。
また、各層間を電気的に絶縁する層間絶縁膜を有してもよい。層間絶縁膜の形成方法によっては、各層が横方向に段差を有してもよい。各層間の一部が短絡され、残りの部分が層間絶縁膜によって絶縁されていてもよい。
第１のオーミック電極層６０が金属酸化物半導体層５０に接する領域は、金属酸化物半導体層５０の端部まで及ばないことが好ましい。さらに、第１のオーミック電極層６０が金属酸化物半導体層５０に接する領域が、金属酸化物半導体層５０の端部まで及ばず、かつ、積層面に対し垂直方向から見た場合に、第１のオーミック電極層６０が金属酸化物半導体層５０に接する領域の端部が、貴金属酸化物層４０が金属酸化物半導体層５０に接する領域の端部よりも内側に存在していることが好ましい。上記の配置であれば、リーク電流をより抑制できる。
本発明の構造物の他の実施形態を模式的に示した図を、図２～９に示す。
図２では、構造物２において、導電性基板１１の上に、低抵抗卑金属層２０、貴金属層３０、貴金属酸化物層４０、金属酸化物半導体層５０、第１のオーミック電極層６０及び第２のオーミック電極層６１がこの順で積層されている。
第１のオーミック電極層６０及び第２のオーミック電極層６１は、横方向への引き出しを考慮して、長くてもよい。
図３では、構造物３において、導電性基板１１の上に、低抵抗卑金属層２０、貴金属層３０、貴金属酸化物層４０、第１の金属酸化物半導体層５１、第２の金属酸化物半導体層５２、第１のオーミック電極層６０及び第２のオーミック電極層６１がこの順で積層されている。
第１のオーミック電極層６０及び第２のオーミック電極層６１は、横方向への引き出しを考慮して、長くてもよい。
図４では、構造物４において、導電性基板１１の上に、第１のオーミック電極層（接合層）６２、第２のオーミック電極層（コンタクトメタル層）６３、金属酸化物半導体層５０、貴金属酸化物層４０、貴金属層３０、低抵抗卑金属層２０及びキャップメタル７０がこの順で積層されている。
低抵抗卑金属層２０及びキャップメタル７０は、横方向への引き出しを考慮して、長くてもよい。
図５では、構造物５において、導電性基板１１の上に、第１のオーミック電極層（接合層）６２、第２のオーミック電極層（コンタクトメタル層）６３、金属酸化物半導体層５０、貴金属酸化物層４０、貴金属層３０、低抵抗卑金属層２０及びキャップメタル７０がこの順で積層されている。尚、導電性基板１１と金属酸化物半導体層５０との間の、第１のオーミック電極層（接合層）６２及び第２のオーミック電極層（コンタクトメタル層）６３がない部分を層間絶縁膜８０で埋めており、第２のオーミック電極層６３が金属酸化物半導体層５０に接する領域が、金属酸化物半導体層５０の端部まで及ばず、かつ、積層面に対し垂直方向から見た場合に、貴金属酸化物層４０が金属酸化物半導体層５０に接する領域の端部よりも、第２のオーミック電極層６３が金属酸化物半導体層５０に接する領域の端部が、内側に存在する。
低抵抗卑金属層２０及びキャップメタル７０は、横方向への引き出しを考慮して、長くてもよい。
図６では、構造物６において、ガラス基板１２の上に、低抵抗卑金属層２０、貴金属層３０、貴金属酸化物層４０、金属酸化物半導体層５０、第１のオーミック電極層６０及び第２のオーミック電極層６１がこの順で積層されている。
第１のオーミック電極層６０及び第２のオーミック電極層６１は、横方向への引き出しを考慮して、長くてもよい。
図７では、構造物７において、ガラス基板１２の上に、低抵抗卑金属層２０、貴金属層３０、貴金属酸化物層４０、第１の金属酸化物半導体層５１、第２の金属酸化物半導体層５２、第１のオーミック電極層６０及び第２のオーミック電極層６１がこの順で積層されている。
第１のオーミック電極層６０及び第２のオーミック電極層６１は、横方向への引き出しを考慮して、長くてもよい。
図８では、構造物８において、ガラス基板１２の上に、第１のオーミック電極層（接合層）６２、第２のオーミック電極層（コンタクトメタル層）６３、金属酸化物半導体層５０、貴金属酸化物層４０、貴金属層３０、低抵抗卑金属層２０及びキャップメタル７０がこの順で積層されている。
低抵抗卑金属層２０及びキャップメタル７０は、横方向への引き出しを考慮して、長くてもよい。
図９では、構造物９において、ガラス基板１２の上に、金属酸化物半導体層５０が積層され、金属酸化物半導体層５０上に、貴金属酸化物層４０とオーミック電極層６４が間隔をあけて配置されている。
また、図１０Ａ、図１０Ｃ及び図１０Ｅは、本発明の構造物の他の実施形態を模式的に示した断面図であり、図１０Ｂ、図１０Ｄ及び図１０Ｆは、本発明の構造物の他の実施形態を模式的に示した平面図である。
図１０Ａは、本発明の構造物の他の実施形態を模式的に示した断面図であり、図１０Ｂは、基板とポリイミドを除いた図１０Ａの平面図である。
図１０Ａでは、構造物１０１において、ガラス基板１２の上に、低抵抗卑金属層２０、貴金属層３０、貴金属酸化物層４０、金属酸化物半導体層５０がこの順で積層され、ポリイミド８１が形成された後、ポリイミド８１が開口され、さらに、第１のオーミック電極層６０及び第２のオーミック電極層６１がこの順で積層されている。
図１０Ｂは、図１０Ａのガラス基板１２とポリイミド８１を除いた平面図であり、図１０Ｂの破線の部分の断面図が、図１０Ａである。
図１０Ｃは、本発明の構造物の他の実施形態を模式的に示した断面図であり、図１０Ｄは、基板とポリイミドを除いた図１０Ｃの平面図である。
図１０Ｃでは、構造物１０２において、ガラス基板１２の上に、低抵抗卑金属層２０、貴金属層３０、貴金属酸化物層４０、金属酸化物半導体層５０がこの順で積層され、ポリイミド８１が形成された後、ポリイミド８１が開口され、さらに、第１のオーミック電極層６０及び第２のオーミック電極層６１がこの順で積層されている。
図１０Ｄは、図１０Ｃのガラス基板１２とポリイミド８１を除いた平面図であり、図１０Ｄの破線の部分の断面図が、図１０Ｄである。
図１０Ｅは、本発明の構造物の他の実施形態を模式的に示した断面図であり、図１０Ｆは、基板とポリイミドを除いた図１０Ｅの平面図である。
図１０Ｅでは、構造物１０３において、ガラス基板１２の上に、低抵抗卑金属層２０、貴金属層３０、貴金属酸化物層４０、金属酸化物半導体層５０がこの順で積層され、ポリイミド８１が形成された後、ポリイミド８１が開口され、さらに、第１のオーミック電極層６０及び第２のオーミック電極層６１がこの順で積層されている。
図１０Ｆは、図１０Ｅのガラス基板１２とポリイミド８１を除いた平面図であり、図１０Ｆの破線の部分の断面図が、図１０Ｅである。
図１から図１０の素子を多段連結して用いることもできる。２以上の同一素子を基板面内上に複数用意して、他方のオーミック電極に一方の貴金属酸化物層が電気的に直列接続するようにして、各素子に印加電圧が分配される回路設計にすることもできる。また、他方のオーミック電極に一方のオーミック電極を接続した回路構成を利用することもできる。加えて、他方の貴金属酸化物層に一方の貴金属酸化物層が電気的に接続する回路構成も可能である。素子及び上記のような回路構成を複数段並列接続して用いることも可能である。これらの素子の接続を組みあわせることにより、電圧印加した際の立ち上がり電圧の調整や耐圧調整及び波形分離等が可能になる。
本発明の構造物は、パワー半導体素子、（整流）ダイオード素子、ショットキーバリアダイオード素子、静電気放電（ＥＳＤ）保護ダイオード、過渡電圧保護（ＴＶＳ）保護ダイオード、発光ダイオード、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ショットキーソース／ドレインＭＯＳＦＥＴ、アバランシェ増倍型光電変換素子、固体撮像素子、太陽電池素子、光センサ素子、タッチセンサ素子、表示素子、抵抗変化メモリ、保護素子、電力変換素子、演算素子等の半導体素子に用いることができる。特に、電力ロスなく電流を取り出せるため、パワー用途にも適している。半導体素子はショットキーバリアダイオード、ジャンクショントランジスタ（ＪＦＥＴ）、電界効果トランジスタに用いることができる。この素子、ショットキーバリアダイオード、ジャンクショントランジスタを用いた電子回路は、電気機器、電子機器、車両、動力機関等に用いることができる。
本発明の構造物は、支持基板上に回路、多層構造を有するものと組み合わせてもよい。その場合、発電デバイス、発光デバイス、センサ、電力変換デバイス、演算デバイス、保護デバイス、オプトエレクトロニクス、ディスプレイ及びメモリの一部又はその組み合わせとして利用できる。
基板上に回路、多層構造を有するものとして、Ｓｉ基板上に多層配線を有するバックエンドオブライン構造、抵抗変化メモリ、ロジックＩＣ等が挙げられる。また、誘電体基板上に形成された高周波デバイスと組み合わせてもよい。
実施例１
電気抵抗率１ｍΩ・ｃｍのｎ型Ｓｉ基板（直径４インチ、Ｐドープ）をスパッタリング装置ＣＳ－２００（株式会社アルバック製）に装着し、雰囲気を真空にした。低抵抗卑金属層としてＴｉを１５ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、Ａｒ雰囲気にて０．５Ｐａ、１００秒間とした。
続いて、貴金属層としてＰｄを５０ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、Ａｒ雰囲気にて０．５Ｐａ、６０秒間とした。
次に貴金属酸化物層としてＰｄＯを４０ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、Ｏ２雰囲気にて０．５Ｐａ（導入ガス流量中、１００％が酸素）、２７０秒間とした。
金属酸化物半導体層として、金属酸化物半導体ＩｎＧａＺｎＯ（１：１：１）を２００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、Ａｒ９９％、Ｈ２Ｏ１％の混合ガス雰囲気にて０．５Ｐａ、７８０秒間とした。
低抵抗卑金属層から金属酸化物半導体層までの成膜は、ＣＳ－２００にセットした３種類の４ｉｎｃｈターゲットを用いて、ｎ型Ｓｉ基板を装着し真空にした後、基板を取り出すことなく一貫成膜した。
成膜後、この基板を取り出し、電気炉によって空気中３００℃の条件で１時間アニールした。この基板を再度エリアマスク（直径５００μｍ成膜用）とともにＣＳ－２００にセットした後、第１のオーミック電極層としてＭｏ１５０ｎｍを、第２のオーミック電極層としてＡｕ５００ｎｍを積層成膜し（第１のオーミック電極層及び第２のオーミック電極層をまとめて、オーミック電極層とよぶ。）、素子（構造物）を得た。成膜条件は、ＤＣ１００Ｗ、Ａｒ雰囲気０．５Ｐａとした。
尚、裏面に測定用の取り出し電極としてＴｉを１００ｎｍ成膜した。成膜条件は、ＣＳ－２００を用い、ＤＣ３００Ｗ、Ａｒ雰囲気にて０．５Ｐａ、７００秒間とした。
尚、得られた素子は図１に示す構造である。
各層の膜厚は、断面ＴＥＭにより測定した。図１１の「２００ｎｍ」に、実施例１の素子の断面ＴＥＭを示す。図１１の「１００ｎｍ」、「５００ｎｍ」及び「１０００ｎｍ」は、後述の実施例２～４の断面ＴＥＭである。図１１の点線部は実施例１（金属酸化物半導体層が２００ｎｍの場合）のオーミック電極層と金属酸化物半導体層の界面の拡大図、及び貴金属酸化物層と金属酸化物半導体層の界面の拡大図である。
断面ＴＥＭ測定の際に、貴金属酸化物層の平均結晶粒径が、貴金属酸化物層の膜厚以下であることを確認した。実施例１の素子の断面ＴＥＭの拡大図を図１２及び１３に示す。
得られた素子について、Ｅ４９８０（キーサイト・テクノロジー社製）を用いて、ＣＶ（容量－電圧）測定を行い、空乏領域の厚さを求めた。測定周波数は１ｋＨｚを用い、ＡＣ振幅は０．０３Ｖとした。
実施例１及び後述の実施例２～４の素子のＣＶ測定の結果を、図１４に示す。
図１４中、○で表記されているグラフの内、一番下のグラフは実施例２の素子のＣＶ測定の結果であり、下から順に、実施例１の素子のＣＶ測定の結果、実施例３の素子のＣＶ測定の結果、一番上のグラフは実施例４の素子のＣＶ測定の結果である。
実施例１において、空乏領域の厚さは、２１０ｎｍであった。
破線は、後述の図１５及びその温度依存性結果より取得したＶｓｈｏｔｔｋｙに対応する空乏領域の厚みの変化を表す。Ｊ． Ａｐｐｌ． Ｐｈｙｓ． １０４，１２３７０６，２００８を参考にして、初期フリーキャリア濃度の存在を仮定した、指数関数型トラップ介在のＳＣＬＣモデルよりシミュレーションに沿って解析した。
ここで、逆方向電圧印加時の最小の容量値Ｃｍｉｎより、Ｃ／Ａ＝ε×ε０／ｄの関係式を用い、空乏領域の厚さｄ（ｎｍ）を求めた。
Ｃは容量値（Ｆ）であり、Ａは電極の実効面積（ｃｍ２）であり、εは金属酸化物半導体の比誘電率（ＩｎＧａＺｎＯ（１：１：１）の場合、１６）である。比誘電率は膜厚既知であるサンプルのＣＶ測定の膜厚依存性結果から求めたものである。
ε０は、真空の誘電率（８．８５４×１０－１４Ｆ／ｃｍ）である。
ここで、電極の実効面積Ａは、素子の積層面に対し垂直方向から見た場合に、貴金属酸化物層、金属酸化物半導体層及びオーミック電極層が重複する部分の面積を表す。直径５００μｍのオーミック電極層の面積をＡとした。
得られた素子について、貴金属酸化物層と金属酸化物半導体層のショットキー界面での炭素濃度を、ＳＩＭＳによりＡＤＥＰＴ１０１０（アルバック・ファイ株式会社製）を用いて測定した。
測定は、注目元素にＣ（カーボン、質量数１２）を選択し、一次イオン種Ｃｓ＋、一次イオンの加速エネルギー３ｋｅＶ、二次イオン極性Ｎｅｇａｔｉｖｅにて行った。尚、帯電補償は行わず、質量分解能Ｎｏｒｍａｌとした。
炭素濃度は、酸化インジウム－酸化スズ（ＩＴＯ）標準薄膜試料での強度と炭素濃度の比を用い、定量した。
ショットキー界面を、金属酸化物半導体層のＧａＯの強度値のデプスプロファイル及び貴金属酸化物層のＰｄＯの強度値のデプスプロファイルが交わる箇所とし、その±２０ｎｍに存在するＣスペクトル（Ｃのデプスプロファイル）の最大値をショットキー界面での炭素濃度とした。結果を表１に示す。
ショットキー障壁高さ及びダイオード理想係数を、半導体アナライザーＢ１５００（キーサイト・テクノロジー社製）（アト・センス・ユニット（ＡＳＵ）にて微小電流を測定）を用いて、順方向電流測定を行い、求めた。
室温（２５℃）での測定の他に、温度依存性測定を、温調チャックＰＡ２００（カスケードマイクロテック社製）を用いて実施した。
実施例１では、Ｃｈｅｕｎｇプロットから算出したＩ０及び有効質量０．３を用いて室温でのショットキー障壁高さを求めたところ１．２ｅＶであった。
また、温度依存性よりアンダーソンプロットを実施し、ショットキー障壁高さ及びリチャードソン定数を求めたところ、それぞれ１．２４ｅＶ、４２Ａｃｍ－２Ｋ－２となった。ダイオード理想係数は１．２であった。
ショットキー障壁高さとして、Ｃｈｅｕｎｇプロットから算出した値を、表１に示す。
実施例１及び後述の実施例２～４のＩ－Ｖ特性評価結果（セミログプロット）を図１５に、実施例１及び後述の実施例２～４のＩ－Ｖ順方向特性評価結果（リニアスケール）を図１６に、実施例１のＩ－Ｖ順方向温度依存性評価結果（セミログプロット）を図１７に、実施例１及び後述の実施例２～４の微分抵抗評価結果（セミログプロット）を図１８に、実施例１でのＩ－Ｖ順方向特性評価結果（セミログプロット）及びベキ指数の電圧依存性（挿入図）を図１９に（○は実験値、点線はシミュレーション結果）、図１７の実験値及びシミュレーション対比を図２０に示す。
図１５、１６及び１８において、実施例１～４の結果を、それぞれ「２００ｎｍ」、「１００ｎｍ」、「５００ｎｍ」及び「１０００ｎｍ」として示す。
図１７中、一番下のグラフが２９８Ｋのグラフであり、下から順に、３０８Ｋのグラフ、３１８Ｋのグラフ、３２３Ｋのグラフ、３２８Ｋのグラフ、３３３Ｋのグラフ、３３８Ｋのグラフとなっており、一番上のグラフが３４３Ｋのグラフである。
図２０中、○は実験値、点線はシミュレーション結果を表し、一番下のグラフが２９８Ｋの実験値及びシミュレーション結果であり、下から二番目のグラフが３２３Ｋの実験値及びシミュレーション結果であり、一番上のグラフが３４３Ｋの実験値及びシミュレーション結果である。
図２１は実施例１でのＩ－Ｖ順方向特性評価結果（セミログプロット）であり、電流値測定時の印加電圧の分圧関係を示した図である。図示した等価回路のように、ショットキー界面への電圧Ｖｄｉｏｄｅと金属酸化物半導体層への電圧ＶＳＣＬＣへ分配されることがシミュレーション結果からわかった。図２１よりダイオードへ印加される電圧値の詳細が分かるため、ダイオードの理想係数、ショットキー障壁高さのより詳細な値を求めることができた。
石英基板上に、上述の素子の金属酸化物半導体層と同様に、金属酸化物半導体層を成膜し、成膜後のアニールを同様に行い、金属酸化物半導体層付きの石英基板を得た。
得られた実施例１に関する金属酸化物半導体層付きの石英基板及び後述の実施例２～４に関する金属酸化物半導体層付きの石英基板について、ＵＶ－ＶＩＳ装置Ｖ－３７０（日本分光株式会社製）を用い透過スペクトルを測定し、図２２に示す、横軸にｈｖ、縦軸に（αｈｖ）１／２をプロットした図を作成した。αは吸収係数であり、ｈはプランク定数であり、ｖは入射光の振動数である。実施例１～４の結果を、それぞれ「２００ｎｍ」、「１００ｎｍ」、「５００ｎｍ」及び「１０００ｎｍ」として示す。
グラフ上のプロットした曲線を描き、変曲点の位置で接線を引き横軸と接線が交わる点を、バンドギャップとした。結果を表１に示す。
石英基板上に、上述の素子の貴金属酸化物層と同様に、貴金属酸化物層を成膜し、貴金属酸化物層付きの石英基板を得た。
得られた貴金属酸化物層付きの石英基板及び上述の金属酸化物半導体層付きの石英基板について、全自動水平型多目的Ｘ線回折（ＸＲＤ）装置ＳｍａｒｔＬａｂ（株式会社リガク製）を用いて、貴金属酸化物層及び金属酸化物半導体層の結晶構造を測定した。Ｘ線はＣｕ－Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）を使用した。
実施例１及び後述の実施例２～４について、金属酸化物半導体層付きの石英基板のＸＲＤパターン（基板情報を差分した結果）を図２３に、実施例１及び後述の実施例２～４について、金属酸化物半導体層付きの石英基板のＸＲＤパターン（図２３をさらに金属酸化物半導体層の膜厚で規格化した結果）を図２４に示す。
図２３中、一番下のグラフが実施例２についてのＸＲＤパターンであり、下から順に、実施例１についてのＸＲＤパターン、実施例３についてのＸＲＤパターン、一番上のグラフが実施例４についてのＸＲＤパターンである。
図２４中、一番下のグラフが実施例２についてのＸＲＤパターンであり、下から順に、実施例１についてのＸＲＤパターン、実施例３についてのＸＲＤパターン、一番上のグラフが実施例４についてのＸＲＤパターンである。
貴金属酸化物層及び金属酸化物半導体層の結晶構造の結果を表１に示す。
上述の素子について、化学エッチングによって、貴金属酸化物層を露出させ、斜入射Ｘ線のＸＲＤ（ＳｍａｒｔＬａｂ（株式会社リガク製））を用いて、ＸＲＤパターンを測定した。ＸＲＤパターンを図２５に示す。ωはサンプル表面に対するＸ線の入射角度であり、θは、サンプル表面に対する検出器の角度である。
図２５中、一番下のグラフはω＝０．３°のＸＲＤパターンであり、下から二番目のグラフはω＝０．４°のＸＲＤパターンであり、一番上のグラフがω＝０．５°のＸＲＤパターンである。ω＝０．３°のＸＲＤパターンは、サンプルに対してＸ線を最も浅く入射させた測定結果、下地のＰｄからの信号が重畳せず、貴金属酸化物層のみに由来するスペクトルである。
また、ＪＣＰＤＳ（８５－０６２４）を図２６の上段に、ＪＣＰＤＳ（８９－４８９７）を図２６の下段に示す。
これらの結果より、貴金属酸化物はランダム配向の多結晶ＰｄＯ構造を持つＰｄＯであったと同定した。
上述の素子について、貴金属酸化物層の界面粗さを、断面ＴＥＭを用いて、測定した。図２７に、実施例１の素子の断面ＴＥＭを示す。図２７のような領域を３カ所撮影し、貴金属酸化物層と金属酸化物半導体層の界面の凹凸をトレースし、このトレースした線をＪＩＳＢ０６０１－２００１に規格された二乗平均平方根粗さ（ＲＭＳ）の算出方法に準拠して、貴金属酸化物層の界面の粗さを求めた。結果を表１に示す。
貴金属酸化物層の貴金属酸化物の仕事関数を、大気中光電子分光装置ＡＣ－３（理研計器株式会社製）を用いて、測定した。結果を表１に示す。
金属酸化物半導体層の配向を、透過型電子顕微鏡（ＴＥＭ）を用いて、測定した。結果を表１に示す。
金属酸化物半導体層のキャリア濃度、移動度及び比抵抗、並びに貴金属酸化物層の比抵抗は以下のように測定した。
上述の貴金属酸化物層付きの石英基板及び金属酸化物半導体層付きの石英基板について、基板をそれぞれ１ｃｍ四方にカットし、４隅にＩｎ電極を取り付け、室温にてホール効果測定装置Ｒｅｓｉｔｅｓｔ８４００（東陽テクニカ製）を用いて、ファンデルポー法により、金属酸化物半導体層及び貴金属酸化物層の比抵抗測定を行った。また、ホール効果測定より、金属酸化物半導体層のキャリア濃度を測定した。金属酸化物半導体層の比抵抗値及びキャリア濃度値を用い、金属酸化物半導体層の移動度を算出した。
上述の素子について、Ｂ１５００を用いて微分オン抵抗（Ｒｏｎ）を評価した。微分オン抵抗は素子に５Ｖまで印加した際の最小の微分抵抗（Ｒｏｎ＝ΔＶ／ΔＩ）とした。結果を表１に示す。
また、０．２ＭＶ／ｃｍの逆バイアス印加時の電流密度、及び順方向バイアスを０～５Ｖ印加時の電流密度を、Ｂ１５００を用いて、評価した。結果を表１に示す。
順方向バイアスが５Ｖ以下で、電流密度が１０００Ａ／ｃｍ２に達することを、Ｂ１５００を用いて確認した。
得られた素子の逆方向電圧印加時の耐圧及び耐圧のばらつきを、Ｂ１５００を用いて評価した。結果を表１に示す。
図２８は、実施例１及び後述の実施例２～４の素子（それぞれ「２００ｎｍ」、「１００ｎｍ」、「５００ｎｍ」及び「１０００ｎｍ」として表記）に対応する耐圧の評価結果である。棒グラフの高さは５０点以上の素子に対して測定した平均の耐圧値である。エラーバーは標準偏差を表し、緑色の星印は最大耐圧を表す。図２９は、図２８に対応する実際の絶縁破壊電圧値のヒストグラムであり、図３０は、図２９を膜厚で規格化した耐圧のヒストグラムである。本結果より、表１の耐圧、耐圧のばらつきを得た。
図２９中、左上が実施例２の絶縁破壊電圧値のヒストグラムであり、右上が実施例１の絶縁破壊電圧値のヒストグラム、左下が実施例３の絶縁破壊電圧値のヒストグラム、右下が実施例４の絶縁破壊電圧値のヒストグラムである。
図３０中、左上が実施例２の耐圧のヒストグラムであり、右上が実施例１の耐圧のヒストグラム、左下が実施例３の耐圧のヒストグラム、右下が実施例４の耐圧のヒストグラムである。
実施例２～４７及び比較例１～１４
表１～１３に示す条件とし、実施例１と同様にして素子を作製し、評価した。結果を表１～１３に示す。
表中、ＩｎＧａＯ（１：１）は、金属酸化物半導体の金属元素の比、Ｉｎ：Ｇａが１：１であることを示す。
また、表中、膜厚の記載のない層については、積層しなかったことを示す。
表中、金属酸化物半導体について、「Ｇａ２Ｏ３／ＩｎＧａＺｎＯ（１：１：１）」は、第１の金属酸化物半導体層として、Ｇａ２Ｏ３を、第２の金属酸化物半導体層として、ＩｎＧａＺｎＯ（１：１：１）を積層成膜したことを示す。金属酸化物半導体層を積層成膜した場合の、金属酸化物半導体層の結晶構造、配向キャリア濃度、移動度、比抵抗、バンドギャップは記載しない。
表中、支持基板のアルミニウムは、電気抵抗率０．０１ｍΩ・ｃｍ未満のアルミニウム基板（直径４インチ）であり、ポリシリコンは電気抵抗率１０ｍΩ・ｃｍのポリシリコン基板（直径４インチ）であり、無アルカリガラスは電気抵抗率∞ｍΩ・ｃｍのＥａｇｌｅＸＧ基板（直径４インチ）（コーニング社製）であり、ポリイミドは電気抵抗率∞ｍΩ・ｃｍのポリイミド基板（直径４インチ）である。
また、金属酸化物半導体Ｇａ２Ｏ３の比誘電率は１４であり、ＩｎＧａＺｎＯ（５：３：２）の比誘電率は１９であり、ＩｎＧａＺｎＯ（５：１：４）の比誘電率は２０であり、ＩｎＳｎＺｎＯ（２５：１５：６０）の比誘電率は２１であり、ＩｎＳｎＺｎＯ（４８．５：１５：３６．５）の比誘電率は２５であり、ＩｎＧａＯ（１：１）の比誘電率は１７であり、ＩｎＧａＯ（９３：７）の比誘電率は１２である。いずれも、比誘電率は膜厚既知であるサンプルのＣＶ測定の膜厚依存性結果から求めたものである。
実施例２～４７の素子について、各層の膜厚測定の際に、貴金属酸化物層の平均結晶粒径が、貴金属酸化物層の膜厚以下であることを確認した。
実施例５～７の素子のＩ－Ｖ特性評価結果（セミログプロット）及び断面図を図３１に示す。実施例５～７の素子の微分抵抗－電圧（セミログプロット）を図３２に示す。
図３１では、「Ｇａ２Ｏ３ ２００ｎｍ」が実施例５（４３．０Ｖ、２．１５ＭＶ／ｃｍ）を示し、「Ｇａ２Ｏ３／ＩＧＺＯ ５０／３００ｎｍ」が実施例６（６３．０Ｖ、１．８０ＭＶ／ｃｍ）を示し、「Ｇａ２Ｏ３／ＩＧＺＯ ５０／５００ｎｍ」が実施例７（９７．５Ｖ、１．７７ＭＶ／ｃｍ）を示す。
図３２では、「Ｇａ２Ｏ３ ２００ｎｍ」が実施例５を示し、「Ｇａ２Ｏ３／ＩＧＺＯ ５０／３００ｎｍ」が実施例６を示し、「Ｇａ２Ｏ３／ＩＧＺＯ ５０／５００ｎｍ」が実施例７を示す。
実施例１、８、１０及び２２並びに比較例２～３の素子のＩ－Ｖ特性評価結果（セミログプロット）を図３３に示す。
図３３中、「ＰｄＯ（４０）Ｐｄ（５０）Ｔｉ（１５）」が実施例１を示し、（ＰｄＯ（１５）Ｐｄ（５０）Ｔｉ（１５）が実施例８を示し、「ＰｄＯ（５０）Ｔｉ（１５）」が実施例１０を示し、「ＰｄＯ（４０）」が実施例２２を示し、「Ｔｉ（１５）」が比較例２を示し、「Ｐｄ（１０）Ｔｉ（１５）」が比較例３を示す。
実施例１～７の素子のオン抵抗と耐圧の関係を図３４に示す。実施例６及び７の素子は単結晶シリコンリミットを達成していることが分かった。
「ＩＧＺＯ １００ｎｍ」が実施例２を示し、「ＩＧＺＯ ２００ｎｍ」が実施例１を示し、「ＩＧＺＯ ５００ｎｍ」が実施例３を示し、「ＩＧＺＯ １０００ｎｍ」が実施例４を示し、「Ｇａ２Ｏ３ ２００ｎｍ」が実施例５を示し、「Ｇａ２Ｏ３／ＩＧＺＯ ５０／３００ｎｍ」が実施例６を示し、「Ｇａ２Ｏ３／ＩＧＺＯ ５０／５００ｎｍ」が実施例７を示す。
Figure 0007145077000006
Figure 0007145077000007
Figure 0007145077000008
Figure 0007145077000009
Figure 0007145077000010
Figure 0007145077000011
Figure 0007145077000012
Figure 0007145077000013
Figure 0007145077000014
Figure 0007145077000015
Figure 0007145077000016
Figure 0007145077000017
Figure 0007145077000018
実施例４８
抵抗率１ｍΩ・ｃｍのｎ型Ｓｉ基板（直径４インチ、Ｐドープ）をＣＳ－２００に装着し、雰囲気を真空にした。尚、裏面に測定用の取り出し電極としてＴｉを１００ｎｍ成膜している。成膜条件は、ＣＳ－２００を用い、ＤＣ３００Ｗ、Ａｒ雰囲気にて０．５Ｐａ、７００秒間とした。
オーミック電極層としてＭｏ１５ｎｍを、成膜した。成膜条件は、ＤＣ１００Ｗ、Ａｒ雰囲気０．５Ｐａとした。
続いて、金属酸化物半導体層として、金属酸化物半導体ＩｎＧａＺｎＯ（１：１：１）を２００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、Ａｒ９９％、Ｈ２Ｏ１％の混合ガス雰囲気にて０．５Ｐａ、７８０秒間とした。
オーミック電極層から金属酸化物半導体までの成膜は、ＣＳ－２００にセットした４ｉｎｃｈターゲットを用いて、ｎ型Ｓｉ基板を装着し真空にした後、基板を取り出すことなく一貫成膜した。
次にメタルマスクを用い、直径５００μｍの電極サイズにパターニングされるように、基板を装着し真空にした後、基板を取り出すことなく、貴金属酸化物層、貴金属層、低抵抗卑金属層を一貫成膜した。
貴金属酸化物層としてＰｄＯを４０ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、Ｏ２雰囲気にて０．５Ｐａ、２７０秒間とした。
続いて、貴金属層としてＰｄを５０ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、Ａｒ雰囲気にて０．５Ｐａ、６０秒間とした。
低抵抗卑金属層としてＡｌを１０００ｎｍ成膜した。成膜条件は、ＤＣ３００Ｗ、Ａｒ雰囲気にて０．５Ｐａ、６０００秒間とした。
成膜後、この基板を取り出し、電気炉によって空気中３００℃の条件で１時間アニールし、素子（構造物）を得た。
得られた素子について、実施例１と同様に評価した。結果を表１４に示す。
実施例４９～５１
表１４に示す条件とし、実施例４８と同様にして素子を作製し、評価した。結果を表１４に示す。
表中、膜厚の記載のない層については、積層しなかったことを示す。
表中、オーミック電極層の電極構成について、「Ｉｎ／Ｍｏ」は、第１のオーミック電極層として、Ｍｏを、第２のオーミック電極層として、Ｉｎを積層成膜したことを示す。成膜条件は、Ｉｎ及びＭｏともＤＣ１００Ｗ、Ａｒ雰囲気０．５Ｐａとした。Ｉｎが上層となるようにし、金属酸化物半導体と接触するようにした。
表中、無アルカリガラスは電気抵抗率∞ｍΩ・ｃｍのＥａｇｌｅＸＧ基板（直径４インチ）（コーニング社製）である。
実施例４８～５１の素子について、断面ＴＥＭによる、各層の膜厚測定の際に、貴金属酸化物層の平均結晶粒径が、貴金属酸化物層の膜厚以下であることを確認した。
また、ＣＶ測定における電極の実効面積Ａ（ｃｍ２）は、素子の積層面に対し垂直方向から見た場合に、貴金属酸化物層、金属酸化物半導体層及びオーミック電極層が重複する部分の面積を表す。直径５００μｍの貴金属酸化物層の面積をＡとした。
Figure 0007145077000019
実施例５２
ガラス基板上（４ｉｎｃｈ Ｅａｇｌｅ ＸＧ基板）にフォトマスクを用い素子を作製した。実施例１と各層の成膜条件は同一である。
まず、ガラス基板の一面に、低抵抗卑金属層としてＭｏを、貴金属層としてＰｄを、それぞれ１５０ｎｍ及び５０ｎｍスパッタリングした。次に、フォトマスク１を用い、Ｍｏ／Ｐｄの積層膜をパターニングした。フォトレジストには、ＡＺ１５００（ＡＺエレクトロニックマテリアルズ社製）を用い、フォトマスク１を介し露光後、テトラメチルアンモニウムヒドロキサイド（ＴＭＡＨ）にて現像を行い、ＡＵＲＵＭ－３０２（関東化学製）でＰｄを第一のパターニングし、Ｍｏが露出したところで、ＰＡＮ（リン酸―酢酸－硝酸の混酸）エッチャントでＭｏを第二のパターニングをして、下層電極を形成した。
続いて、イメージリバーサルレジストＡＺ５２１４（ＡＺエレクトロニックマテリアルズ社製）及びフォトマスク２を用い、貴金属酸化物層としてＰｄＯを、金属酸化物半導体層としてＩｎＧａＺｎＯ（１：１：１）をリフトオフプロセスにてパターニングした。ＡＺ５２１４を、フォトマスク２を介して露光し、反転ベーク工程後に全面露光し、ＴＭＡＨにて現像した。パターニングされたレジスト付き基板に対し、ＰｄＯ４０ｎｍ及びＩｎＧａＺｎＯ（１：１：１）２００ｎｍを一貫して成膜した。その後、アセトン中でリフトオフすることにより、貴金属酸化物層としてＰｄＯを、金属酸化物半導体層としてＩｎＧａＺｎＯ（１：１：１）をパターニングした。
次に層間絶縁膜を熱硬化非感光性ポリイミド及びフォトマスク３を用いパターニングした。
まず、熱硬化非感光性ポリイミド溶液をスピンコータで基板一面に８μｍ程度塗布し、続いてＡＺ５２１４及びフォトマスク３を用いパターニングした。ＡＺ５２１４を、フォトマスク３を介して露光し、反転ベーク工程後に全面露光し、ＴＭＡＨにて現像した。続いて、ＴＭＡＨで熱硬化非感光性ポリイミドをエッチングし、パターニングした。パターニング後、熱硬化非感光性ポリイミドを２００℃１時間、大気中で加熱し硬化した。
続いて、イメージリバーサルレジストＡＺ５２１４及びフォトマスク４を用い、オーミック電極層をリフトオフプロセスにてパターニングした。ＡＺ５２１４を、フォトマスク４を介して露光し、反転ベーク工程後に全面露光し、ＴＭＡＨにて現像した。パターニングされたレジスト付き基板に対し、第１のオーミック電極層としてＭｏ１５０ｎｍを、第２のオーミック電極層としてＡｕ５００ｎｍを一貫して成膜した。その後、アセトン中でリフトオフすることにより、オーミック電極層をパターニングした。
図１０Ａ及びＢに示す構造の素子を得た。評価は実施例１と同様に行った。結果を表１５に示す。
実施例５３
実施例５２で使用したフォトマスク１～４とは異なるパターンのフォトマスク５～８を使用した以外は、実施例５２と同様に素子を作製し、図１０Ｃ及びＤに示す構造の素子を得た。評価は実施例１と同様に行った。結果を表１５に示す。
実施例５４
実施例５２で使用したフォトマスク１～４とは異なるパターンのフォトマスク９～１２を使用した以外は、実施例５２と同様に素子を作製し、図１０Ｅ及びＦに示す構造の素子を得た。評価は実施例１と同様に行った。結果を表１５に示す。
実施例５２～５４の素子について、各層の膜厚測定の際に、貴金属酸化物層の平均結晶粒径が、貴金属酸化物層の膜厚以下であることを確認した。
Figure 0007145077000020
本発明の構造物は、半導体素子等に利用できる。本発明の半導体素子は、電子回路、電気機器、電子機器、車両、動力機関等に利用できる。
上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。

Claims (31)

  1. 金属酸化物半導体層と、
    貴金属酸化物層と、を含み、
    前記金属酸化物半導体層及び前記貴金属酸化物層は隣接し、
    前記金属酸化物半導体層がアモルファス又は多結晶であり、
    前記金属酸化物半導体層の膜厚が５～８０００ｎｍであり、
    前記貴金属酸化物層の膜厚が１０ｎｍ超である、ショットキーバリアが機能する構造物。
  2. 空乏領域を有する請求項１に記載の構造物。
  3. 前記貴金属酸化物層が多結晶構造を含む請求項１又は２に記載の構造物。
  4. 前記貴金属酸化物層と隣接して、前記金属酸化物半導体層と反対の側に、さらに、貴金属層を含む請求項１～３のいずれかに記載の構造物。
  5. 前記貴金属層と隣接して、前記貴金属酸化物層の反対の側に、さらに、低抵抗卑金属層を含む請求項４に記載の構造物。
  6. 前記貴金属酸化物層の貴金属酸化物が、酸化パラジウム、酸化ルテニウム、酸化白金、酸化イリジウム、酸化銀、酸化レニウム、酸化オスミウム、酸化ロジウム、酸化ニッケル及び酸化金からなる群から選択される１以上である請求項１～５のいずれかに記載の構造物。
  7. 前記貴金属酸化物層の貴金属酸化物が、ＰｄＯ構造のＰｄＯ、ルチル構造のＲｕＯ２、α－ＰｔＯ２構造のＰｔＯ２、ルチル構造のＩｒＯ２、Ｃｕ２Ｏ構造のＡｇ２Ｏ、スクッテルダイト構造のＲｅＯ３、ルチル構造のＯｓＯ２、コランダム構造のＲｈ２Ｏ３、ＮｉＯ構造のＮｉＯ、及びＡｕ２Ｏ３構造のＡｕ２Ｏ３からなる群から選択される１以上である請求項１～６のいずれかに記載の構造物。
  8. 前記貴金属酸化物層の貴金属酸化物の平均結晶粒径が、前記貴金属酸化物層の膜厚以下である請求項１～７のいずれかに記載の構造物。
  9. 前記貴金属酸化物層の界面粗さが５ｎｍ以下である請求項１～８のいずれかに記載の構造物。
  10. 前記金属酸化物半導体層と前記貴金属酸化物層とのショットキー界面の炭素濃度が２×１０１９ｃｍ－３以下である請求項１～９のいずれかに記載の構造物。
  11. 前記貴金属酸化物層の抵抗率が１×１０－2Ω・ｃｍ以下である請求項１～１０のいずれかに記載の構造物。
  12. 前記貴金属酸化物層の貴金属酸化物の仕事関数が４．８ｅＶ以上である請求項１～１１のいずれかに記載の構造物。
  13. 前記金属酸化物半導体層の金属酸化物が、Ｉｎ、Ｓｎ、Ｃｄ、Ｚｎ、Ｇａ及びＧｅからなる群から選択される１以上の金属元素の酸化物である請求項１～１２のいずれかに記載の構造物。
  14. 前記金属酸化物半導体層におけるＧａ又はＩｎの含有率が、前記金属酸化物半導体層の全金属元素に対し、４５原子％以上である請求項１～１３のいずれかに記載の構造物。
  15. 前記金属酸化物半導体層がランダム配向である請求項１～１４のいずれかに記載の構造物。
  16. 前記貴金属酸化物層と、前記金属酸化物半導体層との、ショットキー障壁高さが０．７ｅＶ以上である請求項１～１５のいずれかに記載の構造物。
  17. 前記貴金属酸化物層の、前記金属酸化物半導体層と反対の側に、さらに、基板を含む請求項１～１６のいずれかに記載の構造物。
  18. さらに、オーミック電極層を有し、前記オーミック電極層と前記貴金属酸化物層が接触しない請求項１～１７のいずれかに記載の構造物。
  19. 前記金属酸化物半導体層が、１層又は２層以上であり、２層以上の場合には、いずれか１層が貴金属酸化物層に隣接する請求項１～１８のいずれかに記載の構造物。
  20. 逆方向電圧印加時の耐圧が０．５ＭＶ／ｃｍ以上である請求項１～１９のいずれかに記載の構造物。
  21. ０．２ＭＶ／ｃｍの逆バイアス印加時に電流密度が１×１０－６Ａ／ｃｍ２以下である請求項１～２０のいずれかに記載の構造物。
  22. 順方向バイアス印加時のダイオード理想係数が１．５以下である請求項１～２１のいずれかに記載の構造物。
  23. 順方向バイアスが５Ｖ以下で、電流密度が１０００Ａ／ｃｍ２に達する請求項１～２２のいずれかに記載の構造物。
  24. 前記金属酸化物半導体層を、水素又は水を導入した雰囲気中で、スパッタリングによって成膜し、請求項１～２３のいずれかに記載の構造物を得る、構造物の製造方法。
  25. 前記貴金属酸化物層を、導入ガス流量の５０％以上が酸素である雰囲気で、スパッタリングによって成膜し、請求項１～２３のいずれかに記載の構造物を得る、構造物の製造方法。
  26. 前記貴金属酸化物層及び前記金属酸化物半導体層を成膜した後、２２０～５００℃でアニールを行う請求項２４又は２５に記載の構造物の製造方法。
  27. 前記貴金属酸化物層及び前記金属酸化物半導体層をスパッタリングによって連続で成膜するか、又は
    前記貴金属酸化物層の成膜と、前記金属酸化物半導体層の成膜との間を、真空又は不活性の雰囲気とする請求項２４～２６のいずれか記載の構造物の製造方法。
  28. 請求項１～２３のいずれかに記載の構造物を用いた半導体素子。
  29. パワー半導体素子、ダイオード素子、ショットキーバリアダイオード素子、静電気放電保護ダイオード、過渡電圧保護ダイオード、発光ダイオード、金属半導体電界効果トランジスタ、接合型電界効果トランジスタ、金属酸化膜半導体電界効果トランジスタ、ショットキーソース／ドレイン金属酸化膜半導体電界効果トランジスタ、アバランシェ増倍型光電変換素子、固体撮像素子、太陽電池素子、光センサ素子、タッチセンサ素子、表示素子、又は抵抗変化メモリである請求項２８に記載の半導体素子。
  30. 請求項２８又は２９に記載の半導体素子を用いた電子回路。
  31. 請求項３０に記載の電子回路を用いた電気機器、電子機器、車両、又は動力機関。
JP2018545020A 2016-10-11 2017-10-11 構造物、その製造方法、半導体素子及び電子回路 Active JP7145077B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021143112A JP2021185624A (ja) 2016-10-11 2021-09-02 構造物、その製造方法、半導体素子及び電子回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016200448 2016-10-11
JP2016200448 2016-10-11
PCT/JP2017/036802 WO2018070417A1 (ja) 2016-10-11 2017-10-11 構造物、その製造方法、半導体素子及び電子回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021143112A Division JP2021185624A (ja) 2016-10-11 2021-09-02 構造物、その製造方法、半導体素子及び電子回路

Publications (2)

Publication Number Publication Date
JPWO2018070417A1 JPWO2018070417A1 (ja) 2019-08-15
JP7145077B2 true JP7145077B2 (ja) 2022-09-30

Family

ID=61906161

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018545020A Active JP7145077B2 (ja) 2016-10-11 2017-10-11 構造物、その製造方法、半導体素子及び電子回路
JP2021143112A Withdrawn JP2021185624A (ja) 2016-10-11 2021-09-02 構造物、その製造方法、半導体素子及び電子回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021143112A Withdrawn JP2021185624A (ja) 2016-10-11 2021-09-02 構造物、その製造方法、半導体素子及び電子回路

Country Status (6)

Country Link
US (1) US11018238B2 (ja)
JP (2) JP7145077B2 (ja)
KR (1) KR102413244B1 (ja)
CN (1) CN109863607A (ja)
TW (1) TWI798187B (ja)
WO (1) WO2018070417A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7124059B2 (ja) 2017-08-31 2022-08-23 マイクロン テクノロジー，インク． 半導体デバイス、トランジスタ、および金属酸化物半導体デバイスを接触させるための関連する方法
KR20220066173A (ko) 2017-08-31 2022-05-23 마이크론 테크놀로지, 인크 반도체 장치, 하이브리드 트랜지스터 및 관련 방법
US11011614B2 (en) * 2018-06-29 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) device and method of forming same
CN109136869B (zh) * 2018-07-17 2020-07-31 中山市华南理工大学现代产业技术研究院 用于紫外波段的金属掺氧化镓透明导电薄膜及其制备方法
WO2021010428A1 (ja) * 2019-07-16 2021-01-21 株式会社Flosfia 半導体装置および半導体システム
JPWO2021066137A1 (ja) * 2019-10-03 2021-04-08
CN112864304A (zh) * 2019-11-12 2021-05-28 应用材料公司 具有pmnpt层的压电装置的制造
US20210143248A1 (en) * 2019-11-13 2021-05-13 Semiconductor Components Industries, Llc Semiconductor structure having laminate dielectric films and method of manufacturing a semiconductor structure
JP2022069742A (ja) * 2020-10-26 2022-05-12 株式会社ノベルクリスタルテクノロジー 酸化ガリウムダイオード
CN116682910B (zh) * 2023-08-04 2023-11-28 湖北九峰山实验室 一种氮化镓外延片结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010527512A (ja) 2007-05-17 2010-08-12 カンタープライズ リミティド コンタクトおよび作製方法
WO2013125421A1 (ja) 2012-02-21 2013-08-29 株式会社村田製作所 抵抗スイッチングデバイスおよびその製造方法
WO2015025500A1 (ja) 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2262030A3 (en) * 1997-10-09 2012-06-20 The Trustees Of Princeton University Organic light emitting device
US8896122B2 (en) * 2010-05-12 2014-11-25 Cree, Inc. Semiconductor devices having gates including oxidized nickel
TWI433322B (zh) * 2010-12-24 2014-04-01 Bor Wen Liou 具雙金屬陽極的蕭基能障二極體
CN111668315B (zh) 2013-08-19 2023-09-12 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
US9422621B2 (en) * 2013-10-30 2016-08-23 Skyworks Solutions, Inc. Refractory metal barrier in semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010527512A (ja) 2007-05-17 2010-08-12 カンタープライズ リミティド コンタクトおよび作製方法
WO2013125421A1 (ja) 2012-02-21 2013-08-29 株式会社村田製作所 抵抗スイッチングデバイスおよびその製造方法
WO2015025500A1 (ja) 2013-08-19 2015-02-26 出光興産株式会社 酸化物半導体基板及びショットキーバリアダイオード

Also Published As

Publication number Publication date
TWI798187B (zh) 2023-04-11
KR20190057318A (ko) 2019-05-28
WO2018070417A1 (ja) 2018-04-19
JPWO2018070417A1 (ja) 2019-08-15
CN109863607A (zh) 2019-06-07
JP2021185624A (ja) 2021-12-09
KR102413244B1 (ko) 2022-06-24
US11018238B2 (en) 2021-05-25
US20190237556A1 (en) 2019-08-01
TW201820625A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
JP7145077B2 (ja) 構造物、その製造方法、半導体素子及び電子回路
JP6976858B2 (ja) 積層体
CN108369964B (zh) 层叠体
JP7084465B2 (ja) 酸化物半導体基板及びショットキーバリアダイオード
CN108431963B (zh) 半导体元件和使用该半导体元件的电气设备
TWI751999B (zh) 半導體元件及使用其之電氣機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210902

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210902

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210913

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210914

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20211029

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20211102

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220308

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220412

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220527

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220816

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220913

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220916

R150 Certificate of patent or registration of utility model

Ref document number: 7145077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150