CN109863607A - 结构物、该结构物的制造方法、半导体元件以及电子电路 - Google Patents

结构物、该结构物的制造方法、半导体元件以及电子电路 Download PDF

Info

Publication number
CN109863607A
CN109863607A CN201780062422.3A CN201780062422A CN109863607A CN 109863607 A CN109863607 A CN 109863607A CN 201780062422 A CN201780062422 A CN 201780062422A CN 109863607 A CN109863607 A CN 109863607A
Authority
CN
China
Prior art keywords
metal oxide
layer
works
noble metal
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780062422.3A
Other languages
English (en)
Inventor
霍间勇辉
川岛绘美
长崎义和
关谷隆司
上冈义弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN109863607A publication Critical patent/CN109863607A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/07—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the Schottky type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种结构物，包含金属氧化物半导体层与贵金属氧化物层，所述金属氧化物半导体层与所述贵金属氧化物层邻接，所述贵金属氧化物层的膜厚超过10nm。

Description

结构物、该结构物的制造方法、半导体元件以及电子电路
技术领域
本发明涉及结构物、该结构物的制造方法、半导体元件以及电子电路。
背景技术
肖特基结通常是指由显示出整流作用的金属-半导体界面引起的结(juction)。整流作用是使电流容易从金属向半导体、或者从半导体向金属的单向流动的作用，该作用是由肖特基结中的从金属-半导体界面向半导体侧扩散的耗尽层的变化而引起的。由于通常大多以耗尽层的扩散的有无来区分金属与半导体，所以只要是不同种类材料的接触且仅在单侧的材料观察到耗尽层的扩散的变化，则通常理解为产生肖特基结。在此，利用了实用化的肖特基结的器件主要被限于使用了单晶体半导体的器件。进而，即便利用硅等技术已经发展起来的单晶体半导体，在肖特基结中的势垒(Schottky Barrier)控制也较为困难，难以生产势垒均匀的器件。另外，由于对利用了该势垒的器件特性的控制较为困难，因此每次在器件开发时都需要巨大的劳力。因此，利用了肖特基结的器件被限定为肖特基势垒二极管等，从而控制更为容易的、利用了在金属-半导体之间采用SiO2等的绝缘膜的绝缘膜-半导体界面的场效应型的器件得到了发展。
另一方面，除了单晶体半导体以外，还能够列举薄膜半导体，并且无定形硅、多晶硅、金属氧化物半导体、有机薄膜半导体也受到关注。在此，关于薄膜半导体，虽然存在有关利用了场效应现象的薄膜晶体管(TFT)的大量报道，但是对于肖特基结，与TFT相比，可以认为是报道例较少且对其的理解也不足。在硅系的薄膜半导体中，在肖特基界面产生的钉扎能级(Pinninglevel)阻碍了实用化。钉扎能级在单晶硅中的肖特基结中也成为问题，与设想的肖特基势垒高度(由金属的功函数、半导体的费米能级差以及半导体带端的能级决定)相比，使势垒高度降低。关于有机半导体，从其稳定性、工艺适应性出发，也限制了TFT的实用化，难以考虑将其应用于肖特基器件。关于金属氧化物半导体，被认为是作为用于显示器的TFT而优选的半导体，从而期待对其工艺适应性、电气特性、稳定性进行活用，而进一步开展用途。
然而，有关金属氧化物半导体的肖特基结的技术问题较多，未能实现实用化。以下对使用了肖特基结的基本的元件即肖特基势垒二极管的报道例进行说明。
在专利文献1中，记载有通过对于单晶体ZnO使用金属氧化物的肖特基电极，能够形成肖特基势垒。
在非专利文献1中，对于无定形金属氧化物半导体的InGaZnO薄膜，选择电子束蒸镀的pt作为肖特基电极，选择SiO2聚酰亚胺以及聚对苯二甲酸乙二醇酯作为基板，并对二极管特性进行评价。
在非专利文献2中，记载有以下内容：将Pt、Au、Pd作为肖特基电极，将半导体作为InGaZnO薄膜，在对玻璃基板上的肖特基电极的表面进行UV-臭氧处理后，形成半导体膜。
在非专利文献3中，记载有以下内容：将通过反应性溅射形成的10nm的银氧化物作为肖特基电极利用，由此能够对于体块单晶ZnO、异质外延ZnO薄膜以及无定形GaInZnO的薄膜形成肖特基势垒。
在非专利文献4中，在SiO2基板上形成作为肖特基电极的Pt，在上部层叠InGaZnO半导体薄膜，进一步层叠Al的欧姆电极。
在专利文献2中，记载有以下内容：利用Si基板作为支承基板并作为欧姆结，无论是多晶体还是无定形的氧化物半导体，在包含In的金属氧化物半导体的上部使用贵金属电极，从而得到肖特基性能。
现有技术文献
专利文献
专利文献1：日本特表2010-527512号公报
专利文献2：国际公开第2015/025499号
非专利文献
非专利文献1：《IEEE电子设备快报(IEEE Electron Device Letters)》第32卷，第1695页，2011年
非专利文献2：《应用物理快报(APPLIED PHYSICS LETTERS)》第101卷，第113505页，2012年
非专利文献3：《应用物理杂志(Journal of APPLIED PHYSICS)》第113卷，第044511页，2013年
非专利文献4：《真空科学与技术杂志A(Journal of Vacuum Science&TechnologyA)》，第34卷，04C101，2016年
发明内容
发明要解决的技术问题
本发明的目的在于提供一种肖特基势垒发挥功能的结构物、该结构物的制造方法、半导体元件以及电子电路，所述结构物的特征为，能够低温成膜且工艺适应性优异、能够自由地选择基板，且具有低反向电流特性。
至今为止，难以形成可在低温下成膜且工艺适应性优异、能够自由地选择基板、并具有有低反向电流特性的肖特基结。
用于解决上述技术问题的方案
本发明人等对于难以控制肖特基结的金属氧化物半导体薄膜进行锐意研究，结果发现一种肖特基势垒发挥功能的肖特基结，该肖特基势垒以低反向电流特性为特征，从而完成本发明。
根据本发明，提供以下的结构物等。
1.一种结构物，其特征在于，
包含金属氧化物半导体层与贵金属氧化物层，
所述金属氧化物半导体层与所述贵金属氧化物层邻接，
所述贵金属氧化物层的膜厚超过10nm。
2.如方案1所述的结构物，其特征在于，具有耗尽区域。
3.如方案1或2所述的结构物，其特征在于，所述贵金属氧化物层包含多晶体结构。
4.如方案1～3的任一项所述的结构物，其特征在于，在与所述贵金属氧化物层邻接的、与所述金属氧化物半导体层相反的一侧还包含贵金属层。
5.如方案4所述的结构物，其特征在于，在与所述贵金属层邻接的、与所述贵金属氧化物层相反的一侧还包含低电阻贱金属层。
6.如方案1～5的任一项所述的结构物，其特征在于，所述贵金属氧化物层的贵金属氧化物是从氧化钯、氧化钌、氧化铂、氧化铱、氧化银、氧化铼、氧化锇、氧化铑、氧化镍以及氧化金构成的组中选择的1种以上的贵金属氧化物。
7.如方案1～6的任一项所述的结构物，其特征在于，所述贵金属氧化物层的贵金属氧化物是从PdO结构的PdO、金红石结构的RuO2、α-PtO2结构的PtO2、金红石结构的IrO2、Cu2O结构的Ag2O、方钴矿结构的ReO3、金红石结构的OsO2、刚玉结构的Rh2O3、NiO结构的NiO、以及Au2O3结构的Au2O3构成的组中选择的1种以上的贵金属氧化物。
8.如方案1～7的任一项所述的结构物，其特征在于，所述贵金属氧化物层的贵金属氧化物的平均晶体粒径为所述贵金属氧化物层的膜厚以下。
9.如方案1～8的任一项所述的结构物，其特征在于，所述贵金属氧化物层的界面粗糙度为5nm以下。
10.如方案1～9的任一项所述的结构物，其特征在于，所述金属氧化物半导体层与所述贵金属氧化物层之间的肖特基界面的碳浓度为2×1019cm-3以下。
11.如方案1～10的任一项所述的结构物，其特征在于，所述贵金属氧化物层的电阻率为1×10-2Ω·cm以下。
12.如方案1～11的任一项所述的结构物，其特征在于，所述贵金属氧化物层的贵金属氧化物的功函数为4.8eV以上。
13.如方案1～12的任一项所述的结构物，其特征在于，所述金属氧化物半导体层为无定形或者多晶体。
14.如方案1～13的任一项所述的结构物，其特征在于，所述金属氧化物半导体层的金属氧化物是从In、Sn、Cd、Zn、Ga以及Ge构成的组中选择的一种以上的金属元素的氧化物。
15.如方案1～14的任一项所述的结构物，其特征在于，相对于所述金属氧化物半导体层的全部金属元素，所述金属氧化物半导体层中Ga或者In的含有率为45原子％以上。
16.如方案1～15的任一项所述的结构物，其特征在于，所述金属氧化物半导体层是随机取向的。
17.如方案1～16的任一项所述的结构物，其特征在于，所述贵金属氧化物层与所述金属氧化物半导体层之间的肖特基势垒高度为0.7eV以上。
18.如方案1～17的任一项所述的结构物，其特征在于，在所述贵金属氧化物层的、与所述金属氧化物半导体层相反的一侧还包含基板。
19.如方案1～18的任一项所述的结构物，其特征在于，还具有欧姆电极层，所述欧姆电极层不与所述贵金属氧化物层接触。
20.如方案1～19的任一项所述的结构物，其特征在于，所述金属氧化物半导体层为1层或者2层以上，在所述金属氧化物半导体层为2层以上的情况下，其中的任意一层与贵金属氧化物层邻接。
21.如方案1～20的任一项所述的结构物，其特征在于，施加反向电压时的耐压为0.5MV/cm以上。
22.如方案1～21的任一项所述的结构物，其特征在于，在施加0.2MV/cm的反向偏压时，电流密度为1×10-6A/cm2以下。
23.如方案1～22的任一项所述的结构物，其特征在于，施加正向偏压时的二极管理想因子为1.5以下。
24.如方案1～23的任一项所述的结构物，其特征在于，在正向偏压为5V以下的情况下，电流密度达到1000A/cm2。
25.一种结构物的制造方法，其特征在于，在导入了氢或者水的气氛中，通过溅射使所述金属氧化物半导体层成膜，从而得到如方案1～24的任一项所述的结构物。
26.一种结构物的制造方法，其特征在于，在导入气体流量的50％以上为氧的气氛中，通过溅射使所述贵金属氧化物层成膜，从而得到如方案1～24的任一项所述的结构物。
27.如方案25或者26所述的结构物的制造方法，其特征在于，在将所述贵金属氧化物层以及所述金属氧化物半导体层成膜后，在220～500℃下进行退火。
28.如方案25～27的任一项所述的结构物的制造方法，其特征在于，通过溅射使所述贵金属氧化物层以及所述金属氧化物半导体层连续地成膜，
或者使所述贵金属氧化物层的成膜与所述金属氧化物半导体层的成膜之间的气氛为真空或者惰性气氛。
29.一种半导体元件，其特征在于，使用了如方案1～24的任一项所述的结构物。
30.如方案29所述的半导体元件，其特征在于，所述半导体元件为功率半导体元件、二极管元件、肖特基势垒二极管元件、静电放电保护二极管、瞬态电压抑制二极管、发光二极管、金属半导体场效应晶体管、结型场效应晶体管、金属氧化膜半导体场效应晶体管、肖特基源/漏金属氧化膜半导体场效应晶体管、雪崩倍增型光电转换元件、固体摄像元件、太阳能电池元件、光传感器元件、触摸传感器元件、显示元件或可变电阻式存储器。
31.一种电子电路，其特征在于，使用了如方案29或者30所述的半导体元件。
32.使用了如方案31所述的电子电路的电气设备、电子设备、车辆或者动力装置。
发明效果
根据本发明，能够提供肖特基势垒发挥功能的结构物、该结构物的制造方法、半导体元件以及电子电路，所述结构物的特征为，能够在低温下成膜且工艺适应性优异、能够自由地选择基板，且具有低反向电流特性。
附图说明
图1是示意性地示出本发明的结构物的一实施方式的剖视图。
图2是示意性示出本发明的结构物的另一实施方式的剖视图。
图3是示意性示出本发明的结构物的另一实施方式的剖视图。
图4是示意性示出本发明的结构物的其他实施方式的剖视图。
图5是示意性示出本发明的结构物的另一实施方式的剖视图。
图6是示意性示出本发明的结构物的另一实施方式的剖视图。
图7是示意性示出本发明的结构物的另一实施方式的剖视图。
图8是示意性示出本发明的结构物的另一实施方式的剖视图。
图9是示意性示出本发明的结构物的另一实施方式的剖视图。
图10A是示意性示出本发明的结构物的另一实施方式的剖视图。
图10B是示意性示出本发明的结构物的另一实施方式的俯视图。
图10C是示意性示出本发明的结构物的另一实施方式的剖视图。
图10D是示意性示出本发明的结构物的另一实施方式的俯视图。
图10E是示意性示出本发明的结构物的另一实施方式的剖视图。
图10F是示意性示出本发明的结构物的另一实施方式的俯视图。
图11是实施例1～4的元件的截面TEM的图。
图12是实施例1的元件的截面TEM的放大图。
图13是实施例1的元件的截面TEM的放大图。
图14是实施例1～4的元件的CV测量结果的图。
图15是实施例1～4的I-V特性评价结果(半对数绘图)的图。
图16是实施例1～4的I-V正向特性评价结果(线性刻度)的图。
图17是实施例1的I-V正向温度依赖性评价结果(半对数绘图)的图。
图18是实施例1～4的微分电阻评价结果(半对数绘图)的图。
图19是在实施例1中的I-V正向特性评价结果(半对数绘图)以及指数幂的电压依赖性(插入图)的图。
图20是图17的实验值以及模拟值对比的图。
图21是在实施例1中的I-V正向特性评价结果(半对数绘图)的图。
图22是对于附带实施例1～4的金属氧化物半导体的石英基板，将hv作为横轴，将(αhv)1/2作为纵轴而绘制的图。
图23是附带实施例1～4的金属氧化物半导体的石英基板的XRD图谱的图。
图24是附带实施例1～4的金属氧化物半导体的石英基板的XRD图谱的图。
图25是实施例1的元件的XRD图谱的图。
图26是JCPDS(85-0624)以及(89-4897)的图。
图27是实施例1的元件的截面TEM的图。
图28是实施例1～4的元件的耐压的评价结果图。
图29是与图28对应的实际的绝缘击穿电压值的直方图。
图30是将图29的膜厚规格化后的耐压的直方图。
图31是实施例5～7的元件的I-V特性评价结果(半对数绘图)的图以及剖视图。
图32是实施例5～7的元件的微分电阻-电压(半对数绘图)的图。
图33是实施例1、8、10以及22、比较例2～3的元件的I-V特性评价结果(半对数绘图)的图。
图34是实施例1～7的元件的导通电阻与耐压之间的关系的图。
具体实施方式
本发明的结构物包含金属氧化物半导体层与贵金属氧化物层，金属氧化物半导体层与贵金属氧化物层邻接，贵金属氧化物层的膜厚超过10nm。
通过使用该结构物，能够形成如下的半导体元件，其面内均匀性优异、接触电阻低、on-off比高、势垒高度高、且反向电流特性低的肖特基势垒发挥功能。
此外，能够低温成膜且工艺适应性优异，还能够自由地选择基板。
此外，由于能够在薄膜形成肖特基结，因此能够得到工艺通用性、低温成膜、不挑选基板等优点。此外，能够应用于对挠性进行活用的器件，并能够与各种各样的器件混合搭配等。
金属氧化物半导体层优选为1层或2层以上。在2层以上的情况下，只要任意1层与贵金属氧化物层邻接即可。也可以是3层以上或者4层以上。虽然通常为5层以下，但也可以是具有重复结构的5层以上的多层结构。
金属氧化物半导体层没有特别限定，可以是非晶质(无定形)或晶体质，晶体既可以是微晶体，也可以是单晶体，还可以是多晶体。优选为微晶体、多晶体或者无定形，更优选为多晶体或者无定形。
在无定形的情况下，大面积均匀性优异，容易降低施加反向偏压时的碰撞离化从而提高耐压。此外，能够缓和电气特性的不均匀和大幅的特性劣化。此外，能够以较高的成品率制造高耐压且可靠性高的大电流二极管或开关元件。在多晶体的情况下，容易提高大面积均匀性以及传导特性，具有稳定性更优异的倾向。
金属氧化物半导体层的晶体结构例如能够使用透射型电子显微镜(TEM)、X射线电子衍射(XRD)进行测量。
单晶体例如能够以晶种为起点进行晶体生长而形成，或者通过MBE(分子束外延)或PLD(脉冲激光沉积)等方法形成。
非晶质例如能够通过以下方式得到：将构成元素包含离子半径不同的2种以上的金属元素的金属氧化物或者即使构成元素为1种金属元素但产生多个不同晶体的金属氧化物进行溅射成膜。优选为，能够在溅射成膜时的基板加热温度为300℃以下、成膜后的加热处理条件为500℃以下、在1小时以内进行形成，更优选为，能够使基板加热温度为200℃以下、使成膜后的加热处理条件为400℃以下进行形成。成膜后，通过在200℃以上500℃以下的低温下进行加热，能够得到稳定的非晶质状态。
在此，“非晶质”是指，取得金属氧化物半导体层的膜厚方向的截面，并通过透射型电子显微镜(TEM)等电子射线衍射方法进行评价时得不到清楚的衍射斑点。作为电子射线的照射区域，优选从10nm左右的弥散区域取得衍射图。清楚的斑点是指从衍射图中观察到的具有对称性的衍射点。
此外，“非晶质”也包括一部分存在晶体化或微晶体化的部分的情况。若对一部分晶体化的部分照射电子射线，则有时能够确认到衍射图。
“微晶体结构”是指晶体粒径的尺寸为亚微米以下，不存在明确的晶界。明确的晶界的有无例如可以通过截面TEM观察，晶体粒径尺寸可以通过衍射图的映射来取得。衍射图相等的部分可以定义为在相同晶粒内。
“多晶体”是指晶体粒径的尺寸超过微米尺寸，存在明确的晶界。明确的晶界例如可以通过截面TEM观察。由于存在明确的晶界，因此能够通过平面TEM或电子束背散射衍射法(EBSD)来定义粒径尺寸。
优选为，无论晶体状态如何，从肖特基势垒的不均匀的观点出发，金属氧化物半导体层均为随机取向。
随机取向是指各晶粒的取向不偏向特定的取向成分。
例如，在利用XRD对薄膜进行分析时，得到的光谱中的多个峰的相对强度与粉末X射线图谱中的相对强度一致的情况下，为随机取向。具体而言，相对于粉末X射线图谱的强度最大的面方向的峰强度(以下，称为粉末X射线NO.1峰)，取粉末X射线图谱的第2和第3的峰强度(以下分别称为粉末X射线NO.2峰、粉末X射线NO.3峰)，并取粉末X射线NO.1峰/粉末X射线NO.2峰的峰强度比(粉末X射线峰强度比1)、以及粉末X射线NO.1峰/粉末X射线NO.3峰的峰强度比(粉末X射线峰强度比2)。在该情况下，在测量得到的光谱中的多个峰中，分别存在相对于粉末X射线NO.1峰～NO.3峰的2θ位置在±1°范围内的峰，将与粉末X射线NO.1相对应的峰设为薄膜X射线峰1，将与粉末X射线NO.2相对应的峰设为薄膜X射线峰2，将与粉末X射线NO.3相对应的峰设为薄膜X射线峰3时，在薄膜X射线峰1/薄膜X射线峰2的峰强度比的值为粉末X射线峰强度比1的值的0.3～3倍的值、薄膜X射线峰1/薄膜X射线峰3的峰强度比的值为粉末X射线峰值强度比2的值的0.3～3倍的值的情况下，认为金属氧化物半导体层为随机取向。
金属氧化物半导体层的取向例如能够使用XRD进行测量。在微小的面积的情况下，也可以通过截面TEM的衍射图观察取向。
作为金属氧化物半导体层的金属氧化物的金属元素，能够列举In、Sn、Ge、Cd、Ti、Zn、Y、Sm、Ce、Nd、Ga或者Al等。优选为In、Sn、Cd、Zn、Ga以及Ge，更优选为In、Zn、Ga以及Sn。这些可以单独使用1种，也可以将2种以上组合使用。
由此，由于能够将s轨道的球状的轨道作为导电路径来利用，所以无论是多晶体、无定形，都容易使电气特性在面内方向稳定。
金属氧化物半导体层的金属氧化物的金属元素，本质上也可以仅由从In、Sn、Ge、Cd、Ti、Zn、Y、Sm、Ce、Nd、Ga以及Al构成的组中选择的1种以上构成。此外，还可以是，金属氧化物半导体层的金属氧化物的金属元素的例如95原子％以上、98原子％以上、99原子％以上、或者100原子％是从In、Sn、Ge、Cd、Ti、Zn、Y、Sm、Ce、Nd、Ga以及Al构成的组中选择的1种以上。
优选为，金属氧化物半导体层的金属元素包含Ga、In、Zn或者Sn，相对于金属氧化物半导体层的全部金属元素，Ga、In、Zn或者Sn的含有率为45原子％以上，更优选为50～100原子％。
此外，优选为，相对于金属氧化物半导体层的全部金属元素，金属氧化物半导体层中Ga或者In的含有率为45原子％以上。在金属元素为Ga的情况下，金属氧化物半导体层中Ga的含有率更优选为50～100原子％，在金属元素为In的情况下，更优选为50～70原子％。
在Ga为45原子％以上的情况下，能够形成带隙较宽且具有较高的势垒的肖特基界面(金属氧化物半导体层-贵金属氧化物层界面)。
在In为45原子％以上的情况下，能够容易得到高导电性或高载流子浓度的金属氧化物半导体层，形成低电阻的肖特基界面。
在Zn为45原子％以上的情况下，能够形成富有化学反应性、容易进行湿式蚀刻等加工的肖特基界面。
在Sn为45原子％以上的情况下，能够形成富有化学稳定性、在耐久性方面更优越的肖特基界面。
优选为，金属氧化物半导体层的金属氧化物的金属元素的原子比满足下述式(A)～(C)。由此，容易实现高耐压、低导通电阻。
0≦x/(x+y+z)≦0.8(A)
0≦y/(x+y+z)≦0.8(B)
0≦z/(x+y+z)≦1.0(C)
(式中，x表示从In、Sn、Ge以及Ti构成的组中选择的1种以上的元素的原子数，y表示从Zn、Y、Sm、Ce以及Nd构成的组中选择的1种以上的元素的原子数，z表示从Ga以及Al构成的组中选择的1种以上的元素的原子数。)
若x为0.8以下，则在x的元素为In或者Sn的情况下，金属氧化物的绝缘性不会变得过低，能够容易得到肖特基结，在x的元素为Ge或者Ti的情况下，金属氧化物的绝缘性不会变得过高，能够抑制欧姆损耗导致的发热。
更优选为，金属氧化物半导体层的金属氧化物的金属元素的原子比满足下述式(A-1)～(C-1)。
0≦x/(x+y+z)≦0.7(A-1)
0≦y/(x+y+z)≦0.8(B-1)
z的元素为Ga时：0.02≦z/(x+y+z)≦1.0
z的元素为Al时：0.005≦z/(x+y+z)≦0.5(C-1)
(式中，x、y、z与上述式(A)～(C)相同。)
z的元素为Ga时，若z/(x+y+z)为0.02以上，则金属氧化物中的氧变得难以脱离，从而具有抑制电气特性的不均匀的倾向。
进一步优选为，金属氧化物半导体层的金属氧化物的金属元素的原子比满足下述式(A-2)～(C-2)。
0.1≦x/(x+y+z)≦0.5(A-2)
0.1≦y/(x+y+z)≦0.5(B-2)
0.03≦z/(x+y+z)≦0.5(C-2)
(式中，x以及y与上述式(A)～(C)相同，z为Ga的原子数。)
此外，优选为，金属氧化物半导体层的金属氧化物的金属元素的原子比满足下述式(A-3)以及(C-3)。
0≦x/(x+y+z)≦0.25(A-3)
0.3≦z/(x+y+z)≦1.0(C-3)
(式中，x、y、z与上述式(A)～(C)相同。)
金属氧化物半导体层的载流子浓度通常为1×1011～1×1018cm-3，例如为1×1013～1×1018cm-3。载流子浓度例如能够通过CV(电容-电压)测量求出。
金属氧化物半导体层的金属氧化物能够列举InGaZnO(1:1:1)(表示金属氧化物的金属元素的比，In:Ga:Zn为1:1:1。下同)、InGaZnO(5:3:2)、InGaZnO(5:1:4)、InSnZnO(25:15:60)、InSnZnO(48.5:15:36.5)、InGaO(1:1)(表示金属氧化物半导体的金属元素的比，In:Ga为1:1。下同)、InGaO(93:7)、InGaO(47:53)、In2O3、Ga2O3、InSnZnO、InAlO、GaZnO、ZnSnO等。
例如，InGaO(47:53)能够得到高带隙与低电阻特性。
金属氧化物半导体层的金属氧化物作为晶体类材料，例如能够列举氧化铟、掺杂了Ga的氧化铟、掺杂了Al的氧化铟、掺杂了Ga与Al的氧化铟、掺杂了Zn的氧化铟、或者掺杂了Sn的氧化铟。
进而，还能够列举含有In、Zn以及第三元素的金属氧化物等，第三元素为选自Sn、Ga、Hf、Zr、Ti、Al、Mg、Ge、Sm、Nd、La中的至少1种以上的金属元素。
此外，金属氧化物半导体层的金属氧化物作为无定形材料，例如能够列举Sn-In-Zn氧化物、In-Zn-Ga-Mg氧化物、In氧化物、In-Sn氧化物、In-Ga氧化物、In-Zn氧化物、Zn-Ga氧化物、Sn-In-Zn氧化物、In-Sn-Zn-Al氧化物、In-Sn-Zn-Mg氧化物、In-Ga-Zn-Al氧化物、Ga氧化物等。构成金属元素的组成比可以为1，也可以不为1。
Zn或Sn通过包含In而容易形成无定形相。例如，在In-Zn系的情况下，在全部金属元素中，In的含量优选为20原子％以上。
在Sn-In系的情况下，在全部金属元素中，In的含量优选为80原子％以上。
在Sn-In-Zn系的情况下，在全部金属元素中，In的含量优选为15原子％以上。
在Ga氧化物的情况下，由于较多地混合存在4配位与6配位的结构，因此即使是Ga2O3的组成，也能够在500℃左右的退火温度下保持无定形结构。
金属氧化物半导体层的膜厚没有限定，通常为5～8000nm，优选为50～1000nm，更优选为100～500nm。
在金属氧化物半导体层为2层以上的情况下，各层的膜厚可以在上述范围，也可以是2层以上的层的全部层的合计膜厚在上述范围。
金属氧化物半导体层的比电阻优选为1×10-2Ω·cm以上，更优选为1×100～1×108Ω·cm。由此，能够设计具有耗尽区域的器件。
金属氧化物半导体层的载流子浓度优选为1×1018cm-3以下。如果为1×1018cm-3以下，则与贵金属氧化物层的接触成为单侧高低结，具有能够体现高速响应等肖特基二极管的特长的倾向。
金属氧化物半导体层的迁移率优选为0.1cm2/Vs以上。如果在上述范围，则能够设计低电阻的二极管。
金属氧化物半导体层的载流子浓度、迁移率以及比电阻例如能够使用霍尔效应测量装置进行测量。
若金属氧化物半导体层的带隙优选为1eV以上。若为1eV以上，则能够提供绝缘击穿特性比硅更优异的肖特基界面。更优选为2eV以上，进一步优选为3eV以上。由此，能够形成不受可见光的影响的肖特基界面。带隙例如能够使用UV-VIS装置进行测量。
贵金属氧化物层的膜厚超过10nm，优选为15nm以上，更优选为30nm以上。虽然上限值没有特别地限制，但通常为1000nm以下。若在1000nm以下，则具有在成本方面存在优势的倾向。
此外，优选为，贵金属氧化物层的贵金属氧化物的平均晶体粒径为贵金属氧化物层的膜厚以下。由此，多晶体晶界被间断，从而能抑制在晶界中传递的传导从而降低面内的不均匀性，容易发现具有均匀性的肖特基势垒。
另外，平均晶体粒径是使用透射型电子显微镜(TEM:Transmissi on ElectronMicroscope)在50万倍下观察到的、与得到膜厚方向的像的截面TEM像相同深度的10点的晶粒的粒径的平均值。晶粒是利用干涉条纹，并将与干涉条纹平行的部位视为单晶体来定义的。将各单晶体中的最大费雷特(Feret)直径作为晶体粒径。
贵金属氧化物层的膜厚例如能够通过截面TEM进行测量。此时，能够确认贵金属氧化物层的平均晶体粒径为贵金属氧化物层的膜厚以下。
本发明的结构物的各层的膜厚能够通过与上述同样的方法进行测量。
优选为，贵金属氧化物层包含多晶体结构。由此，能够将结构物进行高温退火。
作为贵金属氧化物层的贵金属氧化物，考虑到导电性与功函数的关系，从形成金属氧化物半导体层与良好的肖特基界面的观点出发，能够列举从氧化钯、氧化钌、氧化铂、氧化铱、氧化银、氧化铼、氧化锇、氧化铑、氧化镍以及氧化金构成的组中选择的1种以上。
从形成较高的肖特基势垒从而形成稳定的结构物的观点出发，优选为氧化钯、氧化钌、氧化铂、氧化铱。其中，氧化钯在溅射成膜时的窗口较宽，从工业的观点出发具有优势，因此优选。
另外，作为贵金属氧化物层的贵金属氧化物，也可以使用Mo、W、Cr、Te、Mn、Fe以及Co的氧化物。
优选为，贵金属氧化物层的贵金属氧化物是从PdO结构的PdO、金红石结构的RuO2、α-PtO2结构的PtO2、金红石结构的IrO2、Cu2O结构的Ag2O、方钴矿结构的ReO3、金红石结构的OsO2、刚玉结构的Rh2O3、NiO结构的NiO、以及Au2O3结构的Au2O3构成的组中选择的1种以上的贵金属氧化物。由此，由于导电性优异、功函数较大、具有稳定结构，所以容易作为良好的贵金属氧化物层发挥动能。
贵金属氧化物可以单独使用1种，也可以将2种以上组合使用。
贵金属氧化物层的晶体结构例如能够使用XRD进行测量。在微小的面积的情况下也可以通过截面TEM的衍射图对取向进行观察。
例如，薄膜的X射线衍射图谱能够根据与假定的晶体结构X射线衍射图谱一致来确认。具体而言，能够根据与从JCPDS(粉末衍射标准联合委员会)卡片或者ICSD(无机晶体结构数据库)得到的晶体结构X射线衍射图谱一致来确认。
氧化钯的优选的晶体结构为PdO结构的PdO。PdO结构的PdO例如能够通过在对薄膜进行X射线衍射测量的结果中，观察到PdO结构化合物的峰来确认。PdO结构的PdO例如在X射线衍射中显示数据库的ICSD(26598)或者JCPDS(85-0624)峰图谱，或者类似的(2θ/θ的峰位移后的)图谱。
氧化钯通常不溶于大多数的酸，微溶于王水、48％氢溴酸。钯通常可以相对于含有王水、碘的碘化钾溶液、含有氧化剂的氰化钠溶液充分地溶解。在钯与氧化钯中，在使本发明的结构体图案化时，能够利用与各种溶液间的蚀刻速率差。在通过蚀刻使氧化钯层图案化时，优选使用加热至60℃左右的王水。利用钯与氧化钯对于王水的蚀刻速率差，从而能够利用选择蚀刻。
氧化钌的优选的晶体结构为金红石结构的RuO2。金红石结构的RuO2能够通过例如从对薄膜进行X射线衍射测量的结果中，观察到金红石结构的RuO2化合物的峰进行确认。金红石结构的RuO2例如在X射线衍射中显示数据库的ICSD(15071)或者类似的(位移后的)图谱。
氧化钌通常不溶于大多数的酸，而溶解于熔融氢氧化钾。钌通常可溶于次氯酸碱溶液中，并缓缓地溶解于包含空气的盐酸与王水中。在钌和氧化钌中，在使本发明的结构体图案化时，能够利用与各种溶液间的蚀刻速率差。在通过蚀刻使氧化钌层图案化时，优选使用含有大量空气的、加热至60℃左右的王水。利用钌和氧化钌对于王水的蚀刻速率差，从而能够利用选择蚀刻。
另外，氧化钌能够通过干式蚀刻进行图案化。例如，能够通过氧气、氟化碳气体、氟气、氯气、溴气、碘气、臭氧气体、卤化氢气、卤化碳气体进行反应性蚀刻。此外，也可以将上述气体种类混合使用。
氧化铂的优选的晶体结构为α-PtO2结构的PtO2。α-PtO2结构的PtO2例如能够通过从对薄膜进行X射线衍射测量的结果中，观察到α-PtO2结构的PtO2化合物的峰进行确认。α-PtO2结构的PtO2例如在X射线衍射中显示数据库的ICSD(164289)或者类似的(位移后的)图谱。
氧化铂通常不溶于盐酸、硫酸、硝酸、以及王水，通过与亚硫酸进行加热而可溶于亚硫酸。铂通常可溶于王水。在铂与氧化铂中，在使本发明的结构体图案化时，能够利用与各种溶液间的蚀刻速率差。在通过蚀刻使氧化铂层图案化时，优选与亚硫酸进行加热。利用铂与氧化铂对于王水的蚀刻速率差，从而能够利用选择蚀刻。
氧化铱的优选的晶体结构为金红石结构的IrO2。金红石结构的IrO2例如能够通过从对薄膜进行X射线衍射测量的结果中，观察到金红石结构的IrO2化合物的峰进行确认。金红石结构的IrO2例如在X射线衍射中显示数据库的ICSD(81028)或者类似的(位移后的)图谱。
氧化铱通常不溶于大多数的酸和碱。铱通常在王水中可微溶。在铱和氧化铱中，在使本发明的结构体图案化时，能够利用与各种溶液间的蚀刻速率差。由于氧化铱层难以蚀刻，因此在进行图案化时，优选使用剥离法。利用铱与氧化铱对于王水的蚀刻速率差，从而能够利用选择蚀刻。
氧化银的优选的晶体结构为Cu2O结构的Ag2O。Cu2O结构的Ag2O例如能够通过从对薄膜进行X射线衍射测量的结果中，观察到Cu2O结构的Ag2O化合物的峰进行确认。Cu2O结构的Ag2O例如在X射线衍射中显示数据库的ICSD(605623)或者类似的(位移后)图谱。
氧化银通常可溶于氨水、硝酸。银通常可溶于稀硝酸或热的浓硫酸。在银和氧化银中，在使本发明的结构体图案化时，能够利用与各种溶液间的蚀刻速率差。在通过蚀刻使氧化银层图案化时，优选使用包含硝酸的溶液。利用银与氧化银对硝酸的蚀刻速率差，从而能够利用选择蚀刻。
氧化铼的优选的晶体结构为方钴矿结构的ReO3。方钴矿结构的ReO3例如能够从对薄膜进行X射线衍射测量的结果中，观察到方钴矿结构的ReO3化合物的峰进行确认。方钴矿结构的ReO3例如在X射线衍射中显示数据库的ICSD(201875)或着类似的(位移后)图谱。
氧化铼通常可溶于水。铼通常溶解于硝酸、热的浓硫酸。可溶于过氧化氢或溴水。在铼与氧化铼中，在使本发明的结构体图案化时，能够利用与各种溶液间的蚀刻速率差。
氧化锇的优选的晶体结构为金红石结构的OsO2。金红石结构的OsO2例如能够通过从对薄膜进行X射线衍射测量的结果中，观察到金红石结构的OsO2化合物的峰进行确认。金红石结构的OsO2例如在X射线衍射中显示数据库的ICSD(15070)或者类似的(位移后)图谱。
氧化锇通常易溶解于乙醇而缓缓地溶解于水。虽然锇通常在高温下与卤素发生反应，但是不太溶于王水。在锇与氧化锇中，在使本发明的结构体图案化时，能够利用与各种溶液间的蚀刻速率差。
氧化铑的优选的晶体结构为刚玉结构的Rh2O3。刚玉结构的Rh2O3例如能够通过从对薄膜进行X射线衍射测量的结果中，观察到刚玉结构的Rh2O3化合物的峰进行确认。刚玉结构的Rh2O3例如在X射线衍射中显示数据库的ICSD(647369)或者类似的(位移后)图谱。
氧化铑通常溶解于盐酸、高氯酸。铑通常可溶于热硫酸、加热后的王水。在铑和氧化铑中，在使本发明的结构体图案化时，能够利用与各种溶液间的蚀刻速率差。
氧化镍的优选的晶体结构为NiO结构的NiO。NiO结构的NiO例如能够通过从对薄膜进行X射线衍射测量的结果中，观察到NiO结构的NiO化合物的峰进行确认。NiO结构的NiO例如在X射线衍射中显示数据库的ICSD(9866)或者类似的(位移后)图谱。
氧化镍通常难以溶解于盐酸、硫酸以及硝酸，几乎不溶解于水以及氢氧化钠溶液。镍通常溶解于盐酸或稀硝酸，但反应较慢。溶解于稀硝酸而在浓硝酸中形成钝态。在镍和氧化镍中，在使本发明的结构体图案化时，能够利用与各种溶液间的蚀刻速率差。
氧化金的优选的晶体结构为Au2O3结构的Au2O3。Au2O3结构的Au2O3例如能够通过从对薄膜进行X射线衍射测量的结果中，观察到Au2O3结构的Au2O3化合物的峰进行确认。Au2O3结构的Au2O3例如在X射线衍射中显示数据库的ICSD(8014)或者类似的(移位后)图谱。
在贵金属氧化物层中，可以加入与氧的结合力强的元素。例如，按照元素比来看，相对于贵金属氧化物层的贵金属元素的比例，可以优选以70％以下的比例、更优选以50％以下的比例、进一步优选以30％以下的比例加入上述元素。贵金属氧化物层优选具有多晶体结构，但也可以采用在无定形结构中包含多晶体结构的形态。通过加入与氧的结合力强的元素，提高贵金属氧化物的还原耐性。作为与氧的结合力强的元素，能够列举Ti、Si、Zr、Y、Al、Mg、Zr、Hf等氧化物的标准生成自由能较大的元素。例如，Ru-Si-O能够兼顾较高的功函数与较低的比电阻，因此优选。
氧化金通常可溶于浓的碱性溶液。金通常相对于包含王水、碘的碘化钾溶液、包含氧化剂的氰化钠溶液良好地溶解。在金与氧化金中，在使本发明的结构体图案化时，能够利用与各种溶液间的蚀刻速率差。
在X射线衍射中使用的数据库通常是粉末图谱等，呈随机取向。如果贵金属氧化物层是随机取向的多晶体薄膜，则通常通过XRD测量取得的主要峰，作为相对于数据库中的2θ位置在±1°的位置具有峰中央值的光谱而被观察到。进而，在相对于数据库中的强度最大的面方位的峰强度，取得与具有数据库的第2以及第3的峰强度的光谱的强度间的比的情况下，通常测量出的光谱在相对于数据库的2θ位置±1°的范围，峰强度比为数据库比的0.3～3倍的值。
此外，在偏离上述关系的情况下，例如，对于数据库中的具有最大强度的峰，测量值在该2θ位置观察到的峰并非最大强度的情况下，贵金属氧化物层大多在特定的面取向。
从稳定性、应力缓和方面出发，贵金属氧化物层优选为多晶体，从肖特基势垒的不均匀的观点出发，优选为随机取向。
在特定的面取向的成分的比例较大的情况下，容易在表面产生高低，并且由于弱取向成分在面内不稳定，因此有可能导致实质的肖特基势垒降低。
贵金属氧化物层的载流子浓度优选为1×1018cm-3以上。如果为1×1018cm-3以上，则与金属氧化物半导体层的接触成为单侧高低结，具有能够体现高速响应等肖特基二极管的特长的倾向。载流子浓度例如能够通过霍尔测量等求出。
优选为，贵金属氧化物层的界面粗糙度为5nm以下，更优选为2nm以下。由此，能够降低在肖特基势垒的界面上的波动，从而能够得到实质上较高的肖特基势垒。
贵金属氧化物层的界面粗糙度例如能够使用截面TEM进行测量。
具体而言，对截面TEM进行3处摄影，对贵金属氧化物层与金属氧化物半导体层的界面的凹凸进行描摹，根据由JISB0601-2001规范化的均方根粗糙度(RMS)的计算方法，能够求出贵金属氧化物层的界面的粗糙度。优选为，截面TEM在画出贵金属氧化物层与金属氧化物半导体的界面的描摹线时，具有5个以上的极大值，并且以能够明确地判断相邻的极大值与极小值的差的倍率取得极大值。
优选为，贵金属氧化物层的比电阻为1×10-2Ω·cm以下，更优选为1×10-3～1×10-5Ω·cm。由此，能够与贵金属氧化物层的电阻无关地进行器件设计。在此，比电阻是与电阻率或者电气电阻率相同的意思，不会因名称不同而产生物性值的差异。
贵金属氧化物层的比电阻例如能够使用范德堡法进行测量。也可以通过直接电气测量进行测量。
优选为，贵金属氧化物层的贵金属氧化物的功函数优选为4.8eV以上，更优选为5.0～6.0eV。由此，与金属氧化物半导体间的功函数差变大，从而能够形成高肖特基势垒高度的结构物。
贵金属氧化物层的贵金属氧化物的功函数，例如能够使用X射线光电子分光法(XPS)、紫外光电子分光法(UPS)、大气光电子分光法、开尔文探针显微镜(KPM)进行测量。
本发明的结构物优选具有耗尽区域，更优选为，在金属氧化物半导体层的与所述贵金属氧化物层邻接的部分具有耗尽区域。虽然耗尽区域的厚度根据施加电压的正负、大小而不同，但优选为，耗尽区域的最大厚度与金属氧化物半导体层的膜厚相同。优选为金属氧化物半导体层的膜厚的50～100％，更优选为70～100％。根据成膜条件等，耗尽区域的厚度可以超过金属氧化物半导体层的膜厚，耗尽区域的最大厚度也可以是金属氧化物半导体层的膜厚的110％。耗尽区域的厚度例如能够通过CV(电容-电压)测量求出。
在金属氧化物半导体层为2层以上的情况下，耗尽区域的厚度可以在与贵金属氧化物层邻接的金属氧化物半导体层中为上述范围，也可以相对于2层以上的层的全部层的合计的膜厚为上述范围。
优选为，金属氧化物半导体层以及贵金属氧化物层的肖特基界面的碳浓度为2×1019cm-3以下，更优选为1×1012～2×1019cm-3。由此，能够形成金属氧化物半导体层以及贵金属氧化物层的良好的界面，从而能够提高稳定性、降低不均匀，并提高实质的肖特基势垒。
在肖特基界面的碳浓度例如能够使用二次离子质谱分析法(SIMS)的深度剖析进行测量。
优选为，贵金属氧化物层与金属氧化物半导体层的肖特基势垒高度为0.7eV以上，更优选为1.0～2.0eV。由此，能够提高整流特性。
优选为，在本发明的结构物中，施加正向偏压时的二极管理想因子为1.5以下，更优选为1.0～1.3。由此，容易设计低耗电的器件。
根据热电子发射模型，在半导体电阻、电极电阻以及接触电阻等的肖特基势垒以外的电阻成分不具有偏压依赖性的情况下，肖特基势垒高度以及施加正向偏压时的二极管理想因子例如能够通过以下方式求出。
下述(1)式在测量电流值I与施加电压V之间成立。根据(1)式描绘电流值与电压值的lnI-V绘图的曲线图，通过在50mV～1000mV左右的线性良好的部分画出切线，能够通过V＝0与切线的截距求出IO。更详细而言，能够使用如文献(应用物理快报，第49卷，第85期，1986)所示的Cheung绘图(Cheung plot)，排除R成分的影响从而求出IO。
[数式1]
I:测量电流值[A]
IO:饱和电流[A]
q:基本电荷[C]
R:金属氧化物半导体以及电极等的接触电阻[Ω]
n:二极管理想因子
k:玻尔兹曼常数(8.617×10-5eV/K)
T:测量时的样品温度(K)
q:基本电荷[602×10-19C]
V:施加电压[V]
IO表示饱和电流，相当于施加0V时的电流值。另一方面，在饱和电流值与肖特基势垒高度之间成立式(2)的关系。
[数式2]
Φbo:肖特基势垒高度[eV]
A:二极管有效面积[cm2]
A**:理查森系数[Acm-2K-2]
在此，理查森系数依赖于半导体的有效质量值，在有效质量为1的情况下，为120Acm-2K-2。据报道在金属氧化物半导体层的金属氧化物为InGaZnO(1：1：1)的情况下，有效质量为0.3，因此能够将A**视为36Acm-2K-2。在理查森系数已知的薄膜的情况下，根据式(3)，能够使用根据室温测量求出的IO从而求出肖特基势垒高度。
[数式3]
在理查森系常数不明的情况下，能够根据温度依赖性求出A**以及Φbo。，如(2)式所示地，通过将从各温度得到的ln(I0/T2)进行1/kT绘图(安德森绘图)，能够根据安德森绘图的截距求出A**、根据斜率求出Φbo。
如将(1)式微分变形后的(4)所示，二极管理想因子能够通过InI-V绘图的50mV～100mV左右的直线性良好的部分的斜率求出。
[数式4]
此外，在沿着热电子发射模型而半导体电阻具有偏压依赖性(SCLC传导)的情况下，肖特基势垒高度以及施加正向偏压时的二极管理想因子例如能够通过以下方式求出。
参考文献(J.Appl.Phys.，104，123706，2008)，通过假定了存在初始自由载流子浓度的、介入指数函数型陷阱的SCLC模型的模拟，能够求出各参数。
[数式5]
J＝eun(x)E(x)＝eu[n0+ni，c(x)]E(x)，(6)
上述(6)式是表示电流密度的式子，其考虑了在电流恒定的式中，距欧姆电极的距离x处的初始载流子浓度以及从欧姆电极侧注入的自由载流子。e是基本电荷，u是迁移率。n0和ni，c(x)是初始自由载流子浓度以及距离x处的注入电子中的与传导有关的电子浓度。此外，(7)式是泊松方程，意味着根据注入的全部电子量，电场E的变化由于位置x处注入的自由载流子以及被捕获的载流子而连续地变化。(8)、(9)是边界条件，L是半导体层的膜厚，Ea是X＝0～x中的最大电场强度。(10)式表示在假定指数函数型陷阱的情况下的、位置x中的注入电子中被捕获的电子浓度。Nt是存在于从传导度端到费米能级为止的陷阱能级浓度，Nc是有效状态密度。Tt是特性温度，n(x)是位置x处的自由载流子浓度。
在(6)～(10)式中，将n0、Tt、Nt作为参数，介电率ε、迁移率u、有效状态密度Nc使用通过其他测量求出的值，温度以及膜厚已知。由此，能够求出在不存在肖特基势垒的情况下的I-Vsemi特性即由半导体引起的可变电阻值R(Vsemi)。在此，由于施加电压V可以视为V＝Vshottky+Vsemi，所以将(1)式的V-IR项记为V-Vsemi，从而利用相对于由模拟求出的I的Vsemi关系。具体而言，相对于从实验求出的I-V特性，将Vsemi导入(1)式，将Φbo、n作为进一步的拟合参数，通过数值模拟，能够同时求出n0、Tt、Nt、Φbo、n。由此，能够求出Φbo、n。
为了降低与基板或电流取出电极的接触电阻，提高密合性，在本发明的结构物的贵金属氧化物层的与金属氧化物半导体层相反的一侧，能够包含由1种以上组成的不同的金属或金属氧化物构成的层。
本发明的结构物还可以在与贵金属氧化物层邻接、与金属氧化物半导体层相反的一侧，包含贵金属层。由此，能够防止贵金属氧化物层的还原。
作为贵金属层的金属元素，例如能够列举Pd、Mo、Pt、Ir、Ru、Au、Ag、Ni、W、Cr、Re、Te、Tc、Mn、Os、Fe、Rh、Co或这些的两种以上的合金。可以单独使用1种，也可以将2种以上组合使用。
此外，优选为，作为贵金属层的金属元素，使用与贵金属氧化物层的金属元素相同的金属元素。作为贵金属层与贵金属氧化物层的组合(贵金属层/贵金属氧化物层)，例如能够列举Pd/PdO、Pt/PtO、Ir/IrO、Ru/RuO等。通过采用相同金属元素的组合，在贵金属氧化物层与贵金属层的界面上难以产生接触电阻，从而能够实现低电阻性优异的肖特基结。
贵金属层的膜厚通常为1nm～1μm，优选为10nm～500nm，更优选为20nm～200nm，特别优选为25nm～100nm。在上述范围的情况下，能够抑制来自与贵金属氧化物层邻接的、与金属氧化物半导体层相反的一侧的影响而引起的还原，并且能够提高贵金属氧化物层的平坦性。
本发明的结构物还可以在与贵金属层邻接的、与贵金属氧化物层相反的一侧包含低电阻贱金属层。
由此，能够防止基板与贵金属氧化物层的相互作用，从而降低接触电阻。此外，能够改善贵金属氧化物层与基板的密合性，提高贵金属氧化物层的表面平滑性。
作为低电阻贱金属层的金属元素，能够列举Ti、Mo、Ag、In、Al、W、Co以及Ni、两种以上的这些金属元素组成的合金或者两种以上这些金属元素的硅化物等。优选为在与含Si基板组合时形成低电阻的硅化物的Ti、Mo、Ag、In或者Al，更优选为电阻低且在与贵金属氧化物组合时形成良好的肖特基接触的Ti或Mo。
低电阻贱金属层的厚度通常为1nm～1μm，优选为2nm～100nm，更优选为5nm～50nm。低电阻贱金属层的厚度在上述范围的情况下，具有充分的密合性，并具有电阻的增加较少的倾向。
本发明的结构物还可以具有欧姆电极层。优选为，欧姆电极层不与贵金属氧化物层接触。
由此，能够控制整流特性或者控制耗尽区域的厚度。
欧姆电极层优选为1层或者2层以上。也可以是3层以上或者4层以上。通常为5层以下。
欧姆电极层的材料只要能够与金属氧化物半导体层进行良好的欧姆连接，就没有特别限定，优选为从Ti、Mo、Ag、In、Al、W、Co以及Ni构成的组中选择的1种以上的金属元素(包含合金)或者1种以上的这些金属元素的化合物(氧化物等)，更优选为从Mo、Ti、Au、Ag、In以及Al构成的组中选择的1种以上的金属元素(包括合金)或者其化合物。
此外，也可以由两层以上的层构成欧姆电极层。例如，在与金属氧化物半导体层相接的一方，能够使用Mo电极层，进一步将作为低电阻金属的Au或Al等金属层较厚地层叠，从而将该层作为打线接合的基座。通过使用欧姆电极层，能够没有电力损失地取出电流。
欧姆电极层的膜厚通常为1nm～5μm，优选为5～1000nm，更优选为10～500nm。
在欧姆电极层为2层以上的情况下，可以是各层的膜厚在上述范围，也可以是2层以上的层的全部层的合计膜厚在上述范围。
本发明的结构物还可以在贵金属氧化物层的、与金属氧化物半导体层相反的一侧包含基板(支承基板)。
作为基板，没有特别限定而能够使用公知的基板，能够列举导电性基板、半导体基板、绝缘性基板等。
在绝缘性基板中，可以是具有压电特性或能够进行光学应用的基板。此外，也可以使用在基板上具有电路、多层结构的基板。例如，也可以将具有电子电路的电气设备、车辆或者动力装置作为基板使用。
作为导电性基板，能够使用对半导体基板实施了高浓度的掺杂处理的硅单晶体基板、硅多晶体基板、硅晶体基板等、以往公知的表面平滑性优异的基板。
此外，也可以使用SiC基板、GaN基板、GaAs基板等。
此外，也可以使用Al、Cu、Ni、SUS(不锈钢)、Au、Ag、W、Ti等的金属基板。
此外，也可以使用在绝缘性基板的表面形成导电层从而具有导电性的基板。
从量产性和成本的观点出发，作为导电性基板，优选硅基板。硅基板可以是n型、i型、p型，在纵向流过电流的情况下，优选电阻小的n型或p型。作为掺杂剂，能够使用以往公知的B、P、Sb等。特别是在降低电阻的情况下，可以将As或红磷作为掺杂剂。
半导体基板可以与贵金属层或者低电阻贱金属层接触配置。
半导体基板的材料只要可以保持表面的平滑性，就没有特别限定。
作为半导体基板，能够使用将载流子浓度调整为1×1018cm-3以下的Si基板、GaN基板、SiC基板、GaP基板、GaAs基板、ZnO基板、Ga2O3基板、GaSb基板、InP基板、InAs基板、InSb基板、ZnS基板、ZnTe基板、金刚石基板等。
半导体基板可以是单晶体，也可以是多晶体。此外，也可以是非晶体基板或者局部包含非晶体的基板。也可以使用以下基板：使用化学气相沉积(CVD)等方法在导电性基板、半导体基板、绝缘性基板上形成半导体膜的基板。
绝缘性基板只要是具有绝缘性的基板就没有特别限制，能够任意地选择通常所使用的基板。
例如，能够使用以下基板：石英玻璃、钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等的、通过熔融法或浮法制作的无碱玻璃基板、陶瓷基板、以及能够耐受本制作工序的处理温度的具有耐热性的塑料基板(例如聚酰亚胺基板)等。在塑料基板的情况下，也可以具有挠性。
此外，作为绝缘性基板，也可以使用介电性基板。作为介电性基板，能够列举铌酸锂基板、钽酸锂基板、氧化锌基板、水晶基板、蓝宝石基板等。
进而，也可以使用在不锈钢合金等金属基板的表面设置有绝缘膜或介电膜的基板。此外也可以在基板上形成绝缘膜作为基底膜。作为基底膜，能够使用CVD法或溅射法等形成氧化硅膜、氮化硅膜、氧氮化硅膜、或者氮氧化硅膜等的单层膜或层叠膜。
作为基板，可以使用在上述的导电性基板、半导体基板或者绝缘性基板上具有由多种材料构成的任意结构、层结构、电路、配线、电极等的基材。
作为任意结构的材料，例如能够列举形成大规模集成电路(LSI)上的后道工序(back end of line)的金属、层间绝缘膜等的各种金属或绝缘物的复合材料。
作为层结构的层，没有特别的限定，能够使用电极层、绝缘层、半导体层、介电体层、保护膜层、应力缓冲层、遮光层、电子/空穴注入层、电子/空穴传输层、发光层、电子/空穴阻挡层、晶体生长层、密合性提高层、存储层液晶层、电容器层、蓄电层等公知的层。
作为电极层，通常能够列举Al层、Si层、Sc层、Ti层、V层、Cr层、Ni层、Cu层、Zn层、Ga层、Ge层、Y层、Zr层、Nb层、Mo层、Tc层、Ru层、Rh层、Pd层、Ag层、Cd层、In层、Sn层、Sb层、Te层、Hf层、Ta层、W层、Re层、Os层、Ir层、Pt层、Au层、包含1种以上这些层的金属的合金层、以及氧化物电极层等。也可以增加氧化物半导体或Si等的半导体的载流子浓度，从而用于电极层。
作为绝缘层，通常能够列举包含从Al、Si、Sc、Ti、V、Cr、Ni、Cu、Zn、Ga、Ge、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Te、Hf、Ta、W、Re、Os、Ir、Pt以及Au构成的组中选择的1种以上的金属的氧化物绝缘膜、氮化膜等。
作为半导体层，无论单晶体、多晶体、无定形的晶体状态均能够广泛地列举Si层、GaN层、SiC层、GaP层、GaAs层、GaSb层、InP层、InAs层、InSb层、ZnS层、ZnTe层、金刚石层、Ga2O3、ZnO、InGaZnO等的氧化物半导体层、并五苯等有机半导体层等。
作为介电体层，能够列举铌酸锂层、钽酸锂层、氧化锌层、水晶基板层、蓝宝石层、BaTiO3层、Pb(Zr，Ti)O3(PZT)层、(Pb，La)(Zr，Ti)O3(PLZT)层、Pb(Zr，Ti，Nb)O3(PZTN)层、Pb(Ni，Nb)O3-PbTiO3(PNN-PT)层、Pb(Ni，Nb)O3-PbZnO3(PNN-PZ)层、Pb(Mg，Nb)O3-PbTiO3(PMN-PT)层、SrBi2Ta2O9(SBT)层、(K，Na)TaO3层、(K，Na)NbO3层、BiFeO3层、Bi(Nd，La)TiOx层(x＝2.5～3.0)、HfSiO(N)层、HfO2-Al2O3层、La2O3层、La2O3-Al2O3层等。
作为保护膜层的膜，无论有机物、无机物均能够列举绝缘性优异、水等的透过性低的膜。作为保护膜层，例如能够列举SiO2层、SiNx层(x＝1.20～1.33)、SiON层、Al2O3层等。
作为应力缓冲层，能够举出AlGaN层等。
作为遮光层，例如能够列举包含金属、金属-有机物等的黑矩阵层、彩色滤光片层。
作为电子/空穴注入层，能够列举氧化物半导体层、有机半导体层等。
作为电子/空穴传输层，能够列举氧化物半导体层、有机半导体层等。
作为发光层，能够列举无机半导体层、有机半导体层等。
作为电子/空穴阻挡层，能够列举氧化物半导体层等。
作为基材，能够列举发电器件、发光器件、传感器、电力转换器件、运算器件、保护器件、光电器件、显示器、存储器、具有后道工序的半导体器件、蓄电器件等。
层结构的层可以是单层，也可以是两层以上的层。
优选为，本发明的结构物的施加反向电压施加时的耐压为0.5MV/cm以上，更优选为0.6～5.0MV/cm。由此，容易设计高耐压的器件。
此外，优选为，耐压的偏差为0.1MV/cm以下。
例如，耐压能够通过以下方式计算：测量施加反向电压时的击穿电压，将击穿电压除以金属氧化物半导体层的膜厚。耐压的偏差例如为在同一工艺同一基板上测量的50点以上的耐压的标准偏差值。
优选为，在本发明的结构物中，在施加0.2MV/cm的反向偏压时，电流密度为1×10- 6A/cm2以下，更优选为1×10-7～1×10-13A/cm2。由此，容易设计低泄漏且低噪声的器件。
优选为，在本发明的结构物中，在正向偏压为5V以下的情况下，电流密度达到1000A/cm2，更优选为达到5000～100000A/cm2。由此，容易设计低电阻的器件。
对各层的成膜方法没有特别的限定，但能够使用热CVD法、催化剂化学(CAT)-CVD法、光CVD法、雾化CVD法、有机金属(MO)-CVD法、等离子体CVD法等的CVD法、MBE、原子层堆积装置(ALD)等的原子级控制的成膜方法、离子镀、离子束溅射、磁控溅射、DC溅射、脉冲溅射等的物理气相沉积(PVD)法、刮刀法、注塑法、挤出法、热加压法、溶胶凝胶法、气溶胶沉积法等的公知的使用陶瓷工序的方法、涂布法、旋涂法、印刷法、喷雾法、电沉积法、电镀法、胶束电解法等湿式法等。
作为贵金属氧化物层的成膜方法，没有特别限定，但能够优选使用在含氧气氛下进行期望的金属靶的反应性溅射的方法。
金属氧化物半导体层的成膜方法没有特别限定，但优选溅射。
金属氧化物半导体层的成膜(导入)气体优选为从稀有气体、氧气、氢以及水中选择的至少1种以上。作为稀有气体，能够列举Ar、He等。
优选为，使金属氧化物半导体层在导入了氢或水的气氛中进行成膜。由此，能够使金属氧化物半导体层成为随机取向。
作为贵金属氧化物层的成膜的气氛优选为导入气体流量的50％以上(更优选为70～100％)为氧。由此，能够形成稳定的贵金属氧化物层，从而能够提高肖特基势垒的稳定性。
溅射靶与基板距离(TS间隔)优选为10mm～200mm。在不足10mm的情况下，有可能无法进行放电。在超过200mm的情况下，半导体的膜质变得稀疏，有可能成为特性温度较大的膜。
优选为，在将贵金属氧化物层以及金属氧化物半导体层成膜后，进行退火。退火温度优选为220～500℃，更优选为250～450℃。由此，能够提高由金属氧化物半导体层带来的可靠性以及稳定性。
优选为，通过溅射使贵金属氧化物层以及金属氧化物半导体层连续地成膜，或者使贵金属氧化物层的成膜与金属氧化物半导体层的成膜之间的气氛为真空或者惰性气氛。
由此，能够在保持界面的清洁度的状态下制作结构体。
作为惰性气氛，能够列举Ar、N2等的气氛。真空优选为与大气压相比为1/100气压以下，更优选为具有溅射腔的背压程度的压力。也可以在不使贵金属氧化物层以及金属氧化物半导体层的界面的碳浓度上升的范围内，在工艺中途包含等离子体处理等。
由此，能够形成稳定的肖特基界面。
将示意性地表示本发明的结构物的一实施方式的剖视图在图1中示出。
在图1中，在结构物1中，在基板10上依次层叠低电阻贱金属层20、贵金属层30、贵金属氧化物层40、金属氧化物半导体层50、第1欧姆电极层60以及第2欧姆电极层61。
第1欧姆电极层60及第2欧姆电极层61也可以考虑向横向拉出而延长。
在基板10是绝缘性基板或者半导体基板的情况下，低电阻贱金属层20及贵金属层30也可以考虑向横向拉出而延长。在基板10为导电性基板的情况下，也可以在内表面具有取出电极层。取出电极层可以是1层，也可以是2层以上。从导电性的观点出发，基板10的内表面的取出电极优选为金属。
此外，也可以具有使各层间电气地绝缘的层间绝缘膜。根据层间绝缘膜的形成方法，各层也可以在横向具有高低。也可以使各层间的一部分短路，剩余的部分通过层间绝缘膜而绝缘。
优选为第1欧姆电极层60与金属氧化物半导体层50相接的区域不到达金属氧化物半导体层50的端部。进而，优选为，第1欧姆电极层60与金属氧化物半导体层50相接的区域不到达金属氧化物半导体层50的端部，并且，在从相对于层叠面垂直的方向观察时，第1欧姆电极层60与金属氧化物半导体层50相接的区域的端部存在于比贵金属氧化物层40与金属氧化物半导体层50相接的区域的端部更靠近内侧。如果是上述的配置，则能够进一步抑制漏电流。
将示意性地表示本发明的结构物的其他实施方式的图示出在图2～9。
在图2中，在结构物2中，在导电性基板11上，依次层叠低电阻贱金属层20、贵金属层30、贵金属氧化物层40、金属氧化物半导体层50、第1欧姆电极层60以及第2欧姆电极层61。
第1欧姆电极层60以及第2欧姆电极层61也可以考虑向横向拉出而延长。
在图3中，在结构物3中，在导电性基板11上，依次层叠低电阻贱金属层20、贵金属层30、贵金属氧化物层40、第1金属氧化物半导体层51、第2金属氧化物半导体层52、第1欧姆电极层60以及第2欧姆电极层61。
第1欧姆电极层60以及第2欧姆电极层61也可以考虑向横向拉出而延长。
在图4中，在结构物4中，在导电性基板11上，依次层叠第1欧姆电极层(结层)62、第2欧姆电极层(触头金属层)63、金属氧化物半导体层50、贵金属氧化物层40、贵金属层30、低电阻贱金属层20以及帽金属(cap metal)70。
低电阻贱金属层20以及帽金属70也可以考虑向横向拉出而延长。
在图5中，在结构物5中，在导电性基板11上，依次层叠第1欧姆电极层(结层)62、第2欧姆电极层(触头金属层)63、金属氧化物半导体层50、贵金属氧化物层40、贵金属层30、低电阻贱金属层20以及帽金属70。另外，将导电性基板11与金属氧化物半导体层50之间的、没有第1欧姆电极层(结层)62及第2欧姆电极层(触头金属层)63的部分用层间绝缘膜80填充，第2欧姆电极层63与金属氧化物半导体层50相接的区域不到达金属氧化物半导体层50的端部，并且，从与层叠面垂直的方向进行观察的情况下，相比于贵金属氧化物层40与金属氧化物半导体层50相接的区域的端部，第2欧姆电极层63与金属氧化物半导体层50相接的区域的端部也存在于更靠近内侧的位置。
低电阻贱金属层20以及帽金属70也可以考虑向横向拉出而延长。
在图6中，在结构物6中，在玻璃基板12上，依次层叠低电阻贱金属层20、贵金属层30、贵金属氧化物层40、金属氧化物半导体层50、以及金属氧化物半导体层50、第1欧姆电极层60以及第2欧姆电极层61。
第1欧姆电极层60以及第2欧姆电极层61也可以考虑向横向拉出而延长。
在图7中，在结构物7中，在玻璃基板12上，依次层叠低电阻贱金属层20、贵金属层30、贵金属氧化物层40、第1金属氧化物半导体层51、第2金属氧化物半导体层52、第1欧姆电极层60以及第2欧姆电极层61。
第1欧姆电极层60以及第2欧姆电极层61也可以考虑向横向拉出而延长。
在图8中，在结构物8中，在玻璃基板12上，依次层叠第1欧姆电极层(结层)62、第2欧姆电极层(触头金属层)63、金属氧化物半导体层50、贵金属氧化物层40、贵金属层30、低电阻贱金属层20以及帽金属70。
低电阻贱金属层20以及帽金属70也可以考虑向横向拉出而延长。
在图9中，在结构物9中，在玻璃基板12上，层叠有金属氧化物半导体层50，在金属氧化物半导体层50上，贵金属氧化物层40与欧姆电极层64隔开间隔地配置。
此外，图10A、图10C以及图10E是示意性地表示本发明的结构物的其他实施方式的剖视图，图10B、图10D以及图10F是示意性表示本发明的结构物的其他实施方式的俯视图。
图10A是示意性地表示本发明的结构物的另一实施方式的剖视图，图10B是去掉基板与聚酰亚胺的图10A的俯视图。
在图10A中，在结构物101中，在玻璃基板12上，依次层叠低电阻贱金属层20、贵金属层30、贵金属氧化物层40、金属氧化物半导体层50，形成聚酰亚胺81后，聚酰亚胺81开口，进而，依次层叠第1欧姆电极层60以及第2欧姆电极层61。
图10B是去掉图10A的玻璃基板12与聚酰亚胺81的俯视图，图10B的虚线部分的剖视图为图10A。
图10C是示意性地表示本发明的结构物的另一实施方式的剖视图，图10D是去掉基板与聚酰亚胺的图10C的俯视图。
在图10C中，在结构物102中，在玻璃基板12上，依次层叠低电阻贱金属层20、贵金属层30、贵金属氧化物层40、金属氧化物半导体层50，形成聚酰亚胺81后，聚酰亚胺81开口，进而，依次层叠第1欧姆电极层60以及第2欧姆电极层61。
图10D是去掉图10C的玻璃基板12与聚酰亚胺81的俯视图，图10D的虚线部分的剖视图是图10C。
图10E是示意性地表示本发明的结构物的依次层叠实施方式的剖视图，图10F是去掉基板与聚酰亚胺的图10E的俯视图。
在图10E中，在结构物103中，在玻璃基板12上，依次层叠低电阻贱金属层20、贵金属层30、贵金属氧化物层40、金属氧化物半导体层50，形成聚酰亚胺81后，聚酰亚胺81开口，进而，依次层叠第1欧姆电极层60以及第2欧姆电极层61。
图10F是去掉图10E的玻璃基板12与聚酰亚胺81的俯视图，图10F的虚线部分的剖视图是图10E。
还能够将图1至图10的元件多级连结来使用。也能够将电路设计为，在基板面内上准备2个以上的多个同一元件，使一方的贵金属氧化物层电气地串联连接于另一方的欧姆电极，从而将施加电压分配至各元件。此外，还能够利用使一方的欧姆电极连接在另一方的欧姆电极的电路构成。另外，也可以是使一方的贵金属氧化物层电气地连接在另一方的贵金属氧化物层的电路构成。也可以将元件以及上述那样的电路构成多级并联连接从而进行使用。通过组合这些元件的连接，能够进行施加电压时的开启电压的调整、耐压调整以及波形分离等。
本发明的结构物能够用于功率半导体元件、(整流)二极管元件、肖特基势垒二极管元件、静电放电(ESD)保护二极管、瞬态电压(TVS)抑制二极管、发光二极管、金属半导体场效应晶体管(MESFET)、结型场效应晶体管(JFET)、金属氧化膜半导体场效应晶体管(MOSFET)、肖特基源/漏MOSFET、雪崩倍增型光电转换元件、固体摄像元件、太阳能电池元件、光传感器元件、触摸传感器元件、显示元件、可变电阻式存储器、保护元件、电力转换元件、运算元件等半导体元件。特别是，由于能够没有电力损失地取出电流，因此也适用于做功用途。半导体元件能够用于肖特基势垒二极管、结型场效应晶体管(JFET)、场效应晶体管。使用了该元件、肖特基势垒二极管、结型场效应晶体管的电子电路能够用于电气设备、电子设备、车辆、动力装置等。
本发明的结构物也可以与在支承基板上具有电路、多层结构的结构体进行组合。在该情况下，能够作为发电器件、发光器件、传感器、电力转换器件、运算器件、保护器件、光电设备、显示器以及存储器的一部分或者其组合来利用。
作为在基板上具有电路、多层结构的结构体，能够列举在Si基板上具有多层布线的后道工序结构、可变电阻式存储器、逻辑IC等。此外，也可以与形成在介电体基板上的高频器件进行组合。
实施例
实施例1
将电阻率为1mΩ·cm的n型Si基板(直径4英寸、P掺杂)装配至溅射装置CS-200(株式会社ULVAC制造)，使气氛为真空。使Ti成膜为15nm作为低电阻贱金属层。成膜条件为DC300W、Ar气氛0.5Pa、100秒。
接着，使Pd成膜为50nm作为贵金属层。成膜条件为DC300W、Ar气氛0.5Pa、60秒。
接着，使PdO成膜为40nm作为贵金属氧化物层。成膜条件为DC300W、O2气氛0.5Pa(导入气体流量中100％为氧)、270秒。
使金属氧化物半导体InGaZnO(1:1：1)成膜为200nm作为金属氧化物半导体层。成膜条件为DC300W、Ar99％、H2O1％的混合气体气氛0.5Pa、780秒。
从低电阻贱金属层到金属氧化物半导体层的成膜，使用设置在CS-200的3种4英寸靶，装配n型Si基板并使气氛为真空后，不取出基板地进行连续地成膜。
成膜后，取出该基板，通过电炉在空气中以300℃的条件进行1小时的退火。将该基板再次与区域掩模(直径500μm成膜用)一起设置在CS-200后，将Mo150nm作为第1欧姆电极层、将Au500nm进行层叠成膜作为第2欧姆电极层(将第1欧姆电极层和第2欧姆电极层统称为欧姆电极层)，从而得到元件(结构物)。成膜条件为DC100W、Ar气氛0.5Pa。
另外，在内表面使Ti成膜为100nm作为测量用的取出电极。成膜条件为使用CS-200、DC300W、Ar气氛0.5Pa、700秒。
另外，得到的元件为图1所示的结构。
各层的膜厚通过截面TEM测量。在图11的“200nm”示出实施例1的元件的截面TEM。图11的“100nm”、“500nm”以及“1000nm”是后述的实施例2～4的截面TEM。图11的虚线部是实施例1(金属氧化物半导体层为200nm的情况)的欧姆电极层与金属氧化物半导体层的界面的放大图，以及贵金属氧化物层与金属氧化物半导体层的界面的放大图。
在截面TEM测量时，确认到贵金属氧化物层的平均晶体粒径为贵金属氧化物层的膜厚以下。将实施例1的元件的截面TEM的放大图在图12及图13中示出。
对于得到的元件，使用E4980(是德科技公司制)，进行CV(电容-电压)测量，从而求出耗尽区域的厚度。测量频率使用1kHz，AC振幅设为0.03V。
将实施例1以及后述的实施例2～4的元件的CV测量的结果示出在图14中。
在图14中，在用○标记的曲线图内，最下方的曲线图为实施例2的元件的CV测量的结果，从下到上依次为实施例1的元件的CV测量的结果、实施例3的元件的CV测量的结果，最上方的曲线图为实施例4的元件的CV测量的结果。
在实施例1中，耗尽区域的厚度为210nm。
虚线表示根据后述的图15及其温度依赖性结果取得的与Vshottky相对应的耗尽区域的厚度的变化。以J.Appl.Phys.104，123706，2008为参考，按照假定了存在初始自由载流子浓度的、介入指数函数型陷阱的SCLC模型的模拟进行解析。
在此，根据施加反向电压时的最小的电容值Cmin，使用C/A＝ε×ε0/d的关系式，求出耗尽区域的厚度d(nm)。
C为电容值(F)，A为电极的有效面积(cm2)，ε为金属氧化物半导体的介电常数(InGaZnO(1：1：1)的情况下为16)。介电常数是根据膜厚已知的样品的CV测量的膜厚依赖性结果求出的。
ε0是真空下的介电率(8.854×10-14F/cm)。
在此，电极的有效面积A表示在从与元件的层叠面垂直的方向进行观察的情况下，贵金属氧化物层、金属氧化物半导体层以及欧姆电极层重叠的部分的面积。将直径500μm的欧姆电极层的面积设为A。
对于得到的元件，利用SIMS通过ADEPT1010(ULVAC-PHI株式会社制)测量贵金属氧化物层与金属氧化物半导体层的肖特基界面处的碳浓度。
测量是选择C(碳、质量数12)为目标元素，一次离子种Cs+、一次离子的加速能量3keV、二次离子极性Negative下进行的。另外，不进行电荷补偿，质量分辨率设为Normal。
使用氧化铟-氧化锡(ITO)标准薄膜试样中的强度与碳浓度的比，对碳浓度进行定量。
将肖特基界面作为金属氧化物半导体层的GaO的强度值的深度剖析以及贵金属氧化物层的PdO的强度值的深度剖析相交的部位，将存在于其±20nm的C光谱(C的深度剖析)的最大值作为肖特基界面的碳浓度。将结果示出在表1。
使用半导体分析仪B1500(是德科技公司制)(用Atto-sense-unit(ASU)测量微小电流)进行正向电流测量，从而求出肖特基势垒高度和二极管理想因子。
除了在室温(25℃)下进行测量之外，使用温度调节卡盘PA200(康思德精密科技公司制造)实施温度依赖性测量。
在实施例1中，使用根据Cheung绘图计算出的I0以及有效质量0.3求出室温下的肖特基势垒高度，结果为1.2eV。
另外，根据温度依赖性实施下安德森绘图，从而求出肖特基势垒高度以及理查森常数，结果分别为1.24eV、42Acm-2K-2。二极管理想因子为1.2。
将根据Cheung绘图计算出的值作为肖特基势垒高度示出在表1。
将实施例1以及后述的实施例2～4的I-V特性评价结果(半对数绘图)示出在图15，将实施例1以及后述的实施例2～4的I-V正向特性评价结果(线性刻度)示出在图16，将实施例1的I-V正向温度依赖性评价结果(半对数绘图)示出在图17，将实施例1及后述的实施例2～4的微分电阻评价结果(半对数绘图)输出在图18，将在实施例1中的I-V正向特性评价结果(半对数绘图)以及指数幂的电压依赖性(插入图)(○为实验值，虚线为模拟结果)示出在图19，将图17的实验值与模拟值的对比示出在图20。
在图15、16以及图18中，将实施例1～4的结果分别表示为“200nm”、“100nm”、“500nm”以及“1000nm”。
在图17中，最下方的曲线图为298K的曲线图，从下往上依次为308K的曲线图、318K的曲线图、323K的曲线图、328K的曲线图、333K的曲线图、338K的曲线图，最上方的曲线图为343K的曲线图。
在图20中，○表示实验值，虚线表示模拟结果，最下方的曲线图为298K的实验值以及模拟结果，从下往上的第2个曲线图为323K的实验值以及模拟结果，最上方的曲线图为343K的实验值以及模拟结果。
图21是实施例1中的I-V正向特性评价结果(半对数绘图)，是示出测量电流值时的施加电压的分压关系的图。如图所示的等效电路那样，从模拟结果可知向肖特基界面分配电压Vdiode与向金属氧化物半导体层分配电压VSCLC。由于根据图21可知向二极管施加的电压值的详细情况，因此能够求出二极管的理想因子、肖特基势垒高度的更详细的值。
在石英基板上，与上述元件的金属氧化物半导体层同样地使金属氧化物半导体层成膜，并同样地进行成膜后的退火，从而得到附带金属氧化物半导体层的石英基板。
对于得到的与实施例1有关的附带金属氧化物半导体层的石英基板以及后述的与实施例2～4有关的附带金属氧化物半导体层的石英基板，使用UV-VIS装置V-370(日本分光株式会社制)测量透射光谱，如图22所示，制作将hv标绘在横轴，将(αhv)1/2标绘在纵轴的图。α为吸收系数，h为普朗克常数，v是入射光的振动数。将实施例1～4的结果分别表示为“200nm”、“100nm”、“500nm”以及“1000nm”。
描绘曲线图上标绘的曲线，在拐点的位置画出切线并将横轴与切线相交的点作为带隙。将结果示出在表1。
在石英基板上，与上述元件的贵金属氧化物层同样地使贵金属氧化物层成膜，从而得到附带贵金属氧化物层的石英基板。
对于得到的附带贵金属氧化物层的石英基板以及上述的附带金属氧化物半导体层的石英基板，使用全自动水平型多目标X射线衍射(XRD)装置SmartLab(株式会社理学制)测量了贵金属氧化物层以及金属氧化物半导体层的晶体结构。X射线使用了Cu-Kα射线(波长 使用石墨单色器单色化)。
对于实施例1以及后述的实施例2～4，将附带金属氧化物半导体层的石英基板的XRD图谱(将基板信息差分后的结果)示出在图23，对于实施例1以及后述的实施例2～4，将附带金属氧化物半导体层的石英基板的XRD图谱(将图23的金属氧化物半导体层的膜厚进一步规格化的结果)示出在图24。
在图23中，最下方的曲线图为实施例2的XRD图谱，从下往上依次为实施例1的XRD图谱、实施例3的XRD图谱。最上方的曲线图是实施例4的XRD图谱。
在图24中，最下方的曲线图为实施例2的XRD图谱，从下往上依次为实施例1的XRD图谱、实施例3的XRD图谱。最上方的曲线图是实施例4的XRD图谱。
将贵金属氧化物层以及金属氧化物半导体层的晶体结构的结果示出在表1。
对于上述的元件，通过化学蚀刻使贵金属氧化物层露出，使用斜入射X射线的XRD(SmartLab(株式会社理学制))测量XRD图谱。将XRD图谱示出在图25。ω是X射线相对于样品表面的入射角度，θ是检测器相对于样品表面的角度。
在图25中，最下方的曲线图为ω＝0.3°的XRD图谱，从下往上的第2个曲线图为ω＝0.4°的XRD图谱，最上方的曲线图是ω＝0.5°的XRD图谱。ω＝0.3°的XRD图谱是使X射线相对于样品最浅地入射的测量结果中的、来自基底的Pd的信号不重叠且仅来源于贵金属氧化物层的光谱。
此外，将JCPDS(85-0624)示出在图26的上部，将JCPDS(89-4897)示出在图26的下部。
根据这些结果将贵金属氧化物鉴定为具有随机取向的多晶PdO结构的PdO。
对于上述的元件，使用截面TEM测量贵金属氧化物层的界面粗糙度。在图27示出实施例1的元件的截面TEM。对如图27那样的区域进行3处摄影，描摹贵金属氧化物层与金属氧化物半导体层的界面的凹凸，将该描摹后的线根据由JISB0601-2001规范化的均方根粗糙度(RMS)的计算方法，求出贵金属氧化物层的界面的粗糙度。将结果示出在表1。
使用大气中光电子分光装置AC-3(理研计器株式会社制)测量贵金属氧化物层的贵金属氧化物的功函数。将结果示出在表1。
使用透射型电子显微镜(TEM)测量金属氧化物半导体层的取向。将结果示出在表1。
如下地测量金属氧化物半导体层的载流子浓度、迁移率、比电阻、以及贵金属氧化物层的电阻率。
对于上述的附带贵金属氧化物层的石英基板以及附带金属氧化物半导体层的石英基板，将基板分别切割成1cm的正方形，在4个角上安装In电极，在室温下，使用霍尔效应测量装置Resitest8400(TOYO Corporation制)，利用范德堡法对金属氧化物半导体层以及贵金属氧化物层的比电阻进行测量。此外，利用霍尔效应测量，测量金属氧化物半导体层的载流子浓度。使用金属氧化物半导体层的比电阻值以及载流子浓度值计算出金属氧化物半导体层的迁移率。
对于上述元件，使用B1500对微分导通电阻(Ron)进行评价。微分导通电阻为对元件施加5V为止的最小的微分电阻(Ron＝ΔV/ΔI)。将结果示出在表1。
此外，使用B1500对施加0.2MV/cm的反向偏压时的电流密度、以及施加0～5V的正向偏压时的电流密度进行评价。将结果示出在表1。
使用B1500确认到在正向偏压为5V以下时电流密度达到1000A/cm2。
使用B1500对得到的元件的施加反向电压时的耐压以及耐压的不均匀进行评价。将结果示出在表1。
图28是对与实施例1及后述的实施例2～4的元件(分别标记为“200nm”、“100nm、“500nm”以及“1000nm”)相对应的耐压的评价结果。条形图的高度为对50点以上的元件测量的平均的耐压值。误差条表示标准偏差，绿色的星号表示最大耐压。图29是与图28对应的实际的绝缘击穿电压值的直方图，图30是将图29的膜厚规格化后的耐压的直方图。根据本结果得到表1的耐压、耐压的不均匀。
在图29中，左上是实施例2的绝缘击穿电压值的直方图，右上是实施例1的绝缘击穿电压值的直方图，左下是实施例3的绝缘击穿电压值的直方图，右下是实施例4的绝缘击穿电压值的直方图。
在图30中，左上为实施例2的耐压的直方图，右上为实施例1的耐压的直方图，左下为实施例3的耐压的直方图，右下为实施例4的耐压的直方图。
实施例2～47以及比较例1～14
以表1～13所述的条件，与实施例1同样地制造元件并进行评价。将结果示出在表1～13。
表中，InGaO(1∶1)表示金属氧化物半导体的金属元素的比In∶Ga为1∶1。
此外，在表中，关于未记载膜厚的层，表示未层叠。
表中，关于金属氧化物半导体，“Ga2O3/InGaZnO(1:1:1)”表示将作为第1金属氧化物半导体层的Ga2O3、作为第2金属氧化物半导体层的InGaZnO(1:1:1)层叠成膜。未记载在将金属氧化物半导体层层叠成膜的情况下的金属氧化物半导体层的晶体结构、取向载流子浓度、迁移率、比电阻、带隙。
在表中，支承基板的铝为电阻率不足0.01mΩ·cm的铝基板(直径4英寸)，多晶硅为电阻率10mΩ·cm的多晶硅基板(直径4英寸)，无碱玻璃为电阻率∞(无穷大)mΩ·cm的EagleXG基板(直径4英寸)(康宁公司制)，聚酰亚胺是电阻率∞mΩ·cm的聚酰亚胺基板(直径4英寸)。
此外，金属氧化物半导体Ga2O3的介电常数为14，InGaZnO(5:3:2)的介电常数为19，InGaZnO(5:1:4)的介电常数为20，InSnZnO(25:15:60)的介电常数为21，InSnZnO(48.5:15:36.5)的介电常数为25，InGaO(1:1)的介电常数为17，InGaO(93:7)的介电常数为12。以上均为根据膜厚已知的样品的CV测量的膜厚依赖性结果求出的介电常数。
关于实施例2～47的元件，在测量各层的膜厚时，确认到贵金属氧化物层的平均晶体粒径为贵金属氧化物层的膜厚以下。
将实施例5～7的元件的I-V特性评价结果(半对数绘图)以及剖视图示出在图31。将实施例5～7的元件的微分电阻-电压(半对数绘图)示出在图32。
在图31中，“Ga2O3 200nm”表示实施例5(43.0V，2.15MV/cm)，“Ga2O3/IGZO 50/300nm”表示实施例6(63.0V，1.80MV/cm)，“Ga2O3/IGZO 50/500nm”表示实施例7(97.5V，1.77MV/cm)。
在图32中，“Ga2O3 200nm”表示实施例5，“Ga2O3/IGZO 50/300nm”表示实施例6，“Ga2O3/IGZO 50/500nm”表示实施例7。
将实施例1、8、10以及22和比较例2～3的元件的I-V特性评价结果(半对数绘图)示出在图33。
在图33中，“PdO(40)Pd(50)Ti(15)”表示实施例1，“PdO(15)Pd(50)Ti(15)”表示实施例8，“PdO(50)Ti(15)”表示实施例10。“PdO(40)”表示实施例22，“Ti(15)”表示比较例2，“Pd(10)Ti(15)”表示比较例3。
将实施例1～7的元件的导通电阻与耐压的关系示出在图37。可知实施例6以及7的元件达成了单晶硅极限。
“IGZO 100nm”表示实施例2，“IGZO 200nm”表示实施例1，“IGZO 500nm”表示实施例3，“IGZO 1000nm”表示实施例4。“Ga2O3200nm”表示实施例5，“Ga2O3/IGZO 50/300nm”表示实施例6，“Ga2O3/IGZO 50/500nm”表示实施例7。
[表1]
[表2]
[表3]
[表4]
[表5]
[表6]
[表7]
[表8]
[表9]
[表10]
[表11]
[表12]
[表13]
实施例48
将电阻率1mΩ·cm的n型Si基板(直径4英寸、P掺杂)装配于CS-200，使气氛为真空。另外，在内表面使Ti成膜为100nm作为测量用的取出电极。成膜条件为使用CS-200、DC300W、Ar气氛0.5Pa、700秒。
使Mo成膜为15nm作为欧姆电极层。成膜条件为DC100W、Ar气氛0.5Pa。
接着，将金属氧化物半导体InGaZnO(1：1：1)成膜为200nm作为金属氧化物半导体层。成膜条件为DC300W、Ar99％、H2O1％的混合气体气氛0.5Pa、780秒。
从欧姆电极层到金属氧化物半导体的成膜，使用设置在CS-200的4英寸靶，装配n型Si基板并成为真空后，不取出基板地进行连续地成膜。
接着，使用金属掩模，以图案化为直径500μm的电极尺寸的方式，装配基板并使气氛为真空后，不取出基板地使贵金属氧化物层、贵金属层、低电阻贱金属层连续地成膜。
使PdO成膜为40nm作为贵金属氧化物层。成膜条件为DC300W、O2气氛0.5Pa、270秒。
接着，使Pd成膜为50nm作为贵金属层。成膜条件为DC300W、Ar气氛0.5Pa、60秒。
使Al成膜为1000nm作为低电阻贱金属层。成膜条件为DC300W、Ar气氛0.5Pa、6000秒。
成膜后，取出该基板，通过电炉在空气中以300℃的条件退火1小时，从而得到元件(结构物)。
对于得到的元件，与实施例1同样地进行评价。将结果示出在表14。
实施例49～51
以表14所示的条件，与实施例48同样地制作元件，并进行评价。将结果示出在表14。
表中，关于未记载膜厚的层，表示未层叠。
表中，关于欧姆电极层的电极结构，“In/Mo”表示将Mo作为第1欧姆电极层，将In作为第2欧姆电极层进行层叠成膜。成膜条件对于In以及Mo均为DC100W、Ar气氛0.5Pa。以In成为上层的方式与金属氧化物半导体接触。
表中，无碱玻璃为电阻率∞mΩ·cm的EagleXG基板(直径4英寸)(康宁公司制)。
对于实施例48～51的元件，通过截面TEM对各层的膜厚进行测量时，确认到贵金属氧化物层的平均晶体粒径为贵金属氧化物层的膜厚以下。
此外，CV测量中的电极的有效面积A(cm2)在从相对于元件的层叠面垂直的方向进行观察的情况下，表示贵金属氧化物层、金属氧化物半导体层以及欧姆电极层重叠的部分的面积。将直径500μm的贵金属氧化物层的面积设为A。
[表14]
实施例52
在玻璃基板上(4英寸EagleXG基板)使用光掩模制作元件。各层的成膜条件与实施例1相同。
首先，在玻璃基板的一面上，将Mo作为低电阻贱金属层进行150nm溅射，将Pd作为贵金属层进行50nm溅射。接着，使用光掩模1，对Mo/Pd的层叠膜进行图案化。在光刻胶中，使用AZ1500(AZ电子材料公司制)，经由光掩模1进行曝光后，用四甲基氢氧化铵(TMAH)进行显影，通过AURUM-302(关东化学制造)对Pd进行第一图案化，在Mo露出时，用PAN(磷酸-乙酸-硝酸的混合酸)蚀刻剂对Mo进行第二图案化，从而形成下层电极。
接着，使用图像反转光刻胶AZ5214(AZ电子材料公司制)以及光掩模2，用剥离工艺对作为贵金属氧化物层的PdO、作为金属氧化物半导体层的InGaZnO(1：1：1)进行图案化。将AZ5214经由光掩模2进行曝光，在反转烘烤工序后全面曝光，用TMAH进行显影。对于图案化后的附带抗蚀剂的基板，将PdO40nm以及InGaZnO(1：1：1)200nm进行连续地成膜。然后，通过在丙酮中进行剥离，将作为贵金属氧化物层的PdO、作为金属氧化物半导体层的InGaZnO(1：1：1)图案化。
接着，使用热固化非感光性聚酰亚胺以及光掩模3对层间绝缘膜进行图案化。
首先，将热固化非感光性聚酰亚胺溶液用旋涂机在基板一面涂布8μm左右，接着使用AZ5214以及光掩模3进行图案化。将AZ5214经由光掩模3进行曝光，在反转烘焙工序后全面曝光，用TMAH进行显影。接着，用TMAH对热固化非感光性聚酰亚胺进行蚀刻，从而图案化。图案化后，将热固化非感光性聚酰亚胺在大气中以200℃加热1小时从而固化。
接着，使用图像反转光刻胶AZ5214以及光掩模4，用剥离工艺对欧姆电极层进行图案化。将AZ5214经由光掩模4进行曝光，在反转烘焙工序后全面曝光，用TMAH进行显影。对于图案化后的附带抗蚀剂的基板，将Mo150nm作为第1欧姆电极层、将Au500nm作为第2欧姆电极层进行连续地成膜。然后，通过在丙酮中进行剥离，将欧姆电极层图案化。
得到图10A和以及10B所示的结构的元件。与实施例1同样地进行评价。将结果示出在表15。
实施例53
除了使用与在实施例52中使用的光掩模1～4不同的图案的光掩模5～8以外，与实施例52同样地制作元件，得到图10C以及D所示的结构的元件。与实施例1同样地进行评价。将结果示出在表15。
实施例54
除了使用与在实施例52中使用的光掩模1～4不同的图案的光掩模9～12以外，与实施例52同样地制作元件，得到图10E以及10F所示的结构的元件。与实施例1同样地进行评价。将结果示出在表15。
对于实施例52～54的元件，在对各层的膜厚进行测量时，确认到贵金属氧化物层的平均晶体粒径为贵金属氧化物层的膜厚以下。
[表15]
工业实用性
本发明的结构物能够利用于半导体元件等。本发明的半导体元件能够利用于电子电路、电气设备、电子设备、车辆、动力装置等。
虽然在上述内容中详细地说明了本发明的几个实施方式以及/或者实施例，但是本领域的技术人员在实质上不脱离本发明的新的教导以及效果的情况下，容易对这些例示的实施方式以及/或者实施例进行较多的变更。因此，这些较多的变更也包含在本发明的范围内。
在此引用作为本申请的巴黎公约优先权基础的日本申请说明书的全部内容。

Claims (32)

1.一种结构物，其特征在于，
包含金属氧化物半导体层与贵金属氧化物层，
所述金属氧化物半导体层与所述贵金属氧化物层邻接，
所述贵金属氧化物层的膜厚超过10nm。
2.如权利要求1所述的结构物，其特征在于，具有耗尽区域。
3.如权利要求1或2所述的结构物，其特征在于，所述贵金属氧化物层包含多晶体结构。
4.如权利要求1～3的任一项所述的结构物，其特征在于，在与所述贵金属氧化物层邻接的、与所述金属氧化物半导体层相反的一侧还包含贵金属层。
5.如权利要求4所述的结构物，其特征在于，在与所述贵金属层邻接的、与所述贵金属氧化物层相反的一侧还包含低电阻贱金属层。
6.如权利要求1～5的任一项所述的结构物，其特征在于，所述贵金属氧化物层的贵金属氧化物是从氧化钯、氧化钌、氧化铂、氧化铱、氧化银、氧化铼、氧化锇、氧化铑、氧化镍以及氧化金构成的组中选择的1种以上的贵金属氧化物。
7.如权利要求1～6的任一项所述的结构物，其特征在于，所述贵金属氧化物层的贵金属氧化物是从PdO结构的PdO、金红石结构的RuO2、α-PtO2结构的PtO2、金红石结构的IrO2、Cu2O结构的Ag2O、方钴矿结构的ReO3、金红石结构的OsO2、刚玉结构的Rh2O3、NiO结构的NiO、以及Au2O3结构的Au2O3构成的组中选择的1种以上的贵金属氧化物。
8.如权利要求1～7的任一项所述的结构物，其特征在于，所述贵金属氧化物层的贵金属氧化物的平均晶体粒径为所述贵金属氧化物层的膜厚以下。
9.如权利要求1～8的任一项所述的结构物，其特征在于，所述贵金属氧化物层的界面粗糙度为5nm以下。
10.如权利要求1～9的任一项所述的结构物，其特征在于，所述金属氧化物半导体层与所述贵金属氧化物层之间的肖特基界面的碳浓度为2×1019cm-3以下。
11.如权利要求1～10的任一项所述的结构物，其特征在于，所述贵金属氧化物层的电阻率为1×10-2Ω·cm以下。
12.如权利要求1～11的任一项所述的结构物，其特征在于，所述贵金属氧化物层的贵金属氧化物的功函数为4.8eV以上。
13.如权利要求1～12的任一项所述的结构物，其特征在于，所述金属氧化物半导体层为无定形或者多晶体。
14.如权利要求1～13的任一项所述的结构物，其特征在于，所述金属氧化物半导体层的金属氧化物是从In、Sn、Cd、Zn、Ga以及Ge构成的组中选择的一种以上的金属元素的氧化物。
15.如权利要求1～14的任一项所述的结构物，其特征在于，相对于所述金属氧化物半导体层的全部金属元素，所述金属氧化物半导体层中Ga或者In的含有率为45原子％以上。
16.如权利要求1～15的任一项所述的结构物，其特征在于，所述金属氧化物半导体层是随机取向的。
17.如权利要求1～16的任一项所述的结构物，其特征在于，所述贵金属氧化物层与所述金属氧化物半导体层之间的肖特基势垒高度为0.7eV以上。
18.如权利要求1～17的任一项所述的结构物，其特征在于，在所述贵金属氧化物层的、与所述金属氧化物半导体层相反的一侧还包含基板。
19.如权利要求1～18的任一项所述的结构物，其特征在于，还具有欧姆电极层，所述欧姆电极层不与所述贵金属氧化物层接触。
20.如权利要求1～19的任一项所述的结构物，其特征在于，所述金属氧化物半导体层为1层或者2层以上，在所述金属氧化物半导体层为2层以上的情况下，其中的任意一层与贵金属氧化物层邻接。
21.如权利要求1～20的任一项所述的结构物，其特征在于，施加反向电压时的耐压为0.5MV/cm以上。
22.如权利要求1～21的任一项所述的结构物，其特征在于，在施加0.2MV/cm的反向偏压时，电流密度为1×10-6A/cm2以下。
23.如权利要求1～22的任一项所述的结构物，其特征在于，施加正向偏压时的二极管理想因子为1.5以下。
24.如权利要求1～23的任一项所述的结构物，其特征在于，在正向偏压为5V以下的情况下，电流密度达到1000A/cm2。
25.一种结构物的制造方法，其特征在于，在导入了氢或者水的气氛中，通过溅射使所述金属氧化物半导体层成膜，从而得到如权利要求1～24的任一项所述的结构物。
26.一种结构物的制造方法，其特征在于，在导入气体流量的50％以上为氧的气氛中，通过溅射使所述贵金属氧化物层成膜，从而得到如权利要求1～24的任一项所述的结构物。
27.如权利要求25或者26所述的结构物的制造方法，其特征在于，在将所述贵金属氧化物层以及所述金属氧化物半导体层成膜后，在220～500℃下进行退火。
28.如权利要求25～27的任一项所述的结构物的制造方法，其特征在于，通过溅射使所述贵金属氧化物层以及所述金属氧化物半导体层连续地成膜，
或者使所述贵金属氧化物层的成膜与所述金属氧化物半导体层的成膜之间的气氛为真空或者惰性气氛。
29.一种半导体元件，其特征在于，使用了如权利要求1～24的任一项所述的结构物。
30.如权利要求29所述的半导体元件，其特征在于，所述半导体元件为功率半导体元件、二极管元件、肖特基势垒二极管元件、静电放电保护二极管、瞬态电压抑制二极管、发光二极管、金属半导体场效应晶体管、结型场效应晶体管、金属氧化膜半导体场效应晶体管、肖特基源/漏金属氧化膜半导体场效应晶体管、雪崩倍增型光电转换元件、固体摄像元件、太阳能电池元件、光传感器元件、触摸传感器元件、显示元件或可变电阻式存储器。
31.一种电子电路，其特征在于，使用了如权利要求29或者30所述的半导体元件。
32.使用了如权利要求31所述的电子电路的电气设备、电子设备、车辆或者动力装置。
CN201780062422.3A 2016-10-11 2017-10-11 结构物、该结构物的制造方法、半导体元件以及电子电路 Pending CN109863607A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-200448 2016-10-11
JP2016200448 2016-10-11
PCT/JP2017/036802 WO2018070417A1 (ja) 2016-10-11 2017-10-11 構造物、その製造方法、半導体素子及び電子回路

Publications (1)

Publication Number Publication Date
CN109863607A true CN109863607A (zh) 2019-06-07

Family

ID=61906161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780062422.3A Pending CN109863607A (zh) 2016-10-11 2017-10-11 结构物、该结构物的制造方法、半导体元件以及电子电路

Country Status (6)

Country Link
US (1) US11018238B2 (zh)
JP (2) JP7145077B2 (zh)
KR (1) KR102413244B1 (zh)
CN (1) CN109863607A (zh)
TW (1) TWI798187B (zh)
WO (1) WO2018070417A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943953B2 (en) 2017-08-31 2021-03-09 Micron Technology, Inc. Semiconductor devices, hybrid transistors, and related methods
EP3676877A4 (en) * 2017-08-31 2021-09-01 Micron Technology, Inc. SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS
US11011614B2 (en) * 2018-06-29 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) device and method of forming same
CN109136869B (zh) * 2018-07-17 2020-07-31 中山市华南理工大学现代产业技术研究院 用于紫外波段的金属掺氧化镓透明导电薄膜及其制备方法
TW202129982A (zh) * 2019-07-16 2021-08-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置及半導體系統
JPWO2021066137A1 (zh) * 2019-10-03 2021-04-08
CN112864304A (zh) * 2019-11-12 2021-05-28 应用材料公司 具有pmnpt层的压电装置的制造
US20210143248A1 (en) * 2019-11-13 2021-05-13 Semiconductor Components Industries, Llc Semiconductor structure having laminate dielectric films and method of manufacturing a semiconductor structure
JP2022069742A (ja) * 2020-10-26 2022-05-12 株式会社ノベルクリスタルテクノロジー 酸化ガリウムダイオード
CN116682910B (zh) * 2023-08-04 2023-11-28 湖北九峰山实验室 一种氮化镓外延片结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127255A1 (en) * 2007-05-17 2010-05-27 Martin Ward Allen Contact and method of fabrication
US20110278590A1 (en) * 2010-05-12 2011-11-17 Van Mieczkowski Semiconductor Devices Having Gates Including Oxidized Nickel and Related Methods of Fabricating the Same
TW201227973A (en) * 2010-12-24 2012-07-01 Bor-Wen Liou Fabrication of double-metal schottky-barrier diode
US20150123169A1 (en) * 2013-10-30 2015-05-07 Skyworks Solutions, Inc. Refractory metal barrier in semiconductor devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1044586B1 (en) * 1997-10-09 2006-02-01 The Trustees of Princeton University Method for fabricating highly transparent non-metallic cathodes
JP5877445B2 (ja) * 2012-02-21 2016-03-08 株式会社村田製作所 抵抗スイッチングデバイスおよびその製造方法
US9570631B2 (en) * 2013-08-19 2017-02-14 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
CN111668315B (zh) 2013-08-19 2023-09-12 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127255A1 (en) * 2007-05-17 2010-05-27 Martin Ward Allen Contact and method of fabrication
US20110278590A1 (en) * 2010-05-12 2011-11-17 Van Mieczkowski Semiconductor Devices Having Gates Including Oxidized Nickel and Related Methods of Fabricating the Same
TW201227973A (en) * 2010-12-24 2012-07-01 Bor-Wen Liou Fabrication of double-metal schottky-barrier diode
US20150123169A1 (en) * 2013-10-30 2015-05-07 Skyworks Solutions, Inc. Refractory metal barrier in semiconductor devices

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
EDWIN L.H.MAYES等: "The interface structure of high performance ZnO Schottky diodes", 《PHYSICAB》 *
H. FRENZEL等: "Ultrathin gate-contacts for metal-semiconductor field-effect transistor devices: An alternative approach in transparent electronics", 《JOURNAL OF APPLIED PHYSICS》 *
LEONARD J. BRILLSON等: "ZnO Schottky barriers and Ohmic contacts", 《JOURNAL OF APPLIED PHYSICS》 *
S ELZWAWI等: "Effect of Schottky gate type and channel defects on the stability of transparent ZnO MESFETs", 《SEMICONDUCTOR SCIENCE AND TECHNOLOGY》 *
YOUNGBAE SON等: "In Situ Chemical Modification of Schottky Barrier in Solution-", 《ACS APPLIED MATERIALS & INTERFACES》 *
李凡华，赵祥大，吴杰颖: "《贵金属及其合金》", 31 December 2015 *

Also Published As

Publication number Publication date
JP2021185624A (ja) 2021-12-09
TW201820625A (zh) 2018-06-01
US11018238B2 (en) 2021-05-25
JP7145077B2 (ja) 2022-09-30
WO2018070417A1 (ja) 2018-04-19
JPWO2018070417A1 (ja) 2019-08-15
TWI798187B (zh) 2023-04-11
KR20190057318A (ko) 2019-05-28
US20190237556A1 (en) 2019-08-01
KR102413244B1 (ko) 2022-06-24

Similar Documents

Publication Publication Date Title
CN109863607A (zh) 结构物、该结构物的制造方法、半导体元件以及电子电路
JP6976858B2 (ja) 積層体
CN108369964B (zh) 层叠体
KR20080099084A (ko) 박막 트랜지스터 및 그 제조 방법
CN108431963B (zh) 半导体元件和使用该半导体元件的电气设备
Reddy et al. Electrical properties of Au/Bi0. 5Na0. 5TiO3-BaTiO3/n-GaN metal–insulator–semiconductor (MIS) structure
TWI751999B (zh) 半導體元件及使用其之電氣機器
Milano et al. Metal–insulator transition in single crystalline ZnO nanowires
CN103325942B (zh) 铁电隧道结器件
Bolat Electrical properties and device applications of atomic layer deposited ZnO and GaN thin films
Kuo Metal oxide high-k thin films–from gate dielectrics to nonvolatile memories to LEDs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination