CN116682910B - 一种氮化镓外延片结构及其制备方法 - Google Patents

一种氮化镓外延片结构及其制备方法 Download PDF

Info

Publication number
CN116682910B
CN116682910B CN202310973981.7A CN202310973981A CN116682910B CN 116682910 B CN116682910 B CN 116682910B CN 202310973981 A CN202310973981 A CN 202310973981A CN 116682910 B CN116682910 B CN 116682910B
Authority
CN
China
Prior art keywords
buffer layer
gallium nitride
layer
gallium
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310973981.7A
Other languages
English (en)
Other versions
CN116682910A (zh
Inventor
谢逸帆
魏强民
黄�俊
杨冰
李成果
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Jiufengshan Laboratory
Original Assignee
Hubei Jiufengshan Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Jiufengshan Laboratory filed Critical Hubei Jiufengshan Laboratory
Priority to CN202310973981.7A priority Critical patent/CN116682910B/zh
Publication of CN116682910A publication Critical patent/CN116682910A/zh
Application granted granted Critical
Publication of CN116682910B publication Critical patent/CN116682910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02414Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02483Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种氮化镓外延片结构及其制备方法,该外延结构由下至上依次为氧化镓衬底层、(XmGa1‑m2O3缓冲层、AlnGa1‑nN缓冲层、氮化镓缓冲层和氮化镓外延层,其中,X为Al或In元素,0<m≤0.5,0<n≤0.8。本发明通过在氧化镓衬底上依次沉积(XmGa1‑m2O3缓冲层、AlnGa1‑nN缓冲层、氮化镓缓冲层作为复合应力缓冲层,之后再在复合应力缓冲层上外延生长高质量氮化镓材料薄膜,通过在传统的GaN合金/GaN缓冲体系前,沉积一层氧化镓合金缓冲层,进一步减少了衬底与GaN材料间的晶格失配,解决了氧化镓衬底异质外延过程中薄膜应力大厚度薄的问题。

Description

一种氮化镓外延片结构及其制备方法
技术领域
本发明涉及半导体材料技术领域,具体涉及一种氮化镓外延片结构及其制备方法。
背景技术
氮化镓(GaN)作为第三代宽禁带半导体材料的典型代表,具有禁带宽度大(3.4ev)、击穿电场高、电子漂移速度快等优良光电特性,因此在UV-可见发光二极管、激光器、光电探测器以及高频和大功率电子设备中有着重要应用。
高质量的氮化镓薄膜是制备高性能光电器件的关键因素,由于缺少同质单晶的大面积低成本衬底,蓝宝石、SiC以及Si是目前普遍用于工业外延GaN材料的衬底,然而这些衬底材料与GaN材料之间存在巨大的晶格和热失配,导致外延生长的氮化镓薄膜存在较大的残余应力和较高的缺陷密度(108-1010cm-2)。对于发光器件,高密度的缺陷会形成非辐射复合中心,严重影响器件的发光效率;对于电子器件,一方面高密度的缺陷会导致虚栅效应,进而引起电流崩塌,严重影响器件的效率,另一方面,这些缺陷会在电子器件中产生漏电通道,降低器件的耐压特性,同时,这些缺陷和残余应力还会缩短器件的工作寿命。因此,寻找高质量的GaN外延生长办法刻不容缓。
氧化镓(Ga2O3)是一种超宽禁带半导体材料,具有5种稳定的晶相,分别用α、β、γ、δ和ε表示,其中β-Ga2O3热稳定性最好,常压熔点约1860℃并且与GaN晶格失配仅为2.6%,适合用于高温生长大尺寸高质量的GaN薄膜。β-Ga2O3较GaN可以用熔体法生长制备单晶衬底,在获取大面积低成本的衬底材料上具有天然的优势,此外基于氧化镓衬底外延生长GaN薄膜可以从根本上减少衬底与GaN薄膜间的晶格失配,减少应力生成,是提升GaN薄膜质量以及增大获取氮化镓异质外延片尺寸的有力选择之一。
然而,目前基于氧化镓衬底的氮化镓外延技术还不够完善,氮化镓材料与氧化镓衬底间的应力释放问题还无法很好的解决,现有技术中能制备得到的满足器件制备需求的薄膜厚度通常在3μm以下,更大尺寸、更大厚度且质量较优的氮化镓薄膜的制备则存在较大难度。
发明内容
针对现有技术所存在的技术问题,本发明提供了一种氮化镓外延片结构,解决了氧化镓衬底异质外延过程中薄膜应力大无法得到大尺寸大厚度高质量氮化镓薄膜的问题。
本发明通过以下技术方案来实现上述技术目的:本发明提供了一种氮化镓外延片结构,所述外延结构由下至上依次为氧化镓衬底层、(XmGa1-m2O3缓冲层、AlnGa1-nN缓冲层、氮化镓缓冲层和氮化镓外延层,其中,X为Al或In元素,0<m≤0.5,0<n≤0.8。
本发明通过在传统的GaN合金/GaN缓冲体系前,沉积一层氧化镓合金缓冲层,进一步减少了衬底与GaN材料间的晶格失配,解决了氧化镓衬底异质外延过程中薄膜应力大质量差的问题。
其中,(XmGa1-m2O3缓冲层和AlnGa1-nN缓冲层均是既可以采用合金成分固定的缓冲层,也可以采用合成成分渐变的缓冲层。但是当(XmGa1-m2O3缓冲层采用合金成分渐变的缓冲层时,制备得到的氮化镓薄膜质量最佳。
作为一种优选的实施方式,所述氧化镓衬底层的厚度为500~700m,所述(XmGa1-m2O3缓冲层的厚度为10~400nm,所述AlnGa1-nN缓冲层的厚度为100~300nm,所述氮化镓缓冲层的厚度为50~200nm。
作为一种优选的实施方式,所述氮化镓外延层的厚度为1~15m。
本发明还提供了上述氮化镓外延片结构的制备方法,包括以下步骤:
在洁净的氧化镓衬底表面通过调整气源比例生长(XmGa1-m2O3缓冲层,之后在(XmGa1-m2O3缓冲层上依次生长AlnGa1-nN缓冲层、氮化镓缓冲层,最后再生长氮化镓外延层。
作为一种优选的实施方式,生长(XmGa1-m2O3缓冲层的温度为880~920℃,生长压力为20~100mbar,生长时间为1~30min;生长AlnGa1-nN缓冲层的温度为950~1050℃,生长压力为100~200mbar,生长时间为10~30min;生长氮化镓缓冲层的温度为1050~1150℃,生长压力为50~300mbar,生长时间为5~20min;生长氮化镓外延层的温度为1050~1150℃,生长压力为200~500mbar,生长时间为30~120min。
作为一种优选的实施方式,其包括以下制备步骤:
在氧化镓衬底表面生长(InGa)2O3缓冲层,基于880℃-920℃,采用三甲基镓、三甲基铟和氧气分别作为镓源、铟源和氧源,载气为Ar气,生长压力20~100mbar,生长时间为1~30min,(InGa)2O3缓冲层厚度为10~400nm,通过不断调整气源比例,得到In组分逐渐增加的(InGa)2O3复合缓冲层;
在(InGa)2O3复合缓冲层上生长AlGaN缓冲层,升高温度至950~1050℃,关闭铟源,采用三甲基铝作为铝源,调整NH3气作为氮源,载气为H2,生长压力为100~200mbar,生长时间为10~30min,制备AlGaN缓冲层,厚度为100~300nm;
在AlGaN缓冲层生长氮化镓缓冲层,升高温度至1050~1150℃,关闭铝源,载气为H2,生长压力为50~300mbar,生长时间为10~20min,得到GaN缓冲层;
基于1050~1150℃的温度,生长氮化镓外延层,载气为H2,生长压力为200~500mbar,生长时间为30~120min,即得大尺寸无裂纹GaN外延层。
本发明通过在氧化镓衬底上依次沉积(XmGa1-m2O3缓冲层、AlnGa1-nN缓冲层、氮化镓缓冲层作为复合应力缓冲层,之后再在复合应力缓冲层上外延生长高质量氮化镓材料薄膜,进一步减少了衬底与GaN材料间的晶格失配,解决了氧化镓衬底异质外延过程中薄膜应力大质量差的问题,能够制备得到大尺寸大厚度且质量优异的无裂纹氮化镓薄膜。
附图说明
图1为本发明所提供的氮化镓外延片结构的结构示意图;
图2为实施例1中制备得到的氮化镓外延层的XRD图;
图3为实施例1中制备得到的氮化镓外延层另一衍射晶面的XRD图。
图中:
1 氧化镓衬底层、2(XmGa1-m2O3缓冲层、3 AlnGa1-nN缓冲层、4 氮化镓缓冲层、5氮化镓外延层。
具体实施方式
工业上的GaN薄膜外延方案,主要采用蓝宝石或者Si作为外延衬底共价键生长制备GaN薄膜,为了避免蓝宝石或者Si衬底带来的巨大的晶格和热失配,往往通过在衬底上生长缓冲层来释放由于晶格失配和热失配带来的应力。目前,虽然采用AlN插层、GaN/AlN超晶格和Al组分渐变AlGaN缓冲层能够实现光面光滑、位错密度在1×1018的高质量GaN薄膜,但其残余应力仍旧较高,厚度也不够厚,限制了电子设备的性能,尤其是可靠性,因此,寻求如何能够制备得到质量更高的大尺寸大厚度GaN薄膜仍旧是一项重要研究内容。
专利JP2009227545A公开了一种光学装置用基板及其制造方法,所述方法包括:提供氧化镓衬底,通过氮化Ga2O3衬底形成第一层六方氮化镓缓冲结构,在480至520℃的生长温度下在六方氮化镓上生长第二层GaN缓冲结构,在第二层GaN缓冲层生长GaN外延层。但是该氧化镓基氮化镓外延层质量仍旧较差,仍旧限制了氧化镓基氮化镓外延片在功率和射频器件领域的应用。
本发明基于上述现有技术而进行进一步的研究,从而提供一种氮化镓外延结构,该外延结构由下至上依次为氧化镓衬底层1、(XmGa1-m2O3缓冲层2、AlnGa1-nN缓冲层3、氮化镓缓冲层4和氮化镓外延层5,其中,X为Al或In元素,0<m≤0.5,0<n≤0.8,具体参见图1。
通过在氧化镓衬底上依次沉积(XmGa1-m2O3缓冲层(氧化镓合金缓冲层)、AlnGa1-nN缓冲层(氮化镓合金缓冲层)、氮化镓缓冲层组成复合应力缓冲层,之后再在复合应力缓冲层上外延生长高质量氮化镓材料薄膜,通过增设氧化镓合金缓冲层,进一步减少了衬底与GaN材料间的晶格失配,采用该外延结构能够制备得到大尺寸大厚度且质量较佳的氮化镓薄膜。
在该方法中,当氧化镓合金缓冲层中合金为In组分渐变缓冲层时,其制备得到的氮化镓薄膜厚度可大于5m,同时位错密度小于1×109cm-2
另外,氮化镓合金缓冲层既可以采用固定合金组分,也同样可以采用合金组分渐变的结构。
本发明中,氧化镓衬底层的厚度为500~700m,(XmGa1-m2O3缓冲层的厚度为10~400nm,AlnGa1-nN缓冲层的厚度为100~300nm,氮化镓缓冲层的厚度为50~200nm,制备得到的氮化镓外延层的厚度可为1~15/>m。
上述外延片结构可通过以下方法制备得到:在洁净的氧化镓衬底表面通过调整气源比例生长(XmGa1-m2O3缓冲层,之后在(XmGa1-m2O3缓冲层上依次生长AlnGa1-nN缓冲层、氮化镓缓冲层,最后再生长氮化镓外延层。
其中,生长(XmGa1-m2O3缓冲层的温度为880~920℃,生长压力为20~100bar,生长时间为1~30min;生长AlnGa1-nN缓冲层的温度为950~1050℃,生长压力为100~200bar,生长时间为10~30min;生长氮化镓缓冲层的温度为1050~1150℃,生长压力为50~300bar,生长时间为5~20min;生长氮化镓外延层的温度为1050~1150℃,生长压力为200~500bar,生长时间为30~120min。
本发明通过在氧化镓衬底上依次沉积(XmGa1-m2O3复合缓冲层、AlnGa1-nN缓冲层、氮化镓缓冲层作为复合应力缓冲层,之后再在复合应力缓冲层上外延生长高质量氮化镓材料薄膜,通过在传统的AlGaN/GaN缓冲体系前,沉积一层氧化镓合金缓冲层,进一步减少了衬底与GaN材料间的晶格失配,解决了氧化镓衬底异质外延过程中缓冲层质量差的问题,能够制备得到大尺寸大厚度的无裂纹的氮化镓薄膜,现有技术中能制备得到的满足器件制备需求的薄膜厚度则通常在3μm以下。
下面结合具体实施例对本发明作进一步的详细说明,以使本领域的技术人员更加清楚地理解本发明。以下各实施例,仅用于说明本发明,但不用来限制本发明的范围。基于本发明中的具体实施例,本领域普通技术人员在没有做出创造性劳动的情况下,所获得的其他所有实施例,都属于本发明的保护范围。
实施例1
本实施例提供一种Al组分合金GaN复合应力缓冲层的氧化镓基氮化镓外延片,制备方法如下:
S1,将6英寸氧化镓基衬底置于金属有机化合物化学气相沉淀(Metal-organicChemical Vapor Deposition,简称MOCVD)反应腔室内进行清洗,除去衬底表面污染杂质;
S2,在6英寸氧化镓衬底表面生长(InGa)2O3复合缓冲层,基于900℃,采用三甲基镓、三甲基铟和氧气分别作为镓源、铟源和氧源,载气为氩气(Ar),生长压力为50mbar,生长时间为25min,通过不断调整气源比例,TMIn/(TEGa+TMIn)比例从30%减少至2%,得到In组分逐渐增加的(InGa)2O3复合缓冲层(In含量为50%~20%),(InGa)2O3复合缓冲层厚度为300nm;
S3,在(InGa)2O3复合缓冲层上生长AlGaN缓冲层,升温温度至950℃,调整NH3气作为氮源,载气为H2,生长压力为150mbar,生长时间为10min,制备得到Al组分含量为20%的AlGaN单层缓冲层,厚度为100nm,得到AlGaN单层缓冲层;
S4,在AlGaN单层缓冲层上生长GaN缓冲层,升高温度至1050℃,关闭铝源,载气为H2,生长压力为150mbar,生长时间为5min,GaN缓冲层厚度为50nm,得到GaN单层缓冲层;
S5,基于1150℃的温度,在复合应力缓冲层上生长GaN外延层,载气为H2,生长压力为200mbar,生长时间为120min,得到外延层厚度为10m的6英寸无裂纹高晶体质量GaN外延层,其缺陷密度为108cm-2,其XRD图如图2、3所示,由图2、3可知,制备所得GaN具有完整良好的晶体结构。
实施例2
本实施例提供另一种固定组分合金GaN复合应力缓冲层的氧化镓基氮化镓外延片,其与实施例1的主要区别在于,氧化镓合金缓冲层采用Al组分固定的单层缓冲层,氮化镓合金缓冲层采用Al组分变化的复合缓冲层,具体制备方法如下:
S1,将6英寸氧化镓基衬底置于金属有机化合物化学气相沉淀(Metal-organicChemical Vapor Deposition,简称MOCVD)反应腔室内进行清洗,除去衬底表面污染杂质;
S2,在氧化镓衬底表面生长(AlGa)2O3单层缓冲层,基于900℃,采用三甲基镓、三甲基铝和氧气分别作为镓源、铝源和氧源,载气为氩气(Ar),生长压力为100mbar,生长时间为2min,(AlGa)2O3缓冲层厚度为10nm,用于后续AlGaN缓冲层的成核和生长,得到Al组分含量为0.17的(AlGa)2O3单层缓冲成核层;
S3,在(Al0.17Ga0.832O3单层成核缓冲层上生长AlGaN复合缓冲层,升温温度至1050℃,调整NH3气作为氮源,载气为H2,生长压力为150mbar,生长总时间为10min,制备AlGaN双层缓冲层,通过调整气源比例,得到两层Al组分含量分别约为0.4和0.2的AlGaN缓冲层,厚度均为150nm,作为AlGaN复合缓冲层;
S4,在AlGaN复合缓冲层上生长GaN单层缓冲层,升高温度至1050℃,关闭铝源,载气为H2,生长压力为150mbar,生长时间为5min,GaN缓冲层厚度为50nm,得到GaN单层缓冲层;
S5,基于1100℃的温度,在复合应力缓冲层上生长GaN外延层,载气为H2,生长压力为300mbar,生长时间为30min,得到外延层厚度为5m的6英寸无裂纹GaN外延层,缺陷密度约为109cm-2,应力释放效果虽然较实施例1中氧化镓合金复合缓冲层制备得到的差,但采用该方案制备得到的氮化镓薄膜厚度仍旧高于现有硅基产品,且质量能够满足大部分器件制备需求。
对比例1
本对比例提供一种不含有(XGa)2O3复合缓冲层的合金GaN复合应力缓冲层的氧化镓基氮化镓外延片,其制备方法如下:
S1,将6英寸氧化镓基衬底置于金属有机化合物化学气相沉淀(Metal-organicChemical Vapor Deposition,简称MOCVD)反应腔室内进行清洗,除去衬底表面污染杂质;
S2,在氧化镓衬底表面直接生长AlGaN复合缓冲层,基于950℃,采用三甲基镓、三甲基铝和氨气分别作为镓源、铝源和氮源,载气为H2,生长压力为150mbar,生长总时间为10min,通过不断减少TMAl/(TEGa+TMAl)的比例,得到Al组分逐渐减少(0.4~0.2)的AlGaN复合缓冲层;
S3,在AlGaN复合缓冲层上生长GaN复合缓冲层,升高温度至1050℃,关闭铝源,载气为H2,生长压力为150mbar,生长时间为5min,GaN缓冲层厚度为50nm,得到GaN单层缓冲层;
S5,基于1150℃的温度,在复合应力缓冲层上生长GaN外延层,载气为H2,生长压力为200mbar,生长时间为120min,得到GaN外延层,其薄膜厚度为3m,缺陷密度为8×109cm-2
在此有必要指出的是,以上实施例仅限于对本发明的技术方案做进一步的阐述和说明,并不是对本发明的技术方案的进一步的限制,本发明的方法仅为较佳的实施方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种氮化镓外延片结构,其特征在于,所述外延结构由下至上依次为氧化镓衬底层、(XmGa1-m2O3缓冲层、AlnGa1-nN缓冲层、氮化镓缓冲层和氮化镓外延层,其中,X为Al或In元素,0<m≤0.5,0<n≤0.8。
2.根据权利要求1所述的氮化镓外延片结构,其特征在于,所述氧化镓衬底层的厚度为500~700m,所述(XmGa1-m2O3缓冲层的厚度为10~400nm,所述AlnGa1-nN缓冲层的厚度为100~300nm,所述氮化镓缓冲层的厚度为50~200nm。
3.根据权利要求1~2任一项所述的氮化镓外延片结构,其特征在于,所述氮化镓外延层的厚度为1~15m。
4.权利要求1~3任一项所述的氮化镓外延片结构的制备方法,其特征在于,包括以下步骤:
在洁净的氧化镓衬底表面通过调整气源比例生长(XmGa1-m2O3缓冲层,之后在(XmGa1-m2O3缓冲层上依次生长AlnGa1-nN缓冲层、氮化镓缓冲层,最后再生长氮化镓外延层。
5.根据权利要求4所述的制备方法,其特征在于,生长(XmGa1-m2O3缓冲层的温度为880~920℃,生长压力为20~100mbar,生长时间为1~30min。
6.根据权利要求4所述的制备方法,其特征在于,生长AlnGa1-nN缓冲层的温度为950~1050℃,生长压力为100~200mbar,生长时间为10~30min。
7.根据权利要求4所述的制备方法,其特征在于,生长氮化镓缓冲层的温度为1050~1150℃,生长压力为50~300mbar,生长时间为5~20min。
8.根据权利要求4所述的制备方法,其特征在于,生长氮化镓外延层的温度为1050~1150℃,生长压力为200~500mbar,生长时间为30~120min。
CN202310973981.7A 2023-08-04 2023-08-04 一种氮化镓外延片结构及其制备方法 Active CN116682910B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310973981.7A CN116682910B (zh) 2023-08-04 2023-08-04 一种氮化镓外延片结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310973981.7A CN116682910B (zh) 2023-08-04 2023-08-04 一种氮化镓外延片结构及其制备方法

Publications (2)

Publication Number Publication Date
CN116682910A CN116682910A (zh) 2023-09-01
CN116682910B true CN116682910B (zh) 2023-11-28

Family

ID=87781375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310973981.7A Active CN116682910B (zh) 2023-08-04 2023-08-04 一种氮化镓外延片结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116682910B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116936631B (zh) * 2023-09-15 2023-12-12 江西兆驰半导体有限公司 一种氮化镓基晶体管的外延结构及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016064961A (ja) * 2014-09-25 2016-04-28 株式会社Flosfia 結晶性積層構造体の製造方法および半導体装置
CN115997294A (zh) * 2020-05-11 2023-04-21 斯兰纳Uv科技有限公司 基于金属氧化物半导体的发光装置
CN116053306A (zh) * 2023-01-29 2023-05-02 湖北九峰山实验室 基于氮化镓的高电子迁移率晶体管器件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018238B2 (en) * 2016-10-11 2021-05-25 Idemitsu Kosan Co., Ltd. Structure, method for manufacturing same, semiconductor element, and electronic circuit
US11624126B2 (en) * 2020-06-16 2023-04-11 Ohio State Innovation Foundation Deposition of single phase beta-(AlxGa1-x)2O3 thin films with 0.28< =x<=0.7 on beta Ga2O3(100) or (−201) substrates by chemical vapor deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016064961A (ja) * 2014-09-25 2016-04-28 株式会社Flosfia 結晶性積層構造体の製造方法および半導体装置
CN115997294A (zh) * 2020-05-11 2023-04-21 斯兰纳Uv科技有限公司 基于金属氧化物半导体的发光装置
CN116053306A (zh) * 2023-01-29 2023-05-02 湖北九峰山实验室 基于氮化镓的高电子迁移率晶体管器件及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Normally-Off -(AlxGa1−x)2O3/Ga2O3 Modulation-Doped Field-Effect Transistors With p-GaN Gate: Proposal and Investigation;Ashvinee Deo Meshram.et.al;IEEE TRANSACTIONS ON ELECTRON DEVICES;第70卷(第2期);454-460 *
ε-(Alx Ga1 - x )2O3 / ε-Ga2O3 异质结电子输运性质研究;白雅楠等;人工晶体学报;第51卷(第3期);441-449 *

Also Published As

Publication number Publication date
CN116682910A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
WO2021233305A1 (zh) 氮化物外延片及其制备方法和半导体器件
US8882910B2 (en) AlGaN substrate and production method thereof
US20080102610A1 (en) Method of controlling stress in gallium nitride films deposited on substrates
KR100674829B1 (ko) 질화물계 반도체 장치 및 그 제조 방법
CN114975704B (zh) 一种led外延片及制备方法
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
CN116682910B (zh) 一种氮化镓外延片结构及其制备方法
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
CN102208338A (zh) 蓝宝石基复合衬底及其制造方法
CN115911202A (zh) 发光二极管外延片及其制备方法、发光二极管
CN107808916B (zh) Led晶元及其制备方法和led灯
CN114574959B (zh) 一种氮化物外延层制备方法及其半导体外延片
KR100583163B1 (ko) 질화물 반도체 및 그 제조방법
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN106848017B (zh) 一种GaN基发光二极管的外延片及其生长方法
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
JP2000150388A (ja) Iii族窒化物半導体薄膜およびその製造方法
CN213150800U (zh) 一种具有纳米夹层的氮化铝成核层结构
CN112133802B (zh) 一种GaN薄膜及其制备方法
KR100821220B1 (ko) 다층의 버퍼층을 가지는 질화물 반도체 발광 소자 및 그제조방법
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN115881866B (zh) 发光二极管外延片及其制备方法、led
CN109300853B (zh) 一种新型发光二极管量子阱及其制备方法
CN117712253B (zh) 一种深紫外发光二极管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant