TWI433322B - 具雙金屬陽極的蕭基能障二極體 - Google Patents
具雙金屬陽極的蕭基能障二極體 Download PDFInfo
- Publication number
- TWI433322B TWI433322B TW99145798A TW99145798A TWI433322B TW I433322 B TWI433322 B TW I433322B TW 99145798 A TW99145798 A TW 99145798A TW 99145798 A TW99145798 A TW 99145798A TW I433322 B TWI433322 B TW I433322B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- region
- work function
- schottky barrier
- anode
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本發明係關於一種具新穎雙金屬陽極的蕭基能障二極體,特別是指一種可有效調變肖特基能障高度,具有高崩潰電壓、低漏電流密度及低順向壓降的蕭基能障二極體,以達到實現最低功率損耗蕭基二極體之可能。
蕭特基二極體待改善的問題,蕭特基二極體的基本結構,只要在高摻雜(heavily doped)的N型矽晶片上長一層大約十微米低摻雜(lightly doped)N型薄膜,上下再蒸鍍上金屬電極。金屬與低摻雜N型半導體行成蕭基接面(Schottky contact),金屬與高摻雜N型半導體行成歐姆接面(ohmic contact)。一般而言,蕭特基二極體要有最小功率損耗,須使其同時具有最低之順向壓降及最小反向飽和電流操作。然而降低順偏壓降及減少反向飽和電流在同一二極體是背道而馳的兩個目標。在整片矽晶片上,元件與元件總要分開,通常是產生二氧化矽來達到這個目的,俗稱為場氧化層(field oxide),我們模擬時在這樣的元件結構上加上反偏電壓(reverse bias),也就是說蕭基接面的電極加正電壓,歐姆接面的電極加負電壓,結果在電極結束及元件邊緣接面彎曲處,造成相當高的電場密度。在元件結構裡,高電場密度通常也是崩潰機制發生所在之處,因為載子在高電場的地方被加速產生高動能,高動能的載子撞擊原子與原子間的共價鍵,當共價鍵被撞斷時便產生新的載子,新的載子又被高電場加速產生高動能,撞擊原子與原子的共價鍵再產生新的載子,這種現象稱為雪崩倍增(avalanche multiplication)。雪崩倍增現象一產生瞬間造成相當大的反偏電流,稱為崩潰(breakdown)。如何才能達到加大反偏電壓而元件仍然不會崩潰呢?這是研究高功率元件人員絞盡腦汁企圖要解決的問題,因此文獻上有相當多有關這方面主題的論文報導。目前學術界大都趨向以碳化矽(SiC)晶片來取代矽晶片,因碳化矽具有寬能隙(wide band-gap)、高導電率的特性,的確產生了良好的效果,但在成本上是以矽晶片為材料之一百倍,成本太高很難商業化。
本發明之目的即在於提供一種在矽晶片上製作具有雙金屬陽極的蕭基能障二極體,為使用雙金屬結構與複晶矽護環等結構以提升蕭基能障二極體之各項物理特性,其中雙金屬結構乃利用低功函數電極與高功函數電極兩種金屬同時沉積於主動區內,調整兩者金屬之面積比來改變肖特基能障高度大小,至於複晶矽護環之大小也可微調肖特基能障高度。基本上雙金屬結構可使順向壓降因大部份電流流經低功函數金屬而下降,反偏電流因高功函數之蕭基位障夾止效應而下降,以達到降低功率損耗之目的。
本發明之次一目的係在於提供一種具雙金屬陽極的蕭基能障二極體,包含調變肖特基能障高度之雙金屬陽極與降低表面電場型的複晶矽護環等結構。
本發明之另一目的係在於提供一種具雙金屬陽極的蕭基能障二極體,具備可調變肖特基能障高度,藉由調整高低功函數之雙金屬面積比與複晶矽護環的寬度可有效地調變順向電壓值與蕭基位障之高度等物理特性,其中雙金屬結構之主要特徵係將傳統結構之單一金屬以適當相間之高低位障金屬取代,並利用兩者之面積比調變控制整體能障高度。此一結構之順向壓降可藉大部份順向電流流經低位障區而下降,反偏電流可藉高蕭基能障產生空乏區造成夾擠效應而降低,同時在順、反偏操作獲得降低功率損耗之目的;增加複晶矽護環的深度以加強崩潰電壓值與降低漏電流密度及低順向偏壓等物理特性。
本發明之又一目的係在於提供一種結合雙金屬陽極與複晶矽護環的蕭基能障二極體,不僅可調變肖特基能障高度以防止蕭基能障二極體之邊緣崩潰,更可抑制蕭基能障二極體表面之漏電流。
可達成上述發明目的之具雙金屬陽極的蕭基能障二極體,包括於基材第一區域上形成一n型磊晶層,及利用濕氧化製程在該n型磊晶層上長成具有圖樣表面的場氧化層,選擇性地在場氧化層區域上方與所暴露出n型磊晶層之處生成一複晶矽層,對複晶矽層的一部份表面上以低能量硼離子佈植來製作具有深度的主動區與具有寬度的複晶矽護環,該主動區係具有雙金屬陽極,而該基材的第一區域具有陰極導電層,其中該雙金屬陽極為主動區突出有低功函數電極及形成在低功函數電極與所暴露出主動區上方的高功函數電極。
請參閱圖一,本發明所提供之具雙金屬陽極的蕭基能障二極體,主要包括有:一基板1、一場氧化層2、一複晶矽護環31、一低功函數電極41、一高功函數電極42以及一陰極導電層5所構成。
本發明為於基板1的第二區域利用濕氧化製程在該基板1第二區域的n型磊晶層12上長成具有圖樣表面的場氧化層2,且選擇性地在場氧化層2區域上方與所暴露出n型磊晶層12之處生成一複晶矽層3,對複晶矽層3的一部份表面上以低能量硼離子佈植來製作主動區32與具有寬度W的複晶矽護環31(為由複晶矽層3所形成之複晶矽護環31),該主動區32係具有雙金屬陽極,而該基板1的第一區域具有陰極導電層5,其中該雙金屬陽極為主動區32突出有低功函數電極41及形成在低功函數電極41與所暴露出主動區32上方的高功函數電極42,藉由調整低功函數電極41與高功函數電極42之面積比來改變肖特基能障高度大小,而該複晶矽護環31之大小也可微調肖特基能障高度。
該基板1具有第一區域及第二區域,該第一區域具有一<100>之第一晶向,該第二區域係具有一<111>之第二晶向,該第一區域為具有高濃度n型(n+
)摻雜物的基材11,第二區域為位於基材11上之具有低濃度n型(n-
)摻雜物的n型磊晶層12,且該基板1的電阻值較一般基板1為低,故可增加順向偏壓的工作範圍;該場氧化層2(場氧化矽層)為利用濕氧化製程在該基板1的n型磊晶層12上長成具有圖樣表面的場氧化層2,該場氧化層2為形成於基板1上方約500至600奈米(nm)之氧化矽層;將利用濕式蝕刻技術定義出場氧化層2之圖樣,以利後續之製程。
該複晶矽護環31為選擇性地在場氧化層2區域上方與所暴露出n型磊晶層12之處生成一複晶矽層3,對複晶矽層3的一部份表面上以低能量硼離子佈植來製作具有深度H的主動區32與具有寬度W的複晶矽護環31。係先以低壓化學汽相沈積法(Low Pressure Chemical Vapor Deposition;LPCVD)選擇性地在場氧化層2區域上方與所暴露出n型磊晶層12之處形成厚度約為300奈米之複晶矽層3(複晶矽膜(Poly-Si)),接著於複晶矽層3中央處以低能量硼離子(二氟化硼(BF2 +
)離子)佈植以製作具有深度H的主動區32與具有寬度W的複晶矽護環31,其硼離子佈植能量約為100仟電子伏特,並以1016
個離子/平方公分的劑量植入複晶矽層3中,再以退火爐在950℃的溫度退火、退火時間為20至80分鐘,然後製作具有深度H的主動區32與具有寬度W的複晶矽護環31,複晶矽層3可抑制場氧化層2之表面電場,降低漏電流密度,亦即提升崩潰電壓值;該低功函數電極41與高功函數電極42為主動區32所具有的雙金屬陽極,該低功函數電極41為基板1清洗乾淨後,以電子槍(E-gun)或蒸鍍機(Evaporation)在主動區32鍍上一突出的低功函數電極41後,再以微影、蝕刻技術定義出低功函數電極41之電極圖樣,該突出的低功函數電極41與相鄰的低功函數電極41間距為3微米(μm)以下其材料係選自於由鈦、鎢、鎳、鉻及其各種組合所組成之群組;該高功函數電極42為主動區32突出有低功函數電極41及形成在低功函數電極41與所暴露出主動區32上方的高功函數電極42,為以電子槍或蒸鍍機在主動區32鍍上,高功函數電極42為形成蕭基位障之材料,其材料係選自於由金、白金、鈀、白金矽化物及其各種組合所組成之群組。
該陰極導電層5為形成於基板1的第一區域,為以電子槍或蒸鍍機在基板1的基材11鍍上,該陰極導電層5為可與基板1背面的n型摻雜物的基材11形成歐姆接觸之材料,其陰極導電層5材料係選自於由鋁、鋁合金及其所組成之群組。
請參閱圖二為本發明其較佳實施例之製程步驟:步驟一,請參閱圖二a,該基板1由具有高濃度n型摻雜物的基材11,和位於基材11上之具有低濃度n型摻雜物的n型磊晶層12所組成,當基板1清洗完畢後,基板1其摻雜物擴散係溫度啟動製程,亦即溫度愈高,則有愈多摻雜物擴散發生;故為達合理之氧化物厚度,同時限制摻雜物之擴散,以濕氧化製程較佳,當基板1置於高溫爐內以約1050℃及利用濕氧化製程在該基板1的n型磊晶層12上長成具有圖樣表面的場氧化層2(為於場氧化層2上用微影、蝕刻技術定義出後續步驟中,形成場氧化層2與複晶矽護環31等結構所需的形狀與開口),本發明為利用濕氧化製程長成熱氧化物,藉以將摻雜物擴散效應降至最低,同時維持合理之氧化物長成速率以形成一層厚度約為400至500奈米之場氧化層2。
步驟二,請參閱圖二b,清洗基板1後,以低壓化學汽相沈積法(Low Pressure Chemical Vapor Deposition,LPCVD)選擇性地在場氧化層2區域上方與所暴露出n型磊晶層12之處生成一厚度約為300奈米之複晶矽層3(複晶矽膜(Poly-Si));步驟三,請參閱圖二c,接著於複晶矽層3的一部份表面上或中央處進行硼離子(二氟化硼離子)之離子佈植將不必要的場氧化層2與複晶矽層3去除,以定義製作出此蕭基能障二極體之主動區32與由複晶矽層3所形成之複晶矽護環31,且該複晶矽護環31具有一定的寬度W,該硼離子以能量約為100仟電子伏特,並以1016
個離子/平方公分的劑量植入基板1中;製作具有寬度W的複晶矽護環31,為將基板1置於高溫爐中,以950℃的溫度退火、退火時間為20至80分鐘,退火後使硼離子由複晶矽層3擴散至n型磊晶層12中,分別形成高濃度p型摻雜區域33的複晶矽護環31,請參照表一,當複晶矽護環31的寬度W增加至一定範圍內,將使蕭基能障二極體的崩潰電壓稍微提高,漏電流值降低,蕭基位障之高度增加,進而使肖特基能障高度有可調變之範圍;參照附件1為蕭基能障二極體之電流-電壓特性曲線圖,此蕭基能障二極體經由950℃退火,20分鐘的高溫爐反應時間,製程參數為複晶矽護環31寬度W為50微米(μm),發現(a)資料線在順向偏壓的特性中,其理想因子(Ideal Factor)約為1.07,同時存在有7個對數刻度之工作範圍;而(b)資料線則為此蕭基能障二極體崩潰電壓之特性,發現蕭基能障二極體之崩潰電壓約為145伏特,此時反向飽和電流約為8.7微安培/平方公分(μA/cm2
)。另外,當改變複晶矽護環31的寬度W時,將對蕭基能障二極體之反向崩潰電壓與漏電流密度有所影響(見表一以Au為陽極金屬接觸之說明),也就是說當寬度W愈寬時,崩潰電壓會稍微提高,同時反向漏電流也變小,蕭基位障高度也增加,進而可調變蕭基位障之高度。
步驟四,請參閱圖二d,於主動區32製作低功函數電極41,為將基板1清洗乾淨後,以電子槍或蒸鍍機在主動區32鍍上一低功函數電極41後,以微影、蝕刻技術定義出低功函數電極41圖樣後,以構成為蕭基能障二極體之第一陽極,該低功函數電極41其材料係選自於由鈦、鎢、鎳、鉻及其組合之群組。
步驟五,請參閱圖二e,於主動區32製作高功函數電極42,為在主動區32突出的低功函數電極41與所暴露出主動區32上方以電子槍或蒸鍍機鍍上一高功函數電極42,以構成為蕭基能障二極體之第二陽極,該高功函數電極42其材料係選自於由金、白金、鈀、白金矽化物及其組合之群組,並使高功函數電極42為足以形成蕭基位障之材料。
步驟六,於基板1的另一表面製作陰極導電層5,為以電子槍或蒸鍍機在基板1的底部(第一區域具有n型摻雜物的基材11)鍍上陰極導電層5,以構成為蕭基能障二極體之陰極,而陰極導電層5為可與基板1形成歐姆接觸之材料,其材料係選自於由銀、鋁、鋁合金。
如附件2所示,本發明的蕭基能障二極體其物理特性對不同雙金屬(Ti/Au)陽極面積比大小之曲線圖,由圖中可知有效肖特基能障高度隨著雙金屬陽極面積比大小變小而變大,複晶矽護環31的接面深度H愈深亦同樣變大(見表一說明)。換言之,雙金屬陽極面積比愈小與複晶矽護環31接面深度H愈深,崩潰電壓則有愈高之趨勢,對雙金屬結構可調變適當之肖特基能障高度與可接受之高溫爐反應時間而言,是一項不錯之製程選擇。本發明為淬取約50組蕭基能障二極體所測得之平均值,因此有一定程度之製程可靠度。
藉由上述之結構組成及實施例,本發明所製作的蕭基能障二極體與習用相較具有下列較佳之物理特性:高崩潰電壓值大於145伏特(V);順向電流大於1安培/平方公分(A/cm2
);漏電流密度小於8.7微安培/平方公分(μA/cm2
);順向電流為1安培/平方公分時,順向偏壓的範圍可為0.45到0.56伏特;而肖特基能障高度可調範圍為0.764到0.554電子伏特(eV)。
因此結合雙金屬陽極與複晶矽護環31,不僅可調變肖特基能障高度以防止蕭基能障二極體之邊緣崩潰,更可抑制蕭基能障二極體表面之漏電流。至於雙金屬陽極中之低功函數電極41與高功函數電極42之間距則愈小愈好(至少要小於3微米),這樣蕭基能障二極體於反向偏壓操作電流有被夾住(Pinch Off)之作用,參照圖二e模擬之說明,其中附件3是順向偏壓操作時之電流流動分佈,而附件4是反向偏壓操作時之空乏區分佈。
綜上所述,本案不但在空間型態上確屬創新,並能較習用物品增進上述多項功效,應已充分符合新穎性及進步性之法定發明專利要件,爰依法提出申請,懇請 貴局核准本件發明專利申請案,以勵發明,至感德便。
1...基板
11...基材
12...n型磊晶層
2...場氧化層
3...複晶矽層
31...複晶矽護環
32...主動區
33...p型摻雜區域
W...寬度
H...深度
41...低功函數電極
42...高功函數電極
5...陰極導電層
圖一為本發明具雙金屬陽極的蕭基能障二極體之結構圖;
圖二a至圖二e為該具雙金屬陽極的蕭基能障二極體之實施步驟流程示意圖;
附件1為該具雙金屬陽極的蕭基能障二極體之電流-電壓特性曲線圖;
附件2為該具雙金屬陽極的蕭基能障二極體之物理特性對不同雙金屬(Ti/Au)陽極面積比大小之曲線圖;
附件3為該具雙金屬陽極的蕭基能障二極體之順向偏壓操作時之電流流動分佈視圖;以及
附件4為該具雙金屬陽極的蕭基能障二極體之反向偏壓操作時之空乏區分佈視圖。
1...基板
11...基材
12...n型磊晶層
2...場氧化層
31...複晶矽護環
41...低功函數電極
42...高功函數電極
5...陰極導電層
Claims (2)
- 一種具雙金屬陽極的蕭基能障二極體,包含:為於基板的第二區域利用濕氧化製程在該基板上長成具有圖樣表面的場氧化層,選擇性地在場氧化層區域上方與所暴露出基板之處生成一複晶矽層,對複晶矽層的一部份表面上以硼離子佈植來製作具有深度的主動區與具有寬度的複晶矽護環,該主動區係具有雙金屬陽極,而該基板的第一區域具有陰極導電層,其中該雙金屬陽極為主動區突出有低功函數電極及形成在低功函數電極與所暴露出主動區上方的高功函數電極,藉由調整低功函數電極與高功函數電極之面積比來改變肖特基能障高度大小,該肖特基能障高度隨著雙金屬陽極面積比大小變小而變大,複晶矽護環的接面深度愈深亦同樣變大特性,而該複晶矽護環之大小也可微調肖特基能障高度,並且,雙金屬陽極面積比愈小與複晶矽護環接面深度愈深,崩潰電壓則有愈高特性。
- 如申請專利範圍第1 項所述之具雙金屬陽極的蕭基能障二極體,其中該基板具有第一區域及第二區域,該第一區域為具有高濃度n型(n+ )摻雜物的基材,第二區域為位於基材上之具有低濃度n型(n- )摻雜物的n型磊晶層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99145798A TWI433322B (zh) | 2010-12-24 | 2010-12-24 | 具雙金屬陽極的蕭基能障二極體 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99145798A TWI433322B (zh) | 2010-12-24 | 2010-12-24 | 具雙金屬陽極的蕭基能障二極體 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201227973A TW201227973A (en) | 2012-07-01 |
TWI433322B true TWI433322B (zh) | 2014-04-01 |
Family
ID=46933454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99145798A TWI433322B (zh) | 2010-12-24 | 2010-12-24 | 具雙金屬陽極的蕭基能障二極體 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI433322B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6400544B2 (ja) | 2015-09-11 | 2018-10-03 | 株式会社東芝 | 半導体装置 |
KR102413244B1 (ko) * | 2016-10-11 | 2022-06-24 | 이데미쓰 고산 가부시키가이샤 | 구조물, 그 제조 방법, 반도체 소자 및 전자 회로 |
CN110521005B (zh) * | 2018-12-28 | 2022-03-18 | 香港应用科技研究院有限公司 | 碳化硅肖特基二极管及其制作方法 |
-
2010
- 2010-12-24 TW TW99145798A patent/TWI433322B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201227973A (en) | 2012-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9349800B2 (en) | Semiconductor device | |
US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
TW201740568A (zh) | 溝槽式金氧半型肖特基二極體 | |
US8878327B2 (en) | Schottky barrier device having a plurality of double-recessed trenches | |
WO2016010097A1 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI376752B (en) | Mos pn junction schottky diode and method for manufacturing the same | |
JPH08505492A (ja) | 炭化ケイ素におけるパワーmosfet | |
JP2003158259A (ja) | 半導体装置及びその製造方法 | |
US20110076840A1 (en) | Method of Manufacturing a Fast Recovery Rectifier | |
US20200152806A1 (en) | Schottky Device and Method of Manufacturing the Same | |
TWI433322B (zh) | 具雙金屬陽極的蕭基能障二極體 | |
CN103904133B (zh) | 平衡正向压降和反向漏电流的肖特基二极管及制备方法 | |
TW200945450A (en) | MOS PN junction diode and method for manufacturing the same | |
JP3523156B2 (ja) | 半導体装置及びその製造方法 | |
CN108010964B (zh) | 一种igbt器件及制造方法 | |
JP2006352006A (ja) | 整流素子およびその製造方法 | |
TW201125129A (en) | Schottkydiode | |
US8901622B2 (en) | Semiconductor device and method for fabricating the same | |
KR20150048360A (ko) | 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드 | |
JP5872327B2 (ja) | 半導体整流素子 | |
US8685849B2 (en) | Semiconductor device with buffer layer | |
JP6178181B2 (ja) | 半導体装置及びその製造方法 | |
JP2009059765A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
JP2011142355A (ja) | 整流素子 | |
RU174126U1 (ru) | Алмазный диод с барьером шоттки |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |