CN104350598A - 排列式存储器单元 - Google Patents

排列式存储器单元 Download PDF

Info

Publication number
CN104350598A
CN104350598A CN201380030235.9A CN201380030235A CN104350598A CN 104350598 A CN104350598 A CN 104350598A CN 201380030235 A CN201380030235 A CN 201380030235A CN 104350598 A CN104350598 A CN 104350598A
Authority
CN
China
Prior art keywords
memory cell
electric
conductive path
rcm
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380030235.9A
Other languages
English (en)
Other versions
CN104350598B (zh
Inventor
斯科特·E·西里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104350598A publication Critical patent/CN104350598A/zh
Application granted granted Critical
Publication of CN104350598B publication Critical patent/CN104350598B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/50—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using actuation of electric contacts to store the information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Abstract

各种实施例包括具有至少两个电阻改变存储器RCM单元的设备。在一个实施例中，设备包含耦合到所述RCM单元中的每一者的至少两个电触点。存储器单元材料安置于耦合到所述RCM中的每一者的所述电触点中的每一者的对之间。所述存储器单元材料能够在所述电触点之间形成导电路径，其中所述存储器单元材料的至少一部分经布置以交叉耦合电耦合到所述至少两个RCM单元中的每一者的所述至少两个电触点的选定者之间的导电路径。本发明还描述额外设备及方法。

Description

排列式存储器单元
优先权申请
本申请案主张2012年5月11日申请的第13/469,706号美国申请案的优先权益，所述申请案的全文以引用的方式并入本文中。
背景技术
计算机及其它电子系统(例如，数字电视、数码相机及蜂窝式电话)通常具有一或多个存储器装置以存储信息。日益减小存储器装置的尺寸以实现更高密度的存储容量。即使当实现增加的密度时，消费者仍常要求存储器装置还使用较少电力同时维持高速存取。
针对使用离散导电路径(CP)(例如形成于电阻改变存储器(RCM)单元的电触点之间的细丝或丝状连接器)操作的RCM单元，多个电触点之间的多个路径原则上为可行的。所揭示的标的物通过利用具有两个以上电触点(EC)的单元内的多个导电路径的各种组合及排列而在RCM单元或其它类型的基于细丝存储器单元(例如，电阻性随机存取存储器(RRAM)单元)中提供用于幂次定律增加的存储密度的机制。
附图说明
图1为根据实施例的具有存储器阵列(其具有存储器单元)的存储器装置的框图；
图2为根据实施例的具有包含存储器单元(其具有存取组件及存储器元件)的存储器阵列的存储器装置的部分框图；
图3为根据各种实施例的具有耦合到存储器元件的存取组件的存储器单元的示意图；
图4为可配合图1及2的存储器装置使用或可用以形成图3的存储器单元的若干类型的电阻改变存储器(RCM)单元中的一者的简化示意框图；
图5说明根据一实施例与具有两个电触点的存储器单元相关联的若干组合及排列；
图6说明根据一实施例的具有四个电触点的存储器单元中的导电路径的若干组合及排列；
图7说明根据一实施例的具有六个电触点的存储器单元中的导电路径的若干组合及排列；
图8为指示根据一实施例具有六边形密集阵列中的七个电触点的存储器单元中的导电路径的若干组合及排列的平面图；
图9为指示根据一实施例具有正方形阵列中的四个电触点的存储器单元中的导电路径的若干组合及排列的平面图；及
图10为包含存储器装置的系统实施例的框图。
具体实施方式
以下描述包含体现标的物的说明性设备(电路、装置、结构、系统及类似物)及方法(例如，工艺、协议、序列、技术及科技)。在以下描述中，出于解释的目的，阐述许多具体细节以便提供对本发明标的物的各种实施例的理解。然而，在阅读本发明之后，所属领域的一般技术人员将明白，可在无这些具体细节的情况下实践标的物的各种实施例。此外，未详细展示众所周知的设备及方法以免混淆各种实施例的描述。
针对使用离散导电路径(CP)(例如形成于电阻改变存储器(RCM)单元的电触点之间的细丝或丝状连接器)操作的RCM单元，多个电触点之间的多个路径原则上为可行的。所揭示的标的物通过利用具有两个以上电触点(EC)的单元内的多个导电路径的各种组合及排列而在RCM单元或其它类型的基于细丝的存储器单元(例如，电阻性随机存取存储器(RRAM)单元)中提供用于幂次定律增加的存储密度的机制。
现参考图1，其展示呈存储器装置101的形式的设备的框图。存储器装置101包含具有根据一实施例的若干(例如，一或多个)存储器单元100的一或多个存储器阵列102。存储器单元100可连同存取线104(例如，用以传导信号WL0到WLm的字线)及第一数据线106(例如，用以传导信号BL0到BLn的位线)一起布置成行及列。存储器装置101可使用存取线104及第一数据线106传递信息到存储器单元100且可从存储器单元100传递数据。行解码器107及列解码器108解码地址线109上的地址信号A0到AX以确定待存取哪些存储器单元100。
感测电路(例如，读出放大器电路110)操作以依第一数据线106上的信号的形式确定从存储器单元100读取的信息值。读出放大器电路110还可使用第一数据线106上的信号以确定待写入到存储器单元100的信息值。
存储器装置101进一步经展示以包含电路112以在存储器阵列102与输入/输出(I/O)线105之间传递信息值。I/O线105上的信号DQ0到DQN可表示从存储器单元100读取或待写入到存储器单元100中的信息值。I/O线105在存储器装置101所驻留的封装上可包含存储器装置101的节点(例如，引脚、焊料球或其它互连科技，例如受控熔塌芯片连接(C4)或覆晶接合(FCA))。存储器装置101外部的其它装置(例如，存储器控制器或处理器(图1中未展示))可通过I/O线105、地址线109或控制线120与存储器101通信。
存储器装置101可执行存储器操作，例如用以从存储器单元100的选定者读取信息值的读取操作及用以将信息编程(例如，写入)到存储器单元100的选定者中的编程操作(也称作为写入操作)。存储器装置101还可执行存储器擦除操作以从一些或全部存储器单元100清除信息。
存储器控制单元118使用控制线120上的信号控制存储器操作。控制线120上的信号的实例可包含一或多个时钟信号及其它信号以指示存储器装置101可或应执行的操作(例如，编程操作或读取操作)。存储器装置101外部的其它装置(例如，处理器或存储器控制器)可控制控制线120上的控制信号的值。控制线120上的信号值的特定组合可产生命令(例如，编程、读取或擦除命令)，所述命令可致使存储器装置101执行对应存储器操作(例如，编程、读取或擦除操作)。
尽管为易于理解，本文中所论述的各种实施例使用关于单一位存储器存储概念的实例，但是本发明的标的物也可应用于许多多位方案。例如，存储器单元100中的每一者可经编程到至少两个数据状态中的不同者以表示(例如)分率位值、单一位值或多个位(例如，两个、三个、四个或更大数目个位)的值。
举例来说，存储器单元100中的每一者可经编程到两个数据状态的一者以表示单一位中的二进制值“0”或“1”。此单元有时称作单电平单元(SLC)。
在另一实例中，存储器单元100中的每一者可经编程到两个以上数据状态中的一者以表示(例如)多个位的值，例如针对两个位的四个可能值“00”、“01”、“10”及“11”中的一者；针对三个位的八个可能值“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”中的一者；或针对更大数目的多个位的另一组值中的一者。可编程到两个以上数据状态中的一者的单元有时被称作为多电平单元(MLC)。下文更详细论述对这些类型的单元的各种操作。
存储器装置101可分别接收第一供应线130及第二供应线132上的供应电压(包括供应电压信号Vcc及Vss)。供应电压信号Vss可(例如)在接地电位(例如，具有约零伏的值)。供应电压信号Vcc可包含从外部电源(例如，电池或交流转直流(AC-DC)转换器电路(图1中未展示))供应到存储器装置101的外部电压。
存储器装置101的电路112进一步经展示以包含选择电路115及输入/输出(I/O)电路116。选择电路115可响应于信号SEL1到SELn以选择第一数据线106及第二数据线113上可表示待从存储器单元100读取或待编程到存储器单元100中的信息值的信号。列解码器108可基于存在于地址线109上的A0到AX地址信号选择性地激活SEL1到SELn信号。在读取及编程操作期间，选择电路115可选择第一数据线106及第二数据线113上的信号以提供存储器阵列102与I/O电路116之间的通信。
存储器装置101可包括非易失性存储器装置，且存储器单元100可包含非易失性存储器单元，使得当使电力(例如，Vcc或Vss或两者)与存储器装置101切断连接时所述存储器单元100可留存存储于其中的信息。
存储器单元100中的每一者可包含具有材料的存储器元件，所述材料的至少一部分可经编程到所要数据状态(例如，通过编程到对应电阻状态)。因此，不同数据状态可表示编程到存储器单元100中的每一者中的不同信息值。
当存储器装置101(例如，从外部处理器或存储器控制器)接收编程命令和待编程到存储器单元100的一或多个选定者中的信息值时，存储器装置101可执行编程操作。基于所述信息值，存储器装置101可将选定存储器单元编程到适当数据状态以表示待存储于其中的信息值。
所属领域的一般技术人员可认识到，存储器装置101可包含其它组件，本文中论述所述组件的至少一些组件。然而，图中未展示这些组件的若干组件，以免混淆所描述的各种实施例的细节。存储器装置101可包含装置及存储器单元，且使用类似于或相同于下文参考本文中所论述的各种其它图及实施例描述的存储器操作的存储器操作(例如，编程及擦除操作)而操作。
现参考图2，根据实例实施例，呈存储器装置201的形式的设备的部分框图经展示以包含存储器阵列202，存储器阵列202包含具有存取组件211及存储器元件222的存储器单元200。存储器阵列202可类似于或相同于图1的存储器阵列102。如图2中进一步展示，存储器单元200经展示以连同存取线(例如，用以将信号(例如，信号WL0、WL1及WL2)传导到单元200的字线)一起布置成若干行230、231、232。存储器单元还经展示以连同数据线(例如，用以将信号(例如，信号BL0、BL1及BL2)传导到单元200的位线)一起布置成若干列240、241、242。存取组件211可开启(例如，通过使用信号WL0、WL1及WL2的适当值)以允许对存储器元件222的存取，例如将存储器元件222操作为通过元件，或从存储器元件222读取信息或将信息编程(或写入)到存储器元件222中。
将信息编程到存储器元件222中可包含致使存储器元件222具有特定电阻状态。因此，从存储器单元200读取信息可包含(例如)响应于施加到其存取组件211的特定电压而确定存储器元件222的电阻状态。确定电阻的动作可涉及(例如，通过感测电耦合到存储器单元的位线的电流)感测流经存储器单元200的电流(或电流的缺乏)。基于电流的测得值(在一些实例中，包含是否检测了电流)，可确定存储于存储器中的信息的对应值。可以其它方式确定存储于存储器单元200中的信息值，例如通过感测电耦合到存储器单元的位线的电压。
图3为根据各种实施例的具有耦合到存储器元件333的存取组件311的存储器单元300的示意图。图3中标记为WL及BL的线可分别对应于图1的存取线104中的任何者及第一数据线106中的任何者。图3展示包含(例如)金属氧化物半导体场效晶体管(MOSFET)的存取组件311的实例。如所属领域的一般技术人员在阅读本发明之后将了解，存储器单元300可包含其它类型的存取组件(举例来说，例如二极管)或可不包含任何存取组件，在一些交叉点阵列实施例的情况下便是如此。
存储器元件333可耦合到两个电极(例如，第一电极351及第二电极352)且布置于所述两个电极之间。图3将这些电极示意性地展示为点。在结构上，这些电极中的每一者可包含导电材料。存储器元件333可包含可(例如)响应于信号而改变以具有不同电阻状态的材料。存储于存储器元件333中的信息值可对应于存储器元件333的电阻状态。在存储器单元300的操作期间(例如在读取、编程或擦除操作期间)，存取组件311可使信号(例如，体现为电压或电流)能够经由电极对351、352传递到存储器元件333且从存储器元件333传递。
编程操作可使用信号WL以开启存取组件311，且接着施加信号BL(例如，具有编程电压或电流的信号)通过存储器元件333。此信号可致使存储器元件333的材料的至少一部分改变其电阻状态。可通过(例如)执行擦除操作反转所述改变。举例来说，局部导电区域可形成于包含于存储器元件333内的电解质内。下文(例如)参考图4更详细论述局部导电区域的形成。局部导电区域的横向尺寸可确定存储器单元300的电阻状态，其中不同电阻状态对应于表示存储于存储器元件333中的不同信息值的不同数据状态。
读取操作可使用信号WL以开启存取组件311(或以其它方式存取存储器单元300)，且接着施加具有跨存储器元件333的电压或通过存储器元件333的电流(例如，读取电压或电流)的信号BL。读取操作可基于读取电压或电流测量存储器单元300的电阻以确定存储于其中的对应信息值。举例来说，在存储器单元300中，当读取电流通过存储器元件333时，不同电阻状态可赋予不同值(例如，电压或电流值)给信号BL。存储器装置的其它电路(例如，例如图1的I/O电路116等电路)可使用信号BL来测量存储器元件333的电阻状态以确定存储于其中的信息值。
在读取、编程或擦除操作期间所使用的电压或电流可彼此不同。举例来说，在编程操作中，产生流经存储器元件333的电流的信号(例如，图3中的信号BL)的值(例如，电压)可足以致使存储器元件的材料状态或至少一部分改变。所述改变可更改存储器元件的电阻状态以反映待存储于存储器单元333中的信息值。
在读取操作中，产生流经存储器元件333的电流的信号(例如，图3中的信号BL)的值(例如，电压)可足以产生电流但不足以致使存储器元件的任何部分改变。因此，在读取操作期间及读取操作之后，存储于存储器元件中的信息值可保持不变。
在擦除操作中，信号(例如，图3中的信号BL)的电压值可具有与用于编程操作中的电压相反的极性。因此，在此情况中产生电流的信号可将存储器元件的材料状态改变或复位到其初始状态；例如，在对存储器单元执行任何编程之前的状态。
图1到3的各个或全部存储器单元100、200、300可包含具有类似于或相同于下文所描述的存储器单元的一或多者的结构的存储器单元。
举例来说，图4为可配合图1及2的存储器装置使用且可类似于或相同于图3的存储器元件333的若干存储器单元中的一者的简化示意框图。即，存储器单元300可包括电阻改变存储器(RCM)单元400。RCM单元400可包含其中单元电阻及因此存储器状态的改变是基于存储器单元电极之间的局部导电区域的形成或移除的存储器单元。在一些RCM科技中，有时将局部导电区域称作为导电细丝。在一些实施例中，RCM包含电阻性随机存取存储器(RRAM)的类型，其中局部导电区域形成于基于氧化物或硫族化物的存储器单元材料中。在一个实施例中，RRAM单元为导电桥接RAM(CBRAM)存储器单元。在此情况中，RCM单元400的操作是基于RCM单元400的存储器单元材料409内的金属离子的电压驱动离子迁移及电化学沉积。在另一实施例中，RRAM单元是基于在过渡金属氧化物存储器单元材料内通过氧阴离子的电场驱动漂移或氧空位形成及擦除局部导电区域。
在将任何信号(例如，偏压电压)施加到RCM单元400的阳极405及阴极407之前，RCM单元400的基本构造为金属-绝缘体-金属结构。在一些实施例中，每一RCM单元经构造而与非欧姆存取装置(例如，二极管)串联以控制通过存储器单元阵列内的未选定存储器单元的寄生电流路径。在将任何电压施加到阳极405之前，RCM单元400可被视为处于“复位”(例如，原生)状态。归因于存储器单元材料409的自然绝缘(即，非导电)性质，复位状态为相对高电阻状态。通过将(例如)正电压施加到RCM单元400的阳极405，从阳极405驱动金属离子通过存储器单元材料409且朝向阴极407。
阳极405可为(例如)可氧化快速扩散金属或金属合金层。阳极405可由各种类型的电化学活性金属或金属合金组成。在特定实例中，阳极405可包括银(Ag)、铜(Cu)、铝(Al)或锌(Zn)，且充当金属离子施主。阴极407可为包括半导体或金属材料的相对惰性材料，所述相对惰性材料不拥有提供离子到存储器单元材料409的显著溶解性或显著迁移率。
在特定实例中，阴极407可包括铂(Pt)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、掺杂硅(Si)、氮化钽(TaN)或钌(Ru)。存储器单元材料409可为硫族化物，例如，银掺杂硒化锗(Ag-GeSe)、银掺杂硫化锗(Ag-GeS2)、铜掺杂硫化锗(Cu-GeS2)或碲化铜(CuTex)；或氧化物，例如，过渡金属氧化物(例如，ZrOx)、半导体氧化物(例如，SiOx)、稀土氧化物(例如，YbOx)、另一金属氧化物(例如，AlOx)或其组合(例如，ZrSiOx)。
与更传统存储器科技(例如，快闪存储器)相比，RCM单元400的一个优点在于，RCM单元400提供按比例调整到较小科技节点的可能性，且可针对全部操作(例如，读取、编程及擦除)以相对低功率操作。并且，可以高于传统存储器的速度执行这些操作。
现参考图5，说明具有两个电触点的存储器单元500的若干组合及排列。第一电触点501(EC1)及第二电触点503(EC2)通过(例如)存储器单元材料505分离。展示从第一电触点501延伸到第二电触点503的导电路径507。假设存储器单元500的简单二进制接通/关断布置，导电路径507提供第一电触点501与第二电触点503之间的唯一可能电耦合。
如上文简要论述，针对基于离散CP操作的RCM单元，多个电触点之间的多个路径原则上是可行的。可考虑每单元具有两个以上电触点的任何基于细丝的RCM单元科技。
用于信息存储的排列的数目以与每单元电极触点的数目成近似幂次定律关系而增加，而组合(及编程/擦除以及读取操作)的数目仅近似线性增加。针对电触点的给定数目NEC，在所说明配置中的存储器单元上，可通过方程式(1)确定导电路径的最大数目NCP：
N CP = [ 3 2 ( N EC - 2 ) ] + 1 - - - ( 1 )
根据通过方程式(2)表达的幂次定律关系提供接通/关断排列的最大数目NPERM：
N PERM = 2 N CP - - - ( 2 )
通过方程式(2)确定的排列的数目涉及各种可能导电路径布置之间的接通/关断设定的序列或次序。下文参考表III更详细论述排列的概念。
方程式(1)适用于偶数数目个电触点。奇数数目个电触点或电触点的不同几何形状及布置可导致CP的数目略有不同，但CP的最大数目仍定性地类似于由上文的导电路径方程式(1)给出的结果，如下文将更详细解释。
在图5的简单实例中，其中仅存在两个电触点，存储器单元500中的电触点数目为2，标示为触点EC1及EC2。因此，针对两个电触点，导电路径的最大数目为1(EC1与EC2之间的导电路径507)。将EC1连接到EC2的可能排列或方式的数目也为1。下文表I中概述图5的存储器单元500的这些可能组合及排列。
表I
因此，两个电触点的导电路径的最大数目及可能排列的最大数目仅为1。
然而，现参考图6，说明具有四个电触点的存储器单元600中的导电路径的若干组合及排列。存储器单元600包含四个电触点601(EC1、EC2、EC3及EC4)，且(针对此实例)可被视为具有两个存储器状态(“接通”或“关断”)。存储器单元600具有电耦合触点EC1及EC2的第一导电路径611、电耦合触点EC2及EC3的第二导电路径613、电耦合触点EC1及EC4的第三导电路径615及电耦合触点EC3及EC4的第四导电路径617。电耦合触点EC2及EC3的第二导电路径613及电耦合触点EC1及EC4的第三导电路径615可被视为交叉耦合的导电路径。注意，图6的侧视说明并未展示导电路径(CP)配置的三维方面。电触点(EC)的几何布局使第二导电路径613与第三导电路径615分离，使得其实际上不重叠，重叠可使所述两个CP电学上短路。
电解质609可允许如上文参考图4论述的细丝或导电路径的任何者的生长或形成。如图6中所展示，电解质609连续形成在四个电触点601中的每一者之间(例如，连续电解质)。然而，在其它实施例中，电解质609可不形成单个连续股线，而是包括以某一方式桥接四个电触点601中的每一者的电解质609的连续部分。
将导电路径及幂次定律排列式关系应用于图6的存储器单元600，针对四个电触点601，发现导电路径的最大数目为4。连接四个电触点601的可能排列或方式的最大数目为16。下文表，，中概述图6的存储器单元600的这些可能组合及排列。
表II
因此，图6的具有四个电触点601的存储器单元600的导电路径的最大数目为4，且可能排列的最大数目为16。下文表III提供依据其之间具有“接通”状态导电路径的电触点上的各种组合的接通/关断配置状态的组合数目及排列数目的指示。
表III
如上文简要论述，排列的数目涉及(例如)读取各种可能导电路径布置之间的接通/关断设定的序列或次序。因此，随着全部导电路径的接通/关断配置的数目从全部“关断”(0，0，0，0)(在表III的顶部)变化到全部“接通”(1，1，1，1)(在表III的底部)，可开启或编程、擦除或读取导电路径的排列或序列的数目针对每一新“接通”状态增加1。因此，电耦合到RCM单元的电触点对经配置以针对编程、擦除或读取操作个别地存取，而与所述电触点对安置成直接彼此相对还是交叉耦合(如(例如)图6及7中所展示)无关。
举例来说，考虑其中仅CP CP-3及CP-4“接通”或“关断”的情境。在此实例中，仅存在两个组合：(1)触点EC1到EC4；及(2)触点EC3到EC4。然而，存在三个排列：(1)CP CP-3“关断”及CP-4“关断”；(2)CP CP-3“关断”及CP-4“接通”；及(3)CPCP-3“接通”及CP-4“接通”。因此，存在存储“1”的四种不同方式。参考表III中接通/关断序列的行1到3可更容易设想这些排列。
注意，上文提供的表及方程式(1)及(2)仅涉及接通-关断状态。提供标的物的此二进制简化仅用于清楚理解的目的且并不希望作为限制。当考虑多电平单元(MLC)时，在具有两个以上电触点(EC)的单元内可考虑多个导电路径的组合及排列两者。举例来说，，在MLC应用中，如果每一导电路径具有三个状态(例如，高、中等及低电阻状态)，那么方程式(3)适用于具有四个导电路径的三状态MLC装置：
N PERM = 3 N CP - - - ( 3 )
因此，针对三个状态及四个导电路径，NPERM＝34。因此，NPERM＝81。一般来说，针对存储器状态的任意数目NS，方程式(4)适用，其中：
N PERM = N S N CP - - - ( 4 )
因此，针对具有四个导电路径的四状态MLC应用方程式(4)，NPERM＝44或NPERM＝256；针对五状态MLC，NPERM＝54或NPERM＝625；等等。因此，在阅读及理解本文所提供的本发明之后，所属领域的一般技术人员将了解通过应用所描述的排列式方法可能实现存储密度的大增加。此外，尽管用于信息存储的排列数目以与每单元电触点数目成幂次定律关系而增加，但是组合(及相应编程/擦除以及读取操作)的数目仅线性增加。
作为另一实例，图7说明具有六个电触点701(EC1、EC2、…、EC6)的存储器单元700中的导电路径的若干组合及排列。针对此实例，存储器单元700可被视为具有两个存储器状态(“接通”或“关断”)。
存储器单元700具有电耦合触点EC1及EC2的第一导电路径715、电耦合触点EC1及EC4的第二导电路径717、电耦合触点EC2及EC3的第三导电路径719、电耦合触点EC3及EC4的第四导电路径721、电耦合触点EC3及EC6的第五导电路径723、电耦合触点EC4及EC5的第六导电路径725及电耦合触点EC5及EC6的第七导电路径727。
存储器单元材料713可允许如上文参考图4所论述的导电路径的任何者的生长或形成。如图7中所展示，存储器单元材料713连续形成在六个电触点701中的每一者之间。然而，在其它实施例中，存储器单元材料713可不形成单个连续股线，而是可包括以某一方式桥接六个电触点701中的每一者的存储器单元材料713的连续部分。
针对六个电触点，将导电路径及幂次定律排列式关系(分别为方程式(1)及(2))应用于图7的存储器单元700，发现导电路径的最大数目为7。连接六个电触点701的可能排列或方式的最大数目为128。下文表IV中概述图7的存储器单元700的这些可能组合及排列。
表IV
因此，图7的具有六个电触点701的存储器单元700的导电路径的最大数目为7，且可能排列的最大数目为128。
注意，在图7中，做出无法耦合存储器单元700的末端位的假设。举例来说，未展示从EC6往回到触点EC1或EC5往回到触点EC2的导电路径。然而，此类布置为可行的，且所属领域的一般技术人员在阅读本发明之后可想象所述布置。此外，参考图8及图9论述的其它布置也可为可行的。举例来说，其它电极触点配置可包含一或多个单元材料的基质内的通孔触点的六边形密集(HCP)阵列或立方体阵列。
一般来说，用于信息存储的排列数目以与每单元电触点的数目成幂次定律关系而增加。组合的数目及(因此)编程/擦除及读取操作的数目仅线性增加。表V使用二状态存储器单元中的电触点的例示性数目NEC指示幂次定律关系(NPERM)及线性关系(NCP)两者。
NEC NCP NPERM
2 1 2
4 4 16
6 7 128
8 10 1,024
10 13 8,192
12 16 65,536
14 19 524,288
16 22 4,194,304
18 25 33,554,432
20 28 268,435,456
表V
作为另一实例，图8为指示具有七个电触点801(EC1、EC2、…、EC7)及两个存储器状态(“接通”或“关断”)的存储器单元800中的导电路径的若干组合及排列的平面图式。七个电触点801以六边形密集(HCP)布置而布置在彼此横向布置的存储器单元的个别者之间。存储器单元800的HCP布置可包括较大2√3 f2存储器单元阵列的子组。存储器单元800具有电耦合触点EC1及EC7的第一导电路径821、电耦合触点EC2及EC7的第二导电路径823、电耦合触点EC3及EC7的第三导电路径825、电耦合触点EC4及EC7的第四导电路径827、电耦合触点EC5及EC7的第五导电路径829及电耦合触点EC6及EC7的第六导电路径831。
存储器单元材料815可允许如上文参考图4所论述的导电路径的任何者的形成。尽管在图8的平面图式中将存储器单元材料815展示为围绕每一电触点的圆形布置，但是存储器单元材料815可呈现任何形状，例如，正方形、矩形、六边形或甚至不规则形式，例如在七个电触点801之间桥接七个电触点801的邻近者中的每一者的连续形式填充空隙。举例来说，如所展示，第一电触点EC1与第七电触点EC7之间的存储器单元材料815相接以形成在七个电触点801之间的导电路径。在其它实施例中，存储器单元材料815跨存储器单元800的整个构造可为连续的。
如先前所提及，针对(例如)图5到7中所说明的配置中的非偶数数目个电触点，导电路径方程式(1)仅为近似的。针对奇数数目个电触点(例如，参考图8所描述的七个电触点801)，第七触点EC7与其它触点EC1到EC6共享。因此，导电路径方程式(1)仅为近似值且将依据电触点的确切几何布置而稍有变化。然而，一旦确定电触点的数目，幂次定律排列式关系(方程式(2))就仍适用于图8的存储器单元800。针对具有六个导电路径的七个电触点，连接七个电触点801的可能排列或方式的最大数目为64。下文表VI中概述图8的存储器单元800的这些可能组合及排列。
表VI
现参考图9，平面图指示具有正方形阵列中的四个电触点901的存储器单元900的构造中的导电路径的若干组合及排列；存储器单元的个别者彼此横向布置。存储器单元900可为较大4f2存储器单元阵列的子组。存储器单元900具有四个电触点901(EC1、EC2、EC3及EC4)，且(针对此实例)可被视为具有两个存储器状态(“接通”或“关断”)。存储器单元900具有电耦合触点EC1及EC2的第一导电路径929、电耦合触点EC1及EC4的第二导电路径931、电耦合触点EC1及EC3的第三导电路径921、电耦合触点EC3及EC2的第四导电路径927、电耦合触点EC3及EC4的第五导电路径923及电耦合触点EC4及EC2的第六导电路径925。
交叉耦合的导电路径中的任一者或两者(例如，电耦合触点EC1及EC4的第二导电路径931及电耦合触点EC3及EC2的第四导电路径927)可被视为任选导电路径。即，依据特定存储器装置，可在给定配置中不采用这些导电路径中的一者或两者。因此，针对图9的存储器单元900，依据设计者是否选择包含两个任选交叉耦合的导电路径中的一者或两者，可存在四个、五个或六个导电路径。在一些实施例中，如果在横越中间空间时无法充分隔离局部导电区域，那么可不使用全部导电路径以例如(举例来说)避免干扰。
存储器单元材料909可允许如上文参考图4所论述的导电路径的任何者的形成。如同参考图8所论述的存储器单元材料815，图9的存储器单元材料909可呈现任何形状，例如，正方形、矩形、六边形或不规则形状，甚至到完全填充四个电触点901之间的任何空隙作为桥接所述四个电触点901的邻近者的电解质的连续部分的程度。举例来说，如图9中所展示，第一电触点EC1与第四电触点EC4之间的存储器单元材料909相接以形成导电路径。
针对四个电触点，将导电路径及幂次定律排列式关系应用于图9的存储器单元900，导电路径的最大数目为4、5或6(取决于使用两个任选交叉耦合的导电路径中的一者还是两者)。基于经选择导电路径的数目，连接四个电触点的可能排列或方式的最大数目因而为16、32或64。下文表VII中概述图9的存储器单元900的这些可能组合及排列。
表VII
基于阅读及理解本文提供的本发明，所属领域的一般技术人员可容易将技术及概念延伸到任何数目个触点及存储器单元的各种布置。举例来说，所属领域的一般技术人员可将所述技术及概念应用于与其它存储器单元呈各种几何布置的具有数百、数千乃至更多电触点的存储器单元。因此，可实现许多实施例。
举例来说，图10的系统1000经展示以包含经由总线1013彼此耦合的控制器1003、输入/输出(I/O)装置1011(例如，小键盘、触摸屏或显示器)、存储器装置1009、无线接口1007、静态随机存取存储器(SRAM)装置1001及移位寄存器(例如，使用本文中所揭示的技术形成的单片移位寄存器)。在一个实施例中，电池1005可供应电力到系统1000。存储器装置1009可包含NAND存储器、快闪存储器、NOR存储器、这些存储器的组合或类似物。
控制器1003可包含(例如)一或多个微处理器、数字信号处理器、微控制器或类似物。存储器装置1009可用以存储发射到系统1000或由系统1000发射的信息。存储器装置1009可任选地还用以在系统1000的操作期间存储呈由控制器1003执行的指令的形式的信息，且可用以存储呈由系统1000产生、收集或接收的用户数据(例如，图像数据)的形式的信息。如本文中所揭示，所述指令可存储为数字信息及用户数据，可作为数字信息存储在存储器的一个区段中且作为模拟信息存储在另一区段中。作为另一实例，可一度标记给定区段以存储数字信息，且接着随后可重新分配及重新配置所述给定区段以存储模拟信息。控制器1003、存储器装置1009及/或移位寄存器1015可包含本文中所描述的新颖存储器装置中的一或多者。
I/O装置1011可用以产生信息。系统1000可使用无线接口1007以运用射频(RF)信号发射信息到无线通信网络且从无线通信网络接收信息。无线接口1007的实例可包含天线或无线收发器(例如，偶极天线)。然而，本发明的标的物的范围在此方面不受限制。再者，I/O装置1011可递送反映被存储为数字输出(如果存储数字信息)或模拟输出(如果存储模拟信息)的信息的信号。尽管上文提供无线应用中的实例，但是本文中所揭示的本发明的标的物的实施例也可用于非无线应用中。I/O装置1011可包含本文中所描述的新颖存储器装置中的一或多者。
所述方法及设备的各种说明旨在提供对各种实施例的结构的一般理解，且并不希望提供可能利用本文中所描述的结构、特征及材料的所述设备及方法的全部元件及特征的完整描述。
各种实施例的设备可包含(例如)用于高速计算机中的电子电路、通信及信号处理电路、单处理器或多处理器模块、单个或多个嵌入式处理器、多核心处理器、数据切换器及包含多层的专用模块、多芯片模块或类似物，或者各种实施例的设备可包含于以上者中。此类设备可进一步被包含作为各种电子系统(例如，电视机、蜂窝式电话、个人计算机(例如，膝上型计算机、桌上型计算机、手持式计算机、平板型计算机等)、工作站、收音机、视频播放器、音频播放器、车辆、医学装置(例如，心脏监测器、血压监测器等)、机顶盒及各种其它电子系统)内的子组件。
所属领域的一般技术人员将了解，针对本文中所揭示的此方法及其它方法(例如，编程或读取操作)，可以不同次序实施且可重复、同步执行形成各种方法的一部分的活动，其中各种元件彼此取代。此外，所概括的动作及操作仅提供作为实例，且在不偏离所揭示的实施例的本质的情况下，一些动作及操作可任选、组合成较少动作及操作或扩展为额外动作及操作。
因此，本发明不限于本申请案中所描述的特定实施例(其旨在作为各种方面的说明)。如所属领域的一般技术人员在阅读及理解本发明之后将明白，可做出许多修改及变动。从先前描述，所属领域的一般技术人员将明白在本发明的范围内除本文中所列举的方法及设备以外的在功能上等效的方法及设备。一些实施例的部分及特征可包含于其它实施例的部分及特征中或可取代所述其它实施例的部分及特征。所属领域的一般技术人员在阅读及理解本文中所提供的描述之后将明白许多其它实施例。此类修改及变动旨在落于所附权利要求书的范围内。本发明仅受限于所附权利要求书及此权利要求书所授权的等效物的全范围。还应了解，本文中使用的术语仅用于描述特定实施例的目的且并不希望具有限制性。
在各种实施例中，提供一种包括至少两个电阻改变存储器(RCM)单元的设备。所述设备包含耦合到RCM单元中的每一者的至少两个电触点。存储器单元材料安置于耦合到RCM单元中的每一者的电触点中的每一者的对之间。电解质能够在电触点之间形成局部导电路径，其中电解质的至少一部分经布置以交叉耦合电耦合到至少两个RCM单元中的每一者的至少两个电触点的选定者之间的导电路径。
在设备的至少一些实施例中，电触点中的每一者的对经配置以针对编程、擦除或读取操作个别地存取。在设备的至少一些实施例中，待形成于电触点对之间的导电路径的数目基于电触点的总数目线性增加。在设备的至少一些实施例中，用于编程、擦除或读取操作的排列的数目基于导电路径的数目根据幂次定律关系而增加。
在各种实施例中，提供一种包含至少一个电阻改变存储器(RCM)单元的设备。所述设备包含电耦合到RCM单元的三个或三个以上电触点，其中所述三个或三个以上电触点彼此横向布置。存储器单元材料安置于电触点对之间。电解质能够在所述三个或三个以上电触点的对之间形成局部导电路径。
在设备的一些实施例中，电解质的至少一部分经布置以交叉耦合电触点的选定者之间的导电路径。
在各种实施例中，提供一种包含电装置的设备，所述电装置具有耦合到所述电装置的至少三个电触点。三个触点彼此横向布置。存储器单元材料安置于所述至少三个电触点的至少若干对之间。
在设备的一些实施例中，电装置包括单片固态移位寄存器。
在各种实施例中，提供一种操作存储器装置的方法。所述方法包含：在具有至少三个电触点的存储器装置中选择对所述存储器装置执行多个操作的序列；选择所述至少三个电触点的第一对以对所述存储器装置执行第一操作；及选择所述至少三个电触点的交叉耦合者的后续对以对所述存储器装置执行后续操作。
在各种实施例中，提供一种包含至少三个电阻改变存储器(RCM)单元的设备。所述设备包含电耦合到RCM单元中的每一者的至少一个电触点，其中RCM单元彼此横向布置。存储器单元材料安置于耦合到所述至少三个RCM单元中的每一者的电触点的至少若干对之间。电解质能够在电触点之间形成导电路径。
在设备的一些实施例中，将七个RCM单元形成于六边形密集阵列中。在设备的一些实施例中，将四个RCM单元形成于正方形阵列中。
如本文中所使用，术语“或”可理解为包含或排他意义。此外，尽管下文所论述的各种示范性实施例可主要涉及两状态(例如，单电平单元(SLC))存储器装置，但是所述实施例是仅为明确本发明而给定，且因此不限于呈SLC存储器装置的形式的设备或甚至不限于一般存储器装置。举例来说，所提供的本发明可容易地应用于其它类型的电装置，例如基于细丝或导电路径的单片固态移位寄存器。
提供本发明的摘要以允许读者快速确定本发明技术的本质。应了解，摘要将不用以解释或限制权利要求书。此外，在先前具体实施方式中，可看出各种特征为简化本发明的目的而集合在单个实施例中。本发明的此方法并非解释为限制权利要求书。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立地作为个别实施例。

Claims (25)

1.一种设备，其包括：
至少两个电阻改变存储器RCM单元；
至少两个电触点，其电耦合到所述至少两个RCM单元中的每一者；及
存储器单元材料，其安置于耦合到所述至少两个RCM单元中的每一者的所述至少两个电触点的对之间，所述存储器单元材料能够在所述至少两个电触点之间形成导电路径，所述存储器单元材料的至少一部分经布置以交叉耦合电耦合到所述至少两个RCM单元中的每一者的所述至少两个电触点的选定者之间的导电路径。
2.根据权利要求1所述的设备，其中所述至少两个RCM单元共享连续存储器单元材料。
3.根据权利要求1所述的设备，其中电耦合到所述至少两个RCM单元中的每一者的所述至少两个电触点中的每一者的所述对经配置以针对编程、擦除或读取操作个别地存取。
4.根据权利要求1所述的设备，其中待形成于电耦合到所述至少两个RCM单元中的每一者的所述至少两个电触点的所述对之间的导电路径的数目基于所述电触点的总数目近似线性增加。
5.根据权利要求4所述的设备，其中用于编程、擦除或读取操作的排列的数目基于导电路径的所述数目近似根据幂次定律关系而增加。
6.根据权利要求1所述的设备，其中所述RCM单元包括导电桥接随机存取存储器CBRAM单元。
7.根据权利要求1所述的设备，其中所述RCM单元包括电阻性随机存取存储器RRAM单元。
8.根据权利要求1所述的设备，其中至少一些所述RCM单元包括单电平单元存储器装置。
9.根据权利要求1所述的设备，其中至少一些所述RCM单元包括多电平单元存储器装置。
10.根据权利要求1所述的设备，其中所述存储器单元材料包括硫族化物材料。
11.根据权利要求1所述的设备，其中所述电触点的至少一者为包括可氧化金属材料的阳极。
12.根据权利要求1所述的设备，其中所述电触点中的至少一者为包括惰性材料的阴极。
13.一种设备，其包括：
至少一个电阻改变存储器RCM单元；
三个或三个以上电触点，其电耦合到所述至少一个RCM单元，所述三个或三个以上电触点彼此横向布置；及
存储器单元材料，其安置于三个或三个以上电触点的对之间，所述存储器单元材料能够在所述三个或三个以上电触点的对之间形成导电路径。
14.根据权利要求13所述的设备，其中所述存储器单元材料的至少一部分经布置以交叉耦合电耦合到所述至少一个RCM单元的所述三个或三个以上电触点的选定者之间的导电路径。
15.根据权利要求14所述的设备，其中所述三个或三个以上电触点经配置以归因于操作所述RCM单元的排列的数目而增加所述至少一个RCM单元的存储密度。
16.一种设备，其包括：
电装置；
至少三个电触点，其耦合到所述电装置，所述三个触点彼此横向布置且配置为交叉耦合；及
存储器单元材料，其安置于所述至少三个电触点的至少若干对之间。
17.根据权利要求16所述的设备，其中所述存储器单元材料经布置以允许交叉耦合所述至少三个电触点的选定者。
18.根据权利要求16所述的设备，其中所述电装置包括单片固态移位寄存器。
19.一种操作存储器装置的方法，所述方法包括：
在具有至少三个电触点的存储器装置中，
选择对所述存储器装置执行多个操作的序列；
选择所述至少三个电触点的第一对以对所述存储器装置执行第一操作；及
选择所述至少三个电触点的交叉耦合者的后续对以对所述存储器装置执行后续操作。
20.根据权利要求19所述的方法，其中所述多个操作中的至少一者包含执行所述存储器装置的电阻测量。
21.根据权利要求19所述的方法，其中通过幂次定律关系近似描述所述序列的选定者的最大数目。
22.一种设备，其包括：
至少三个电阻改变存储器RCM单元；
数个电触点，其包含电耦合到所述至少三个RCM单元中的每一者的至少一个电触点，所述至少三个RCM单元彼此横向布置；及
存储器单元材料，其安置于电耦合到所述至少三个RCM单元中的每一者的至少一个电触点的至少若干对之间，所述存储器单元材料能够在所述电触点的所述至少若干对之间形成导电路径。
23.根据权利要求22所述的设备，其中所述存储器单元材料的至少一部分经布置以交叉耦合电耦合到所述至少三个RCM单元中的每一者的所述至少一个电触点的选定者之间的导电路径。
24.根据权利要求22所述的设备，其中所述RCM单元形成于六边形密集阵列中。
25.根据权利要求22所述的设备，其中所述RCM单元形成于正方形阵列中。
CN201380030235.9A 2012-05-11 2013-05-07 排列式存储器单元 Expired - Fee Related CN104350598B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/469,706 2012-05-11
US13/469,706 US8711603B2 (en) 2012-05-11 2012-05-11 Permutational memory cells
PCT/US2013/039909 WO2013169744A1 (en) 2012-05-11 2013-05-07 Permutational memory cells

Publications (2)

Publication Number Publication Date
CN104350598A true CN104350598A (zh) 2015-02-11
CN104350598B CN104350598B (zh) 2016-05-25

Family

ID=49548481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380030235.9A Expired - Fee Related CN104350598B (zh) 2012-05-11 2013-05-07 排列式存储器单元

Country Status (7)

Country Link
US (3) US8711603B2 (zh)
EP (1) EP2847795B1 (zh)
JP (1) JP6019220B2 (zh)
KR (1) KR101958727B1 (zh)
CN (1) CN104350598B (zh)
TW (1) TWI584412B (zh)
WO (1) WO2013169744A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484088B2 (en) 2012-05-11 2016-11-01 Micron Technology, Inc. Permutational memory cells
CN110024034A (zh) * 2016-11-01 2019-07-16 美光科技公司 使用漏斗装置的单元干扰预防

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9658642B2 (en) * 2013-07-01 2017-05-23 Intel Corporation Timing control for unmatched signal receiver
JP2018157011A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体記憶装置
WO2019046629A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
CN111052395A (zh) 2017-08-31 2020-04-21 美光科技公司 半导体装置、晶体管以及用于接触金属氧化物半导体装置的相关方法
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
US11423984B2 (en) * 2020-04-06 2022-08-23 Crossbar, Inc. Distinct chip identifier sequence utilizing unclonable characteristics of resistive memory on a chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815741A (zh) * 2005-01-06 2006-08-09 三星电子株式会社 混合多位型非易失性存储器件及其操作方法
US20080175141A1 (en) * 2007-01-22 2008-07-24 Nguyen Thanh H Distributed protection switching architecture for point-to-point microwave radio systems
CN101297402A (zh) * 2005-05-09 2008-10-29 桑迪士克3D公司 低温下制造的包括半导体二极管的高密度非易失性存储器阵列
US20100054014A1 (en) * 2008-09-04 2010-03-04 Macronix International Co., Ltd. High density resistance based semiconductor device
US7795606B2 (en) * 2008-08-05 2010-09-14 Seagate Technology Llc Non-volatile memory cell with enhanced filament formation characteristics

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694054A (en) * 1995-11-28 1997-12-02 Energy Conversion Devices, Inc. Integrated drivers for flat panel displays employing chalcogenide logic elements
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
WO2005001899A2 (en) * 2003-06-09 2005-01-06 Nantero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
EP1643508B1 (en) * 2004-10-01 2013-05-22 International Business Machines Corporation Non-volatile memory element with programmable resistance
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
US20080007995A1 (en) * 2006-07-10 2008-01-10 Schwerin Ulrike Gruening-Von Memory cell having a switching active material, and corresponding memory device
US7462038B2 (en) 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
US20080203469A1 (en) * 2007-02-28 2008-08-28 Qimonda Ag Integrated circuit including an array of memory cells having dual gate transistors
KR20100041139A (ko) * 2008-10-13 2010-04-22 삼성전자주식회사 상변화 물질이 3개 이상의 병렬 구조를 가짐으로써, 하나의메모리 셀에 2비트 이상의 데이터를 저장하는 멀티 레벨 셀 형성방법
US8445883B2 (en) 2008-10-30 2013-05-21 Panasonic Corporation Nonvolatile semiconductor memory device and manufacturing method thereof
US7897955B2 (en) 2008-11-03 2011-03-01 Seagate Technology Llc Programmable resistive memory cell with filament placement structure
KR101055748B1 (ko) * 2009-10-23 2011-08-11 주식회사 하이닉스반도체 저항 변화 장치 및 그 제조방법
US8048755B2 (en) * 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
JP2011204744A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
US8486611B2 (en) * 2010-07-14 2013-07-16 Micron Technology, Inc. Semiconductor constructions and methods of forming patterns
JP2012064271A (ja) 2010-09-15 2012-03-29 Toshiba Corp 多値抵抗変化メモリ
US8711603B2 (en) 2012-05-11 2014-04-29 Micron Technology, Inc. Permutational memory cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815741A (zh) * 2005-01-06 2006-08-09 三星电子株式会社 混合多位型非易失性存储器件及其操作方法
CN101297402A (zh) * 2005-05-09 2008-10-29 桑迪士克3D公司 低温下制造的包括半导体二极管的高密度非易失性存储器阵列
US20080175141A1 (en) * 2007-01-22 2008-07-24 Nguyen Thanh H Distributed protection switching architecture for point-to-point microwave radio systems
US7795606B2 (en) * 2008-08-05 2010-09-14 Seagate Technology Llc Non-volatile memory cell with enhanced filament formation characteristics
US20100054014A1 (en) * 2008-09-04 2010-03-04 Macronix International Co., Ltd. High density resistance based semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484088B2 (en) 2012-05-11 2016-11-01 Micron Technology, Inc. Permutational memory cells
CN110024034A (zh) * 2016-11-01 2019-07-16 美光科技公司 使用漏斗装置的单元干扰预防
CN110024034B (zh) * 2016-11-01 2022-12-13 美光科技公司 使用漏斗装置的单元干扰预防

Also Published As

Publication number Publication date
EP2847795B1 (en) 2020-12-02
WO2013169744A1 (en) 2013-11-14
US8711603B2 (en) 2014-04-29
US20140233293A1 (en) 2014-08-21
TWI584412B (zh) 2017-05-21
JP2015520909A (ja) 2015-07-23
US20150194211A1 (en) 2015-07-09
KR101958727B1 (ko) 2019-03-15
TW201407722A (zh) 2014-02-16
KR20150020558A (ko) 2015-02-26
CN104350598B (zh) 2016-05-25
US9484088B2 (en) 2016-11-01
EP2847795A4 (en) 2015-12-23
EP2847795A1 (en) 2015-03-18
US20130301336A1 (en) 2013-11-14
JP6019220B2 (ja) 2016-11-02
US8988931B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
CN104350598A (zh) 排列式存储器单元
US9734906B2 (en) Multi-function resistance change memory cells and apparatuses including the same
US9768234B2 (en) Resistive memory architecture and devices
KR101744757B1 (ko) 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US20090161408A1 (en) Semiconductor memory device
KR20110081623A (ko) 반도체 소자 및 그 구동 방법
US9583701B1 (en) Methods for fabricating resistive memory device switching material using ion implantation
US9899079B2 (en) Memory devices
CN104659030A (zh) 电子设备
US20130051125A1 (en) Method of operating semiconductor device including variable resistance device
KR102022419B1 (ko) 가변 저항 메모리 장치 및 그 동작 방법
US11929121B2 (en) Storing one data value by programming a first memory cell and a second memory cell
US20240087619A1 (en) Matrix formation for performing computational operations in memory
US20230395129A1 (en) Pre-decoder circuity
Minanda et al. ReRAM for Embedded Application: A Review
CN116569258A (zh) 具有改进式驱动器操作的存储器装置及操作所述存储器装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160525