TW201407722A - 交換式記憶體單元 - Google Patents

交換式記憶體單元 Download PDF

Info

Publication number
TW201407722A
TW201407722A TW102116103A TW102116103A TW201407722A TW 201407722 A TW201407722 A TW 201407722A TW 102116103 A TW102116103 A TW 102116103A TW 102116103 A TW102116103 A TW 102116103A TW 201407722 A TW201407722 A TW 201407722A
Authority
TW
Taiwan
Prior art keywords
memory
electrical contacts
rcm
units
unit
Prior art date
Application number
TW102116103A
Other languages
English (en)
Other versions
TWI584412B (zh
Inventor
Scott E Sills
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201407722A publication Critical patent/TW201407722A/zh
Application granted granted Critical
Publication of TWI584412B publication Critical patent/TWI584412B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/50—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using actuation of electric contacts to store the information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Abstract

各種實施例包括具有至少兩個電阻變化記憶體(RCM)單元之設備。在一實施例中，一設備包含耦合至該等RCM單元之各者之至少兩個電接觸件。一記憶體單元材料係佈置於耦合至該等RCM之各者之該等電接觸件之各者之對之間。該記憶體單元材料能夠在該等電接觸件之間形成一導電路徑，其中該記憶體單元材料之至少一部分經配置以交叉耦合電耦合至該至少兩個RCM單元之各者之該至少兩個電接觸件之選定者之間之一導電路徑。本發明亦描述額外設備及方法。

Description

交換式記憶體單元 優先權申請案
本申請案主張2012年5月11日申請之美國申請案第13/469,706號之優先權利，該案之全文以引用的方式併入本文中。
電腦及其他電子系統(例如，數位電視、數位相機及蜂巢式電話)通常具有一或多個記憶體裝置以儲存資訊。日益減小記憶體裝置之尺寸以達成一更高密度之儲存容量。即使當達成增加之密度時，消費者仍常要求記憶體裝置亦使用較少電力同時保持高速存取。
針對使用離散導電路徑(CP)(諸如形成於一RCM單元之電接觸件之間之細絲或絲狀連接器)操作之一電阻變化記憶體(RCM)單元，多個電接觸件之間之多個路徑原則上係可行的。所揭示之標的藉由利用具有兩個以上電接觸件(EC)之一單元內之多個導電路徑之各種組合及交換而在一RCM單元或其他類型之基於細絲記憶體單元(例如，電阻性隨機存取記憶體(RRAM)單元)中提供用於冪次定律增加之儲存密度之機制。
100‧‧‧記憶體單元
101‧‧‧記憶體裝置
102‧‧‧記憶體陣列
104‧‧‧存取線
105‧‧‧輸入/輸出(I/O)線
106‧‧‧第一資料線
107‧‧‧列解碼器
108‧‧‧行解碼器
109‧‧‧位址線
110‧‧‧感測放大器電路
112‧‧‧電路
113‧‧‧第二資料線
115‧‧‧選擇電路
116‧‧‧輸入/輸出(I/O)電路
118‧‧‧記憶體控制單元
120‧‧‧控制線
130‧‧‧第一供應線
132‧‧‧第二供應線
200‧‧‧記憶體單元
201‧‧‧記憶體裝置
202‧‧‧記憶體陣列
211‧‧‧存取組件
222‧‧‧記憶體元件
230‧‧‧列
231‧‧‧列
232‧‧‧列
240‧‧‧行
241‧‧‧行
242‧‧‧行
300‧‧‧記憶體單元
311‧‧‧存取組件
333‧‧‧記憶體元件
351‧‧‧第一電極
352‧‧‧第二電極
400‧‧‧電阻變化記憶體(RCM)單元
405‧‧‧陽極
407‧‧‧陰極
409‧‧‧記憶體單元材料
500‧‧‧記憶體單元
501‧‧‧第一電接觸件
503‧‧‧第二電接觸件
505‧‧‧記憶體單元材料
507‧‧‧導電路徑
600‧‧‧記憶體單元
601‧‧‧電接觸件
609‧‧‧電解質
611‧‧‧第一導電路徑
613‧‧‧第二導電路徑
615‧‧‧第三導電路徑
617‧‧‧第四導電路徑
700‧‧‧記憶體單元
701‧‧‧電接觸件
713‧‧‧記憶體單元材料
715‧‧‧第一導電路徑
717‧‧‧第二導電路徑
719‧‧‧第三導電路徑
721‧‧‧第四導電路徑
723‧‧‧第五導電路徑
725‧‧‧第六導電路徑
727‧‧‧第七導電路徑
800‧‧‧記憶體單元
801‧‧‧電接觸件
815‧‧‧記憶體單元材料
821‧‧‧第一導電路徑
823‧‧‧第二導電路徑
825‧‧‧第三導電路徑
827‧‧‧第四導電路徑
829‧‧‧第五導電路徑
831‧‧‧第六導電路徑
900‧‧‧記憶體單元
901‧‧‧電接觸件
909‧‧‧記憶體單元材料
921‧‧‧第一導電路徑
923‧‧‧第二導電路徑
925‧‧‧第三導電路徑
927‧‧‧第四導電路徑
929‧‧‧第五導電路徑
931‧‧‧第六導電路徑
1000‧‧‧系統
1001‧‧‧靜態隨機存取記憶體(SRAM)裝置
1003‧‧‧控制器
1005‧‧‧電池
1007‧‧‧無線介面
1009‧‧‧記憶體裝置
1011‧‧‧輸入/輸出(I/O)裝置
1013‧‧‧匯流排
WL‧‧‧信號
WL0至WLm‧‧‧信號
BL‧‧‧信號
BL0至BLn‧‧‧信號
A0至AX‧‧‧位址信號
DQ0-DQN‧‧‧信號
Vcc‧‧‧供應電壓信號
Vss‧‧‧供應電壓信號
SEL1至SELn‧‧‧信號
圖1係根據一實施例之具有一記憶體陣列(其具有記憶體單元)之一記憶體裝置之一方塊圖；圖2係根據一實施例之具有包含記憶體單元(其等具有存取組件及記憶體元件)之一記憶體陣列之一記憶體裝置之一部分方塊圖；圖3係根據各種實施例之具有耦合至一記憶體元件之一存取組件 之一記憶體單元之一示意圖；圖4係可配合圖1及圖2之記憶體裝置使用或可用以形成圖3之記憶體單元之若干類型之電阻變化記憶體(RCM)單元之一者之一簡化示意方塊圖；圖5圖解說明根據一實施例與具有兩個電接觸件之一記憶體單元相關聯之組合及交換之一數目；圖6圖解說明根據一實施例之具有四個電接觸件之一記憶體單元中之導電路徑之組合及交換之一數目；圖7圖解說明根據一實施例之具有六個電接觸件之一記憶體單元中之導電路徑之組合及交換之一數目；圖8係指示根據一實施例具有一六角密集陣列中之七個電接觸件之一記憶體單元中之導電路徑之組合及交換之數目之一平面圖；圖9係指示根據一實施例具有一正方陣列中之四個電接觸件之一記憶體單元中之導電路徑之組合及交換之數目之一平面圖；及圖10係包含一記憶體裝置之一系統實施例之一方塊圖。
以下描述包含體現標的之闡釋性設備(電路、裝置、結構、系統及類似物)及方法(例如，程序、協定、序列、技術及科技)。在以下描述中，為說明之目的，闡述許多具體細節以便提供對本發明標的之各種實施例之一理解。然而，在閱讀本發明之後，一般技術者將明白可在無此等具體細節之情況下實踐標的之各種實施例。此外，未詳細展示熟知設備及方法以免混淆各種實施例之描述。
針對使用離散導電路徑(CP)(諸如形成於一RCM單元之電接觸件之間之細絲或絲狀連接器)操作之一電阻變化記憶體(RCM)單元，多個電接觸件之間之多個路徑原則上係可行的。所揭示之標的藉由利用具有兩個以上電接觸件(EC)之一單元內之多個導電路徑之各種組合及 交換而在一RCM單元或其他類型之基於細絲之記憶體單元(例如，電阻性隨機存取記憶體(RRAM)單元)中提供用於冪次定律增加之儲存密度之機制。
現參考圖1，其展示呈一記憶體裝置101之形式之一設備之一方塊圖。記憶體裝置101包含具有根據一實施例之數個(例如，一或多個)記憶體單元100之一或多個記憶體陣列102。記憶體單元100可連同存取線104(例如，用以傳導信號WL0至WLm之字線)及第一資料線106(例如，用以傳導信號BL0至BLn之位元線)一起配置成列及行。記憶體裝置101可使用存取線104及第一資料線106傳遞資訊至記憶體單元100且可自記憶體單元100傳遞資料。一列解碼器107及一行解碼器108解碼位址線109上之位址信號A0至AX以判定待存取哪些記憶體單元100。
感測電路(諸如，一感測放大器電路110)操作以依第一資料線106上之信號之形式判定自記憶體單元100讀取之資訊值。感測放大器電路110亦可使用第一資料線106上之信號以判定待寫入至記憶體單元100之資訊值。
記憶體裝置101進一步經展示以包含電路112以在記憶體陣列102與輸入/輸出(I/O)線105之間傳遞資訊值。I/O線105上之信號DQ0至DQN可表示自記憶體單元100讀取或待寫入至記憶體單元100中之資訊值。I/O線105在記憶體裝置101所駐留之一封裝上可包含記憶體裝置101之節點(例如，接腳、焊料球或其他互連科技，諸如受控倒疊晶片連接(C4)或覆晶接合(FCA))。記憶體裝置101外部之其他裝置(例如，一記憶體控制器或一處理器(圖1中未展示))可透過I/O線105、位址線109或控制線120與該記憶體101通信。
記憶體裝置101可執行記憶體操作，諸如用以自記憶體單元100之選定者讀取資訊值之一讀取操作及用以將資訊程式化(例如，寫入) 至記憶體單元100之選定者中之一程式化操作(亦稱作為一寫入操作)。記憶體裝置101亦可執行一記憶體抹除操作以自一些或全部記憶體單元100清除資訊。
一記憶體控制單元118使用控制線120上之信號控制記憶體操作。控制線120上之信號之實例可包含一或多個時脈信號及其他信號以指示記憶體裝置101可或應執行之操作(例如，一程式化操作或讀取操作)。記憶體裝置101外部之其他裝置(例如，一處理器或一記憶體控制器)可控制控制線120上之控制信號之值。控制線120上之信號值之特定組合可產生一命令(例如，一程式化、讀取或抹除命令)，該命令可引起記憶體裝置101執行一對應記憶體操作(例如，一程式化、讀取或抹除操作)。
儘管為易於理解本文中所論述之各種實施例使用關於一單一位元記憶體儲存概念之實例，然本發明標的亦可應用於許多多位元方案。例如，記憶體單元100之各者可經程式化至至少兩個資料狀態之一不同者以表示(例如)一分率位元值、一單一位元值或多個位元(諸如，兩個、三個、四個或更大數目個位元)之值。
例如，記憶體單元100之各者可經程式化至兩個資料狀態之一者以表示一單一位元中之一二進位值「0」或「1」。此一單元有時稱作一單位階單元(SLC)。
在另一實例中，記憶體單元100之各者可經程式化至兩個以上資料狀態之一者以表示(例如)多個位元之一值，諸如針對兩個位元之四個可能值「00」、「01」、「10」及「11」之一者；針對三個位元之八個可能值「000」、「001」、「010」、「011」、「100」、「101」、「110」及「111」之一者；或針對更大數目之多個位元之另一組值之一者。可程式化至兩個以上資料狀態之一者之一單元有時被稱作為一多位階單元(MLC)。下文更詳細論述對此等類型之單元之各種操作。
記憶體裝置101可分別接收一第一供應線130及一第二供應線132上之一供應電壓(包括供應電壓信號Vcc及Vss)。供應電壓信號Vss可(例如)在一接地電位(例如，具有約零伏特之一值)。供應電壓信號Vcc可包含自一外部電源(諸如，一電池或交流轉直流(AC-DC)轉換器電路(圖1中未展示))供應至記憶體裝置101之一外部電壓。
記憶體裝置101之電路112進一步經展示以包含一選擇電路115及一輸入/輸出(I/O)電路116。選擇電路115可回應於信號SEL1至SELn以選擇第一資料線106及第二資料線113上可表示待自記憶體單元100讀取或待程式化至記憶體單元100中之資訊值之信號。行解碼器108可基於存在於位址線109上之A0至AX位址信號選擇性地啟動SEL1至SELn信號。在讀取及程式化操作期間，選擇電路115可選擇第一資料線106及第二資料線113上之信號以提供記憶體陣列102與I/O電路116之間之通信。
記憶體裝置101可包括一非揮發性記憶體裝置且記憶體單元100可包含非揮發性記憶體單元，使得當使電力(例如，Vcc或Vss或兩者)與記憶體裝置101切斷連接時該等記憶體單元100可留存儲存於其中之資料。
記憶體單元100之各者可包含具有材料之一記憶體元件，該材料之至少一部分可經程式化至一所要資料狀態(例如，藉由經程式化至一對應電阻狀態)。因此，不同資料狀態可表示程式化至記憶體單元100之各者中之不同資訊值。
當記憶體裝置101(例如，自一外部處理器或一記憶體控制器)接收一程式化命令且一資訊值待程式化至記憶體單元100之一或多個選定者中時，該記憶體裝置101可執行一程式化操作。基於該資訊值，記憶體裝置101可將選定記憶體單元程式化至適當資料狀態以表示待儲存於其中之資訊值。
一般技術者可認知，記憶體裝置101可包含其他組件，本文中論述該等組件之至少一些組件。然而，圖中未展示此等組件之若干組件，以免混淆所描述之各種實施例之細節。記憶體裝置101可包含裝置及記憶體單元，且使用類似於或相同於下文參考本文中所論述之各種其他圖及實施例描述之記憶體操作(例如，程式化及抹除操作)而操作。
現參考圖2，呈一記憶體裝置201之形式之一設備之一部分方塊圖經展示以包含一記憶體陣列202，該記憶體陣列202包含根據一例示性實施例之具有存取組件211及記憶體元件222之記憶體單元200。記憶體陣列202可類似於或相同於圖1之記憶體陣列102。如圖2中進一步展示，記憶體單元200經展示以連同存取線(例如，用以將信號(諸如，信號WL0、WL1及WL2)傳導至單元200之字線)一起配置成數個列230、231、232。記憶體單元亦經展示以連同資料線(例如，用以將信號(諸如，信號BL0、BL1及BL2)傳導至單元200之位元線)一起配置成數個行240、241、242。存取組件211可開啟(例如，藉由使用信號WL0、WL1及WL2之適當值)以允許對記憶體元件222之存取，諸如將記憶體元件222操作為通過元件，或自記憶體元件222讀取資訊或將資訊程式化(或寫入)至記憶體元件222中。
將資訊程式化至記憶體元件222中可包含引起該等記憶體元件222具有特定電阻狀態。因此，自一記憶體單元200讀取資訊可包含(例如)回應於施加至其存取組件211之一特定電壓而判定記憶體元件222之一電阻狀態。判定電阻之動作可涉及(例如，藉由感測電耦合至記憶體單元之一位元線之一電流)感測流動通過記憶體單元200之一電流(或電流之缺乏)。基於電流之一量測值(在一些實例中，包含是否完全偵測一電流)，可判定儲存於記憶體中之資訊之一對應值。可以其他方式判定儲存於一記憶體單元200中之資訊值，諸如藉由感測電耦 合至記憶體單元之一位元線之一電壓。
圖3係根據各種實施例之具有耦合至一記憶體元件333之一存取組件311之一記憶體單元300之一示意圖。圖3中標記為WL及BL之線可分別對應於圖1之存取線104之任一者及第一資料線106之任一者。圖3展示包含(例如)一金氧半導體場效電晶體(MOSFET)之存取組件311之一實例。如一般技術者在閱讀本發明之後將瞭解，記憶體單元300可包含其他類型之存取組件(舉例而言，諸如二極體)或可不包含任一存取組件，在一些交叉點陣列實施例之情況下便是如此。
記憶體元件333可耦合至兩個電極(諸如，一第一電極351及一第二電極352)且佈置於該兩個電極之間。圖3將此等電極示意性地展示為點。在結構上，此等電極之各者可包含導電材料。記憶體元件333可包含可(例如)回應於一信號而改變以具有一不同電阻狀態之材料。儲存於記憶體元件333中之資訊值可對應於記憶體元件333之電阻狀態。在記憶體單元300之操作期間(諸如在讀取、程式化或抹除操作期間)，存取組件311可使信號(例如，體現為一電壓或電流)能夠經由電極對351、352傳遞至記憶體元件333且自記憶體元件333傳遞。
一程式化操作可使用信號WL以開啟存取組件311，且接著施加一信號BL(例如，具有一程式化電壓或電流之一信號)通過記憶體元件333。此一信號可引起記憶體元件333之材料之至少一部分改變其電阻狀態。可藉由(例如)執行一抹除操作反轉該改變。例如，一局域導電區域可形成於包含於記憶體元件333內之一電解質內。下文(例如)參考圖4更詳細論述局域導電區域之形成。局域導電區域之橫向尺寸可判定記憶體單元300之電阻狀態，其中不同電阻狀態對應於表示儲存於記憶體元件333中之不同資訊值之不同資料狀態。
一讀取操作可使用信號WL以開啟存取組件311(或以其他方式存取記憶體單元300)，且接著施加具有跨記憶體元件333之一電壓或通 過記憶體元件333之一電流(例如，一讀取電壓或電流)之一信號BL。讀取操作可基於一讀取電壓或電流量測記憶體單元300之電阻以判定儲存於其中之對應資訊值。例如，在記憶體單元300中，當一讀取電流通過記憶體元件333時，一不同電阻狀態可賦予一不同值(例如，電壓或電流值)給信號BL。記憶體裝置之其他電路(例如，諸如圖1之I/O電路116之一電路)可使用信號BL以量測記憶體元件333之電阻狀態以判定儲存於其中之資訊值。
在一讀取、程式化或抹除操作期間所使用之電壓或電流可彼此不同。例如，在一程式化操作中，產生流動通過記憶體元件333之一電流之信號(例如，圖3中之信號BL)之值(例如，電壓)可足以引起記憶體元件之材料狀態或至少一部分改變。該改變可改變記憶體元件之電阻狀態以反映待儲存於記憶體單元333中之資訊值。
在一讀取操作中，產生流動通過記憶體元件333之一電流之信號(例如，圖3中之信號BL)之值(例如，電壓)可足以產生電流但不足以引起記憶體元件之任一部分改變。因此，在讀取操作期間及讀取操作之後，儲存於記憶體元件中之資訊值可保持不變。
在一抹除操作中，信號(例如，圖3中之信號BL)之電壓值可具有與用於一程式化操作中之電壓相反之一極性。因此，在此情況中產生一電流之信號可將記憶體元件之材料狀態改變或重設至其初始狀態；例如，在對記憶體單元執行任一程式化之前之一狀態。
圖1至圖3之多個或全部記憶體單元100、200、300可包含具有類似於或相同於下文所描述之一或多個記憶體單元之一結構之一記憶體單元。
例如，圖4係可配合圖1及圖2之記憶體裝置使用且可類似於或相同於圖3之記憶體元件333之若干記憶體單元之一者之一簡化示意方塊圖。即，記憶體單元300可包括一電阻變化記憶體(RCM)單元400。 RCM單元400可包含其中單元電阻及因此一記憶體狀態之改變係基於記憶體單元電極之間之一局域導電區域之形成或移除之一記憶體單元。在一些RCM科技中，有時將局域導電區域稱作為一導電細絲。在一些實施例中，RCM包含電阻性隨機存取記憶體(RRAM)之類型，其中局域導電區域係形成於基於氧化物或硫族化物之記憶體單元材料中。在一實施例中，RRAM單元係一導電橋接RAM(CBRAM)記憶體單元。在此情況中，RCM單元400之操作係基於RCM單元400之一記憶體單元材料409內之金屬離子之一電壓驅動離子遷移及電化學沈積。在另一實施例中，RRAM單元係基於在一過渡金屬氧化物記憶體單元材料內藉由氧陰離子之電場驅動漂移或氧空位形成及抹除一局域導電區域。
在將任一信號(例如，一偏壓電壓)施加至RCM單元400之一陽極405及一陰極407之前，RCM單元400之基本構造係一金屬-絕緣體-金屬結構。在一些實施例中，各RCM單元經建構與一非歐姆存取裝置(例如，一二極體)串聯以控制通過一記憶體單元陣列內之未選定記憶體單元之寄生電流路徑。在將任一電壓施加至陽極405之前，RCM單元400可被視為處於一「重設」(例如，原生)狀態。歸因於記憶體單元材料409之自然絕緣(例如，非導電)性質，重設狀態係一相對高電阻狀態。藉由將(例如)一正電壓施加至RCM單元400之一陽極405，自陽極405驅動金屬離子通過記憶體單元材料409且朝向陰極407。
陽極405可係(例如)一可氧化快速擴散金屬或金屬合金層。陽極405可由各種類型之電化學活性金屬或金屬合金組成。在一特定實例中，陽極405可包括銀(Ag)、銅(Cu)、鋁(Al)或鋅(Zn)，且作用為一金屬離子供體。陰極407可係包括一半導體或金屬材料之一相對惰性材料，該相對惰性材料不擁有提供離子至記憶體單元材料409之一顯著溶解性或一顯著遷移率。
在一特定實例中，陰極407可包括鉑(Pt)、鎢(W)、鈦(Ti)、鉭(Ta)、氮化鈦(TiN)、摻雜矽(Si)、氮化鉭(TaN)或釕(Ru)。記憶體單元材料409可係硫族化物，例如，銀摻雜硒化鍺(Ag-GeSe)、銀摻雜硫化鍺(Ag-GeS2)、銅摻雜硫化鍺(Cu-GeS2)或碲化銅(CuTex)；或氧化物，例如，一過渡金屬氧化物(例如，ZrOx)、一半導體氧化物(例如，SiOx)、一稀土氧化物(例如，YbOx)、另一金屬氧化物(例如，AlOx)或其等之組合(例如，ZrSiOx)。
與更傳統記憶體科技(例如，快閃記憶體)相比，RCM單元400之一優點在於，RCM單元400提供按比例調整至較小科技節點之可能性，且針對全部操作(例如，讀取、程式化及抹除)可以相對低功率操作。再者，可以高於傳統記憶體之一速度執行此等操作。
現參考圖5，圖解說明具有兩個電接觸件之一記憶體單元500之組合及交換之數目。一第一電接觸件501(EC1)及一第二電接觸件503(EC2)係藉由(例如)一記憶體單元材料505分離。展示自第一電接觸件501延伸至第二電接觸件503之一導電路徑507。假定記憶體單元500之一簡單二進位接通/關斷配置，導電路徑507提供第一電接觸件501與第二電接觸件503之間之唯一可能電耦合。
如上文簡要論述，針對基於離散CP操作之一RCM單元，多個電接觸件之間之多個路徑原則上係可行的。可考量每單元具有兩個以上電接觸件之任一基於細絲之RCM單元科技。
用於資訊儲存之交換數目以與每單元電極接觸件之數目成一近似冪次定律關係而增加，而組合(及程式化/抹除及讀取操作)之數目僅近似線性增加。針對電接觸件之一給定數目NEC，在所圖解說明組態中之記憶體單元上，可藉由方程式(1)判定導電路徑之最大數目NCP：
根據藉由方程式(2)表達之冪次定律關係提供接通/關斷交換之最 大數目N PERM ：
藉由方程式(2)判定之交換數目係關於各種可能導電路徑配置之間之接通/關斷設定之一序列或順序。下文參考表III更詳細論述交換之概念。
方程式(1)適用於偶數數目個電接觸件。奇數數目個電接觸件或電接觸件之不同幾何形狀及配置可導致CP之數目略有不同，但CP之最大數目仍定性地類似於藉由上文導電路徑方程式(1)給出之結果，如下文將更詳細說明。
在圖5之簡單實例中，其中僅存在兩個電接觸件，記憶體單元500中之電接觸件數目係2，標示為接觸件EC1及EC2。因此，針對兩個電接觸件，導電路徑之最大數目係1-EC1與EC2之間之導電路徑507。將EC1連接至EC2之可能交換或方式之數目亦係1。下文表I中概述圖5之記憶體單元500之此等可能組合及交換。
因此，兩個電接觸件之導電路徑之最大數目及可能交換之最大數目僅係1。
然而，現參考圖6，圖解說明具有四個電接觸件之一記憶體單元600中之導電路徑之組合及交換之數目。記憶體單元600包含四個電接觸件601(EC1、EC2、EC3及EC4)，且(針對此實例)可被視為具有兩個記憶體狀態(「接通」或「關斷」)。記憶體單元600具有電耦合接觸 件EC1及EC2之一第一導電路徑611、電耦合接觸件EC2及EC3之一第二導電路徑613、電耦合接觸件EC1及EC4之一第三導電路徑615及電耦合接觸件EC3及EC4之一第四導電路徑617。電耦合接觸件EC2及EC3之第二導電路徑613及電耦合接觸件EC1及EC4之第三導電路徑615可被視為交叉耦合之導電路徑。注意，圖6之側視圖解並未展示導電路徑(CP)組態之三維態樣。電接觸件(EC)之幾何佈局使第二導電路徑613及第三導電路徑615分離，使得其等實際上不重疊，重疊可使該兩個CP電短路。
一電解質609可允許上文參考圖4論述之細絲或導電路徑之任一者之生長或形成。如圖6中所展示，電解質609係連續形成在四個電接觸件601之各者之間(例如，一連續電解質)。然而，在其他實施例中，電解質609可不形成一單個連續股線，而是包括以某一方式橋接四個電接觸件601之各者之電解質609之一連續部分。
將導電路徑及冪次定律交換式關係應用於圖6之記憶體單元600，針對四個電接觸件601，發現導電路徑之最大數目係4。連接四個電接觸件601之可能交換或方式之最大數目係16。下文表II中概述圖6之記憶體單元600之此等可能組合及交換。
因此，圖6之具有四個電接觸件601之記憶體單元600之導電路徑之最大數目係4，且可能交換之最大數目係16。下文表III提供取決於其等之間具有一「接通」狀態導電路徑之電接觸件上之各種組合之一 接通/關斷組態狀態之組合數目及交換數目之一指示。
如上文簡要描述，交換之數目係關於(例如)讀取各種可能導電路徑配置之間之接通/關斷設定之一序列或順序。因此，隨著全部導電路徑之接通/關斷組態之數目自全部「關斷」(0,0,0,0)(在表III之頂部)變化至全部「接通」(1,1,1,1)(在表III之底部)，可開啟或程式化、抹除或讀取導電路徑之交換或序列之數目針對各新「接通」狀態增加1。因此，電耦合至RCM單元之電接觸件對經組態以針對程式化、抹除或讀取操作個別地存取而無關於該等電接觸件對是否直接佈置成彼此相對或交叉耦合(如(例如)圖6及圖7中所展示)。
例如，考量其中僅CP CP-3及CP-4係「接通」或「關斷」之一情境。在此實例中，僅存在兩個組合：(1)接觸件EC1至EC4；及(2)接觸件EC3至EC4。然而，存在三個交換：(1)CP CP-3「關斷」及CP-4 「關斷」；(2)CP CP-3「關斷」及CP-4「接通」；及(3)CP CP-3「接通」及CP-4「接通」。因此，存在四種不同方式以儲存「1」。參考表III中接通/關斷序列之列1至3可更容易可視化此等交換。
注意，上文提供之表及方程式(1)及(2)僅係關於一接通-關斷狀態。提供標的之此二進位簡化僅為理解清楚且並非旨在作為一限制。當考量多位階單元(MLC)時，在具有兩個以上電接觸件(EC)之一單元內可考量多個導電路徑之組合及交換兩者。例如，在MLC應用中，若各導電路徑具有三個狀態(例如，高、中等及低電阻狀態)，則方程式(3)適用於具有四個導電路徑之三狀態MLC裝置：
因此，針對三個狀態及四個導電路徑，NPERM=34。因此，NPERM=81。一般而言，針對記憶體狀態之一任意數目NS，方程式(4)適用，其中：
因此，針對具有四個導電路徑之一四狀態MLC應用方程式(4)，NPERM=44或NPERM=256；針對一五狀態MLC，NPERM=54或NPERM=625；等。因此，在閱讀及理解本文所提供之本發明之後，一般技術者將瞭解藉由應用所描述之交換式方法可發生儲存密度之大增加。此外，儘管用於資訊儲存之交換數目以與每單元電接觸件數目成一冪次定律關係而增加，然組合(及各自程式化/抹除及讀取操作)之數目僅線性增加。
作為另一實例，圖7圖解說明具有六個電接觸件701(EC1、EC2、...、EC6)之一記憶體單元700中之導電路徑之組合及交換之數目。針對此實例，記憶體單元700可被視為具有兩個記憶體狀態(「接通」或「關斷」)。
記憶體單元700具有電耦合接觸件EC1及EC2之一第一導電路徑 715、電耦合接觸件EC1及EC4之一第二導電路徑717、電耦合接觸件EC2及EC3之一第三導電路徑719、電耦合接觸件EC3及EC4之一第四導電路徑721、電耦合接觸件EC3及EC6之一第五導電路徑723、電耦合接觸件EC4及EC5之一第六導電路徑725及電耦合接觸件EC5及EC6之一第七導電路徑727。
一記憶體單元材料713可允許如上文參考圖4所論述之導電路徑之任一者之生長或形成。如圖7中所展示，記憶體單元材料713係連續形成在六個電接觸件701之各者之間。然而，在其他實施例中，記憶體單元材料713可不形成一單個連續股線，而是可包括以某一方式橋接六個電接觸件701之各者之記憶體單元材料713之一連續部分。
針對六個電接觸件，將導電路徑及冪次定律交換式關係(分別係方程式(1)及(2))應用於圖7之記憶體單元700，發現導電路徑之最大數目係7。連接六個電接觸件701之可能交換或方式之最大數目係128。下文表IV中概述圖7之記憶體單元700之此等可能組合及交換。
因此，圖7之具有六個電接觸件701之記憶體單元700之導電路徑之最大數目係7，且可能交換之最大數目係128。
注意，在圖7中，作出無法耦合記憶體單元700之端位元之一假定。例如，未展示自EC6往回至接觸件EC1或接觸件EC5往回至接觸件EC2之導電路徑。然而，此等配置係可行的，且一般技術者在閱讀本發明之後可想像該等配置。此外，參考圖8及圖9論述之其他配置亦 可係可行的。例如，其他電極接觸件組態可包含一或多個單元材料之一基質內之通孔接觸件之一六角密集(HCP)陣列或一立方陣列。
一般而言，用於資訊儲存之交換數目以與每單元電接觸件之數目成一冪次定律關係而增加。組合之數目及(因此)程式化/抹除及讀取操作之數目僅線性增加。表V使用二狀態記憶體單元中之電接觸件之例示性數目NEC指示冪次定律關係(NPERM)及線性關係(NCP)兩者。
作為另一實例，圖8係指示具有七個電接觸件801(EC1、EC2、...、EC7)及兩個記憶體狀態(「接通」或「關斷」)之一記憶體單元800中之導電路徑之組合及交換之數目之一平面圖式。七個電接觸件801係以一六角密集(HCP)配置配置在彼此橫向配置之記憶體單元之個別者之間。記憶體單元800之HCP配置可包括一較大23 f2記憶體單元陣列之一子組。記憶體單元800具有電耦合接觸件EC1及EC7之一第一導電路徑821、電耦合接觸件EC2及EC7之一第二導電路徑823、電耦合接觸件EC3及EC7之一第三導電路徑825、電耦合接觸件EC4及EC7之一第四導電路徑827、電耦合接觸件EC5及EC7之一第五導電路徑829及電耦合接觸件EC6及EC7之一第六導電路徑831。
一記憶體單元材料815可允許如上文參考圖4所論述之導電路徑 之任一者之形成。儘管將記憶體單元材料815展示為圍繞圖8之平面圖式中之各電接觸件之一圓形配置，然記憶體單元材料815可呈現任一形狀，諸如，正方形、矩形、六角形或甚至一不規則形式，諸如在七個電接觸件801之間橋接七個電接觸件801之鄰近者之各者之一連續形式填充空隙。例如，如所展示，第一電接觸件EC1與第七電接觸件EC7之間之記憶體單元材料815相接以形成在七個電接觸件801之間的一導電路徑。在其他實施例中，記憶體單元材料815跨記憶體單元800之整個構造可係連續的。
如先前所提及，導電路徑方程式(1)僅近似用於(例如)圖5至圖7中所圖解說明之組態中之偶數數目個電接觸件。針對奇數個電接觸件(諸如，參考圖8所描述之七個電接觸件801)，第七接觸件EC7係與其他接觸件EC1至EC6共用。因此，導電路徑方程式(1)僅係一近似值且將取決於電接觸件之一確切幾何配置而稍有變化。然而，一旦判定電接觸件之數目，冪次定律交換式關係(方程式(2))仍適用於圖8之記憶體單元800。針對具有六個導電路徑之七個電接觸件，連接七個電接觸件801之可能交換或方式之最大數目係64。下文表VI中概述圖8之記憶體單元800之此等可能組合及交換。
現參考圖9，一平面圖指示具有一正方陣列中之四個電接觸件901之一記憶體單元900之構造中之導電路徑之組合及交換之數目；記憶體單元之個別者彼此橫向配置。記憶體單元900可係一較大4f2記憶 體單元陣列之一子組。記憶體單元900具有四個電接觸件901(EC1、EC2、EC3及EC4)，且(針對此實例)可被視為具有兩個記憶體狀態(「接通」或「關斷」)。記憶體單元900具有電耦合接觸件EC1及EC2之一第一導電路徑929、電耦合接觸件EC1及EC4之一第二導電路徑931、電耦合接觸件EC1及EC3之一第三導電路徑921、電耦合接觸件EC3及EC2之一第四導電路徑927、電耦合接觸件EC3及EC4之一第五導電路徑923及電耦合接觸件EC4及EC2之一第六導電路徑925。
交叉耦合之導電路徑之任一者或兩者(例如，電耦合接觸件EC1及EC4之第二導電路徑931及電耦合接觸件EC3及EC2之第四導電路徑927)可被視為選用導電路徑。即，取決於一特定記憶體裝置，可在一給定組態中不採用此等導電路徑之一者或兩者。因此，針對圖9之記憶體單元900，取決於一設計者是否選擇包含兩個選用交叉耦合之導電路徑之一者或兩者，可存在四個、五個或六個導電路徑。在一些實施例中，若在橫越中間空間時無法充分隔離局域導電區域，則可不使用全部導電路徑以諸如(舉例而言)避免干擾。
一記憶體單元材料909可允許如上文參考圖4所論述之導電路徑之任一者之形成。如同參考圖8所論述之記憶體單元材料815，圖9之記憶體單元材料909可呈現任一形狀，諸如，正方形、矩形、六角形或不規則形狀，甚至至完全填充四個電接觸件901之間之任何空隙作為橋接該四個電接觸件901之鄰近者之電解質之連續部分之程度。例如，如圖9中所展示，第一電接觸件EC1與第四電接觸件EC4之間之記憶體單元材料909相接以形成一導電路徑。
將導電路徑及冪次定律交換式關係應用於圖9之記憶體單元900，針對四個電接觸件，導電路徑之最大數目係4、5或6(取決於是否使用兩個選用交叉耦合之導電路徑之一者或兩者)。基於經選擇導電路徑之數目，連接四個電接觸件之可能交換或方式之最大數目係 16、32或64。下文表VII中概述圖9之記憶體單元900之此等可能組合及交換。
基於閱讀及理解本文提供之本發明，一般技術者可容易將技術及概念延伸至任一數目個接觸件及記憶體單元之各種配置。例如，一般技術者可將該等技術及概念應用於與其他記憶體單元呈各種幾何配置之具有數百、數千或甚至更多電接觸件之一記憶體單元。因此，可實現許多實施例。
例如，圖10之一系統1000經展示以包含經由一匯流排1013彼此耦合之一控制器1003、一輸入/輸出(I/O)裝置1011(例如，一小鍵盤、一觸控螢幕或一顯示器)、一記憶體裝置1009、一無線介面1007、一靜態隨機存取記憶體(SRAM)裝置1001及一位移暫存器(例如，使用本文中所揭示之技術形成之一單片位移暫存器)。在一實施例中，一電池1005可供應電力至系統1000。記憶體裝置1009可包含一NAND記憶體、一快閃記憶體、一NOR記憶體、此等之一組合或類似物。
控制器1003可包含(例如)一或多個微處理器、數位信號處理器、微控制器或類似物。記憶體裝置1009可用以儲存傳輸至系統1000或藉由系統1000傳輸之資訊。記憶體裝置1009亦可視情況用以在系統1000之操作期間儲存呈藉由控制器1003執行之指令之形式之資訊，且可用以儲存呈藉由系統1000產生、收集或接收之使用者資料(諸如，影像資料)之形式之資訊。如本文中所揭示，該等指令可儲存為數位資訊 及使用者資料，可作為數位資訊儲存在記憶體之一區段中且作為類比資訊儲存在另一區段中。作為另一實例，同時可標記一給定區段以儲存數位資訊，且接著可重新分配及重新組態該給定區段以儲存類比資訊。控制器1003、記憶體裝置1009及/或位移暫存器1015可包含本文中所描述之新穎記憶體裝置之一或多者。
I/O裝置1011可用以產生資訊。系統1000可使用無線介面1007以運用一射頻(RF)信號傳輸資訊至一無線通信網路且自無線通信網路接收資訊。無線介面1007之實例可包含一天線或一無線收發器(諸如，一偶極天線)。然而，本發明標的之範疇在此方面不受限制。再者，I/O裝置1011可遞送反映被儲存為一數位輸出(若儲存數位資訊)或一類比輸出(若儲存類比資訊)之資訊之一信號。儘管上文提供一無線應用中之一實例，然本文中所揭示之本發明標的之實施例亦可用於非無線應用中。I/O裝置1011可包含本文中所描述之新穎記憶體裝置之一或多者。
該等方法及設備之各種圖解旨在提供各種實施例之結構之一般理解，且並非旨在提供可使用本文中所描述之結構、特徵及材料之該等設備及方法之全部元件及特徵之一完整描述。
各種實施例之設備可包含(例如)用於高速電腦中之電子電路、通信及信號處理電路、單處理器或多處理器模組、單個或多個嵌入式處理器、多核心處理器、資料切換器及包含多層之特定應用模組、多晶片模組或類似物，或各種實施例之設備可包含於以上者中。此等設備可進一步包含為各種電子系統(諸如，電視、蜂巢式電話、個人電腦(例如，膝上型電腦、桌上型電腦、掌上型電腦、平板型電腦等)、工作站、收音機、視訊播放器、音訊播放器、車輛、醫學裝置(例如，心臟監測器、血壓監測器等)、機頂盒及各種其他電子系統)內之子組件。
一般技術者將瞭解，針對本文中所揭示之此及其他方法(例如，程式化或讀取操作)，可以一不同順序實施且可重複、同步執行形成各種方法之部分之活動，其中各種元件彼此取代。此外，所概括之動作及操作僅提供為實例，且在不偏離所揭示之實施例之本質之情況下，一些動作及操作可選用、組合成較少動作及操作或擴展為額外動作及操作。
因此，本發明不限於本申請案中所描述之特定實施例(其等旨在作為各種態樣之圖解)。如一般技術者在閱讀及理解本發明之後將明白，可作出許多修改及變動。自先前描述，一般技術者將明白在本發明之範疇內除本文中所列舉之方法及設備以外在功能上等效之方法及設備。一些實施例之部分及特徵可包含於其他實施例之部分及特徵中或可取代該等其他實施例之部分及特徵。一般技術者在閱讀及理解本文中所提供之描述之後將明白許多其他實施例。此等修改及變動旨在落於隨附申請專利範圍之一範疇內。本發明僅受限於隨附申請專利範圍及此等申請專利範圍所授權之等效物之全範疇。亦應瞭解，本文中使用之術語僅係為描述特定實施例之目的且並非旨在限制。
在各種實施例中，提供一種包括至少兩個電阻變化記憶體(RCM)單元之設備。該設備包含耦合至RCM單元之各者之至少兩個電接觸件。一記憶體單元材料佈置於耦合至RCM單元之各者之電接觸件之各者之對之間。電解質能夠在電接觸件之間形成一局域導電路徑，其中電解質之至少一部分經配置以交叉耦合電耦合至至少兩個RCM單元之各者之至少兩個電接觸件之選定者之間之一導電路徑。
在設備之至少一些實施例中，電接觸件之各者之對經組態以針對程式化、抹除或讀取操作個別地存取。在設備之至少一些實施例中，待形成於電接觸件對之間之導電路徑之數目基於電接觸件之一總數目線性增加。在設備之至少一些實施例中，用於程式化、抹除或讀 取操作之交換之數目基於導電路徑之數目根據一冪次定律關係而增加。
在各種實施例中，提供一種包含至少一電阻變化記憶體(RCM)單元之設備。該設備包含電耦合至RCM單元之三個或更多個電接觸件，其中該三個或更多個電接觸件彼此橫向配置。一記憶體單元材料係佈置於電接觸件對之間。電解質能夠在該三個或更多個電接觸件之對之間形成一局域導電路徑。
在設備之一些實施例中，電解質之至少一部分經配置以交叉耦合電接觸件之選定者之間之一導電路徑。
在各種實施例中，提供一種包含一電裝置之設備，該電裝置具有耦合至該電裝置之至少三個電接觸件。三個接觸件彼此橫向配置。一記憶體單元材料係佈置於該至少三個電接觸件之至少若干對之間。
在設備之一些實施例中，電裝置包括一單片固態位移暫存器。
在各種實施例中，提供一種操作一記憶體裝置之方法。該方法包含：在具有至少三個電接觸件之一記憶體裝置中選擇對該記憶體裝置執行複數個操作之一序列；選擇該至少三個電接觸件之一第一對以對該記憶體裝置執行一第一操作；及選擇該至少三個電接觸件之交叉耦合者之一後續對以對該記憶體裝置執行一後續操作。
在各種實施例中，提供一種包含至少三個電阻變化記憶體(RCM)單元之設備。該設備包含電耦合至RCM單元之各者之至少一電接觸件，其中該等RCM單元彼此橫向配置。一記憶體單元材料係佈置於耦合至該至少三個RCM單元之各者之電接觸件之至少若干對之間。電解質能夠在電接觸件之間形成一導電路徑。
在設備之一些實施例中，將七個RCM單元形成於一六角密集陣列中。在設備之一些實施例中，將四個RCM單元形成於一正方陣列中。
如本文中所使用，術語「或」可理解為一包含或排他意義。此外，儘管下文所論述之各種例示性實施例可主要涉及兩狀態(例如，單位階單元(SLC))記憶體裝置，然該等實施例僅係為明確本發明而給定，且因此不限於呈SLC記憶體裝置之形式之設備或甚至不限於一般記憶體裝置。例如，所提供之本發明可容易地應用於其他類型之電裝置，諸如基於細絲或導電路徑之單片固態位移暫存器。
提供本發明之摘要以允許讀者快速確定本發明技術之本質。應瞭解，摘要將不用以解釋或限制申請專利範圍。此外，在先前實施方式中，可看出各種特徵為簡化本發明之目的而集合在一單個實施例中。本發明之此方法並非解釋為限制申請專利範圍。因此，以下申請專利範圍藉此併入實施方式中，其中各技術方案獨立地作為一個別實施例。
600‧‧‧記憶體單元
601‧‧‧電接觸件
609‧‧‧電解質
611‧‧‧第一導電路徑
613‧‧‧第二導電路徑
615‧‧‧第三導電路徑
617‧‧‧第四導電路徑

Claims (25)

  1. 一種設備，其包括：至少兩個電阻變化記憶體(RCM)單元；至少兩個電接觸件，其等電耦合至該至少兩個RCM單元之各者；及一記憶體單元材料，其佈置於耦合至該至少兩個RCM單元之各者之該至少兩個電接觸件之對之間，該記憶體單元材料能夠在該至少兩個電接觸件之間形成一導電路徑，該記憶體單元材料之至少一部分經配置以交叉耦合電耦合至該至少兩個RCM單元之各者之該至少兩個電接觸件之選定者之間之一導電路徑。
  2. 如請求項1之設備，其中該至少兩個RCM單元共用一連續記憶體單元材料。
  3. 如請求項1之設備，其中電耦合至該至少兩個RCM單元之各者之該至少兩個電接觸件之各者之該等對經組態以針對程式化、抹除或讀取操作個別地存取。
  4. 如請求項1之設備，其中待形成於電耦合至該至少兩個RCM單元之各者之該至少兩個電接觸件之該等對之間之導電路徑之一數目基於該等電接觸件之一總數目近似線性增加。
  5. 如請求項4之設備，其中用於程式化、抹除或讀取操作之交換之一數目係基於導電路徑之該數目近似根據一冪次定律關係而增加。
  6. 如請求項1之設備，其中該等RCM單元包括導電橋接隨機存取記憶體(CBRAM)單元。
  7. 如請求項1之設備，其中該等RCM單元包括電阻性隨機存取記憶體(RRAM)單元。
  8. 如請求項1之設備，其中至少一些該等RCM單元包括一單位階單元記憶體裝置。
  9. 如請求項1之設備，其中至少一些該等RCM單元包括一多位階單元記憶體裝置。
  10. 如請求項1之設備，其中該記憶體單元材料包括一硫族化物材料。
  11. 如請求項1之設備，其中該等電接觸件之至少一者係包括一可氧化金屬材料之一陽極。
  12. 如請求項1之設備，其中該等電接觸件之至少一者係包括一惰性材料之一陰極。
  13. 一種設備，其包括：至少一電阻變化記憶體(RCM)單元；三個或更多個電接觸件，其等電耦合至該至少一RCM單元，該三個或更多個電接觸件彼此橫向配置；及一記憶體單元材料，其佈置於三個或更多個電接觸件之對之間，該記憶體單元材料能夠在該三個或更多個電接觸件之對之間形成一導電路徑。
  14. 如請求項13之設備，其中該記憶體單元材料之至少一部分經配置以交叉耦合電耦合至該至少一RCM單元之該三個或更多個電接觸件之選定者之間之一導電路徑。
  15. 如請求項14之設備，其中該三個或更多個電接觸件經組態以歸因於操作該RCM單元之交換之一數目而增加該至少一RCM單元之一儲存密度。
  16. 一種設備，其包括：一電裝置；至少三個電接觸件，其等耦合至該電裝置，該三個接觸件彼 此橫向配置且組態為交叉耦合；及一記憶體單元材料，其佈置於該至少三個電接觸件之至少若干對之間。
  17. 如請求項16之設備，其中該記憶體單元材料經配置以允許交叉耦合該至少三個電接觸件之選定者。
  18. 如請求項16之設備，其中該電裝置包括一單片固態位移暫存器。
  19. 一種操作一記憶體裝置之方法，該方法包括：在具有至少三個電接觸件之一記憶體裝置中，選擇對該記憶體裝置執行複數個操作之一序列；選擇該至少三個電接觸件之一第一對以對該記憶體裝置執行一第一操作；及選擇該至少三個電接觸件之交叉耦合者之一後續對以對該記憶體執行一後續操作。
  20. 如請求項19之方法，其中該複數個操作之至少一者包含執行該記憶體裝置之一電阻量測。
  21. 如請求項19之方法，其中藉由一冪次定律關係近似描述該序列之選定者之一最大數目。
  22. 一種設備，其包括：至少三個電阻變化記憶體(RCM)單元；數個電接觸件，其等包含電耦合至該至少三個RCM單元之各者之至少一電接觸件，該至少三個RCM單元彼此橫向配置；及一記憶體單元材料，其佈置於電耦合至該至少三個RCM單元之各者之至少一電接觸件之至少若干對之間，該記憶體單元材料能夠在該等電接觸件之該至少若干對之間形成一導電路徑。
  23. 如請求項22之設備，其中該記憶體單元材料之至少一部分經配 置以交叉耦合電耦合至該至少三個RCM單元之各者之該至少一電接觸件之選定者之間之一導電路徑。
  24. 如請求項22之設備，其中該等RCM單元係形成於一六角密集陣列中。
  25. 如請求項22之設備，其中該等RCM單元係形成於一正方陣列中。
TW102116103A 2012-05-11 2013-05-06 交換式記憶體單元 TWI584412B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/469,706 US8711603B2 (en) 2012-05-11 2012-05-11 Permutational memory cells

Publications (2)

Publication Number Publication Date
TW201407722A true TW201407722A (zh) 2014-02-16
TWI584412B TWI584412B (zh) 2017-05-21

Family

ID=49548481

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116103A TWI584412B (zh) 2012-05-11 2013-05-06 交換式記憶體單元

Country Status (7)

Country Link
US (3) US8711603B2 (zh)
EP (1) EP2847795B1 (zh)
JP (1) JP6019220B2 (zh)
KR (1) KR101958727B1 (zh)
CN (1) CN104350598B (zh)
TW (1) TWI584412B (zh)
WO (1) WO2013169744A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8711603B2 (en) 2012-05-11 2014-04-29 Micron Technology, Inc. Permutational memory cells
US9658642B2 (en) * 2013-07-01 2017-05-23 Intel Corporation Timing control for unmatched signal receiver
US10163917B2 (en) * 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
JP2018157011A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体記憶装置
WO2019046629A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
CN111052395A (zh) 2017-08-31 2020-04-21 美光科技公司 半导体装置、晶体管以及用于接触金属氧化物半导体装置的相关方法
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
US11423984B2 (en) * 2020-04-06 2022-08-23 Crossbar, Inc. Distinct chip identifier sequence utilizing unclonable characteristics of resistive memory on a chip

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5694054A (en) * 1995-11-28 1997-12-02 Energy Conversion Devices, Inc. Integrated drivers for flat panel displays employing chalcogenide logic elements
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
WO2005001899A2 (en) * 2003-06-09 2005-01-06 Nantero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
EP1643508B1 (en) * 2004-10-01 2013-05-22 International Business Machines Corporation Non-volatile memory element with programmable resistance
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
KR100682913B1 (ko) * 2005-01-06 2007-02-15 삼성전자주식회사 하이브리드 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
US20080007995A1 (en) * 2006-07-10 2008-01-10 Schwerin Ulrike Gruening-Von Memory cell having a switching active material, and corresponding memory device
US7782765B2 (en) * 2007-01-22 2010-08-24 Harris Stratex Networks Operating Corporation Distributed protection switching architecture for point-to-point microwave radio systems
US7462038B2 (en) 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
US20080203469A1 (en) * 2007-02-28 2008-08-28 Qimonda Ag Integrated circuit including an array of memory cells having dual gate transistors
US7795606B2 (en) 2008-08-05 2010-09-14 Seagate Technology Llc Non-volatile memory cell with enhanced filament formation characteristics
US8072793B2 (en) 2008-09-04 2011-12-06 Macronix International Co., Ltd. High density resistance based semiconductor device
KR20100041139A (ko) * 2008-10-13 2010-04-22 삼성전자주식회사 상변화 물질이 3개 이상의 병렬 구조를 가짐으로써, 하나의메모리 셀에 2비트 이상의 데이터를 저장하는 멀티 레벨 셀 형성방법
US8445883B2 (en) 2008-10-30 2013-05-21 Panasonic Corporation Nonvolatile semiconductor memory device and manufacturing method thereof
US7897955B2 (en) 2008-11-03 2011-03-01 Seagate Technology Llc Programmable resistive memory cell with filament placement structure
KR101055748B1 (ko) * 2009-10-23 2011-08-11 주식회사 하이닉스반도체 저항 변화 장치 및 그 제조방법
US8048755B2 (en) * 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
JP2011204744A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
US8486611B2 (en) * 2010-07-14 2013-07-16 Micron Technology, Inc. Semiconductor constructions and methods of forming patterns
JP2012064271A (ja) 2010-09-15 2012-03-29 Toshiba Corp 多値抵抗変化メモリ
US8711603B2 (en) 2012-05-11 2014-04-29 Micron Technology, Inc. Permutational memory cells

Also Published As

Publication number Publication date
EP2847795B1 (en) 2020-12-02
WO2013169744A1 (en) 2013-11-14
US8711603B2 (en) 2014-04-29
US20140233293A1 (en) 2014-08-21
TWI584412B (zh) 2017-05-21
JP2015520909A (ja) 2015-07-23
US20150194211A1 (en) 2015-07-09
KR101958727B1 (ko) 2019-03-15
KR20150020558A (ko) 2015-02-26
CN104350598B (zh) 2016-05-25
US9484088B2 (en) 2016-11-01
EP2847795A4 (en) 2015-12-23
EP2847795A1 (en) 2015-03-18
US20130301336A1 (en) 2013-11-14
JP6019220B2 (ja) 2016-11-02
US8988931B2 (en) 2015-03-24
CN104350598A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
TWI584412B (zh) 交換式記憶體單元
US9734906B2 (en) Multi-function resistance change memory cells and apparatuses including the same
US9735357B2 (en) Resistive memory cell with intrinsic current control
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
US7830693B2 (en) NAND based resistive sense memory cell architecture
TWI591815B (zh) 電阻式記憶體裝置
KR20150137109A (ko) Rram 및 rram을 위한 정보를 저장 및 복구하는 방법
US9047948B1 (en) Programmable window of operation for CBRAM
US20100108975A1 (en) Non-volatile memory cell formation
JP2013084640A (ja) 可変抵抗素子を備える不揮発性メモリセル及び不揮発性半導体記憶装置
JP2022060149A (ja) 反転されたｍｒａｍ素子の垂直配向を有する改善されたｍｒａｍクロスポイントメモリ
US11929121B2 (en) Storing one data value by programming a first memory cell and a second memory cell

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees