CN111987098A - 包含层压间隔件结构的设备、存储器装置、电子系统及方法 - Google Patents

包含层压间隔件结构的设备、存储器装置、电子系统及方法 Download PDF

Info

Publication number
CN111987098A
CN111987098A CN202010311532.2A CN202010311532A CN111987098A CN 111987098 A CN111987098 A CN 111987098A CN 202010311532 A CN202010311532 A CN 202010311532A CN 111987098 A CN111987098 A CN 111987098A
Authority
CN
China
Prior art keywords
dielectric
dielectric spacer
structures
spacer
spacer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010311532.2A
Other languages
English (en)
Inventor
S·博尔萨里
S·E·伍德
李皓玉
王宜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111987098A publication Critical patent/CN111987098A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本专利申请案涉及包含层压间隔件结构的设备、存储器装置、电子系统及方法。一种设备包括导电结构、另一导电结构及在第一方向上插入于所述导电结构与所述另一导电结构之间的层压间隔件结构。所述层压间隔件结构包括电介质间隔件结构、另一电介质间隔件结构及插入于所述电介质间隔件结构与所述另一电介质间隔件结构之间的额外电介质间隔件结构。所述额外电介质间隔件结构包括至少一个电介质材料及分散于所述至少一个电介质材料内的气窝。

Description

包含层压间隔件结构的设备、存储器装置、电子系统及方法
优先权主张
本申请案主张2019年5月23日申请的题为“包含层压间隔件结构的设备及相关存储器装置、电子系统及方法(Apparatuses Including Laminate Spacer Structures,andRelated Memory Devices,Electronic Systems,and Methods)”的序列号为16/420,429的美国临时专利申请案的申请日期的权益。
技术领域
本发明的实施例涉及微电子装置设计及制造领域。更具体来说，本发明的实施例涉及包含层压间隔件结构的设备及相关存储器装置、电子系统及方法。
背景技术
微电子装置(例如半导体装置)的设计者希望通过减小个别特征的尺寸及通过减小相邻特征之间的间隔距离来不断提高微电子装置内的特征的集成度或密度。另外，微电子装置设计者通常希望设计不仅紧凑而且提供性能优点及简化设计的设计架构。
相对常见的微电子装置是存储器装置。如本文中使用，术语“存储器装置”意味着且包含并入(但不限于)存储器结构及功能的微电子装置。存储器装置可包含具有布置成栅格图案的许多存储器单元的存储器阵列。一种类型的存储器单元是动态随机存取存储器(DRAM)。在最简单的设计配置中，DRAM单元包含一个存取装置(例如晶体管)及一个存储装置(例如电容器)。存储器装置的现代应用可利用布置成多行多列阵列的大量DRAM单元胞元。DRAM单元的典型存取装置包含一对源极/漏极区域之间的通道区域及经配置以通过通道区域使源极/漏极区域彼此电连接的栅极。DRAM单元的典型电容器包含两个电极及介入于所述两个电极之间且分离所述两个电极的电介质结构(例如电介质膜)。可通过沿阵列的行及列布置的数字线及字线电存取DRAM装置的DRAM单元。
减小存储器装置特征的尺寸及间隔对用于形成存储器装置特征的方法提出越来越高要求。举例来说，DRAM装置制造商面临随着特征间隔减小而减小DRAM单元面积以适应提高特征密度的巨大挑战。减小紧密布置的数字线之间的间隔会导致不合意电耦合(例如电容耦合)效应，这会导致高速DRAM应用的显著感测裕度损失。一种以相对较高特征密度减小此类不合意电耦合效应的方法已形成毗邻阵列的数字线的气隙。然而，形成此气隙的常规过程会不合意地攻击(例如蚀刻)接近气隙定位的阵列的其它特征的导电材料(例如金属)。此攻击会招致降低特征及装置可靠性，从而需要复杂过程来减轻此攻击或导致导电材料沉积于气隙内，这会在DRAM装置的使用及操作期间引起电短路。
因此，需要避免与常规设备配置(例如包含毗邻导电结构(例如数字线)的气隙的常规配置)相关联的问题的新设备配置及相关联微电子装置(例如存储器装置)、电子系统及形成设备的方法。
发明内容
本发明的实施例涉及包含层压间隔件结构的设备及相关存储器装置、电子系统及方法。在一些实施例中，一种设备包括导电结构、另一导电结构及在第一方向上插入于所述导电结构与所述另一导电结构之间的层压间隔件结构。所述层压间隔件结构包括电介质间隔件结构、另一电介质间隔件结构及插入于所述电介质间隔件结构与所述另一电介质间隔件结构之间的额外电介质间隔件结构。所述额外电介质间隔件结构包括至少一个电介质材料及分散于所述至少一个电介质材料内的气窝。
在额外实施例中，一种设备包括：第一导电结构；第二导电结构，其垂直地上覆于所述第一导电结构；第一电介质结构，其垂直地上覆于所述第二导电结构；第二电介质结构，其水平插入于所述第一导电结构之间；第三导电结构，其水平插入于所述第二电介质结构之间；第四导电结构，其垂直地上覆于所述第三导电结构且水平插入于所述第一导电结构中的每一者、所述第二导电结构中的每一者及所述第一电介质结构中的每一者之间；层压间隔件结构，其水平插入于所述第四导电结构与所述第一导电结构、所述第二导电结构及所述第一电介质结构之间；及电介质衬层结构，其垂直地上覆于所述层压间隔件结构及所述第四导电结构的部分。所述层压间隔件结构中的每一者包括：第一电介质间隔件结构；第二电介质间隔件结构，其水平毗邻所述第一电介质间隔件结构且包括分散于电介质材料内的离散气窝；及第三电介质间隔件结构，其水平毗邻所述第二电介质间隔件结构。
在又额外实施例中，一种形成设备的方法包括在插入于导电结构之间的开口内形成层压间隔件结构。所述层压间隔件结构中的每一者包括：第一电介质间隔件结构；第二电介质间隔件结构，其向内毗邻所述电介质间隔件结构且包括浸透包括H、He及Ne中的一或多者的至少一个掺杂物的电介质材料；及第三电介质间隔件结构，其内向毗邻所述第二电介质间隔件结构。形成在所述开口内且插入于所述层压间隔件结构之间的另一导电结构。加热所述层压间隔件结构以将所述层压间隔件结构中的每一者的所述第二电介质间隔件结构转换成包括分散于所述电介质材料内的气窝的经改质第二电介质间隔件结构。
在另外实施例中，一种存储器装置包括存储器控制器、行解码器、列解码器、字线、数字线、存储器单元、导电接触结构及层压间隔件结构。所述行解码器可操作地耦合到所述存储器控制器。所述列解码器可操作地耦合到所述存储器控制器。所述字线可操作地耦合到所述行解码器。所述数字线垂直于所述字线延伸且可操作地耦合到所述列解码器。所述存储器单元定位于所述字线与所述数字线的相交点处且包括电容器及电连接到所述电容器的晶体管。所述导电接触结构可操作地耦合到所述存储器单元的所述晶体管及所述存储器单元的所述电容器且延伸于所述存储器单元的所述晶体管与所述存储器单元的所述电容器之间。所述层压间隔件结构插入于所述数字线与所述导电接触结构之间。所述层压间隔件结构中的每一者包括插入于至少另两个电介质间隔件结构之间的低k电介质间隔件结构。所述低k电介质间隔件结构包括分散于电介质材料内的纳米级气窝。
在又另外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括相邻导电结构及介入于所述相邻导电结构之间的层压间隔件结构。所述层压间隔件结构包括：第一电介质间隔件结构，其毗邻所述相邻导电结构中的第一者；第二电介质间隔件结构，其插入于所述第一电介质间隔件结构与所述相邻导电结构中的第二者之间；及第三电介质间隔件结构，其插入于所述第二电介质间隔件结构与所述相邻导电结构中的所述第二者之间。所述第二电介质间隔件结构具有低于SiO2的介电常数且包括电介质材料及分散于所述电介质材料内的离散气窝。
附图说明
图1A到1G是说明根据本发明的实施例的形成设备的方法的实施例的简化部分横截面图。
图2是根据本发明的实施例的存储器装置的功能框图。
图3是根据本发明的实施例的电子系统的示意框图。
具体实施方式
本文中描述包含层压间隔件结构的设备及相关存储器装置、电子系统及形成设备的方法。在一些实施例中，一种设备包含插入于相邻导电结构之间的层压间隔件结构。所述层压间隔件结构包含插入于另两个电介质间隔件结构之间的低k电介质间隔件结构(例如具有低于二氧化硅(SiO2)的介电常数(k)的电介质间隔件结构)。所述低k电介质间隔件结构包含电介质材料及分散于所述电介质材料内的离散气窝。所述离散气窝促成所述低k电介质间隔件结构相对于包含所述电介质材料但不包含所述离散气窝的电介质间隔件结构的较低介电常数。另外，所述层压间隔件结构的所述两个电介质间隔件结构支撑且保护所述低k电介质间隔件结构。本发明的结构、设备及方法可促成提高特征密度，从而提供依赖于高特征密度的微电子装置(例如存储器装置，例如DRAM装置)及电子系统的增强性能。
以下描述提供例如材料物种、材料厚度及处理条件的特定细节以提供本发明的实施例的详尽描述。然而，所属领域的一般技术人员应理解，可无需采用这些特定细节来实践本发明的实施例。其实，可结合工业中采用的常规制造技术来实践本发明的实施例。另外，下文将提供的描述不形成用于制造设备(例如微电子装置、半导体装置、存储器装置(例如DRAM装置))的完整过程流程。下文将描述的结构不形成完整设备。下文将仅详细描述理解本发明的实施例所需的那些过程行为及结构。用于由结构形成完整设备的额外行为可通过常规制造技术执行。还应注意，本申请案所附的任何图式仅供说明且因此未按比例绘制。另外，图间共同元件可保有相同元件符号标示。
如本文中使用，术语“衬底”意味着且包含额外材料形成于其上的基底材料或构造。衬底可为半导体衬底、支撑结构上的基底半导体层、金属电极或其上形成有一或多个层、结构或区域的半导体衬底。衬底可为常规硅衬底或包括一层半导电材料的其它块状衬底。如本文中使用，术语“块状衬底”意味着且包含不仅硅晶片，而且绝缘体上硅(SOI)衬底(例如蓝宝石上硅(SOS)衬底及玻璃上硅(SOG)衬底)、基底半导体基座上外延硅层及其它半导体或光电材料(例如硅锗、锗、砷化镓、氮化镓及磷化铟)。衬底可经掺杂或未掺杂。通过非限制性实例，衬底可包括以下至少一者：硅、二氧化硅、具有原生氧化物的硅、氮化硅、含碳氮化硅、玻璃、半导体、金属氧化物、金属、氮化钛、含碳氮化钛、钽、氮化钽、含碳氮化钽、铌、氮化铌、含碳氮化铌、钼、氮化钼、含碳氮化钼、钨、氮化钨、含碳氮化钨、铜、钴、镍、铁、铝及贵金属。
如本文中使用，术语“经配置”指代以经预定方式促成至少一个结构及至少一个设备中的一或多者的操作的所述结构及所述设备中的一或多者的大小、形状、材料组成、材料分布、定向及布置。
如本文中使用，单数形式“一(a/an)”及“所述”希望也包含复数形式，除非上下文另外明确指示。
如本文中使用，“及/或”包含相关联列项中的一或多者的任何及所有组合。
如本文中使用，术语“纵向”、“垂直”、“横向”及“水平”是参考一或多个结构及/或特征形成于其中或其上的衬底(例如基底材料、基底结构、基底构造等)的主平面且未必由地球的重力场界定。“横向”或“水平”方向是基本上平行于衬底的主平面的方向，而“纵向”或“垂直”方向是基本上垂直于衬底的主平面的方向。衬底的主平面由具有比衬底的其它表面相对更大的面积的衬底的表面界定。
如本文中使用，为便于描述，空间相对术语(例如“下面”、“下方”、“下”、“底部”、“上方”、“上”、“顶部”、“前”、“后”、“左”、“右”及类似者)可用于描述一个元件或特征与另一(些)元件或特征的关系，如图中说明。除非另外指定，否则空间相对术语希望涵盖除图中描绘的定向之外的材料的不同定向。举例来说，如果使图中的材料反转，那么描述为在其它元件或特征“下方”或“下面”或“之下”或“底部上”的元件将定向成在其它元件或特征“上方”或“顶部上”。因此，所属领域的一般技术人员将明白，术语“下方”可取决于其中使用术语的上下文而涵盖上方及下方两种定向。材料可以其它方式定向(例如旋转90度、反转、翻转等)且因此解译本文中使用的空间相对描述词。
如本文中使用，术语“兼容”意味着材料不会不合意地反应、分解或吸收另一材料，且还意味着材料不会不合意地损害另一材料的化学及/或机械性质。
如本文中使用，关于给定参数、性质或条件的术语“基本上”意味着且包含所属领域的一般技术人员所理解的在一定变化程度内(例如在可接受公差内)满足给定参数、性质或条件的程度。通过实例，取决于基本上满足的特定参数、性质或条件，所述参数、性质或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％或甚至满足100.0％。
如本文中使用，关于特定参数的数值的“约”或“大致”包含数值及所属领域的一般技术人员所理解的数值在特定参数的可接受公差内的变化程度。举例来说，关于数值的“约”或“大致”可包含从数值的90.0％到110.0％的范围内的额外数值，例如在从数值的95.0％到105.0％的范围内、在从数值的97.5％到102.5％的范围内、在从数值的99.0％到101.0％的范围内、在从数值的99.5％到100.5％的范围内或在从数值的99.9％到100.1％的范围内。
除非上下文另外指示，否则本文中描述的材料可通过任何合适过程形成，其包含(但不限于)旋涂、毯覆式涂覆、化学气相沉积(“CVD”)、原子层沉积(“ALD”)、等离子增强ALD、物理气相沉积(“PVD”)(包含溅镀、蒸镀、电离PVD及/或等离子增强CVD)或外延生长。取决于要形成的具体材料，可由所属领域的一般技术人员选择用于沉积或生长材料的技术。另外，除非上下文另外指示，否则本文中描述的材料的移除可通过任何合适过程实现，其包含(但不限于)蚀刻(例如干蚀刻、湿蚀刻、气相蚀刻)、离子铣削、磨料平坦化或其它已知方法。
图1A到1G是说明形成设备(例如微电子装置、半导体装置、存储器装置(例如DRAM装置))的方法的实施例的简化部分横截面图。结合下文将提供的描述，所属领域的一般技术人员将易于明白，本文中描述的方法可用于各种装置中。换句话说，可在每次希望形成设备时使用本发明的方法。
参考图1A，设备100可经形成以包含第一导电结构102(例如导电互连结构)、第二导电结构104(例如导电线结构，例如数字线)、第三导电结构106(例如导电界面结构，例如金属硅化物界面结构)、第一电介质结构108(例如电介质盖结构)、第二电介质结构110(例如电介质衬层结构)、开口112及第一电介质间隔件材料114。如图1A中展示，第二导电结构104可垂直地(例如在Z方向上)形成于第一导电结构102上或之上，且第一电介质结构108可垂直地形成于第二导电结构104上或之上。第二电介质结构110可水平地(例如在X方向上)形成于第一导电结构102之间。第三导电结构106可水平地(例如在X方向上)形成于第二电介质结构110之间。第二电介质结构110、第三导电结构106及第一导电结构102可定位于基底结构(例如衬底，例如半导体衬底)中、上或之上，例如包含存储器单元(例如DRAM单元)的存取装置(例如存取晶体管)的基底结构。举例来说，第三导电结构106可形成于基底结构内的存取装置的接点(例如源极接点或漏极接点)上或之上。开口112可垂直地(例如在Z方向上)延伸于第一电介质结构108中的每一者、第二导电结构104中的每一者及第一导电结构102中的每一者之间且分离第一电介质结构108中的每一者、第二导电结构104中的每一者及第一导电结构102中的每一者，且可终止(例如结束)于第二电介质结构110及第三导电结构106的上表面处。第一电介质间隔件材料114可形成于开口112内及外、第一导电结构102、第二导电结构104、第三导电结构106、第一电介质结构108及第二电介质结构110的表面(例如上表面、侧表面)上或之上。
第一导电结构102、第二导电结构104及第三导电结构106可各自个别地由至少一个导电材料形成且包含所述至少一个导电材料，例如至少一个金属、至少合金、至少一个导电金属氧化物、至少一个导电金属氮化物、至少一个导电金属硅化物及至少一个导电掺杂半导体材料中的一或多者。通过非限制性实例，第一导电结构102、第二导电结构104及第三导电结构106可各自个别地由以下一或多者形成且包含以下一或多者：钨(W)、硅化钨(WSi)、氮化钨(WN)、镍(Ni)、硅化镍(NiSi)、钽(Ta)、氮化钽(TaN)、硅化钽(TaSi)、硅化钴(CoSi)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al)、钼(Mo)、硅化钼(MoSi)、钛(Ti)、硅化钛(TiSi)、氮化钛(TiN)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、氮化钼(MoN)、铱(Ir)、氧化铱(IrOx)、钌(Ru)、氧化钌(RuOx)、氮化钌钛(RuTiN)及导电掺杂硅。第一导电结构102、第二导电结构104及第三导电结构106可具有基本上彼此相同的材料组成；或第一导电结构102、第二导电结构104及第三导电结构106中的一或多者可具有不同于第一导电结构102、第二导电结构104及第三导电结构106中的另外一或多者的材料组成。在一些实施例中，第二导电结构104的材料组成不同于第一导电结构102及第三导电结构106中的一或多者(例如每一者)的材料组成。作为非限制性实例，第一导电结构102及第二导电结构104可个别地包括TiN、TiSi、TaN、WN、WSi、TiAlN、Ti、Pt、Rh、Ir、IrOx、Ru、RuOx中的一或多者；且第三导电结构106可包括CoSi、NiSi、WSi、TaSi、MoSi及TiSi中的一或多者。
第一导电结构102、第二导电结构104及第三导电结构106可各自个别地经形成到任何厚度(例如Z方向上的高度)。第一导电结构102、第二导电结构104及第三导电结构106可各自展现基本上彼此相同的厚度；或第一导电结构102、第二导电结构104及第三导电结构106中的一或多者可展现不同于第一导电结构102、第二导电结构104及第三导电结构106中的另外一或多者的厚度。在一些实施例中，第二导电结构104的厚度小于第一导电结构102的厚度且大于第三导电结构106的厚度。另外，第一导电结构102、第二导电结构104及第三导电结构106可各自个别地基本上贯穿其厚度同质；或第一导电结构102、第二导电结构104及第三导电结构106中的一或多者(例如每一者)可贯穿其厚度异质。在一些实施例中，第一导电结构102、第二导电结构104及第三导电结构106各自经形成为基本上贯穿其厚度同质。
第一电介质结构108及第二电介质结构110可各自个别地由至少一个电介质材料形成且包含所述至少一个电介质材料。作为非限制性实例，第一电介质结构108及第二电介质结构110可各自个别地由基本上无氧的至少一个电介质材料形成且包含所述至少一个电介质材料，例如电介质氮化物材料(例如氮化硅(SiNy))、电介质碳氮化物材料(例如碳氮化硅(SiCzNy))及电介质氮化硼材料(例如氮化硼硅(SiBzNy))中的一或多者，其中SiBzNy中的B的原子百分比是在从约5原子％到约20原子％的范围内。作为另一非限制性实例，第一电介质结构108及第二电介质结构110中的一或多者可由包含氧的至少一个电介质材料形成且包含所述至少一个电介质材料，例如电介质碳氮氧化物材料(例如碳氮氧化硅(SiOxCzNy))。如本文中使用，本文中包含“x”、“y”及“z”中的一或多者的化学式(例如SiNy、SiCzNy、SiBzNy、SiOxCzNy)表示含有一个元素的“x”个原子、另一元素的“y”个原子及额外元素(如果存在)的“z”个原子相对于另一元素(例如Si)的每一个原子的平均比的材料。由于化学式表示相对原子比而非严格化学结构，所以材料可包括一或多个化学计量化合物及/或一或多个非化学计量化合物，且“x”、“y”及“z”(如果存在)的值可为整数或可为非整数。如本文中使用，术语“非化学计量化合物”意味着且包含具有不能由明确界定自然数的比率表示且违反定比定律的元素组成的化学化合物。在一些实施例中，第一电介质结构108及第二电介质结构110各自由氮化硅(Si3N4)形成且包含氮化硅(Si3N4)。
第一电介质结构108及第二电介质结构110可各自个别地经形成到任何合意厚度(例如Z方向上的高度)。第一电介质结构108及第二电介质结构110可各自展现基本上彼此相同的厚度；或第一电介质结构108可展现不同于第二电介质结构110的厚度。在一些实施例中，第一电介质结构108的厚度大于第二电介质结构110的厚度。另外，第一电介质结构108及第二电介质结构110可各自个别地基本上贯穿其厚度同质；或第一电介质结构108及第二电介质结构110中的一或多者(例如每一者)可贯穿其厚度异质。在一些实施例中，第一电介质结构108及第二电介质结构110各自经形成为基本上贯穿其厚度同质。
继续参考图1A，开口112可至少部分由第一导电结构102、第二导电结构104及第一电介质结构108的对置侧表面(例如对置侧壁)及第一电介质结构108、第二电介质结构110及第三导电结构106的上表面界定。举例来说，第一导电结构102、第二导电结构104及第一电介质结构108的对置侧表面可至少部分界定开口112的水平边界(例如在X方向上)；第三导电结构106及第二电介质结构110的上表面可至少部分界定开口112的下垂直边界(例如在Z方向上)；且第一电介质结构108的上表面可界定开口112的上垂直边界(例如在Z方向上)。开口112可垂直地上覆于第二电介质结构110及第三导电结构106，且可水平地(例如在X方向上)介入于第一导电结构102、第二导电结构104及第一电介质结构108的部分之间且分离第一导电结构102、第二导电结构104及第一电介质结构108的部分。第一电介质间隔件材料114可形成于开口112的边界(例如垂直边界、水平边界)内及外，如下文将进一步详细描述。
开口112可经形成以展现任何合意形状及尺寸(例如Z方向上的高度、X方向上的宽度及正交于X方向的另一水平方向上的长度)。开口112的形状及尺寸可至少部分取决于形成于开口112内的额外结构(例如电介质结构、导电结构)的形状及尺寸，如下文将进一步详细描述。在一些实施例中，开口112展现促进合意第四导电结构(例如导电接触结构)形成于其内及水平(例如在X方向上)介入于第四导电结构的侧表面与至少部分界定开口112的水平边界(例如在X方向上)的第一导电结构102、第二导电结构104及第一电介质结构108的对置侧表面之间的电介质间隔件结构形成的形状及尺寸。通过非限制性实例，开口112可经形成以展现柱状形状(例如矩形柱形状)、从约50纳米(nm)到约70nm的范围内的宽度(例如在X方向上)及大于或等于约两(2)倍宽度的高度(例如在Z方向上)(例如从约2:1到约100:1的范围内的高宽比，例如从约2:1到约50:1、从约5:1到约40:1或从约10:1到约30:1)。
仍参考图1A，第一电介质间隔件材料114可形成于开口112的边界内及外。举例来说，如图1A中展示，第一电介质间隔件材料114可延伸(例如连续延伸)于开口112的边界(例如水平边界、垂直边界)处、内及外的第一导电结构102、第二导电结构104、第三导电结构106、第一电介质结构108及第二电介质结构110的表面之上。第一电介质间隔件材料114可至少部分(例如基本上)与由第一电介质间隔件材料114形成于其上的表面界定的拓扑共形。第一电介质间隔件材料114部分(例如不完全)填充开口112。
第一电介质间隔件材料114可由至少一个电介质材料形成且包含所述至少一个电介质材料。第一电介质间隔件材料114的材料组成可经选择以与第一导电结构102、第二导电结构104及第三导电结构106的材料组成兼容。作为非限制性实例，第一电介质间隔件材料114可由基本上无氧的至少一个电介质材料形成且包含所述至少一个电介质材料，例如电介质氮化物材料(例如SiNy)、电介质碳氮化物材料(例如SiCzNy)及电介质氮化硼材料(例如SiBzNy，其中SiBzNy中的B的原子百分比是在从约5原子％到约20原子％的范围内)中的一或多者。作为另一非限制性实例，第一电介质间隔件材料114可由包含氧的至少一个电介质材料形成且包含所述至少一个电介质材料，例如电介质碳氮氧化物材料(例如SiOxCzNy)。在一些实施例中，第一电介质间隔件材料114包括电介质氮化物材料(例如Si3N4)。
第一电介质间隔件材料114的厚度可至少部分取决于开口112的尺寸(例如X方向上的宽度、Z方向上的高度)及形成于开口112内的额外材料及结构的尺寸。通过非限制性实例，第一电介质间隔件材料114的厚度可经选择使得包含由第一电介质间隔件材料114形成的第一电介质间隔件结构及额外电介质间隔件结构的层压间隔件结构具有从约5nm到约10nm的范围内的宽度(例如在X方向上)，例如从约6nm到约9nm。在一些实施例中，第一电介质间隔件材料114经形成以展现从约2nm到约4nm的范围内的厚度。另外，第一电介质间隔件材料114可经形成为基本上贯穿其厚度同质，或第一电介质间隔件材料114可经形成为贯穿其厚度异质。在一些实施例中，第一电介质间隔件材料114经形成为基本上贯穿其厚度同质。
第一导电结构102、第二导电结构104、第三导电结构106、第一电介质结构108、第二电介质结构110、开口112及第一电介质间隔件材料114可使用常规过程(例如：常规沉积过程，例如原位生长、自旋涂覆、毯覆式涂覆、CVD、PECVD、ALD及PVDP中的一或多者；常规图案化过程，例如常规光刻过程；常规材料移除过程，例如常规蚀刻过程)(本文中未详细描述)形成。
接着参考图1B，第二电介质间隔件材料116可形成于开口112内及外的第一电介质间隔件材料114的表面上或之上。举例来说，如图1B中展示，第二电介质间隔件材料116可共形地形成于暴露于开口112内的第一电介质间隔件材料114的表面(例如水平延伸表面、垂直延伸表面)及开口112外的第一电介质间隔件材料114的额外表面(例如额外水平延伸表面)上。第二电介质间隔件材料116可至少部分(例如基本上)与由第二电介质间隔件材料116形成于其上的第一电介质间隔件材料114的表面界定的拓扑共形。第二电介质间隔件材料116部分(例如不完全)填充开口112的剩余部分(例如保持未被第一电介质间隔件材料114填充的部分)。
第二电介质间隔件材料116可由至少一个电介质材料形成且包含所述至少一个电介质材料。第二电介质间隔件材料116的材料组成可经选择使得随后由第二电介质间隔件材料116形成的低k电介质间隔件结构(下文将进一步详细描述)具有低于二氧化硅(SiO2)的介电常数低的介电常数(k)，例如低于约3.9的介电常数(例如在从约1.5到约3.8的范围内、在从约2.0到约3.8的范围内或在从约3.0到约3.8的范围内)。第二电介质间隔件材料116的材料组成也可经选择以与提供(例如植入)到第二电介质间隔件材料116中的一或多个材料(例如掺杂物)相兼容以促进在其内形成离散气窝(例如离散气泡、离散气隙)，如下文将进一步详细描述。作为非限制性实例，第二电介质间隔件材料116可由以下一或多者形成且包含以下一或多者：至少一个电介质氧化物材料(例如例如氧化硅(SiOx)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃及氟硅酸盐玻璃中的一或多者)、至少一个电介质氮化物材料(例如SiNy)、至少一个电介质氮氧化物材料(例如氮氧化硅(SiOxNy))、至少一个电介质碳氮化物材料(例如碳氮化硅(SiCzNy))、至少一个电介质氮化硼材料(例如SiBzNy，其中SiBzNy中的B的原子百分比是在从约5原子％到约20原子％的范围内)、至少一个电介质碳氧化物材料(例如碳氧化硅(SiCxOz))、至少一个氢化电介质碳氧化物材料(例如氢化碳氧化硅(SiCxOyHz))及至少一个电介质碳氮氧化物材料(例如SiOxCzNy)。在一些实施例中，第二电介质间隔件材料116经形成包括电介质氧化物材料(例如SiO2)。
第二电介质间隔件材料116的厚度可至少部分取决于开口112的尺寸(例如X方向上的宽度、Z方向上的高度)及第一电介质间隔件材料114的尺寸及形成于开口112内的额外材料及结构的尺寸。通过非限制性实例，第二电介质间隔件材料116的厚度可经选择使得包含由第一电介质间隔件材料114形成的第一电介质间隔件结构、由第二电介质间隔件材料116形成的第二电介质间隔件结构及至少一个额外电介质间隔件结构(例如第三电介质间隔件结构)的层压间隔件结构具有从约5nm到约10nm的范围内的宽度(例如在X方向上)，例如从约6nm到约9nm。在一些实施例中，第二电介质间隔件材料116经形成以展现从约2nm到约4nm的范围内的厚度。第二电介质间隔件材料116的厚度可基本上相同于(例如等于)第一电介质间隔件材料114的厚度，或第二电介质间隔件材料116的厚度可不同于(例如小于或大于)第一电介质间隔件材料114的厚度。在一些实施例中，第二电介质间隔件材料116的厚度基本上相同于第一电介质间隔件材料114的厚度。另外，第二电介质间隔件材料116可经形成为基本上贯穿其厚度同质，或第二电介质间隔件材料116可经形成为贯穿其厚度异质。在一些实施例中，第二电介质间隔件材料116经形成为基本上贯穿其厚度同质。
第二电介质间隔件材料116可使用常规过程(例如常规共形沉积过程)(本文中未详细描述)形成(例如共形地形成)。通过非限制性实例，第二电介质间隔件材料116可使用常规ALD过程及常规共形CVD过程中的一或多者形成。在一些实施例中，第二电介质间隔件材料116使用ALD过程来形成于第一电介质间隔件材料114的表面上。
接着参考图1C，第二电介质间隔件材料116(图1B)可掺杂(例如浸透)一或多个掺杂物(例如化学物种)以形成经掺杂第二电介质间隔件材料118。掺杂物经选择使得其个别单元(例如个别离子、个别原子、个别分子)能够在设备100的后续处理(例如热处理)期间朝向彼此迁移(例如扩散)且彼此互相作用(例如结合、反应)以在由经掺杂第二电介质间隔件材料118形成的电介质间隔件结构内形成离散气窝(例如离散气泡、离散气隙)(下文将进一步详细描述)。掺杂物还至少部分基于材料组成及第二电介质间隔件材料116(图1B)的厚度来选择。掺杂物在用于处理设备100的条件(例如温度、气压、材料曝光)下基本上可不与第二电介质间隔件材料116(图1B)反应。另外，掺杂物可促进随后形成离散气窝，所述离散气窝在随后由经掺杂第二电介质间隔件材料118形成的电介质间隔件结构内保持稳定且个别地展现小于随后形成的电介质间隔件结构的宽度(例如在X方向上)的最大宽度(例如在X方向上)，例如从随后形成的电介质间隔件结构的宽度的约五分之一(1/5)到随后形成的电介质间隔件结构的宽度的约三分之一(1/3)的范围内的最大宽度。
掺杂物可例如包括氢(H)、氘(2H)、氦(He)及氖(Ne)中的一或多者。在一些实施例中，第二电介质间隔件材料116(图1B)掺杂有含氢物种。含氢物种可例如包括原子氢离子(H+)及电离分子氢(H2 +)中的一或多者。在一些实施例中，H+经植入到第二电介质间隔件材料116(图1B)中以形成经掺杂第二电介质间隔件材料118。在额外实施例中，H2 +经植入到第二电介质间隔件材料116(图1B)中以形成经掺杂第二电介质间隔件材料118。
在一些实施例中，经掺杂第二电介质间隔件材料118经形成以具有其掺杂物(例如含氢物种，例如H+及/或H2 +)的基本上同质(例如均匀、平均、不可变)分布。举例来说，掺杂物的量(例如离子浓度、原子浓度)可贯穿经掺杂第二电介质间隔件材料118的尺寸(例如垂直尺寸及水平尺寸)基本上不变。
在额外实施例中，经掺杂第二电介质间隔件材料118经形成以具有其掺杂物(例如含氢物种，例如H+及/或H2 +)的异质(例如非均匀、非平均、可变)分布。举例来说，掺杂物的量(例如离子浓度、原子浓度)可贯穿经掺杂第二电介质间隔件材料118的垂直尺寸(例如在Z方向上)及水平尺寸(例如在X方向上)中的一或多者改变(例如增加、减少)。在一些实施例中，经掺杂第二电介质间隔件材料118经形成以贯穿其厚度具有掺杂物的异质分布。举例来说，掺杂物的量可在延伸远离第一电介质间隔件材料114的方向上变化(例如增加、减少、先增加后减少、先减少后增加)。掺杂物的量可贯穿经掺杂第二电介质间隔件材料118的厚度逐步变化(例如突然改变)或连续变化(例如渐进改变，例如线性或抛物线地)。在额外实施例中，经掺杂第二电介质间隔件材料118经形成以贯穿开口112内的其不同垂直区域具有掺杂物的异质分布。举例来说，经掺杂第二电介质间隔件材料118可在开口112内的其第一垂直延伸区域118A中具有相对于其其它区域(例如开口112内的其它垂直延伸区域、开口112内及/或外的水平延伸区域)相对增加的掺杂物的量。如图1C中展示，第一垂直延伸区域118A可具有对应于(例如基本上相同于)第二导电结构104的垂直边界的垂直边界(例如上垂直边界、下垂直边界)。在额外实施例中，第一垂直延伸区域118A跨第二导电结构104的垂直尺寸(例如高度)垂直(例如在Z方向上)延伸，而且垂直延伸超过第二导电结构104的垂直边界中的一或多者(例如每一者)。举例来说，第一垂直延伸区域118A的上垂直边界可在第二导电结构104的上垂直边界上方，及/或第一垂直延伸区域118A的下垂直边界可在第二导电结构104的下垂直边界下方。掺杂物的量可贯穿开口112内的经掺杂第二电介质间隔件材料118的不同垂直区域逐步变化(例如突然改变)或连续变化(例如渐进改变，例如线性或抛物线地)。
经掺杂第二电介质间隔件材料118可使用常规过程(例如常规掺杂物植入过程)(本文中未详细地描述)形成。通过非限制性实例，第二电介质间隔件材料116(图1B)可使用等离子掺杂(PLAD)植入过程及束线(BL)植入过程中的一或多者来掺杂一或多个掺杂物以形成经掺杂第二电介质间隔件材料118。如果采用PLAD植入过程，那么其可跨整个第二电介质间隔件材料116(图1B)植入掺杂物。如果采用BL植入过程，那么其可跨非整个第二电介质间隔件材料116(图1B)植入掺杂物，例如在第二电介质间隔件材料116(图1B)的一或多个预定区域(例如开口112内的一或多个垂直延伸区域)内而非在第二电介质间隔件材料116(图1B)的一或多个其它区域(例如开口112内的一或多个其它垂直延伸区域、开口112内及/或外的一或多个水平延伸区域)内。在一些实施例中，PLAD植入过程用于形成经掺杂第二电介质间隔件材料118。举例来说，PLAD植入过程可使用约500伏特(V)的加速电压来采用从每平方厘米(cm2)约2.0E16个离子(例如H+)到约1.0E17个离子/cm2的范围内的植入剂量。在额外实施例中，BL植入过程用于形成经掺杂第二电介质间隔件材料118。举例来说，BL植入过程可使用约500V的加速电压来采用从约2.0E15个离子/cm2到约2.5E16个离子/cm2的范围内的植入剂量。BL植入过程还可采用至少部分由开口112的剩余部分(例如未填充部分)及希望掺杂的第二电介质间隔件材料116(图1B)的区域(例如开口112内的垂直延伸区域)的几何配置(例如Z方向上的高度、X方向上的宽度)确定的预定BL倾斜角。在一些实施例中，BL倾斜角是约10度。
接着参考图1D，第一电介质间隔件材料114(图1C)及经掺杂第二电介质间隔件材料118(图1C)可遭受至少一个材料移除过程以由第一电介质间隔件材料114形成第一电介质间隔件结构120且由经掺杂第二电介质间隔件材料118形成第二电介质间隔件结构122。材料移除过程可基本上(例如完全)移除开口112外的第一电介质结构108的上表面上或之上的第一电介质间隔件材料114及经掺杂第二电介质间隔件材料118的部分，且可部分移除开口112的下垂直边界处的第三导电结构106及第二电介质结构110的上表面上或之上的第一电介质间隔件材料114及经掺杂第二电介质间隔件材料118的部分。材料移除过程可基本上(例如完全)暴露(例如揭露)开口112的下垂直边界处的第三导电结构106的上表面。第一电介质间隔件结构120可包括开口112的边界处的第一导电结构102、第二导电结构104、第一电介质结构108及第二电介质结构110的表面上的第一电介质间隔件材料114的剩余(例如未移除)部分；且第二电介质间隔件结构122可包括开口112内的第一电介质间隔件结构120的表面上的经掺杂第二电介质间隔件材料118的剩余(例如未移除)部分。
如图1D中展示，第一电介质间隔件结构120及第二电介质间隔件结构122可局限于开口112的边界(例如垂直边界、水平边界)内。另外，第一电介质间隔件结构120的下部可展现与第二电介质间隔件结构122的内侧表面基本上共面的内侧表面。第一电介质间隔件结构120的下部可垂直地(例如在Z方向上)位于第二电介质间隔件结构122下面。因此，第一电介质间隔件结构120的下部的内侧表面可从不在第二电介质间隔件结构122垂直下面的第一电介质间隔件结构120的上部的内侧表面水平偏移(例如在X方向上)偏移。在额外实施例中，第一电介质间隔件结构120的下部的内侧表面可从第二电介质间隔件结构122的内侧表面水平偏移(例如在X方向上)。
用于形成第一电介质间隔件结构120及第二电介质间隔件结构122的材料移除过程可包含：移除(例如脱盖)垂直地上覆于开口112内及外的第一电介质间隔件材料114(图1C)的上表面(例如最上水平表面)的经掺杂第二电介质间隔件材料118(图1C)的部分，且接着移除(例如部分移除)至少第一电介质间隔件材料114的未覆盖部分以暴露开口112外的第一电介质结构108的上表面(例如最上水平表面)及开口112的下垂直边界处的第三导电结构106及第二电介质结构110的上表面的部分。材料移除过程可例如包含各向异性干蚀刻(例如反应离子蚀刻(RIE)、深RIE、等离子蚀刻、反应离子束蚀刻及化学辅助离子束蚀刻中的一或多者)及各向异性湿蚀刻(例如氢氟酸(HF)蚀刻、缓冲HF蚀刻及缓冲氧化物蚀刻剂(BOE)中的一或多者)中的一或多者以形成第一电介质间隔件结构120及第二电介质间隔件结构122。在一些实施例中，第一各向异性干蚀刻过程用于移除垂直地上覆于开口112内及外的第一电介质间隔件材料114(图1C)的上表面的经掺杂第二电介质间隔件材料118(图1C)的部分，接着，第二各向异性干蚀刻过程用于部分移除第一电介质间隔件材料114的未覆盖部分及经掺杂第二电介质间隔件材料118的剩余部分中的每一者以形成第一电介质间隔件结构120及第二电介质间隔件结构122。第一各向异性干蚀刻过程可采用对经掺杂第二电介质间隔件材料118具有比第一电介质间隔件材料114更高的蚀刻选择性的第一干蚀刻剂，且第二各向异性干蚀刻过程可采用对第一电介质间隔件材料114具有比经掺杂第二电介质间隔件材料118更高的蚀刻选择性的第二干蚀刻剂。
接着参考图1E，第三电介质间隔件材料124可形成(例如共形地形成)于开口112的边界处、内及外的第一电介质间隔件结构120、第二电介质间隔件结构122、第一电介质结构108、第二电介质结构110及第三导电结构106的表面上或之上。第三电介质间隔件材料124可至少部分(例如基本上)与由第三电介质间隔件材料124形成于其上的第一电介质间隔件结构120、第二电介质间隔件结构122、第一电介质结构108、第二电介质结构110及第三导电结构106的表面界定的拓扑共形。第三电介质间隔件材料124部分(例如不完全)填充开口112的剩余部分(例如保持未被第一电介质间隔件结构120及第二电介质间隔件结构122填充的部分)。
第三电介质间隔件材料124可由至少一个电介质材料形成且包含所述至少一个电介质材料。第三电介质间隔件材料124的材料组成也可经选择以与第三导电结构106的材料组成兼容。作为非限制性实例，第三电介质间隔件材料124可由基本上无氧的至少一个电介质材料形成且包含所述至少一个电介质材料，例如电介质氮化物材料(例如SiNy)、电介质碳氮化物材料(例如SiCzNy)及电介质氮化硼材料(例如SiBzNy，其中SiBzNy中的B的原子百分比是在从约5原子％到约20原子％的范围内)中的一或多者。作为另一非限制性实例，第三电介质间隔件材料124可由包含氧的至少一个电介质材料形成且包含所述至少一个电介质材料，例如电介质碳氮氧化物材料(例如SiOxCzNy)。第三电介质间隔件材料124的材料组成可不同于第二电介质间隔件结构122的材料组成，且可基本上相同于或不同于第一电介质间隔件结构120的材料组成。在一些实施例中，第三电介质间隔件材料124包括电介质氮化物材料(例如Si3N4)。
第三电介质间隔件材料124的厚度可至少部分取决于开口112的尺寸(例如X方向上的宽度、Z方向上的高度)及第一电介质间隔件结构120、第二电介质间隔件结构122及形成于开口112内的额外材料及结构的尺寸。通过非限制性实例，第三电介质间隔件材料124的厚度可经选择使得包含第一电介质间隔件结构120、经改质(例如气隙增强)形式的第二电介质间隔件结构122(下文将进一步详细描述)及由第三电介质间隔件材料124形成的第三电介质结构的层压间隔件结构各自具有从约5nm到约10nm的范围内的宽度(例如在X方向上)，例如从约6nm到约9nm。在一些实施例中，第三电介质间隔件材料124经形成以展现从约2nm到约4nm的范围内的厚度。第三电介质间隔件材料124的厚度可基本上相同于(例如等于)第一电介质间隔件结构120中的每一者及第二电介质间隔件结构122中的每一者(及因此各自第一电介质间隔件材料114(图1C)及经掺杂第二电介质间隔件材料118(图1C))的厚度，或第三电介质间隔件材料124的厚度可不同于(例如小于或大于)第一电介质间隔件结构120中的每一者及第二电介质间隔件结构122中的每一者的厚度。在一些实施例中，第三电介质间隔件材料124的厚度基本上相同于第一电介质间隔件结构120中的每一者及第二电介质间隔件结构122中的每一者的厚度。另外，第三电介质间隔件材料124可经形成为基本上贯穿其厚度同质，或第三电介质间隔件材料124可经形成为贯穿其厚度异质。在一些实施例中，第三电介质间隔件材料124经形成为基本上贯穿其厚度同质。
第三电介质间隔件材料124可使用常规过程(例如常规共形沉积过程)(本文中未详细描述)形成(例如共形地形成)。通过非限制性实例，第三电介质间隔件材料124可使用常规ALD过程及常规共形CVD过程中的一或多者形成。在一些实施例中，第三电介质间隔件材料124使用ALD过程来形成于第一电介质间隔件结构120、第二电介质间隔件结构122、第一电介质结构108、第二电介质结构110及第三导电结构106的表面上。
接着参考图1F，第三电介质间隔件材料124(图1E)的部分可经移除以形成第三电介质间隔件结构126；第四导电结构130(例如导电接触结构，例如导电插塞)可形成于开口112的剩余部分内；且电介质衬层结构132可形成于开口112内及外。如图1F中展示，第三电介质间隔件结构126可局限于开口112的边界(例如垂直边界、水平边界)内，且可水平(例如在X方向上)介入于第四导电结构130与第二电介质间隔件结构122及第一电介质间隔件结构120中的每一者之间。第四导电结构130可从第三电介质间隔件结构126且在第三电介质间隔件结构126之间水平延伸(例如在X方向上)，且可垂直地(例如在Z方向上)上覆于第三导电结构106且与第三导电结构106电接触(例如可直接物理接触)。电介质衬层结构132可形成于开口112的边界处、内及外的第四导电结构130、第三电介质间隔件结构126、第二电介质间隔件结构122、第一电介质间隔件结构120及第一电介质结构108的表面上或之上。电介质衬层结构132可部分(例如不完全)填充保持未被第一电介质间隔件结构120、第二电介质间隔件结构122、第三电介质间隔件结构126及第四导电结构130占据的开口112的部分。
如图1F中展示，用于由第三电介质间隔件材料124(图1E)形成第三电介质间隔件结构126的材料移除过程可基本上(例如完全)移除开口112的上垂直边界上方的第三电介质间隔件材料124的部分，且可部分移除开口112的下垂直边界处的第三导电结构106及第二电介质结构110的上表面上或之上的第三电介质间隔件材料124的部分。材料移除过程可基本上(例如完全)暴露(例如揭露)开口112的下垂直边界处的第三导电结构106的上表面。第三电介质间隔件结构126可包括开口112的边界处及内的第一电介质间隔件结构120、第二电介质间隔件结构122及第二电介质结构110的表面上的第三电介质间隔件材料124的剩余(例如未移除)部分。
用于形成第三电介质间隔件结构126的材料移除过程可包含使第三电介质间隔件材料124(图1E)遭受各向异性蚀刻(例如：各向异性干蚀刻，例如RIE、深RIE、等离子蚀刻、反应离子束蚀刻及化学辅助离子束蚀刻中的一或多者；各向异性湿蚀刻，例如HF蚀刻、缓冲HF蚀刻及BOE中的一或多者)。在一些实施例中，各向异性干蚀刻过程用于移除第三电介质间隔件材料124(图1E)的部分以形成第三电介质间隔件结构126。
如图1F中展示，第三电介质间隔件结构126、第二电介质间隔件结构122及第一电介质间隔件结构120可一起形成设备100的层压间隔件结构128。层压间隔件结构128中的每一者可个别地包含第一电介质间隔件结构120中的一者、第三电介质间隔件结构126中的一者及部分水平地(例如在X方向上)介入(例如插入)于第一电介质间隔件结构120中的一者与第三电介质间隔件结构126中的一者之间的第二电介质间隔件结构122中的一者。层压间隔件结构128中的每一者可局限于开口112的边界(例如垂直边界、水平边界)内，且可水平地(例如在X方向上)介入于第四导电结构130与第一导电结构102及第二导电结构104中的每一者之间。
第四导电结构130可由至少一个导电材料形成且包含所述至少一个导电材料，例如至少一个金属、至少合金、至少一个导电金属氧化物、至少一个导电金属氮化物、至少一个导电金属硅化物及至少一个导电掺杂半导体材料中的一或多者。通过非限制性实例，第四导电结构130可由以下一或多者形成且包含以下一或多者：W、WN、WSi、Ni、Ta、TaN、TaSi、Pt、Cu、Ag、Au、Al、Mo、Ti、TiN、TiSi、TiSiN、TiAlN、MoN、Ir、IrOx、Ru、RuOx、RuTiN及导电掺杂硅。第四导电结构130的材料组成可基本上相同于或不同于第一导电结构102、第二导电结构104及第三导电结构106的材料组成。在一些实施例中，第四导电结构130由W形成且包含W。
如图1F中展示，第四导电结构130可经形成以部分(例如不完全)填充未被层压间隔件结构128占据的开口112的部分。第四导电结构130的上表面可垂直地位于开口112的上垂直边界下面(例如，在Z方向上从开口112的上垂直边界垂直凹进)。第四导电结构130的上表面可垂直地位于层压间隔件结构128的上表面下面(例如，在Z方向上从层压间隔件结构128的上表面垂直凹进)，层压间隔件结构128的上表面包含其第一电介质间隔件结构120、第二电介质间隔件结构122及第三电介质间隔件结构126的上表面。
第四导电结构130可使用常规过程(例如常规材料沉积过程、常规材料移除过程)及常规处理设备(本文中未详细描述)形成。
继续参考图1F，电介质衬层结构132可经形成以完全水平地(例如在X方向上)延伸于层压间隔件结构128的上表面(包含其第一电介质间隔件结构120、第二电介质间隔件结构122及第三电介质间隔件结构126的上表面)之上且部分水平地(例如在X方向上)延伸于第四导电结构130的上表面之上。电介质衬层结构132还可跨层压间隔件结构128的内侧表面的上部(例如其第三电介质间隔件结构126的内侧表面的上部)垂直地延伸(例如在Z方向上)。电介质衬层结构132可基本上覆盖在形成第四导电结构130之后暴露于开口112的边界处及内的层压间隔件结构128的表面(例如上表面、内侧表面)，例如垂直地上覆于第四导电结构130的上表面的层压间隔件结构128的上表面及层压间隔件结构128的内侧表面的部分。第四导电结构130的上表面的部分(例如X方向上的水平中心部分)可不被电介质衬层结构132覆盖(例如，第四导电结构130的上表面的部分上可无电介质衬层结构132)。
电介质衬层结构132可由至少一个电介质材料形成且包含所述至少一个电介质材料。电介质衬层结构132的材料组成可经选择以与第四导电结构130的材料组成兼容。作为非限制性实例，电介质衬层结构132可由可由基本上无氧的至少一个电介质材料形成且包含所述至少一个电介质材料，例如电介质氮化物材料(例如SiNy)及电介质碳氮化物材料(例如SiCzNy)中的一或多者。在一些实施例中，电介质衬层结构132各自包括电介质氮化物材料(例如Si3N4)。
电介质衬层结构132的厚度可至少部分取决于开口112的尺寸(例如X方向上的宽度、Z方向上的高度)及开口112内的层压间隔件结构128的尺寸(例如宽度)。在一些实施例中，电介质衬层结构132各自经形成以展现从约2nm到8nm的范围内的厚度。另外，电介质衬层结构132可经形成以基本上贯穿其厚度同质，或电介质衬层结构132可经形成以贯穿其厚度异质。在一些实施例中，电介质衬层结构132经形成以基本上贯穿其厚度同质。
电介质衬层结构132可使用常规过程(例如常规材料沉积过程、常规材料移除过程)(本文中未详细描述)形成。通过非限制性实例，电介质衬层材料可使用常规ALD过程及常规共形CVD过程中的一或多者来共形地形成于第一电介质结构108、层压间隔件机构128及第四导电结构130的暴露表面上或之上。此后，上覆于第四导电结构130的电介质衬层材料的部分可经移除(在所属领域中通常称为“穿通”)以形成电介质衬层结构132且暴露第四导电结构130的上表面的部分。
接着参考图1G，图1F中描绘的处理阶段中的设备100可遭受热处理(例如热退火)过程。在热处理过程期间，第二电介质间隔件结构122(图1F)的掺杂物的个别单元(例如个别离子)可朝向彼此迁移(例如扩散)且相互作用(例如结合、反应)以形成包含分散于电介质材料(第二电介质间隔件材料116(图1B)的剩余部分)内的离散气窝138的经改质第二电介质间隔件结构134。如图1G中展示，热处理过程可将层压间隔件结构128(图1F)转换成经改质层压间隔件结构136，经改质层压间隔件结构136各自个别地包含第一电介质间隔件结构120中的一者、第三电介质间隔件结构126中的一者及部分水平地(例如在X方向上)介入(例如插入)于第一电介质间隔件结构120中的一者与第三电介质间隔件结构126中的一者之间的经改质第二电介质间隔件结构134中的一者。
经改质层压间隔件结构136的介电常数可低于层压间隔件结构128(图1F)的介电常数。经改质层压间隔件结构136的相对较低介电常数通过形成包含离散气窝138的经改质第二电介质间隔件结构134来促成。离散气窝138可使经改质第二电介质间隔件结构134的介电常数相对于第二电介质间隔件结构122(图1F)的介电常数降低。经改质第二电介质间隔件结构134可具有比不包含离散气窝138的常规电介质间隔件结构(例如常规电介质氧化物间隔件结构)相对更低的介电常数。经改质第二电介质间隔件结构134的介电常数可例如低于SiO2的介电常数，例如低于约3.9(例如在从约1.5到约3.8的范围内、在从约2.0到约3.8的范围内或在从约3.0到约3.8的范围内)。
针对经改质层压间隔件结构136中的每一者，其第一电介质间隔件结构120、其第三电介质间隔件结构126及其之上的电介质衬层结构132可支撑且保护其经改质第二电介质间隔件结构134。举例来说，第一电介质间隔件结构120、第三电介质间隔件结构126及电介质衬层结构132可一起基本上囊封经改质第二电介质间隔件结构134以对经改质第二电介质间隔件结构134提供结构支撑且在设备100的后续处理(例如蚀刻)期间保护经改质第二电介质间隔件结构134。
经改质层压间隔件结构136的宽度(例如在X方向上)可对应于(例如基本上相同于)层压间隔件结构128(图1F)的宽度。在一些实施例中，经改质层压间隔件结构136中的每一者个别地具有从约5nm到约10nm的范围内的宽度，例如从约6nm到约9nm。针对经改质层压间隔件结构136中的每一者，其第一电介质间隔件结构120、经改质第二电介质间隔件结构134及第三电介质间隔件结构126可各自个别地具有从约2nm到约4nm的范围内的厚度(例如X方向上的宽度)，例如在从约2nm到约3nm的范围内。设备100的第一电介质间隔件结构120、经改质第二电介质间隔件结构134及第三电介质间隔件结构126的厚度可对应于本文中先前描述的第一电介质间隔件材料114(图1A及1B)、第二电介质间隔件材料(图1B)及第三电介质间隔件材料124(图1E)的厚度。
继续参考图1G，经改质第二电介质间隔件结构134的离散气窝138可各自个别地展现小于或等于经改质第二电介质间隔件结构134的厚度(例如X方向上的宽度)的约三分之一(1/3)的最大宽度(例如最大直径)。通过非限制性实例，离散气窝138中的每一者可个别地展现从经改质第二电介质间隔件结构134的厚度的约五分之一(1/5)到经改质第二电介质间隔件结构134的厚度的约三分之一(1/3)的范围内的最大宽度。如果例如经改质第二电介质间隔件结构134展现约3nm的厚度，那么其离散气窝138可各自个别地展现小于或等于约1nm的最大宽度，例如在从约0.6nm到约1nm的范围内。在一些实施例中，经改质第二电介质间隔件结构134的离散气窝138各自个别地展现从约0.4nm到约1.3nm的范围内的最大宽度。离散气窝138的宽度可至少部分取决于包含于第二电介质间隔件结构122(图1F)中的掺杂物(例如含氢物种，例如H+及/或H2 +)的量及用于形成经改质第二电介质间隔件结构134的热处理过程的参数(例如温度、持续时间)。离散气窝138中的每一者可展现基本上相同于离散气窝138中每一其它者的尺寸及形状(例如球形形状)，或离散气窝138中的一或多者可展现不同于离散气窝138中的一或多个其它者的尺寸(例如不同宽度)及形状中的一或多者。
经改质第二电介质间隔件结构134的离散气窝138中的每一者可填充包括第二电介质间隔件结构122(图1F)的掺杂物的中性原子态的气体。通过非限制性实例，如果第二电介质间隔件结构122(图1F)的掺杂物包括H+及H2 +中的一或多者，那么经改质第二电介质间隔件结构134的离散气窝138可填充H2气体。
在一些实施例中，经改质第二电介质间隔件结构134经形成以具有其离散气窝138的基本上同质(例如均匀、平均、不可变)分布。举例来说，经改质第二电介质间隔件结构134可各自贯穿其垂直尺寸(例如在Z方向上)及水平尺寸(例如在X方向及正交于X方向的另一水平方向上)展现离散气窝138的基本上均匀分布。
在额外实施例中，经改质第二电介质间隔件结构134经形成以具有其离散气窝138的异质(例如非均匀、非平均、可变)分布。举例来说，经改质第二电介质间隔件结构134可各自贯穿其垂直尺寸(例如在Z方向上)及水平尺寸(例如在X方向上)中的一或多者展现离散气窝138的非均匀分布。在一些实施例中，经改质第二电介质间隔件结构134各自经形成以贯穿其厚度(例如X方向上的宽度)具有离散气窝138的异质分布。举例来说，离散气窝138的量(例如数量)可在远离第一电介质间隔件结构120而延伸向第三电介质间隔件结构126的方向上变化(例如增加、减少、先增加后减少、先减少后增加)。离散气窝138的量可贯穿经改质第二电介质间隔件结构134中的每一者的厚度逐步变化(例如突然改变)或连续变化(例如渐进改变，例如线性或抛物线地)。在额外实施例中，经改质第二电介质间隔件结构134经形成以贯穿不同垂直区域具有离散气窝138的异质分布。举例来说，经改质第二电介质间隔件结构134可在其第一垂直延伸区域134A中具有相对于经改质第二电介质间隔件结构134的其它垂直延伸区域相对增加的离散气窝138的量。如图1G中展示，第一垂直延伸区域134A可具有对应于(例如基本上相同于)第二导电结构104的垂直边界的垂直边界(例如上垂直边界、下垂直边界)。在额外实施例中，第一垂直延伸区域134A各自跨第二导电结构104的垂直尺寸(例如高度)垂直延伸(例如在Z方向上)，而且垂直地延伸超过第二导电结构104的垂直边界中的一或多者(例如每一者)。举例来说，第一垂直延伸区域134A的上垂直边界可在第二导电结构104的上垂直边界上方，及/或第一垂直延伸区域134A的下垂直边界可在第二导电结构104的下垂直边界下方。离散气窝138的量可贯穿经改质第二电介质间隔件结构134中的不同垂直区域可逐步改变化(例如突然改变)或可连续改变化(例如渐进改变，例如线性或抛物线地)。
用于形成经改质第二电介质间隔件结构134的热处理过程可包含使设备100在图1F中描绘的处理阶段中遭受能够导致第二电介质间隔件结构122(图1F)的电介质材料内的第二电介质间隔件结构122(图1F)的掺杂物的个别单元(例如个别离子)迁移(例如扩散)及相互作用(例如结合、反应)的一或多个高温以形成离散气窝138。通过非限制性实例，热处理过程可包括尖峰退火过程，其包含：在小于或等于约五(5)秒内(例如在约一(1)秒到约五(5)秒内，例如在约两(2)秒到约五(5)秒内或在约三(3)秒到约五(5)秒内)斜升到从约1000℃到约1100℃的范围内的尖峰峰值温度(例如约1000℃)；使设备100暴露于尖峰峰值温度达小于或等于约两(2)秒(例如小于或等于约一(1)秒)；且接着斜降到基准温度(例如室温，例如从约15℃到约25℃的范围内的温度)。在热处理过程(例如尖峰退火过程)期间，经改质第二电介质间隔件结构134与其毗邻(例如水平毗邻、垂直毗邻)的其它结构(例如第一电介质间隔件结构120、第三电介质间隔件结构126、电介质衬层结构132)之间的界面可阻碍(例如防止)第二电介质间隔件结构122的掺杂物迁移到其它结构中。因此，掺杂物在热处理过程期间可保持基本上局限于第二电介质间隔件结构122的边界(例如水平边界、垂直边界)内。
因此，根据本发明的实施例，一种设备包括导电结构、另一导电结构及在第一方向上插入于所述导电结构与所述另一导电结构之间的层压间隔件结构。所述层压间隔件结构包括电介质间隔件结构、另一电介质间隔件结构及插入于所述电介质间隔件结构与所述另一电介质间隔件结构之间的额外电介质间隔件结构。所述额外电介质间隔件结构包括至少一个电介质材料及分散于所述至少一个电介质材料内的气窝。
此外，根据本发明的额外实施例，一种设备包括：第一导电结构；第二导电结构，其垂直地上覆于所述第一导电结构；第一电介质结构，其垂直地上覆于所述第二导电结构；第二电介质结构，其水平插入于所述第一导电结构之间；第三导电结构，其水平插入于所述第二电介质结构之间；第四导电结构，其垂直地上覆于所述第三导电结构且水平插入于所述第一导电结构中的每一者、所述第二导电结构中的每一者及所述第一电介质结构中的每一者之间；层压间隔件结构，其水平插入于所述第四导电结构与所述第一导电结构、所述第二导电结构及所述第一电介质结构之间；及电介质衬层结构，其垂直地上覆于所述层压间隔件结构及所述第四导电结构的部分。所述层压间隔件结构中的每一者包括：第一电介质间隔件结构；第二电介质间隔件结构，其水平毗邻所述第一电介质间隔件结构且包括分散于电介质材料内的离散气窝；及第三电介质间隔件结构，其水平毗邻所述第二电介质间隔件结构。
此外，根据本发明的实施例，一种形成设备的方法包括在插入于导电结构之间的开口内形成层压间隔件结构。所述层压间隔件结构中的每一者包括：第一电介质间隔件结构；第二电介质间隔件结构，其向内毗邻所述电介质间隔件结构且包括浸透包括H、He及Ne中的一或多者的至少一个掺杂物的电介质材料；及第三电介质间隔件结构，其内向毗邻所述第二电介质间隔件结构。形成在所述开口内且插入于所述层压间隔件结构之间的另一导电结构。加热所述层压间隔件结构以将所述层压间隔件结构中的每一者的所述第二电介质间隔件结构转换成包括分散于所述电介质材料内的气窝的经改质第二电介质间隔件结构。
图2说明根据本发明的实施例的存储器装置200(例如DRAM装置)的功能框图。存储器装置200可包含例如本文中先前参考图1G描述的设备100的实施例。如图2中展示，存储器装置200包含存储器单元202、数字线204、字线206、行解码器208、列解码器210、存储器控制器212、感测装置214及输入/输出装置216。
存储器装置200的存储器单元202可编程到至少两种不同逻辑状态(例如逻辑0及逻辑1)。每一存储器单元202可个别地包含电容器及晶体管。电容器存储表示存储器单元202的可编程逻辑状态(例如，带电电容器可表示第一逻辑状态，例如逻辑1；且不带电电容器可表示第二逻辑状态，例如逻辑0)的电荷。一旦针对电容器上的操作(例如读取、写入、重写)将最小阈值电压施加于(例如通过字线206中的一者)晶体管的半导电通道，则晶体管授权存取电容器。晶体管可通过电连通延伸于晶体管与电容器之间(例如电连通于电容器与连接到晶体管的半导电通道的源极/漏极接点之间)的导电接触结构(例如先前参考图1F及1G描述的第四导电结构130)可操作地耦合到电容器。
数字线204(例如其可对应于先前参考图1A到1G描述的第二导电结构104)通过存储器单元202的晶体管连接到存储器单元202的电容器。数字线204可通过本发明的层压间隔件结构(例如先前参考图1G描述的经改质层压间隔件结构136)与延伸于存储器单元202的晶体管与电容器之间的导电接触结构(例如先前参考图1F及1G描述的第四导电结构130)分离(例如电隔离)。字线206垂直于数字线204延伸，且连接到存储器单元202的晶体管的栅极。可通过激活适当数字线204及字线206对存储器单元202执行操作。激活数字线204或字线206可包含将电压电势施加于数字线204或字线206。每一列存储器单元202可个别地连接到数字线204中的一者，且每一行存储器单元202可个别地连接到字线206中的一者。可通过数字线204与字线206的相交点(例如交叉点)寻址及存取个别存储器单元202。
存储器控制器212可通过包含行解码器208、列解码器210及感测装置214的各种组件控制存储器单元202的操作。存储器控制器212可生成经导引到行解码器208以激活(例如将电压电势施加于)预定字线206的行地址信号，且可生成经导引到列解码器210以激活(例如将电压电势施加于)预定数字线204的列地址信号。存储器控制器212还可生成且控制存储器装置200的操作期间采用的各种电压电势。一般来说，外加电压的振幅、形状及/或持续时间可被调整(例如变化)，且可因存储器装置200的各种操作而不同。
在存储器装置200的使用及操作期间，在存取存储器单元202之后，可通过感测装置214读取(例如感测)存储器单元202。感测装置214可比较适当数字线204的信号(例如电压)与参考信号以确定存储器单元202的逻辑状态。举例来说，如果数字线204具有高于参考电压的电压，那么感测装置214可确定存储器单元202的存储逻辑状态是逻辑1，且反之亦然。感测装置214可包含晶体管及放大器以检测及放大信号的差异(在所属领域中通常称为“锁存”)。存储器单元202的检测到逻辑状态可通过列解码器210输出到输入/输出装置216。另外，存储器单元202可通过类似地激活存储器装置200的适当字线206及适当数字线204来设置(例如写入)。可通过在激活字线206时控制数字线204来设置存储器单元202(例如，逻辑值可存储于存储器单元202中)。列解码器210可接受来自输入/输出装置216的数据来写入到存储器单元202。此外，存储器单元202还可通过读取存储器单元202来刷新(例如再充电)。读取操作会将存储器单元202的内容置放于适当数字线204上，接着，数字线204被感测装置214上拉到完全电平(例如完全充电或放电)。当取消激活与存储器单元202相关联的字线206时，与字线206相关联的行中的所有存储器单元202恢复到完全充电或放电。
因此，根据本发明的实施例，一种存储器装置包括存储器控制器、行解码器、列解码器、字线、数字线、存储器单元、导电接触结构及层压间隔件结构。所述行解码器可操作地耦合到所述存储器控制器。所述列解码器可操作地耦合到所述存储器控制器。所述字线可操作地耦合到所述行解码器。所述数字线垂直于所述字线延伸且可操作地耦合到所述列解码器。所述存储器单元定位于所述字线与所述数字线的相交点处且包括电容器及电连接到所述电容器的晶体管。所述导电接触结构可操作地耦合到所述存储器单元的所述晶体管及所述存储器单元的所述电容器且延伸于所述存储器单元的所述晶体管与所述存储器单元的所述电容器之间。所述层压间隔件结构插入于所述数字线与所述导电接触结构之间。所述层压间隔件结构中的每一者包括插入于至少另两个电介质间隔件结构之间的低k电介质间隔件结构。所述低k电介质间隔件结构包括分散于电介质材料内的纳米级气窝。
根据本发明的实施例的设备(例如先前参考图1G描述的设备100)及电子装置(例如先前参考图2描述的存储器装置200)可用于本发明的电子系统的实施例中。举例来说，图3是根据本发明的实施例的说明性电子系统300的框图。电子系统300可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如音乐)播放器、Wi-Fi或具有蜂窝能力的平板计算机(例如(举例来说)
Figure BDA0002458025470000241
或
Figure BDA0002458025470000242
平板计算机)、电子书、导航装置等。电子系统300包含至少一个存储器装置302。存储器装置302可包括例如本文中先前描述的设备(例如先前参考图1G描述的设备100)及微电子装置(例如先前参考图2描述的存储器装置200)中的一或多者的实施例。电子系统300可进一步包含至少一个电子信号处理器装置304(通常称为“微处理器”)。电子信号处理器装置304可任选地包含本文中先前描述的设备(例如先前参考图1G描述的设备100)及电子装置(例如先前参考图2描述的存储器装置200)的实施例。电子系统300可进一步包含用于由用户将信息输入到电子系统300中的一或多个输入装置306，例如(举例来说)鼠标或其它指示装置、键盘、触摸垫、按钮或控制面板。电子系统300可进一步包含用于将信息(例如视觉或音频输出)输出给用户的一或多个输出装置308，例如(举例来说)监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置306及输出装置308可包括可用于将信息输入到电子系统300同时将视觉信息输出给用户的单个触摸屏装置。输入装置306及输出装置308可与存储器装置302及电子信号处理器装置304中的一或多者电连通。
因此，根据本发明的实施例，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括相邻导电结构及介入于所述相邻导电结构之间的层压间隔件结构。所述层压间隔件结构包括：第一电介质间隔件结构，其毗邻所述相邻导电结构中的第一者；第二电介质间隔件结构，其插入于所述第一电介质间隔件结构与所述相邻导电结构中的第二者之间；及第三电介质间隔件结构，其插入于所述第二电介质间隔件结构与所述相邻导电结构中的所述第二者之间。所述第二电介质间隔件结构具有低于SiO2的介电常数且包括电介质材料及分散于所述电介质材料内的离散气窝。
本发明的结构(例如经改质层压间隔件结构136(图1G))、设备(例如设备100(图1G))、电子装置(例如存储器装置200(图2))、电子系统(例如电子系统300(图3))及方法促成与常规结构、常规设备、常规装置、常规系统及常规方法相比的改进性能、降低成本(例如制造成本、材料成本)、增进组件微型化及更大封装密度。举例来说，本发明的结构、设备及方法可导致以相对于常规结构、常规设备、常规装置、常规系统及常规方法的更大封装密度减弱相邻导电结构之间的不合意电容耦合。与常规结构、常规设备、常规装置、常规系统及常规方法相比，本发明的结构、设备、电子装置、电子系统及方法可改进可扩展性、效率及简化度。
非限制性实例实施例可包含：
实施例1：一种设备，其包括：导电结构；另一导电结构；及层压间隔件结构，其在第一方向上插入于所述导电结构与所述另一导电结构之间，所述层压间隔件结构包括：电介质间隔件结构；另一电介质间隔件结构；及额外电介质间隔件结构，其插入于所述电介质间隔件结构与所述另一电介质间隔件结构之间，所述额外电介质间隔件结构包括至少一个电介质材料及分散于所述至少一个电介质材料内的气窝。
实施例2：根据实施例1所述的设备，其中所述额外电介质间隔件结构具有低于SiO2的介电常数的介电常数。
实施例3：根据实施例1及2中的一个实施例所述的设备，其中所述额外电介质间隔件结构的所述气窝在所述第一方向上各自个别地展现小于或等于所述额外电介质间隔件结构的最大宽度的约三分之一的最大宽度。
实施例4：根据实施例1到3中任一实施例所述的设备，其中所述额外电介质间隔件结构的所述气窝各自个别地展现从约0.4nm到约1.3nm的范围内的最大宽度。
实施例5：根据实施例1到4中任一实施例所述的设备，其中所述额外电介质间隔件结构的所述气窝包括H2气窝。
实施例6：根据实施例1到5中任一实施例所述的设备，其中所述额外电介质间隔件结构的所述气窝基本上同质地分散于所述额外电介质间隔件结构的所述至少一个电介质材料内。
实施例7：根据实施例1到5中任一实施例所述的设备，其中所述额外电介质间隔件结构的所述气窝异质地分散于所述额外电介质间隔件结构的所述至少一个电介质材料内。
实施例8：根据实施例1到7中任一实施例所述的设备，其中所述层压间隔件结构在所述第一方向上的宽度是在从约6nm到约9nm的范围内。
实施例9：根据实施例1到8中任一实施例所述的设备，其中所述层压间隔件结构的所述电介质间隔件结构、所述另一电介质间隔件结构及所述额外电介质间隔件结构在所述第一方向上各自个别地展现从约2nm到约4nm的范围内的宽度。
实施例10：根据实施例1到9中任一实施例所述的设备，其中：所述电介质间隔件结构及所述另一电介质间隔件结构各自包括电介质氮化物材料及电介质碳氮化物材料中的一或多者；且所述额外电介质间隔件结构的所述至少一个电介质材料包括电介质氧化物材料、额外电介质氮化物材料、额外电介质碳氮化物材料、电介质氮氧化物材料、氢化电介质碳氧化物材料、电介质碳氧化物材料及电介质碳氮氧化物材料中的一或多者。
实施例11：根据实施例1到10中任一实施例所述的设备，其进一步包括所述层压间隔件结构上的电介质衬层结构，所述层压间隔件结构的所述额外电介质间隔件结构基本上由所述电介质衬层结构、所述层压间隔件结构的所述电介质间隔件结构及所述层压间隔件结构的所述另一电介质间隔件结构的组合囊封。
实施例12：根据实施例1到11中任一实施例所述的设备，其中所述层压间隔件结构在正交于所述第一方向的第二方向上延伸超过所述导电结构及所述另一导电结构的边界。
实施例13：一种形成设备的方法，其包括：在插入于导电结构之间的开口内形成层压间隔件结构，所述层压间隔件结构中的每一者包括：第一电介质间隔件结构；第二电介质间隔件结构，其向内毗邻所述电介质间隔件结构且包括浸透包括H、He及Ne中的一或多者的至少一个掺杂物的电介质材料；及第三电介质间隔件结构，其内向毗邻所述第二电介质间隔件结构；形成在所述开口内且插入于所述层压间隔件结构之间的另一导电结构；及加热所述层压间隔件结构以将所述层压间隔件结构中的每一者的所述第二电介质间隔件结构转换成包括分散于所述电介质材料内的气窝的经改质第二电介质间隔件结构。
实施例14：根据实施例13所述的方法，其中在开口内形成层压间隔件结构包括：在所述开口内及外形成第一电介质间隔件材料；在所述开口内及外的所述第一电介质间隔件材料的表面之上形成第二电介质间隔件材料；将所述至少一个掺杂物植入到所述第二电介质间隔件材料中以形成经掺杂第二电介质间隔件材料；移除所述第一电介质间隔件材料及所述经掺杂第二电介质间隔件材料的部分以形成所述层压间隔件结构中的每一者的所述第一电介质间隔件结构及所述第二电介质间隔件结构；在所述开口的边界处、内及外的暴露表面之上形成第三电介质间隔件材料；及移除所述第三电介质间隔件材料的部分以形成所述层压间隔件结构中的每一者的所述第三电介质间隔件结构。
实施例15：根据实施例14所述的方法，其中将所述至少一个掺杂物植入到所述第二电介质间隔件材料中包括将H+及H2+中的一或多者植入到所述第二电介质间隔件材料中。
实施例16：根据实施例13到15中任一实施例所述的方法，其中形成所述层压间隔件结构包括形成所述层压间隔件结构中的每一者的所述第二电介质间隔件结构以展现从约2nm到约3nm的范围内的宽度。
实施例17：根据实施例13到16中任一实施例所述的方法，其中形成层压间隔件结构包括形成所述层压间隔件结构中的每一者的所述第二电介质间隔件结构以具有所述至少一个掺杂物的基本上同质分布。
实施例18：根据实施例13到16中任一实施例所述的方法，其中形成层压间隔件结构包括形成所述层压间隔件结构中的每一者的所述第二电介质间隔件结构以具有所述至少一个掺杂物的异质分布。
实施例19：根据实施例13到18中任一实施例所述的方法，其中加热所述层压间隔件结构以将所述层压间隔件结构中的每一者的所述第二电介质间隔件结构转换成经改质第二电介质间隔件结构包括使所述层压间隔件结构中的每一者的所述第二电介质间隔件结构尖峰退火以扩散及结合其所述至少一个掺杂物以形成所述经改质第二电介质间隔件结构的所述气窝。
实施例20：根据实施例13到19中任一实施例所述的方法，其进一步包括在加热所述层压间隔件结构之前在所述层压间隔件结构的暴露表面之上形成电介质衬层结构。
实施例21：一种设备，其包括：第一导电结构；第二导电结构，其垂直地上覆于所述第一导电结构；第一电介质结构，其垂直地上覆于所述第二导电结构；第二电介质结构，其水平插入于所述第一导电结构之间；第三导电结构，其水平插入于所述第二电介质结构之间；第四导电结构，其垂直地上覆于所述第三导电结构且水平插入于所述第一导电结构中的每一者、所述第二导电结构中的每一者及所述第一电介质结构中的每一者之间；层压间隔件结构，其水平插入于所述第四导电结构与所述第一导电结构、所述第二导电结构及所述第一电介质结构之间，所述层压间隔件结构中的每一者包括：第一电介质间隔件结构；第二电介质间隔件结构，其水平毗邻所述第一电介质间隔件结构且包括分散于电介质材料内的离散气窝；及第三电介质间隔件结构，其水平毗邻所述第二电介质间隔件结构；及电介质衬层结构，其垂直地上覆于所述层压间隔件结构及所述第四导电结构的部分。
实施例22：根据实施例21所述的设备，其中所述层压间隔件结构中的每一者的所述第二电介质间隔件结构具有从约2.0到约3.8的范围内的介电常数。
实施例23：根据实施例21及22中的一个实施例所述的设备，其中所述层压间隔件结构中的每一者的所述第二电介质间隔件结构的所述离散气窝展现从所述第二电介质间隔件结构的宽度的约五分之一到所述第二电介质间隔件结构的所述宽度的约三分之一的范围内的宽度。
实施例24：根据实施例21到23中任一实施例所述的设备，其中所述离散气窝基本上贯穿所述层压间隔件结构中的每一者的所述第二电介质间隔件结构的水平及垂直尺寸同质分布。
实施例25：根据实施例21到24中任一实施例所述的设备，其中所述层压间隔件结构中的每一者的所述第二电介质间隔件结构的第一垂直区域展现比所述第二电介质间隔件结构的一或多个其它垂直区域更大的所述离散气窝的分布密度，所述第一垂直区域定位于所述第二导电结构的垂直边界内。
实施例26：一种存储器装置，其包括：存储器控制器；行解码器，其可操作地耦合到所述存储器控制器；列解码器，其可操作地耦合到所述存储器控制器；字线，其可操作地耦合到所述行解码器；数字线，其垂直于所述字线延伸且可操作地耦合到所述列解码器；存储器单元，其定位于所述字线与所述数字线的相交点处，所述存储器单元包括电容器及电连接到所述电容器的晶体管；导电接触结构，其可操作地耦合到所述存储器单元的所述晶体管及所述存储器单元的所述电容器且延伸于所述存储器单元的所述晶体管与所述存储器单元的所述电容器之间；及层压间隔件结构，其插入于所述数字线与所述导电接触结构之间，所述层压间隔件结构中的每一者包括插入于至少另两个电介质间隔件结构之间的低k电介质间隔件结构，所述低k电介质间隔件结构包括分散于电介质材料内的纳米级气窝。
实施例27：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括：相邻导电结构；及层压间隔件结构，其介入于所述相邻导电结构之间且包括：第一电介质间隔件结构，其毗邻所述相邻导电结构中的第一者；第二电介质间隔件结构，其插入于所述第一电介质间隔件结构与所述相邻导电结构中的第二者之间，所述第二电介质间隔件结构具有低于SiO2的介电常数且包括电介质材料及分散于所述电介质材料内的离散气窝；及第三电介质间隔件结构，其插入于所述第二电介质间隔件结构与所述相邻导电结构的所述第二者之间。
虽然本发明可接受各种修改及替代形式，但具体实施例在图式中已通过实例展示且在本文中进行了详细描述。然而，本发明不受限于所揭示的特定形式。确切来说，本发明将涵盖落于由以下所附权利要求书及其合法等效物的范围内的所有修改、等效物及替代物。

Claims (27)

1.一种设备，其包括：
导电结构；
另一导电结构；及
层压间隔件结构，其在第一方向上插入于所述导电结构与所述另一导电结构之间，所述层压间隔件结构包括：
电介质间隔件结构；
另一电介质间隔件结构；及
额外电介质间隔件结构，其插入于所述电介质间隔件结构与所述另一电介质间隔件结构之间，所述额外电介质间隔件结构包括：
至少一个电介质材料；及
气窝，其分散于所述至少一个电介质材料内。
2.根据权利要求1所述的设备，其中所述额外电介质间隔件结构具有低于SiO2的介电常数的介电常数。
3.根据权利要求1所述的设备，其中所述额外电介质间隔件结构的所述气窝在所述第一方向上各自个别地展现小于或等于所述额外电介质间隔件结构的最大宽度的约三分之一的最大宽度。
4.根据权利要求1所述的设备，其中所述额外电介质间隔件结构的所述气窝各自个别地展现从约0.4nm到约1.3nm的范围内的最大宽度。
5.根据权利要求1所述的设备，其中所述额外电介质间隔件结构的所述气窝包括H2气窝。
6.根据权利要求1所述的设备，其中所述额外电介质间隔件结构的所述气窝基本上同质地分散于所述额外电介质间隔件结构的所述至少一个电介质材料内。
7.根据权利要求1所述的设备，其中所述额外电介质间隔件结构的所述气窝异质地分散于所述额外电介质间隔件结构的所述至少一个电介质材料内。
8.根据权利要求1所述的设备，其中所述层压间隔件结构在所述第一方向上的宽度是在从约6nm到约9nm的范围内。
9.根据权利要求1所述的设备，其中所述层压间隔件结构的所述电介质间隔件结构、所述另一电介质间隔件结构及所述额外电介质间隔件结构在所述第一方向上各自个别地展现从约2nm到约4nm的范围内的宽度。
10.根据权利要求1所述的设备，其中：
所述电介质间隔件结构及所述另一电介质间隔件结构各自包括电介质氮化物材料及电介质碳氮化物材料中的一或多者；且
所述额外电介质间隔件结构的所述至少一个电介质材料包括电介质氧化物材料、额外电介质氮化物材料、额外电介质碳氮化物材料、电介质氮氧化物材料、氢化电介质碳氧化物材料、电介质碳氧化物材料及电介质碳氮氧化物材料中的一或多者。
11.根据权利要求1所述的设备，其进一步包括所述层压间隔件结构上的电介质衬层结构，所述层压间隔件结构的所述额外电介质间隔件结构基本上由所述电介质衬层结构、所述层压间隔件结构的所述电介质间隔件结构及所述层压间隔件结构的所述另一电介质间隔件结构的组合囊封。
12.根据权利要求1所述的设备，其中所述层压间隔件结构在正交于所述第一方向的第二方向上延伸超过所述导电结构及所述另一导电结构的边界。
13.一种形成设备的方法，其包括：
在插入于导电结构之间的开口内形成层压间隔件结构，所述层压间隔件结构中的每一者包括：
第一电介质间隔件结构；
第二电介质间隔件结构，其向内毗邻所述电介质间隔件结构且包括浸透包括H、He及Ne中的一或多者的至少一个掺杂物的电介质材料；及
第三电介质间隔件结构，其内向毗邻所述第二电介质间隔件结构；
形成在所述开口内且插入于所述层压间隔件结构之间的另一导电结构；及
加热所述层压间隔件结构以将所述层压间隔件结构中的每一者的所述第二电介质间隔件结构转换成包括分散于所述电介质材料内的气窝的经改质第二电介质间隔件结构。
14.根据权利要求13所述的方法，其中在开口内形成层压间隔件结构包括：
在所述开口内及外形成第一电介质间隔件材料；
在所述开口内及外的所述第一电介质间隔件材料的表面之上形成第二电介质间隔件材料；
将所述至少一个掺杂物植入到所述第二电介质间隔件材料中以形成经掺杂第二电介质间隔件材料；
移除所述第一电介质间隔件材料及所述经掺杂第二电介质间隔件材料的部分以形成所述层压间隔件结构中的每一者的所述第一电介质间隔件结构及所述第二电介质间隔件结构；
在所述开口的边界处、内及外的暴露表面之上形成第三电介质间隔件材料；及
移除所述第三电介质间隔件材料的部分以形成所述层压间隔件结构中的每一者的所述第三电介质间隔件结构。
15.根据权利要求14所述的方法，其中将所述至少一个掺杂物植入到所述第二电介质间隔件材料中包括将H+及H2 +中的一或多者植入到所述第二电介质间隔件材料中。
16.根据权利要求13所述的方法，其中形成所述层压间隔件结构包括形成所述层压间隔件结构中的每一者的所述第二电介质间隔件结构以展现从约2nm到约3nm的范围内的宽度。
17.根据权利要求13所述的方法，其中形成层压间隔件结构包括形成所述层压间隔件结构中的每一者的所述第二电介质间隔件结构以具有所述至少一个掺杂物的基本上同质分布。
18.根据权利要求13所述的方法，其中形成层压间隔件结构包括形成所述层压间隔件结构中的每一者的所述第二电介质间隔件结构以具有所述至少一个掺杂物的异质分布。
19.根据权利要求13所述的方法，其中加热所述层压间隔件结构以将所述层压间隔件结构中的每一者的所述第二电介质间隔件结构转换成经改质第二电介质间隔件结构包括使所述层压间隔件结构中的每一者的所述第二电介质间隔件结构尖峰退火以扩散及结合其所述至少一个掺杂物以形成所述经改质第二电介质间隔件结构的所述气窝。
20.根据权利要求13所述的方法，其进一步包括在加热所述层压间隔件结构之前在所述层压间隔件结构的暴露表面之上形成电介质衬层结构。
21.一种设备，其包括：
第一导电结构；
第二导电结构，其垂直地上覆于所述第一导电结构；
第一电介质结构，其垂直地上覆于所述第二导电结构；
第二电介质结构，其水平插入于所述第一导电结构之间；
第三导电结构，其水平插入于所述第二电介质结构之间；
第四导电结构，其垂直地上覆于所述第三导电结构且水平插入于所述第一导电结构中的每一者、所述第二导电结构中的每一者及所述第一电介质结构中的每一者之间；
层压间隔件结构，其水平插入于所述第四导电结构与所述第一导电结构、所述第二导电结构及所述第一电介质结构之间，所述层压间隔件结构中的每一者包括：
第一电介质间隔件结构；
第二电介质间隔件结构，其水平毗邻所述第一电介质间隔件结构且包括分散于电介质材料内的离散气窝；及
第三电介质间隔件结构，其水平毗邻所述第二电介质间隔件结构；及
电介质衬层结构，其垂直地上覆于所述层压间隔件结构及所述第四导电结构的部分。
22.根据权利要求21所述的设备，其中所述层压间隔件结构中的每一者的所述第二电介质间隔件结构具有从约2.0到约3.8的范围内的介电常数。
23.根据权利要求21所述的设备，其中所述层压间隔件结构中的每一者的所述第二电介质间隔件结构的所述离散气窝展现从所述第二电介质间隔件结构的宽度的约五分之一到所述第二电介质间隔件结构的所述宽度的约三分之一的范围内的宽度。
24.根据权利要求21所述的设备，其中所述离散气窝基本上贯穿所述层压间隔件结构中的每一者的所述第二电介质间隔件结构的水平及垂直尺寸同质分布。
25.根据权利要求21所述的设备，其中所述层压间隔件结构中的每一者的所述第二电介质间隔件结构的第一垂直区域展现比所述第二电介质间隔件结构的一或多个其它垂直区域更大的所述离散气窝的分布密度，所述第一垂直区域定位于所述第二导电结构的垂直边界内。
26.一种存储器装置，其包括：
存储器控制器；
行解码器，其可操作地耦合到所述存储器控制器；
列解码器，其可操作地耦合到所述存储器控制器；
字线，其可操作地耦合到所述行解码器；
数字线，其垂直于所述字线延伸且可操作地耦合到所述列解码器；
存储器单元，其定位于所述字线与所述数字线的相交点处，所述存储器单元包括电容器及电连接到所述电容器的晶体管；
导电接触结构，其可操作地耦合到所述存储器单元的所述晶体管及所述存储器单元的所述电容器且延伸于所述存储器单元的所述晶体管与所述存储器单元的所述电容器之间；及
层压间隔件结构，其插入于所述数字线与所述导电接触结构之间，所述层压间隔件结构中的每一者包括插入于至少另两个电介质间隔件结构之间的低k电介质间隔件结构，所述低k电介质间隔件结构包括分散于电介质材料内的纳米级气窝。
27.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及
存储器装置，其可操作地耦合到所述处理器装置且包括：
相邻导电结构；及
层压间隔件结构，其介入于所述相邻导电结构之间且包括：
第一电介质间隔件结构，其毗邻所述相邻导电结构中的第一者；
第二电介质间隔件结构，其插入于所述第一电介质间隔件结构与所述相邻导电结构中的第二者之间，所述第二电介质间隔件结构具有低于SiO2的介电常数且包括电介质材料及分散于所述电介质材料内的离散气窝；及
第三电介质间隔件结构，其插入于所述第二电介质间隔件结构与所述相邻导电结构中的所述第二者之间。
CN202010311532.2A 2019-05-23 2020-04-20 包含层压间隔件结构的设备、存储器装置、电子系统及方法 Withdrawn CN111987098A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/420,429 US11164873B2 (en) 2019-05-23 2019-05-23 Apparatuses including laminate spacer structures, and related memory devices, electronic systems, and methods
US16/420,429 2019-05-23

Publications (1)

Publication Number Publication Date
CN111987098A true CN111987098A (zh) 2020-11-24

Family

ID=73441762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010311532.2A Withdrawn CN111987098A (zh) 2019-05-23 2020-04-20 包含层压间隔件结构的设备、存储器装置、电子系统及方法

Country Status (2)

Country Link
US (2) US11164873B2 (zh)
CN (1) CN111987098A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437317B2 (en) * 2020-02-10 2022-09-06 International Business Machines Corporation Single-mask alternating line deposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026122A (zh) * 2006-02-23 2007-08-29 国际商业机器公司 半导体器件组件及其制造方法
CN106409766A (zh) * 2015-07-28 2017-02-15 台湾积体电路制造股份有限公司 栅极间隔件及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070042580A1 (en) 2000-08-10 2007-02-22 Amir Al-Bayati Ion implanted insulator material with reduced dielectric constant
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6841457B2 (en) 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
KR100753049B1 (ko) * 2005-11-28 2007-08-30 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택플러그 형성 방법
KR100714893B1 (ko) * 2005-12-29 2007-05-04 삼성전자주식회사 식각저지막을 갖는 반도체소자의 제조방법 및 관련된 소자
JP2012054453A (ja) * 2010-09-02 2012-03-15 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026122A (zh) * 2006-02-23 2007-08-29 国际商业机器公司 半导体器件组件及其制造方法
CN106409766A (zh) * 2015-07-28 2017-02-15 台湾积体电路制造股份有限公司 栅极间隔件及其形成方法

Also Published As

Publication number Publication date
US11164873B2 (en) 2021-11-02
US20220020748A1 (en) 2022-01-20
US20200373304A1 (en) 2020-11-26
US11729964B2 (en) 2023-08-15

Similar Documents

Publication Publication Date Title
US11139001B2 (en) Control logic assemblies and methods of forming a control logic device
TWI725572B (zh) 形成裝置之方法，以及相關之裝置及電子系統
US11239240B2 (en) Methods of forming a semiconductor device
CN112970122B (zh) 形成装置的方法及相关装置与电子系统
WO2022261596A1 (en) Microelectronic devices, related electronic systems, and methods of forming microelectronic devices
US11049864B2 (en) Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
US11393908B1 (en) Methods of forming a microelectronic device, and related microelectronic devices, memory devices, and electronic systems
WO2020076850A1 (en) Devices including vertical transistors, and related methods
US11729964B2 (en) Methods of forming an apparatus including laminate spacer structures
US11653488B2 (en) Apparatuses including transistors, and related methods, memory devices, and electronic systems
US11152371B2 (en) Apparatus comprising monocrystalline semiconductor materials and monocrystalline metal silicide materials, and related methods, electronic devices, and electronic systems
US20230045353A1 (en) Microelectronic devices including active contacts and support contacts, and related electronic systems and methods
US11189623B2 (en) Apparatuses, memory devices, and electronic systems
US20240074142A1 (en) Microelectronic devices, related memory devices, electronic systems, and methods
US20230022071A1 (en) Apparatus comprising silicon carbide materials and related electronic systems and methods
US11257766B1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230413550A1 (en) Electronic devices including a source seal, and related methods and electronic systems
US20220181344A1 (en) Electronic devices including capacitors, and related methods and systems
CN115696917A (zh) 形成包括碳化硅材料的设备的方法以及相关的微电子装置和系统
WO2022164605A1 (en) Electronic devices comprising a dielectric material, and related systems and methods
CN115692373A (zh) 包括多层级位线的电子装置以及相关方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201124