CN115692373A - 包括多层级位线的电子装置以及相关方法和系统 - Google Patents

包括多层级位线的电子装置以及相关方法和系统 Download PDF

Info

Publication number
CN115692373A
CN115692373A CN202210892476.5A CN202210892476A CN115692373A CN 115692373 A CN115692373 A CN 115692373A CN 202210892476 A CN202210892476 A CN 202210892476A CN 115692373 A CN115692373 A CN 115692373A
Authority
CN
China
Prior art keywords
bit line
contact
level
dielectric material
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210892476.5A
Other languages
English (en)
Inventor
福住嘉晃
H·N·贾殷
N·考希克
A·L·奥尔森
R·J·希尔
L·P·海内克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115692373A publication Critical patent/CN115692373A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及包括多层级位线的电子装置以及相关方法和系统。公开一种电子装置，其包括多层级位线，所述多层级位线包括第一位线和第二位线。所述第一位线和所述第二位线定位于不同层级处。支柱接触件电连接到所述第一位线和所述第二位线。层级1接触件电连接到所述第一位线，且层级2接触件电连接到所述第二位线。衬垫在所述第一位线和所述层级2接触件之间。所述第一位线的每一位线电连接到邻近于所述层级1接触件的子块中的单个支柱接触件，且所述第二位线的每一位线电连接到邻近于所述层级2接触件的单个支柱接触件。还公开形成电子装置的方法和相关系统。

Description

包括多层级位线的电子装置以及相关方法和系统
优先权主张
本申请要求2021年7月27日提交的第17/443,531号美国专利申请“包括多层级位线的电子装置以及相关方法和系统(ELECTRONIC DEVICES COMPRISING MULTILEVELBITLINES AND RELATED METHODS AND SYSTEMS)”的申请日的权益，该美国专利申请与2021年7月27日提交的且指派给本申请的受让人的标题为“包括多层级位线的电子装置以及相关方法和系统(ELECTRONIC DEVICES COMPRISING MULTILEVEL BITLINES AND RELATEDMETHODS AND SYSTEMS)”的第17/443,521号美国专利申请相关，这些文献中的每一个的全部公开内容全文以引用的方式并入本文中。
技术领域
本文中所公开的实施例涉及电子装置及电子装置制造。更确切地说，本公开的实施例涉及包括多层级位线的电子装置以及相关方法和系统。
背景技术
电子装置(例如，半导体装置、存储器装置)设计者通常希望通过减小个别特征的尺寸并且通过减小相邻特征之间的分隔距离来增加电子装置内的特征(例如，组件)的集成度或密度。电子装置设计者还希望设计不仅紧凑而且提供性能优势以及简化设计的架构。减小特征的尺寸和间距增加对用于形成电子装置的方法的需求。一个解决方案是形成三维(3D)电子装置，例如3D NAND装置，在所述三维(3D)电子装置中，存储器单元竖直地定位在衬底上。然而，随着存储器单元以更小的尺寸且更接近地形成，邻近位线之间的电容增加。增加的位线-位线电容增加了对电子装置进行编程和读取的时间。当位线的间距减小时也观察到位线-位线电容的增加。因此，随着存储器单元的尺寸和间隔变小，持续减小位线的间距是不可能的。
发明内容
公开一种电子装置，所述电子装置包括多层级位线，所述多层级位线包括第一位线和第二位线。所述第一位线和所述第二位线定位于不同层级处。支柱接触件电连接到所述第一位线和所述第二位线。层级1接触件电连接到所述第一位线，且层级2接触件电连接到所述第二位线。衬垫在所述第一位线和所述层级2接触件之间。所述第一位线的每一位线电连接到邻近于所述层级1接触件的子块中的单个支柱接触件，且所述第二位线的每一位线电连接到邻近于所述层级2接触件的单个支柱接触件。
公开一种形成电子装置的方法，所述方法包括在第一电介质材料中形成包括第一位线和层级1接触件的第一层级。形成邻近于所述第一层级的第二电介质材料。穿过所述第二电介质材料并进入所述第一电介质材料形成开口，且在所述开口中形成衬垫。在所述开口中形成导电材料以形成邻近于所述衬垫的层级2接触件，且形成与所述层级2接触件电接触的层级2位线。
公开另一种形成电子装置的方法，所述方法包括在电介质材料中的开口中形成包括第一位线和层级1接触件的第一层级。邻近于所述第一层级且在所述开口中并邻近于所述第一位线和层级1接触件形成封盖材料。所述封盖材料的宽度大于所述第一位线的宽度。移除所述电介质材料的在邻近的第一位线之间的部分以在所述封盖材料的邻近部分之间形成开口。在所述开口中在所述封盖材料的所述邻近部分之间形成牺牲材料。移除所述电介质材料的额外部分以在所述电介质材料中形成额外开口。在所述开口中以及所述额外开口中形成一或多个导电材料以形成彼此电接触的第二位线和层级2接触件。
公开一种系统。所述系统包括：处理器，其可操作地耦合到输入装置和输出装置；以及一或多个电子装置，其可操作地耦合到所述处理器。所述一或多个电子装置包括多层级位线，所述多层级位线包括第一位线和第二位线。所述第一位线和第二位线定位于不同层级处，且所述第一位线和所述第二位线电连接到存储器单元。层级1接触件电连接到所述第一位线，且层级2接触件电连接到所述第二位线。所述层级2接触件通过衬垫与横向邻近的第一位线分隔。支柱接触件电连接到所述第一位线和所述第二位线。
附图说明
图1A、2A和3A是根据本公开的实施例的包含多层级位线的电子装置的横截面图；
图1B、2B和3B分别是根据本公开的实施例的包含多层级位线的电子装置的沿图1A、2A和3A中的线A-A截取的俯视图；
图1C是根据本公开的实施例的包含多层级位线的电子装置的沿图1A中的线C-C截取的俯视图；
图4A-8B是示出根据本公开的实施例的图1A-3B的电子装置的形成的横截面和俯视图；
图9A-16B是示出根据本公开的额外实施例的包含多层级位线的电子装置的形成的横截面和俯视图；
图17A-18B是根据本公开的额外实施例的包含多层级位线的电子装置的横截面和俯视图；
图19是根据本公开的实施例的包含多层级位线的电子装置的一部分的部分剖开透视图；
图20是根据本公开的实施例的包含多层级位线的电子装置的功能框图；以及
图21是根据本公开的实施例的包含一或多个电子装置的系统的简化框图。
具体实施方式
公开一种包含一或多个多层级位线的电子装置(例如，设备、半导体装置、存储器装置)。电子装置的位线(例如，数据线、数字线)位于电子装置的多个层级(高程、高度)处，其中一组位线在电子装置的第一层级(L1)中连续地延伸，且另一组位线在电子装置的第二层级(L2)中连续地延伸。第一层级中的所述组位线在本文中被称作L1位线或第一位线，且第二层级中的所述组位线在本文中被称作L2位线或第二位线。L1位线在基底材料的近侧，且L2位线在基底材料的远侧。L1位线和L2位线不彼此物理接触或彼此电接触。
邻近的L1位线通过电介质材料(例如，衬垫)彼此分隔(例如，隔离)。衬垫可针对L1位线的高度的至少一部分在邻近的L1位线之间延伸。衬垫可在L1位线的大体上整个高度上在邻近的L1位线之间延伸，或可延伸比L1位线的高度大的高度或比L1位线的高度小的高度。因此，衬垫可沿着L1位线的整个高度与L1位线大体上共同延伸，或可部分地在L1位线的高度上方或部分地在L1位线的高度下方延伸。因此，衬垫的至少一部分存在于邻近的L1位线之间。通过调整衬垫的尺寸(例如，高度)，可定制含有衬垫的电子装置的电容。将L2位线电耦合到电子装置的其它导电组件的L2接触件的一部分也可使邻近的L1位线彼此分隔。邻近的L2位线通过电介质材料或通过气隙彼此分隔(例如，隔离)。衬垫可邻近于L2接触件的至少一部分，例如沿着其整个高度或沿着其仅一部分横向邻近于L2接触件。
多层级位线(例如，L1位线和L2位线的组合)可操作地耦合到(例如，电连接到)下伏接触件(例如，支柱接触件)，其中多层级位线的每一位线电连接到子块中的单个(例如，一个)支柱接触件。多层级位线和支柱接触件经由L1接触件和L2接触件彼此电连接，其中L1接触件和L2接触件展现穿过电子装置的材料的彼此不同的尺寸(例如，长度)。多层级位线中的每一个电连接到单个(例如，一个)L1接触件或单个(例如，一个)L2接触件，其继而电连接到子块中的单个(例如，一个)支柱接触件。多层级位线中的位线还彼此大体上相等地间隔开。根据本公开的实施例的含有多层级位线的电子装置相比于其中位线位于仅单个(例如，一个)层级中的常规电子装置展现改进的位线-位线电容。
以下描述提供特定细节，例如材料类型、材料厚度和工艺条件，以便提供对本文中所描述的实施例的充分描述。然而，所属领域的一般技术人员将理解，本文中所公开的实施例可在不采用这些特定细节的情况下实践。实际上，实施例可结合半导体工业中采用的常规制造技术来实践。另外，本文中提供的描述不形成电子装置的完整描述或用于制造电子装置的完整工艺流程，且下文描述的结构不形成完整的电子装置。下文仅详细地描述理解本文中所描述的实施例所必需的那些过程动作和结构。形成完整的电子装置的额外动作可由常规技术执行。
除非另有指示，否则本文中所描述的材料可通过包含但不限于以下各项的常规技术形成：旋涂、毯覆式涂覆、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强型ALD、物理气相沉积(PVD)(包含溅镀、蒸镀、电离PVD和/或等离子体增强型CVD)，或外延生长。或者，材料可原位生长。取决于待形成的特定材料，用于沉积或生长所述材料的技术可由所属领域的一般技术人员选择。除非上下文另有指示，否则可通过包含但不限于蚀刻(例如，干式蚀刻、湿式蚀刻、气相蚀刻)、离子铣削、研磨平坦化(例如，化学-机械平坦化)或其它已知方法的任何合适的技术实现材料移除。
本文中呈现的图式仅出于说明性目的，且并不意图为任何特定材料、组件、结构、电子装置或电子系统的实际视图。将预期图式中描绘的形状由于例如制造技术和/或容差而有所变化。因此，本文中所描述的实施例不应理解为限于如所示出的特定形状或区，而是包含例如由于制造而造成的形状的偏差。举例来说，示出或描述为框形的区可能具有粗略和/或非线性特征，且示出或描述为圆形的区可能包含一些粗略和/或线性特征。此外，所示出的锐角可为圆角，且反之亦然。因此，图中所示出的区本质上是示意性的，且其形状并不意图说明区的精确形状并且不限制本发明权利要求书的范围。图式未必按比例。另外，图式之间的共同元件可保留相同数字标号。
如本文中所使用，单数形式“一”、“一个”和“所述”希望也包含复数形式，除非上下文另外清楚地指示。
如本文中所使用，术语“气隙”是指并包含不含固体材料和/或液体材料的开口。然而，气隙可含有气态材料(例如，空气、氧气、氮气、氩气、氦气或其组合)。
如本文所使用，“和/或”包含相关联所列项目中的一或多个的任何和所有组合。
如本文中所使用，参考特定参数的数值的“约”或“大致”包含所述数值，且所属领域的一般技术人员将理解的相对于所述数值的变异度在特定参数的可接受容差内。举例来说，参考数值的“约”或“大致”可包含额外数值，所述额外数值处于所述数值的90.0％到110.0％范围内，例如处于所述数值的95.0％到105.0％范围内，处于所述数值的97.5％到102.5％范围内，处于所述数值的99.0％到101.0％范围内，处于所述数值的99.5％到100.5％范围内，或处于所述数值的99.9％到100.1％范围内。
如本文中所使用，例如“下面”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前”、“后”、“左”、“右”等空间关系术语可为了方便描述而使用以描述如图中所示出的一个元件或特征与另一(些)元件或特征的关系。除非另外规定，否则空间关系术语既定涵盖除图中所描绘定向外的材料的不同定向。举例来说，如果图中的材料反转，则被描述为在其它元件或特征“下方”或“下面”或“下部”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于所属领域的一般技术人员将是显而易见的。材料可以其它方式定向(例如，旋转90度、倒置、翻转)，且本文中所用的空间关系描述词可相应地进行解释。
如本文中所使用，术语“导电材料(conductive material)”意指且包含导电材料(electrically conductive material)。导电材料可包含但不限于以下中的一或多个：掺杂多晶硅、未掺杂多晶硅、金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和导电掺杂的半导体材料。仅借助于实例，导电材料可为以下中的一或多种：钨(W)、氮化钨(WNy)、镍(Ni)、钽(Ta)、氮化钽(TaNy)、硅化钽(TaSix)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al)、钼(Mo)、钛(Ti)、氮化钛(TiNy)、硅化钛(TiSix)、氮化钛硅(TiSixNy)、氮化钛铝(TiAlxNy)、氮化钼(MoNx)、铱(Ir)、氧化铱(IrOz)、钌(Ru)、氧化钌(RuOz)、n掺杂多晶硅、p掺杂多晶硅、未掺杂多晶硅和导电掺杂硅。
如本文中所使用，术语“被配置”是指至少一个结构和至少一个设备中的一或多个的以预定方式促进所述结构和所述设备中的一或多个的操作的大小、形状、材料组成向和布置。
如本文中所使用，短语“耦合到”指代结构可操作地彼此连接，例如经由直接欧姆连接或经由间接连接(例如，经由另一结构)电连接。
如本文所使用，术语“电介质材料”意指且包含电绝缘材料。电介质材料可包含但不限于绝缘氧化物材料或绝缘氮化物材料中的一或多个。介电氧化物可以是氧化物材料、金属氧化物材料或其组合。介电氧化物可包含但不限于氧化硅(SiOx，二氧化硅(SiO2))、掺杂SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、正硅酸乙酯(TEOS)、氧化铝(AlOx)、氧化钆(GdOx)、氧化铪(HfOx)、氧化镁(MgOx)、氧化铌(NbOx)、氧化钽(TaOx)、氧化钛(TiOx)、氧化锆(ZrOx)、硅酸铪、介电氮氧化物材料(例如，SiOxNy)、介电碳氧氮化物材料(例如，SiOxCzNy)、其组合，或所列材料中的一或多种与氧化硅的组合。介电氮化物材料可包含但不限于氮化硅。
如本文中所使用，术语“电子装置”包含但不限于存储器装置，以及其它可或可以不并入有存储器的半导体装置，例如逻辑装置、处理器装置或射频(RF)装置。此外，电子装置可并入有存储器以及其它功能，例如包含处理器和存储器的所谓的“芯片上系统”(SoC)，或包含逻辑和存储器的电子装置。电子装置可以是例如3D电子装置，例如3DNAND快闪存储器装置。
如本文中所使用，术语“蚀刻终止”材料是指并包含相对于一或多个其它暴露材料的移除对移除(例如，蚀刻)具有抗性的材料。
如本文中所使用，术语“层级”指代特定特征的特定高程(z方向中)。存在于电子装置的不同层级处的特征不彼此物理接触。
如本文所使用，术语“低k电介质材料”是指且包含电介质材料，例如介电常数低于氧化硅(SiOx、SiO2)材料或包含硅原子、碳原子、氧原子和氢原子的碳掺杂氧化硅材料的介电常数的介电氧化物材料。二氧化硅的介电常数为约3.7到约3.9。术语“低k电介质材料”为相对术语且通过其介电常数的相对值而区别于术语“电介质材料”。
如本文中所使用，术语“多层级位线”指代存在于电子装置中的不同位置(例如，层级、高程)处的多个位线(例如，数组位线)。
位线包含导电材料且由导电材料形成，其中每一组多层级位线可操作地连接(例如，电连接)到支柱接触件和电子装置的存取线(例如，字线)。多层级位线通过邻近于不同层级的接触件(例如，L1接触件、L2接触件)电连接到支柱接触件。
如本文中所使用，将一元件称为在另一元件“上”或“上方”意味着且包含所述元件直接在另一元件的顶部上、邻近于(例如，横向邻近于、竖直邻近于)另一元件、在另一元件下方，或与另一元件直接接触。其还包含所述元件间接在另一元件的顶部上、邻近于(例如，横向邻近于、竖直邻近于)另一元件、在另一元件下方或附近，其它元件存在于其间。相比而言，当一元件被称为“直接在另一元件上”或“紧邻另一元件”时，不存在中间元件。
如本文所使用，术语“可选择性移除”或“可选择性蚀刻”意指且包含某一材料相对于暴露于给定蚀刻化学物质和/或处理条件的另一材料展现响应于暴露于相同蚀刻化学物质和/或处理条件的较大蚀刻速率。举例来说，所述材料可展现比另一材料的蚀刻速率大至少约五倍的蚀刻速率，例如比另一材料的蚀刻速率大约十倍、约二十倍或约四十倍的蚀刻速率。可通过选择具有不同化学组成的材料或通过使用具有类似化学组成和不同的掺杂剂或掺杂剂浓度的材料来实现材料之间的蚀刻选择性。所属领域的一般技术人员可选择用于选择性地蚀刻所要材料的蚀刻化学物质和蚀刻条件。
如本文中所使用，参考给定参数、性质或条件的术语“大体上”意指并包含所属领域的一般技术人员将理解的给定参数、性质或条件符合变异度(例如，在可接受的制造容差内)的程度。借助于实例，取决于大体上满足的特定参数、性质或条件，所述参数、性质或条件可至少90.0％满足、至少95.0％满足、至少99.0％满足，乃至至少99.9％满足。
如本文中所使用，术语“衬底”意指并包含其上形成额外材料的材料(例如，基底材料)或构造。衬底可为电子衬底、半导体衬底、支撑结构上的基底半导体层、电极、其上形成有一或多个材料、层、结构或区的电子衬底，或其上形成有一或多个材料、层、结构或区的半导体衬底。电子衬底或半导体衬底上的材料可包含但不限于半导电材料、绝缘材料、导电材料等。所述衬底可以是常规硅衬底或包括半导电材料层的其它块状衬底。如本文中所使用，术语“块状衬底”不仅意指且包含硅晶片，而且意指且包含绝缘体上硅(“SOI”)衬底，例如蓝宝石上硅(“SOS”)衬底和玻璃上硅(“SOG”)衬底、基底半导体基础上的硅外延层和其它半导体或光电材料，例如硅锗、锗、砷化镓、氮化镓和磷化铟。衬底可以是掺杂的或未掺杂的。
如本文中所使用，术语“竖直”、“纵向”、“水平”和“橫向”是参考结构的主平面且未必由地球重力场界定。“水平”或“横向”方向是大体上平行于结构的主平面的方向，而“竖直”或“纵向”方向是大体上垂直于结构的主平面的方向。结构的主平面由与结构的其它表相面比具有相对大面积的结构的表面限定。
包含L1接触件14、多层级位线16、22、L2接触件20和衬垫26的电子装置24在图1A和1B中展示。电子装置24包含多个块(未图示)和子块(未图示)，存在多个块。电子装置24包含邻近于基底材料(未图示)(例如，在其上方)的L1位线16，和邻近于L1位线16(例如，在其上方)的L2位线22。L1位线16在基底材料的近侧，且L2位线22在基底材料的远侧。L1位线16和L2位线22彼此相等地间隔开，且在图1A的水平方向(例如，深度方向)上彼此平行延伸。L1位线16在水平方向上由一或多个电介质材料(例如，第一电介质材料6、第二电介质材料8)、衬垫26和L2接触件20的下部部分彼此分隔。虽然图1A和1B示出L1接触件14周围的单个电介质材料8，但可存在多个(例如，两个)电介质材料，如关于图4A-7B所描述。L2位线22在水平方向上由第三电介质材料18彼此分隔。L1接触件14、L1位线16以及第一和第二电介质材料6、8形成电子装置24的第一层级(例如，第一叠组)。L2位线22、第三电介质材料18和L2接触件20的上部部分形成电子装置24的邻近于第一层级(例如，在其上方)的第二层级(例如，第二叠组)。L2接触件20的下部部分延伸到第一层级中。L2接触件20展现比L1接触件14的长度大的长度，因为L2接触件20延伸穿过电子装置24的第一和第二叠组。L2位线22可展现相对于L2接触件20的宽度更大的尺寸(例如，更大宽度)，从而提供L2位线22的增加的宽度(例如，表面积)。虽然描述和示出位线的两个层级，但位线的两个或更多个层级可存在于电子装置24中。
L1位线16存在于单个层级L1处且在水平(例如，x)方向中是连续的(例如，大体上连续地延伸)。L1接触件14中的每一个可被配置成与交替的(例如，每隔一个)L1位线16电接触(例如，电连接)。L1位线16中的每一个的一部分直接接触L1接触件14，从而将L1位线16电连接到支柱接触件。因此，每一L1接触件14电连接到子块中的一个(例如，单个)L1位线16。L1位线16还电连接到字线1905(见图19)。L1位线16中的每一个可以大体上相同的间距形成且展现彼此大体上相同的临界尺寸(CD)。L1位线16的间距可介于约40nm到约75nm，例如约45nm到约75nm、约50nm到约75nm、约60nm到约75nm、约65nm到约75nm，或约70nm到约75nm。L1位线16在水平方向上彼此相等地间隔开，且横向邻近的L1位线16之间的空间展现彼此大体上相同的尺寸。然而，L1位线16的CD可不同于L1位线16之间的空间的CD。可取决于含有L1位线16的电子装置24的所要电气性能特性选择L1位线16的宽度(例如，CD)。L1位线16的CD可大体上对应于L1接触件14的宽度(例如，与其大体上相同)。然而，L1位线16的宽度可大于(例如，稍大于)或小于(例如，稍小于)L1接触件14的宽度，这取决于含有L1位线16的电子装置24的所要电气性能特性。第一位线16的宽度可介于约15nm到约40nm，例如约15nm到约30nm、约20nm到约30nm、约15nm到约35nm，或约15nm到约25nm。
L2位线22存在于单个层级L2处，且电连接到L2接触件20和竖直串1907(见图19)。L2位线22中的每一个的一部分可直接接触L2接触件20，从而将L2位线22电连接到支柱接触件。每一L2接触件20电连接到子块中的一个(例如，单个)第二位线22。L2位线22在图1A的水平方向上为连续的。L2位线22还电连接到字线1905(见图19)，其中层级2的一部分用作布线1906。L2位线22中的每一个可以大体上相同的间距形成且展现大体上相同的CD，其中所述间距和CD在上文针对L1位线16公开的范围内。L2位线22在水平方向上彼此相等地间隔开，且L2位线22之间的空间展现彼此大体上相同的尺寸。然而，L2位线22的CD可不同于L2位线22之间的空间的CD。L2位线22的宽度可大体上对应于L2接触件20的宽度。然而，L2位线22的宽度可大于(例如，稍大于)或小于(例如，稍小于)L2接触件20的宽度，这取决于含有L1位线16和L2位线22的电子装置24的所要电气性能特性。
L1接触件14、L1位线16、L2接触件20和L2位线22并非全部在相同横截面图中可见。因此，在图1A和其它图式中，实线用于指示最右L1接触件14和L1位线16，且虚线用于指示其它L1接触件14和L1位线16。在图1A中，一个L1接触件14和一个L1位线16(最右L1接触件14和L1位线16)在此横截面图的前景中，而其余L1接触件14和L1位线16在此横截面图的背景中。类似地，一个L2接触件20和一个L2位线22(最左L2接触件20和L2位线22)在此横截面图的前景中，而其余L2接触件20和L2位线22在此横截面图的背景中。在图1A和其它图式中，使用虚线展示一些L1接触件14和L1位线16，指示这些结构相对于使用实线展示的L1接触件14和L1位线16在y方向中偏移(例如，横向偏移)。使用虚线展示一些L2接触件20和L2位线22，指示这些结构相对于使用实线展示的L2接触件20和L2位线22在y方向中偏移。为简单起见，在图1B的俯视图中，为了清晰而省略一些材料。换句话说，并未在图1B中展示所有L1接触件14、L1位线16、L2接触件20和L2位线22。
衬垫26环绕L2接触件20，从而将L2接触件20与L1位线16和L1接触件14隔离。衬垫26延伸L2接触件20的高度H1(整个高度)。因此，衬垫26沿着L2接触件20的整个高度(即，z方向)与L2接触件20大体上共同延伸。L1接触件14由第二电介质材料8、衬垫26的下部部分和L2接触件20的下部部分彼此分隔。L2接触件20由第三电介质材料18和衬垫26的上部部分彼此分隔。L1位线16在水平方向(即，x方向)上彼此相等地间隔开且展现高度H2。L2位线22在水平方向上彼此相等地间隔开。L1接触件14在水平方向上彼此相等地间隔开，且L2接触件20在水平方向上彼此相等地间隔开。
L1接触件14和L2接触件20将L1位线16和L2位线22分别电连接到L1位线16下方的支柱接触件(图1A和1B中未图示)。L1接触件14邻近于支柱接触件(例如，在其上方)，所述支柱接触件邻近于基底材料(例如，在其上方)。支柱接触件可形成于使水平邻近的支柱接触件彼此分隔的下伏电介质材料(未图示)中。举例来说，支柱接触件可被配置成电连接到邻近于支柱接触件(例如，在其下方)的支柱(例如，存储器支柱、存储器串、通道串)(未图示)，且电连接到上覆的L1接触件14和L1位线16。支柱接触件可邻近于支柱的接触插塞(未图示)(例如，竖直邻近于所述接触插塞、在所述接触插塞上)且与所述接触插塞直接电接触，从而将支柱电连接到支柱接触件。支柱以基底材料(例如，衬底)上的交替的电介质材料和导电材料的层次(图1A和1B中未图示)存在。举例来说，支柱可为存储器支柱，且包含环绕填充材料的单元膜的沟道材料。单元膜可包含单元材料，且沟道材料邻近于单元材料(例如，在其周围)形成。层次中的单元材料和沟道材料限定电子装置24的存储器单元。或者，电子装置24中的支柱中的一或多个可以是虚设支柱。
通过在L2接触件20周围包含衬垫26，L1位线16可彼此且与L2接触件20电隔离。因此，相比于缺少此衬垫26的常规电子装置，邻近的导电特征之间(例如，L2接触件20、L2位线22和L1位线16之间)的短路减少(例如，最小化)。此外，L1位线16可展现比常规L1位线更大的尺寸(例如，更大的宽度)，因为L1位线16可部分地与L2位线22和L2接触件20重叠。换句话说，L1位线16的间隔可比L2接触件20的直径窄。L1位线16的较大尺寸对应于邻近的L1位线16之间的较低电阻。L2位线22可展现相对于L2接触件20的宽度较大的尺寸(例如，较大的宽度)，从而提供L2位线22的增大的表面积。
在图2A和2B中展示包含L1接触件14、L1位线16、L2接触件20、L2位线22和衬垫26的电子装置24'。电子装置24'类似于电子装置24，只是气隙28邻近于(例如，横向邻近于)L1接触件14、L1位线16、L2接触件20或L2位线22中的一或多个。换句话说，气隙28替代存在于电子装置24中的第二和第三电介质材料8、18的至少一部分。衬垫26可大体上完全环绕L2接触件20，从而为电子装置24'提供稳定性且使L2接触件20与电子装置24'的其它导电材料分离。衬垫26大体上沿着L2接触件20的整个高度延伸(例如，与L2接触件20大体上共同延伸)。L2位线22可展现相对于L2接触件20的宽度较大的尺寸(例如，较大的宽度)，从而提供L2位线22的增加的宽度(例如，表面积)。大体上类似于电子装置24的形成电子装置24'的特征(例如，材料和结构)和方法动作如上文所描述。不同于上文描述的特征和方法动作的特征和方法动作在下文进一步描述。
类似于图1A和1B，图2A和2B中的L1接触件14、L1位线16、L2接触件20和L2位线22并非全部在相同横截面图中可见。在图2A和其它图式中，实线用于指示最右L1接触件14和L1位线16，且虚线用于指示其它L1接触件14和L1位线16。在图2A中，一个L1接触件14和一个L1位线16(最右L1接触件14和L1位线16)在此横截面图的前景中，而其余L1接触件14和L1位线16在此横截面图的背景中。类似地，一个L2接触件20和一个L2位线22(最左L2接触件20和L2位线22)在此横截面图的前景中，而其余L2接触件20和L2位线22在此横截面图的背景中。在图2A中，使用虚线展示一些L1接触件14和L1位线16，指示这些结构相对于使用实线展示的L1接触件14和L1位线16在y方向中偏移(例如，横向偏移)。使用虚线展示一些L2接触件20和L2位线22，指示这些结构相对于使用实线展示的L2接触件20和L2位线22在y方向中偏移。为简单起见，在图2B的俯视图中，为了清晰而省略一些材料。换句话说，并未在图2B中展示所有L1接触件14、L1位线16、L2接触件20和L2位线22。
虽然电子装置24'包含衬垫26，但在图3A和3B中展示包含衬垫26'的仅一部分的电子装置24”。大体上类似于电子装置24的形成电子装置24”的特征(例如，材料和结构)和方法动作如上文所描述。不同于上文描述的特征和方法动作的特征和方法动作在下文进一步描述。可移除衬垫26的一部分，使得仅衬垫26'保留，从而产生电子装置24”。仅借助于实例，可移除衬垫26的所述部分，使得衬垫26'仅邻近于(例如，横向邻近于)L1位线16而存在。衬垫26'沿着L2接触件20的仅一部分延伸。换句话说，衬垫26'延伸的距离小于L2接触件20的高度H1且小于L1位线16的高度H2。L2位线22可展现相对于L2接触件20的宽度较大的尺寸(例如，较大的宽度)，从而提供L2位线22的增大的表面积。如其它图式中，使用虚线指示相对于使用实线展示的结构在y方向中偏移(例如，横向偏移)的结构。在图3A和3B中，使用实线指示前景中的最右L1接触件14和L1位线16，且使用虚线指示背景中的其它L1接触件14和L1位线16。使用实线指示前景中的最左L2接触件20和L2位线22，且使用虚线指示背景中的其它L2接触件20和L2位线22。
在图4A-7B中展示形成电子装置24的方法。L1接触件14形成于第一层级的第一电介质材料6和第二电介质材料8中，且L1位线16形成于第一层级的第二电介质材料8中，如图4A和4B中所展示。通过常规技术，例如通过在第一电介质材料6和第二电介质材料8中形成开口10以及在开口10中形成导电材料，来形成L1接触件14。第一电介质材料6和第二电介质材料8(或单个电介质材料8)可以足以提供随后形成的L1接触件14的所要尺寸的厚度形成。通过常规光刻和移除技术形成开口10。L1接触件14部分地延伸到第二电介质材料8中且穿过第一电介质材料6。L1接触件14通过第一电介质材料6和第二电介质材料8的部分彼此分隔。L1位线16邻近于L1接触件14(例如，在其上方)形成。通过常规技术，例如通过在第二电介质材料8中形成开口12以及在开口12中形成导电材料，在第二电介质材料8中形成L1位线16。L1位线16的导电材料可与L1接触件14的导电材料相同或不同。通过常规光刻和移除技术形成开口12。如图4A和4B中所展示，L1接触件14彼此相等地间隔开，且L1位线16彼此相等地间隔开。
第一电介质材料6和第二电介质材料8可选自上文所提及的电介质材料中的一个。第一电介质材料6和第二电介质材料8中的每一个可由例如电绝缘氧化物材料等电绝缘材料形成。第一电介质材料6和第二电介质材料8可展现相同材料(例如，相同化学组成)或不同材料(例如，不同化学组成)。如果第一电介质材料6和第二电介质材料8在不同时间(例如，由不同工艺动作)形成，即使第一电介质材料6和第二电介质材料8由相同化学组成形成，第一电介质材料6和第二电介质材料8仍在视觉上可区分。在一些实施例中，第一电介质材料6和第二电介质材料8为不同材料，且被选择为可相对于彼此选择性地蚀刻或可相对于用于形成电子装置24的其它电介质材料选择性地蚀刻。虽然图4A和4B展示在第一电介质材料6和第二电介质材料8中形成L1接触件14和L1位线16，但L1接触件14和L1位线16可形成于单个电介质材料8中。
第三电介质材料18形成于第一层级上方，且开口31形成于第一、第二和第三电介质材料6、8、18中，如图5A和5B中所展示。L2接触件20形成于开口31中。第三电介质材料18的厚度限定其中形成L2位线和L2接触件20的第二层级的厚度。举例来说，第三电介质材料18可为层间电介质材料。开口31通过常规光刻和移除技术形成，且延伸穿过第一、第二和第三电介质材料6、8、18。第三电介质材料18的侧壁限定其中待形成衬垫26和L2接触件20的开口31。
衬垫26形成于开口31中，如图6A和6B中所展示。衬垫26可由电介质材料(例如氮化硅)形成并且包含所述电介质材料。衬垫26可保形地形成于开口31中，其中一定量的开口31保留用于后续形成L2接触件20。因为衬垫26占据所述量的开口31的一部分，所以待由L2接触件20占据的剩余量可相比于不存在衬垫26的情况下的L2接触件20的量减小。衬垫26可初始地沿着第三电介质材料18的侧壁形成，从而从第三电介质材料18的上表面延伸到第一电介质材料6的下表面。可随后取决于L2接触件20的所要高度移除衬垫26的一部分。
形成第二层级的L2接触件20和L2位线22，如图7A和7B中所展示。开口31的底部处的衬垫26的部分被移除，且L2接触件20的导电材料形成于开口31中。可通过所谓的“冲压蚀刻”工艺移除开口31的底部处的衬垫26。L2接触件20的导电材料大体上填充开口31，其中衬垫26环绕L2接触件20。L2接触件20延伸穿过第三电介质材料18、第二电介质材料8和第一电介质材料6。在形成L2接触件20之后，通过常规光刻和移除技术，例如通过各向异性蚀刻工艺，形成额外开口(未图示)。导电材料形成于开口中且邻近于L2接触件20(例如，在其上方)，从而形成电子装置24的L2位线22。L2位线22展现比L2接触件20的邻近部分的宽度更大的宽度，从而提供L2位线22的增大的表面积。图7A和7B中展示的电子装置24与图1A和1B中展示的电子装置24大体上相同，只是第一和第二电介质材料6、8在图7A和7B中示出，而单个电介质材料8在图1A和1B中示出。L2位线的导电材料可与L2接触件20的导电材料相同或不同。
一或多个电子装置24可存在于设备中。或者，可进一步处理电子装置24以形成电子装置24'，其中的一或多个存在于设备中。通过移除第二和第三电介质材料8、18来形成包含气隙28的电子装置24'，如图8A和8B中所展示。电子装置24'不同于电子装置24之处在于，存在气隙28代替第二和第三电介质材料8、18，其中气隙28沿着L2接触件20的高度的至少一部分延伸。可通过常规技术移除第三电介质材料18和第二电介质材料8，从而在L2位线22、L2接触件20、L1位线16和L1接触件之间形成气隙28。气隙28可从L2位线22的上表面延伸到L1位线16的下表面下方，且任选地延伸到第一电介质材料6中。可通过常规技术相对于L1位线16和L2位线22、L2接触件20、L1接触件14的导电材料、衬垫26以及第一电介质材料6选择性地移除第三电介质材料18和第二电介质材料8。在第三电介质材料18和第二电介质材料8的选择性移除期间，L1位线16、L2位线22、L2接触件20和L1接触件14的大体上全部导电材料可保留。
横向邻近于L2接触件20定位的衬垫26和第一电介质材料6可为L2接触件20提供稳定性(例如，结构稳定性)。然而，如果L2接触件20足够稳定，则第一电介质材料6的一部分可任选地通过常规技术移除。可通过相对于L1位线16和L2位线22的导电材料以及相对于衬垫26选择性地移除第一电介质材料6的部分，使气隙28延伸到第一电介质材料6中。虽然衬垫26可促成电子装置24'的较高电容，但气隙28可补偿所述增加且实现电子装置24'的所要电气性能。
只要衬垫26'将邻近于L2接触件20存在，如图3A和3B的电子装置24”中所展示，就可移除衬垫26的一部分。电子装置24”不同于电子装置24'之处在于，归因于移除衬垫26的所述部分，气隙28'具有比气隙28更大的体积。电子装置24”不同于电子装置24之处在于，存在气隙28'代替第二和第三电介质材料8、18。电子装置24”不同于电子装置24'和电子装置24之处在于，衬垫26'仅在L1位线16的近侧横向邻近于L2接触件20。换句话说，衬垫26'不沿着L2接触件20的整个高度延伸。举例来说，衬垫26'可延伸小于L1位线16的高度H2的高度。虽然衬垫26'可促成电子装置24”的较高电容，通过增加气隙28'的体积，可实现电子装置24”的所要电气性能。
可进一步处理图8A和8B的电子装置24'以形成图3A和3B的电子装置24”。仅借助于实例，可相对于L1位线16和L2位线22、L2接触件20、L1接触件14的导电材料以及第一电介质材料6选择性地移除衬垫26的一部分。衬垫26的所述部分的移除相比于电子装置24'中的气隙28增加气隙28'的体积。可通过常规技术移除衬垫26的所述部分。
衬垫26'可保持邻近于(例如，横向邻近于)L1位线16的一部分和L2接触件20的一部分，从而向L2接触件20提供稳定性(例如，结构稳定性)和电隔离。如图3A和3B中所展示，衬垫26'的上表面和下表面相对于L1位线16的上表面和下表面凹入。然而，衬垫26'的上表面和下表面可与L1位线16的上表面和下表面大体上共面，或可稍微在L1位线16的上表面和下表面上方以及稍微在其下方延伸。衬垫26'的保留在L1位线16的近侧的量可取决于待提供到L2接触件20的稳定度和/或待在L2接触件20和电子装置24”的其它导电组件之间实现的隔离度。可通过调整用于移除衬垫26的所述部分的条件(例如，蚀刻条件)来定制衬垫26'的保留量。通过调整衬垫26'，相应地定制气隙28'以实现电子装置24”的所要性质。
还公开额外电子装置24”'和24””(参见图17A-18B)，且其类似于电子装置24、24'、24”。电子装置24”'和24””包含L1接触件14、L1位线16、L2接触件20和L2位线22。电子装置24””还包含气隙28。在图9A-16B中展示形成电子装置24”'和24””(参见图17A-18B)的方法，且所述方法可用于显著减小或防止电子装置24”'和24””的第一和第二层级(例如，第一和第二叠组)的未对准。大体上类似于电子装置24、24'、24”的形成电子装置24”'和24””的特征(例如，材料和结构)和方法动作如上文所描述。不同于上文描述的特征和方法动作的特征和方法动作在下文进一步描述。虽然电子装置24”'和24””描述和示出为无衬垫26，但可存在衬垫26。
如图9A和9B中所展示，第一电介质材料6和第四电介质材料7可经形成并图案化。第一电介质材料6和第四电介质材料7可以是先前论述的电介质材料中的一个，且被选择为展现蚀刻选择性。在一些实施例中，第一电介质材料6为氧化硅，且第四电介质材料7为氮化硅。穿过第四电介质材料7形成开口9以暴露第一电介质材料6中的其中待最终形成L1接触件14(参见图11A和11B)的位置。可通过常规光刻和移除技术形成开口9。在图9A和9B中，单个材料展示为第一电介质材料6。然而，可使用两个或更多个材料，例如第一电介质材料6和第二电介质材料8。
第三电介质材料18形成于第一电介质材料6和第四电介质材料7上方，且开口11形成到第一电介质材料6中并穿过第一电介质材料6，如图10A和10B中所展示。第三电介质材料18可以是先前论述的电介质材料中的一个。在一些实施例中，第三电介质材料18为层间电介质材料。开口11形成于其中待最终形成L1位线16(参见图11A和11B)的位置中。在一些位置中，穿过第三电介质材料18且穿过第一电介质材料6形成开口11。可通过常规光刻和移除技术形成开口11。延伸到第一电介质材料6中且穿过第一电介质材料6的开口11形成于其中待最终形成L1接触件14和L1位线16(参见图11A和11B)的位置中。
L1接触件14和L1位线16的一或多个导电材料形成于开口11中，如图11A和11B中所展示。导电材料可以是先前论述的导电材料中的一或多个。在一些实施例中，L1接触件14和L1位线16的导电材料为钨，且氮化钛用作L1位线16的钨的衬垫。然而，在其它实施例中，不同导电材料可用于L1接触件14和L1位线16。导电材料可通过常规技术形成，至少部分填充开口11以形成L1接触件14和L1位线16。如果开口11大体上填充有导电材料，则移除导电材料的一部分以使导电材料凹入且形成L1接触件14和L1位线16。可接着移除第三电介质材料18的一部分，加宽开口11以形成开口11'且暴露L1位线16的上部侧壁。可通过常规技术，例如通过湿式蚀刻工艺移除第三电介质材料18的所要部分。开口11'的增加的宽度实现某一宽度，在该宽度下，L2位线22和L2接触件20(参见图15A和15B)形成为比L1位线16的间隔窄，且减少或防止L1接触件14、L1位线16、L2位线22和L2接触件20之间的短路。
如图12A和12B中所展示，封盖材料13可形成于开口11'中。因为开口11'比其中形成L1位线16的开口11宽，所以形成于L1位线16上方的封盖材料13展现比L1位线16的宽度更大的宽度。封盖材料13可以是电介质材料。在一些实施例中，封盖材料13为氮化硅。形成于第三电介质材料18的上表面上方的过多的封盖材料13可例如通过CMP工艺移除。封盖材料13的上表面可与第三电介质材料18的上表面大体上共面。封盖材料13在L2接触件20和L2位线22的形成期间保护下伏的L1位线16。
为了形成L2接触件20和L2位线22，开口15(15A、15B)形成于第三电介质材料18中，如图13A-14B中所展示。可通过进行多个光刻和移除动作来形成开口15。仅借助于实例，可通过干式蚀刻工艺形成开口15。穿过第三电介质材料18和第一电介质材料6在其中待最终形成L2接触件20的位置中形成开口15A，如图13A和13B中所展示。可通过常规技术，例如通过反应性离子蚀刻(RIE)工艺形成开口15A。例如抗蚀剂材料等牺牲材料17形成于开口15A中以在形成开口15B时保护下伏于牺牲材料17的材料。牺牲材料17可至少部分填充开口15A。如果牺牲材料17大体上填充开口15A，则可移除牺牲材料17的一部分以使牺牲材料17在开口15A中凹入。如图14A和14B中所展示，开口15B形成于其中待最终形成L2位线22的位置中。可通过常规技术，例如通过常规选择性反应性离子蚀刻技术形成开口15B。常规光刻技术可用于保护存储器阵列的其它部分。
在移除牺牲材料17之后，一或多个导电材料可形成于开口15A、15B中以形成L2接触件20和L2位线22，如图15A和15B中所展示。导电材料可以是先前论述的导电材料中的一或多个，且可通过常规技术形成。在一些实施例中，L2接触件20和L2位线22的导电材料为钨，且氮化钛用作钨的衬垫。然而，在其它实施例中，不同导电材料可用于L2接触件20和L2位线22。可例如通过CMP从封盖材料13上方移除过多的导电材料。可接着移除封盖材料13，如图16A和16B中所展示，形成开口11'且暴露L1位线16的一部分。封盖材料13可通过常规技术移除。
如图17A和17B中所展示，额外第三电介质材料18形成于开口11'中，代替封盖材料13，以形成电子装置24”'。因为开口11'比L1位线16宽，所以第三电介质材料18还可形成在L1位线16的上部侧壁的一部分周围。第三电介质材料18可通过常规技术形成于L2接触件20和L2位线22之间以及L1位线16上方。在一些实施例中，第三电介质材料18为二氧化硅。可例如通过CMP移除过多的第三电介质材料18，形成图17A和17B的电子装置24”'。因此，电子装置24”'的邻近(例如，横向邻近)的L2位线22可通过第三电介质材料18彼此分隔，且邻近(例如，横向邻近)的L1位线16可通过第三电介质材料18彼此分隔。此外，邻近(例如，横向邻近)的L2接触件20可通过第三电介质材料18彼此分隔，且邻近(例如，横向邻近)的L1接触件14可通过第三电介质材料18和第一电介质材料6彼此分隔。因此，第三电介质材料18隔离电子装置24”'的导电组件(例如，L1接触件14、L1位线16、L2接触件20、L2位线22)。
为了形成图18A和18B中展示的电子装置24””，可移除图16A和16B中的第三电介质材料18的暴露部分以形成气隙28'。电子装置24””包含通过移除第三电介质材料18的部分而形成的气隙28'。可移除L2位线22下方的第三电介质材料18以形成从L2位线22的下表面延伸并进入第一电介质材料6的气隙28'。气隙28'位于L2接触件20、L2位线22和L1位线16之间。气隙28'还可在第一电介质材料6中在L2接触件20的近侧在L1位线16下方延伸。因此，邻近(例如，横向邻近)的L2位线22可通过气隙28'彼此分隔，且邻近(例如，横向邻近)的L1位线16可通过气隙28'彼此分隔。此外，邻近(例如，横向邻近)的L2接触件20可通过气隙28'彼此分隔，且邻近(例如，横向邻近)的L1接触件14可通过气隙28'彼此分隔。因此，气隙28'隔离电子装置24””的导电组件(例如，L1接触件14、L1位线16、L2接触件20、L2位线22)。
在含有L1位线16和L2位线22的电子装置24、24'、24”、24”'、24””的使用和操作期间，L1位线16和L2位线22中的每一个可由子块的相应选择栅极漏极(SGD)1908(见图19)单独地控制。单独地控制SGD 1908的能力使得能够单独地控制L1位线16和L2位线22。
在电子装置24、24'、24”中，相比于其中位线位于仅单个(例如，一个)层级中的常规电子装置，实现邻近的L1位线16之间的较低电阻。相比于常规电子装置，还实现邻近的L2位线22之间的较低电阻。相比于其中位线位于仅单个(例如，一个)层级中的常规电子装置，L1位线16和L2位线22两者的位线-位线电容也可较低。在具有气隙28的实施例中能够实现较低电容，同时维持电子装置24'、24”的完整性，因为衬垫26、26'为电子装置24'、24”提供稳定性。归因于衬垫26、26'的存在，L1位线16和L2接触件20之间的电容也较低。此外，可通过相比于形成常规电子装置的方法具有改进的工艺裕量的工艺来形成L1接触件14和L2接触件20。相比于其中位线位于仅单个(例如，一个)层级中的常规电子装置中的宽度增加的L2位线22的宽度也促成较低电阻。
在电子装置24”'、24””中，相比于其中位线位于仅单个(例如，一个)层级中的常规电子装置，L1位线16和L2接触件20之间的电容减小，因为L1位线16的上部部分被第三电介质材料18环绕。
电子装置24、24'、24”、24”'、24””的多层级位线16、22可以比常规电子装置的位线更小的间距形成。因此，根据本公开的实施例的多层级位线16、22可实现减小的位线-位线电容，即使在第一和第二位线16、22以较低间距形成时也如此。此外，可通过在交错配置中形成第一位线16和第二位线22来减小位线-位线电容。根据本公开的实施例的多层级位线16、22提供邻近的第一和第二位线16、22之间的改进的位线-位线电容，因为位线处于交错配置中。即使随着第一和第二位线16、22的间距减小，也可实现改进的位线-位线电容。换句话说，对于第一和第二位线16、22的给定间距，所述位线-位线电容相比于常规电子装置的位线-位线电容减小。位线的交错配置还实现电子装置在x和z方向中的进一步缩放。
相应地，公开一种电子装置，其包括多层级位线，所述多层级位线包括第一位线和第二位线。第一位线和第二位线定位于不同层级处。支柱接触件电连接到第一位线和第二位线。层级1接触件电连接到第一位线，且层级2接触件电连接到第二位线。衬垫在第一位线和层级2接触件之间。第一位线的每一位线电连接到邻近于层级1接触件的子块中的单个支柱接触件，且第二位线的每一位线电连接到邻近于层级2接触件的单个支柱接触件。
相应地，公开一种形成电子装置的方法，其包括在第一电介质材料中形成包括第一位线和层级1接触件的第一层级。邻近于第一层级形成第二电介质材料。穿过第二电介质材料并进入第一电介质材料形成开口，且衬垫形成于开口中。导电材料形成于开口中以形成邻近于衬垫的层级2接触件，且层级2位线形成为与层级2接触件电接触。
相应地，公开一种形成电子装置的方法，其包括在电介质材料中形成包括第一位线和层级1接触件的第一层级。邻近于第一层级且在开口中以及邻近于第一位线和层级1接触件形成封盖材料。封盖材料的宽度大于第一位线的宽度。移除邻近的第一位线之间的电介质材料的一部分以在封盖材料的邻近部分之间形成开口。牺牲材料形成于封盖材料的邻近部分之间的开口中。移除电介质材料的额外部分以在电介质材料中形成额外开口。一或多个导电材料形成于所述开口中以及额外开口中以形成彼此电接触的第二位线和层级2接触件。
根据本公开的实施例的电子装置24、24'、24”、24”'、24””(图19中展示为1901)中的多层级位线16、22对应于多层级位线1902且电连接到存取线(例如，字线1905)，如图19的设备1900中所展示。设备1900包含电子装置24、24'、24”、24”'、24””的多层级位线1902(例如，第一位线16和第二位线22)。设备1900包含块(例如，存储器块)，其中每一块包含含有多层级位线1902的多个子块。在一些实施例中，每一块包含四个子块。在其它实施例中，每一块包含六个子块。设备1900可包含阶梯结构1920，其限定用于将字线1905连接到定位在支柱接触件下方的层次的导电材料的接触区。设备1900可包含彼此串联耦合的存储器单元1903的竖直串1907。竖直串1907可竖直地(例如，沿Z方向)且垂直于多层级位线1902延伸。设备1900还包含第一选择栅极漏极1908(例如，上部选择栅极、第一选择栅极、选择栅极漏极(SGD))、选择线1909和第二选择栅极1910(例如，下部选择栅极、源极选择栅极(SGS))。
设备1900还可包含定位在阶梯结构1920下方的控制单元1912。控制单元1912可包含串驱动器电路系统、导通门、用于选择栅极的电路系统、用于选择多层级位线1902和字线1905的电路系统、用于放大信号的电路系统和用于感测信号的电路系统中的至少一个。举例来说，控制单元1912可电耦合到包含L1位线16和L2位线22的多层级位线1902、字线1905、源极层1904、第一选择栅极漏极1908和第二选择栅极1910。在一些实施例中，控制单元1912包含CMOS(互补金属氧化物半导体)电路系统。在此些实施例中，控制单元1912可表征为具有“阵列下CMOS”(“CuA”)配置。根据本公开的实施例的电子装置24、24'、24”、24”'、24””或设备1900可包含但不限于3D电子装置，例如3D NAND快闪存储器装置(例如，多叠组3D NAND快闪存储器装置)。
在使用和操作期间，含有第一位线16和第二位线22(例如，多层级位线16、22)的设备1900可由子块的相应SGD 1908独立地控制。邻近于第一位线16和第二位线22(例如，在其下方)形成SGD 1908，如此项技术中已知。在特定块内，字线1905连接在一起，且SGD 1908具有不同偏压且可单独地控制。因此，第一位线16和第二位线22可在“接通(ON)”和“断开(OFF)”之间读出选定存储器单元的状态，且使用SGD 1908控制竖直串的电位。
电子装置24、24'、24”、24”'、24””或设备1900中的一或多个可存在于存储器阵列2000中，如图20中示意性地展示。存储器阵列2000包含存储器单元2002的存储器阵列和控制逻辑组件2004。根据本公开的实施例的电子装置24、24'、24”、24”'、24””或设备1900包含多个存储器单元。控制逻辑组件2004可被配置成以操作方式与存储器单元2002的存储器阵列交互以便读取、写入或刷新存储器单元2002的存储器阵列内的任何或所有存储器单元。存储器阵列2000的存储器单元耦合到存取线(例如，字线1905)，且存取线耦合到存储器单元的控制栅极。存储器阵列2000的存储器单元串串联联接在源极线和多层级位线1902之间。存储器单元定位于字线1905和多层级位线1902之间。字线1905可与例如层次的导电材料电接触，且多层级位线1902可与层次的电极(例如，顶部电极)电接触。多层级位线1902可直接上覆于存储器单元的行或列且接触其顶部电极。字线1905中的每一个可在第一方向上延伸且可连接一行存储器单元。多层级位线1902中的每一个可在至少大体上垂直于第一方向的第二方向上延伸，且可连接一列存储器单元。可控制施加到字线1905和多层级位线1902的电压，使得可选择性地在至少一个字线1905和至少一个多层级位线1902的相交点处施加电场，从而使得能够选择性地操作存储器单元。通过常规技术进行形成包含所述一或多个电子装置24、24'、24”、24”'、24””或设备1900的存储器阵列2000的额外工艺动作。
还公开一种电子系统2100，如图21中所展示，其包含根据本公开的实施例的所述一或多个电子装置24、24'、24”、24”'、24””或设备1900。图21是根据本文中所描述的一或多个实施例实施的电子系统2100的简化框图。电子系统2100可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、支持Wi-Fi或蜂窝的平板电脑(例如，
Figure BDA0003768119890000191
或
Figure BDA0003768119890000192
平板电脑)、电子书、导航装置等等。电子系统2100包含至少一个存储器装置2102，其包含如先前描述的电子装置24、24'、24”、24”'、24””或设备1900。电子系统2100可进一步包含至少一个处理器装置2104，例如微处理器，以控制电子系统2100中的系统功能和请求的处理。处理器装置2104和电子系统2100的其它子组件可包含存储器单元。处理器装置2104可任选地包含如先前描述的一或多个存储器阵列2100。
各种其它装置可取决于电子系统2100执行的功能而耦合到处理器装置2104。举例来说，输入装置2106可耦合到处理器装置2104以用于由用户将信息输入到电子系统2100中，例如鼠标或其它指向装置、按钮、开关、键盘、触控板、光笔、数字转换器和触控笔、触摸屏、话音辨识系统、麦克风、控制面板或其组合。用于将信息(例如，视觉或音频输出)输出到用户的输出装置2108也可耦合到处理器装置2104。输出装置2108可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子显示器、OLED显示器、LED显示器、三维投影、音频显示器或其组合。输出装置2108还可包含打印机、音频输出插口、扬声器等。在一些实施例中，输入装置2106和输出装置2108可包括既可用于将信息输入到电子系统2100又可用于将视觉信息输出到用户的单个触摸屏装置。所述一或多个输入装置2106和输出装置2108可与存储器装置2102和处理器装置2104中的至少一个电通信。所述至少一个存储器装置2102和处理器装置2104还可用于芯片上系统(SoC)中。
相应地，公开一种系统。所述系统包括可操作地耦合到输入装置和输出装置的处理器，以及可操作地耦合到处理器的一或多个电子装置。所述一或多个电子装置包括多层级位线，所述多层级位线包括第一位线和第二位线。第一位线和第二位线定位于不同层级处，且第一位线和第二位线电连接到存储器单元。层级1接触件电连接到第一位线，且层级2接触件电连接到第二位线。层级2接触件通过衬垫与横向邻近的第一位线分隔。支柱接触件电连接到第一位线和第二位线。
本公开的非限制性实例实施例包含：
实施例1。一种电子装置，所述电子装置包括：多层级位线，其包括第一位线和第二位线，所述第一位线和所述第二位线定位于不同层级处；支柱接触件，其电连接到所述第一位线和所述第二位线；层级1接触件，其电连接到所述第一位线；以及层级2接触件，其电连接到所述第二位线；衬垫，其在所述第一位线和所述层级2接触件之间；且所述第一位线的每一位线电连接到邻近于所述层级1接触件的子块中的单个支柱接触件，且所述第二位线的每一位线电连接到邻近于所述层级2接触件的单个支柱接触件。
实施例2。根据实施例1的电子装置，其中所述第一位线中的所述位线彼此相等地间隔开。
实施例3。根据实施例1或实施例2的电子装置，其中所述第二位线中的所述位线彼此相等地间隔开。
实施例4。根据实施例1-3中任一个的电子装置，其中所述第二位线展现比所述层级2接触件的宽度更大的宽度。
实施例5。根据实施例1-4中任一个的电子装置，其中所述衬垫与所述层级2接触件的高度共同延伸。
实施例6。根据实施例1-5中任一个的电子装置，其中所述衬垫横向邻近于所述第一位线和所述层级2接触件。
实施例7。根据实施例1-5中任一个的电子装置，其中所述衬垫仅在所述第一位线的近侧位于所述第一位线和所述层级2接触件之间。
实施例8。根据权利要求7的电子装置，其中所述衬垫的高度小于所述第一位线的高度。
实施例9。根据实施例1-8中任一个的电子装置，其中邻近的第二位线通过电介质材料分隔。
实施例10。根据实施例1-8中任一个的电子装置，其中邻近的第二位线通过气隙分隔。
实施例11。根据权利要求10的电子装置，其中邻近的层级2接触件通过所述气隙分隔。
实施例12。根据实施例1-11中任一个的电子装置，其中邻近的第一位线之间的间隔相对小于所述层级2接触件的直径。
实施例13。一种系统，所述系统包括：处理器，其可操作地耦合到输入装置和输出装置；以及一或多个电子装置，其可操作地耦合到所述处理器，所述一或多个电子装置包括：多层级位线，其包括第一位线和第二位线，所述第一位线和所述第二位线定位于不同层级处，且所述第一位线和所述第二位线电连接到存储器单元；层级1接触件，其电连接到所述第一位线；层级2接触件，其电连接到所述第二位线且通过衬垫与横向邻近的第一位线分隔；以及支柱接触件，其电连接到所述第一位线和所述第二位线。
实施例14。根据实施例13的系统，其中所述衬垫与所述层级2接触件共同延伸。
实施例15。根据实施例13或实施例14的系统，其中所述衬垫的高度小于所述第一位线的高度。
实施例16。根据实施例13或实施例14的系统，其中所述衬垫的高度大于所述第一位线的高度且小于所述层级2接触件的高度。
实施例17。根据实施例13-16中任一个的系统，其中气隙使横向邻近的第二位线彼此分隔。
实施例18。一种形成电子装置的方法，所述方法包括：在第一电介质材料中形成包括第一位线和层级1接触件的第一层级；形成邻近于所述第一层级的第二电介质材料；穿过所述第二电介质材料并进入所述第一电介质材料形成开口；在所述开口中形成衬垫；在所述开口中形成导电材料以形成邻近于所述衬垫的层级2接触件；以及形成与所述层级2接触件电接触的第二位线。
实施例19。根据实施例18的系统，其中穿过所述第二电介质材料并进入所述第一电介质材料形成开口包括移除所述第一位线的一部分。
实施例20。根据实施例18或实施例19的系统，其中形成与所述层级2接触件电接触的第二位线包括形成展现比所述层级2接触件的直径大的宽度的所述第二位线。
实施例21。根据实施例18-20中任一个的系统，其中在所述开口中形成导电材料以形成邻近于所述衬垫的层级2接触件包括形成与所述衬垫共同延伸的所述层级2接触件。
实施例22。根据实施例18-21中任一个的系统，其进一步包括移除所述第二电介质材料以形成邻近于所述第二位线的气隙。
实施例23。根据实施例22的系统，其中移除所述第二电介质材料包括使所述气隙从所述第二位线的上表面延伸到所述第一位线下方。
实施例24。根据实施例23的系统，其中移除所述第二电介质材料包括形成横向邻近于所述第二位线和所述衬垫的所述气隙。
实施例25。根据实施例22的系统，其进一步包括移除所述衬垫的邻近于所述层级2接触件的部分。
实施例26。根据实施例25的系统，其中移除所述衬垫的一部分包括使所述气隙延伸为横向邻近于所述第一位线。
实施例27。一种形成电子装置的方法，所述方法包括：在电介质材料中的开口中形成包括第一位线和层级1接触件的第一层级；在所述开口中且邻近于所述第一位线和层级1接触件形成封盖材料，所述封盖材料的宽度大于所述第一位线的宽度；移除所述电介质材料的在邻近的第一位线之间的部分以在所述封盖材料的邻近部分之间形成开口；在所述开口中在所述封盖材料的所述邻近部分之间形成牺牲材料；移除所述电介质材料的额外部分以在所述电介质材料中形成额外开口；以及在所述开口中以及所述额外开口中形成一或多个导电材料以形成彼此电接触的第二位线和层级2接触件。
虽然已结合图式描述了某些说明性实施例，但所属领域的一般技术人员将认识到且理解，本公开所涵盖的实施例不限于在本文中明确地展示且描述的那些实施例。实际上，可在不脱离本公开所涵盖的实施例(例如本文中要求保护的实施例，包含合法等效物)的范围的情况下，对本文中所描述的实施例作出许多添加、删除和修改。另外，一个所公开的实施例的特征可与另一所公开的实施例的特征组合，且仍涵盖在本公开的范围内。

Claims (27)

1.一种电子装置，其包括：
多层级位线，其包括第一位线和第二位线，所述第一位线和所述第二位线定位于不同层级处；
支柱接触件，其电连接到所述第一位线和所述第二位线；
层级1接触件，其电连接到所述第一位线；以及
层级2接触件，其电连接到所述第二位线；
衬垫，其在所述第一位线和所述层级2接触件之间；且
所述第一位线的每一位线电连接到邻近于所述层级1接触件的子块中的单个支柱接触件，且所述第二位线的每一位线电连接到邻近于所述层级2接触件的单个支柱接触件。
2.根据权利要求1所述的电子装置，其中所述第一位线中的所述位线彼此相等地间隔开。
3.根据权利要求1所述的电子装置，其中所述第二位线中的所述位线彼此相等地间隔开。
4.根据权利要求1所述的电子装置，其中所述第二位线展现比所述层级2接触件的宽度更大的宽度。
5.根据权利要求1所述的电子装置，其中所述衬垫与所述层级2接触件的高度共同延伸。
6.根据权利要求1所述的电子装置，其中所述衬垫横向邻近于所述第一位线和所述层级2接触件。
7.根据权利要求1所述的电子装置，其中所述衬垫仅在所述第一位线的近侧位于所述第一位线和所述层级2接触件之间。
8.根据权利要求7所述的电子装置，其中所述衬垫的高度小于所述第一位线的高度。
9.根据权利要求1-8中任一权利要求所述的电子装置，其中邻近的第二位线通过电介质材料分隔。
10.根据权利要求1-8中任一权利要求所述的电子装置，其中邻近的第二位线通过气隙分隔。
11.根据权利要求10所述的电子装置，其中邻近的层级2接触件通过所述气隙分隔。
12.根据权利要求1-8中任一权利要求所述的电子装置，其中邻近的第一位线之间的间隔相对小于所述层级2接触件的直径。
13.一种系统，其包括：
处理器，其可操作地耦合到输入装置和输出装置；以及
一或多个电子装置，其可操作地耦合到所述处理器，所述一或多个电子装置包括：
多层级位线，其包括第一位线和第二位线，所述第一位线和所述第二位线定位于不同层级处，且所述第一位线和所述第二位线电连接到存储器单元；
层级1接触件，其电连接到所述第一位线；
层级2接触件，其电连接到所述第二位线且通过衬垫与横向邻近的第一位线分隔；以及
支柱接触件，其电连接到所述第一位线和所述第二位线。
14.根据权利要求13所述的系统，其中所述衬垫与所述层级2接触件共同延伸。
15.根据权利要求13或权利要求14所述的系统，其中所述衬垫的高度小于所述第一位线的高度。
16.根据权利要求13或权利要求14所述的系统，其中所述衬垫的高度大于所述第一位线的高度且小于所述层级2接触件的高度。
17.根据权利要求13所述的系统，其中气隙使横向邻近的第二位线彼此分隔。
18.一种形成电子装置的方法，其包括：
在第一电介质材料中形成包括第一位线和层级1接触件的第一层级；
形成邻近于所述第一层级的第二电介质材料；
穿过所述第二电介质材料并进入所述第一电介质材料形成开口；
在所述开口中形成衬垫；
在所述开口中形成导电材料以形成邻近于所述衬垫的层级2接触件；以及
形成与所述层级2接触件电接触的第二位线。
19.根据权利要求18所述的方法，其中穿过所述第二电介质材料并进入所述第一电介质材料形成开口包括移除所述第一位线的一部分。
20.根据权利要求18所述的方法，其中形成与所述层级2接触件电接触的第二位线包括形成展现比所述层级2接触件的直径大的宽度的所述第二位线。
21.根据权利要求18所述的方法，其中在所述开口中形成导电材料以形成邻近于所述衬垫的层级2接触件包括形成与所述衬垫共同延伸的所述层级2接触件。
22.根据权利要求18-21中任一权利要求所述的方法，其进一步包括移除所述第二电介质材料以形成邻近于所述第二位线的气隙。
23.根据权利要求22所述的方法，其中移除所述第二电介质材料包括使所述气隙从所述第二位线的上表面延伸到所述第一位线下方。
24.根据权利要求23所述的方法，其中移除所述第二电介质材料包括形成横向邻近于所述第二位线和所述衬垫的所述气隙。
25.根据权利要求22所述的方法，其进一步包括移除所述衬垫的邻近于所述层级2接触件的部分。
26.根据权利要求25所述的方法，其中移除所述衬垫的一部分包括使所述气隙延伸为横向邻近于所述第一位线。
27.一种形成电子装置的方法，其包括：
在电介质材料中的开口中形成包括第一位线和层级1接触件的第一层级；
在所述开口中且邻近于所述第一位线和层级1接触件形成封盖材料，所述封盖材料的宽度大于所述第一位线的宽度；
移除所述电介质材料的在邻近的第一位线之间的部分以在所述封盖材料的邻近部分之间形成开口；
在所述开口中在所述封盖材料的所述邻近部分之间形成牺牲材料；
移除所述电介质材料的额外部分以在所述电介质材料中形成额外开口；以及
在所述开口中以及所述额外开口中形成一或多个导电材料以形成彼此电接触的第二位线和层级2接触件。
CN202210892476.5A 2021-07-27 2022-07-27 包括多层级位线的电子装置以及相关方法和系统 Withdrawn CN115692373A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/443,531 2021-07-27
US17/443,531 US20230033803A1 (en) 2021-07-27 2021-07-27 Electronic devices comprising multilevel bitlines, and related methods and systems

Publications (1)

Publication Number Publication Date
CN115692373A true CN115692373A (zh) 2023-02-03

Family

ID=85038477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210892476.5A Withdrawn CN115692373A (zh) 2021-07-27 2022-07-27 包括多层级位线的电子装置以及相关方法和系统

Country Status (2)

Country Link
US (1) US20230033803A1 (zh)
CN (1) CN115692373A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102119829B1 (ko) * 2013-09-27 2020-06-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11605588B2 (en) * 2019-12-20 2023-03-14 Micron Technology, Inc. Memory device including data lines on multiple device levels
US20220336367A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Forming Liners to Facilitate The Formation of Copper-Containing Vias in Advanced Technology Nodes

Also Published As

Publication number Publication date
US20230033803A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
CN111223866B (zh) 形成半导体装置的方法以及相关半导体装置和系统
CN115917727A (zh) 形成微电子装置的方法、及相关的微电子装置、存储器装置、电子系统、及其它方法
CN115020374A (zh) 形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统
US12041775B2 (en) Electronic devices comprising memory pillars and dummy pillars including an oxide material, and related systems and methods
US20220384242A1 (en) Apparatuses and memory devices including air gaps between conductive lines
CN115918288A (zh) 包含阶梯式结构的微电子装置和相关存储器装置、电子系统以及方法
US20240130132A1 (en) Electronic devices including pillars in array regions and non-array regions
US11282747B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, and electronic systems
US20230045353A1 (en) Microelectronic devices including active contacts and support contacts, and related electronic systems and methods
CN111211125A (zh) 形成半导体装置的方法及相关半导体装置及系统
CN116583110A (zh) 包含狭槽区中的支柱的电子装置以及相关存储器装置、系统及方法
US20220336487A1 (en) Electronic devices comprising blocks with different memory cells, and related methods and systems
US11948992B2 (en) Electronic devices comprising a dielectric material, and related systems and methods
CN114823686A (zh) 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统
CN116034640A (zh) 包括邻接氧化物材料的电子装置及相关方法和系统
CN115692373A (zh) 包括多层级位线的电子装置以及相关方法和系统
US20230032177A1 (en) Electronic devices comprising multilevel bitlines, and related methods and systems
US12058853B2 (en) Electronic devices including capacitors and related methods
CN114823496A (zh) 形成微电子装置的方法和相关微电子装置、存储器装置和电子系统
CN117596882A (zh) 包含包括由狭槽结构隔离的导电结构的堆叠的电子装置以及相关系统及方法
CN117641902A (zh) 微电子装置及相关存储器装置、电子系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20230203

WW01 Invention patent application withdrawn after publication