CN111211125A - 形成半导体装置的方法及相关半导体装置及系统 - Google Patents

形成半导体装置的方法及相关半导体装置及系统 Download PDF

Info

Publication number
CN111211125A
CN111211125A CN201911127003.0A CN201911127003A CN111211125A CN 111211125 A CN111211125 A CN 111211125A CN 201911127003 A CN201911127003 A CN 201911127003A CN 111211125 A CN111211125 A CN 111211125A
Authority
CN
China
Prior art keywords
level
forming
openings
source
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911127003.0A
Other languages
English (en)
Inventor
D·A·克朗皮特
D·H·威尔士
J·D·霍普金斯
K·Y·泰特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111211125A publication Critical patent/CN111211125A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及形成半导体装置的方法以及相关半导体装置及系统。形成半导体装置的方法包括在材料上形成牺牲结构及支撑柱。在牺牲结构及支撑柱上方形成层级，且形成层级柱及层级开口以暴露牺牲结构。层级开口的一或多者包括大于其它层级开口的临界尺寸。移除牺牲结构以形成空腔。在层级柱的侧壁、空腔及一或多个层级开口上方形成单元膜。在层级开口中邻近单元膜形成填充材料，并从其它层级开口移除一部分以形成邻近最上层级的凹槽。从一或多个层级开口移除大致所有填充材料。在凹槽及一或多个层级开口中形成掺杂多晶硅材料。在凹槽中及在一或多个层级开口中形成导电材料。在狭缝区中形成开口且在开口中形成电介质材料。还揭示额外方法、半导体装置及系统。

Description

形成半导体装置的方法及相关半导体装置及系统
优先权主张
本申请案主张2018年11月19日申请的针对“形成半导体装置的方法及相关半导体装置及系统(Methods of Forming a Semiconductor Device,And RelatedSemiconductor Devices And Systems)”的序列号为16/194,946的美国专利申请案的申请日期的权益。
技术领域
本文揭示的实施例涉及半导体装置及半导体装置的制造。更特定来说，本发明的实施例涉及形成半导体装置的方法以及包含源极的相关存储器装置及系统。
背景技术
半导体装置设计者通常期望通过减小个别特征的尺寸并通过减小相邻特征之间的距离来增加半导体装置内的特征的集成度或密度。另外，半导体装置设计者通常期望设计不仅紧凑而且提供性能优势以及简化设计的架构。半导体工业的持续目标是增加例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元的数目)。在非易失性存储器装置中增加存储器密度的一种方法是实施垂直存储器阵列(也称为“三维(3D)存储器阵列”)。常规垂直存储器阵列包含存储器单元柱，其延伸通过交替导电结构及绝缘结构的层级，其中导电结构充当控制栅极。存储器单元柱包含定位在源极区与漏极区之间的沟道区。与具有电组件的常规平面(例如二维)布置的结构相比，所述配置通过在裸片上向上(例如，纵向、垂直)构建阵列来允许在单位裸片面积中放置更多数目的电组件(例如晶体管)。
为向存储器装置施加电势，将互连件之上的掺杂硅晶片或导电材料用作源极。为将存储器单元的沟道区电连接到源极，针对层级的每一层面进行所谓的“柱冲孔”蚀刻工艺。在单元材料上方形成牺牲多晶硅材料，以在随后进行的柱冲孔蚀刻工艺期间保护单元材料，所述柱冲孔蚀刻工艺移除存储器单元柱底部的牺牲多晶硅材料及下伏单元材料。在进行柱冲孔蚀刻之后，移除剩余牺牲多晶硅材料，并且在单元材料上方形成沟道材料。在包含层级的多个层面的存储器装置中，针对每一层面进行柱冲孔蚀刻工艺以用于正确对准。然而，随着存储器单元柱的纵横比继续增加，层级的层面之间的对准问题使柱冲孔蚀刻具有挑战性。
发明内容
揭示一种形成半导体装置的方法。所述方法包括在材料上形成牺牲结构及支撑柱，牺牲结构在柱区与狭缝区之间延伸。层级形成在牺牲结构及支撑柱上方，并且移除柱区中的层级的一部分以形成层级柱及层级开口并暴露牺牲结构及支撑柱。层级开口中的一或多者包括比其它层级开口更大的临界尺寸。移除牺牲结构以形成空腔，空腔包括互连部分以及在狭缝区中的空腔的一部分及在柱区中的空腔的一部分。在层级柱的侧壁上方、在空腔的侧壁上方以及在包括更大临界尺寸的层级开口中的一或多者的侧壁上方形成单元膜。在层级开口中并邻近单元膜形成填充材料。从其它层级开口移除填充材料的一部分以形成邻近最上层级的凹槽，并从包括更大临界尺寸的层级开口中的一或多者移除大体上所有填充材料。在凹槽中以及在包括更大临界尺寸的层级开口中的一或多者中形成掺杂多晶硅材料。在凹槽中以及在包括更大临界尺寸的层级开口中的一或多者中形成邻近掺杂多晶硅材料的导电材料。在狭缝区中形成开口并且在开口中形成电介质材料。
揭示形成半导体装置的另一种方法。所述方法包括：邻近牺牲结构及支撑柱形成层级；以及移除柱区中的层级的一部分以形成层级柱及层级开口，并暴露牺牲结构及支撑柱。通过层级开口移除牺牲结构，以形成在狭缝区与柱区之间延伸的空腔。在层级柱的侧壁上方及在空腔的侧壁上方形成单元膜。在层级开口中形成填充材料。从层级开口移除填充材料的一部分以形成邻近最上层级的凹槽。形成邻近包括单元膜及填充材料的层级开口的接触开口。移除在接触开口之下的牺牲结构以延伸空腔，以及在接触开口中及在接触开口之下的空腔中形成氧化物材料。在凹槽中、在空腔中以及在接触开口中形成掺杂多晶硅材料，以及在凹槽中、在空腔中以及在接触开口中形成导电材料。在狭缝区中形成开口以及在开口中形成电介质材料。
还揭示一种半导体装置，且其包括存储器单元，所述存储器单元包括交替电介质材料及导电材料的层级。单元膜邻近层级。源极在存储器单元之下并由单元膜环绕。源极与存储器单元电连通。
还揭示一种系统，其包含源极，所述源极电连接到存储器单元阵列。源极在存储器单元阵列之下且由存储器单元的单元膜环绕。处理器与至少一个输入装置、至少一个输出装置及存储器单元可操作地通信。
附图说明
图1A、2A、3A、4A、5A、6A、7A、8A、9A、10A及11到15是展示根据本发明实施例的半导体装置的源极的各个制造阶段的横截面图；
图1B、2B、3B、4B、5B、6B、7B、8B、9B及10B是展示根据本发明的实施例的半导体装置的源极的制造的各个阶段的俯视图；
图16是说明根据本发明的实施例的包括源极的半导体装置的示意框图；及
图17是说明根据本发明的实施例的包含包括源极的半导体装置的系统的示意框图。
具体实施方式
揭示例如存储器装置的半导体装置的源极，以及形成含有所述源极的半导体装置的方法及含有所述源极的系统。半导体装置(例如，存储器装置)包含源极、漏极、单元膜及存储器单元。根据本发明的实施例形成的源极由半导体装置的存储器单元的单元膜(例如，单元材料及沟道材料)环绕，从而消除进行柱冲孔蚀刻动作以将存储器单元的单元材料及沟道材料电连接到源极的必要性。源极定位在存储器单元之下，并且与存储器单元的单元材料及沟道材料电接触(例如，电耦合到其)。根据本发明的实施例的方法用于形成三维(3D)半导体装置，例如3D NAND快闪存储器装置，其包含(但不限于)3D浮动栅极NAND快闪存储器装置或3D替换栅极NAND快闪存储器装置。所述源极起到在3D半导体装置的使用及操作期间施加恒定电势的作用。在一些实施例中，通过更大层级开口提供形成源极的接达。在另一实施例中，通过接触开口提供源极接达。大层级开口或接触开口的临界尺寸(CD)取决于将在其中形成的材料。通过使用更大层级开口或接触开口以提供接达，将源极的材料形成在期望位置中。在形成狭缝开口(通过狭缝开口进行替换栅极工艺)之前，通过大层级开口或通过接触开口形成源极。形成3D半导体装置的方法还能够实现源极及漏极的大体上同时掺杂剂激活，以及源极及漏极中的大体上同时的金属化形成。金属化提供对源极充电的导电路径。
下文描述提供特定细节，例如材料类型、材料厚度及工艺条件，以便提供对本文所描述实施例的透彻描述。然而，所属领域的技术人员将理解，可在不采用这些特定细节的情况下实践本文揭示的实施例。实际上，可结合半导体工业中采用的常规制造技术来实践实施例。另外，本文提供的描述不形成对半导体装置的完整描述或用于制造半导体装置的完整工艺流程，并且下文描述的结构不形成完整半导体装置。下文仅详细描述理解本文描述的实施例所必需的那些工艺动作及结构。可通过常规技术执行形成完整半导体装置的额外动作。
本文描述的材料可通过常规技术形成，其包含(但不限于)旋涂、毯涂、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD或物理气相沉积(PVD)。替代地，材料可原位生长。取决于待形成的特定材料，所属领域的一般技术人员可选择用于沉积或生长所述材料的技术。除非上下文另有指示，否则可通过任何合适技术来实现材料的移除，所述技术包括(但不限于)蚀刻、磨料平坦化(例如，化学机械平坦化)或其它已知方法。
本文呈现的附图仅用于说明性目的，并不意味着是任何特定材料、组件、结构、装置或系统的实际视图。可预期由于例如制造技术及/或公差而导致图式中所描绘的形状的变化。因此，本文描述的实施例不应解释为限于所说明的特定形状或区，而是包含例如由制造引起的形状偏差。举例来说，说明或描述为盒形的区可具有粗糙及/或非线性特征，并且说明或描述为圆形的区可包含一些粗糙及/或线性特征。此外，所说明的锐角可以是圆形的，反之亦然。因此，图式中说明的区本质上是示意性的，并且其形状并不希望说明区的精确形状，并且不限制本发明的范围。图式不一定按比例绘制。另外，图式之间的共同元素可保留相同的数字名称。
如本文所使用，单数形式的“一”及“所述”希望也包含复数形式，除非上下文另外明确指出。
如本文所使用，关于针对特定参数的数值的“约”或“近似”包含数值，且所属领域的一般技术人员将理解的与数值的偏差程度在针对特定参数的可接受公差内。举例来说，关于数值的“约”或“近似”可包含在数值的90.0％到110.0％的范围内的额外数值，例如在数值的95.0％到105.0％的范围内，在数值的97.5％到102.5％的范围内，在数值的99.0％到101.0％的范围内，在数值的99.5％到100.5％的范围内，或在数值的99.9％到100.1％的范围内。
如本文所使用，为便于描述，可使用空间相对术语(例如“在…下面”、“在...之下”、“下”、“底部”、“在…之上”、“上”、“顶部”、“前面”、“后面”、“左”、“右”及类似者)来描述图式中所说明的一个元素或特征与另一元素或特征的关系。除非另有说明，否则空间相对术语希望涵盖除图式中描绘的定向之外的材料的不同定向。举例来说，如果将图式中的材料倒置，那么被描述为在其它元素或特征“之下”或“下面”或“下方”或“底部上”的元素将接着定向为在另一元素或特征“之上”或“顶部上”。因此，取决于使用所述术语的上下文，术语“在...之下”可涵盖之上及之下两个定向，这对于所属领域的一般技术人员来说是显而易见的。可以其它方式定向材料(例如，旋转90度、倒置、翻转)，并相应地解释本文中使用的空间相对描述语。
如本文所使用，术语“经配置”是指促进结构及设备中的一或多者以预定方式操作的至少一个结构及至少一个设备中的一或多者的大小、形状、材料组成及布置。
如本文所使用，术语“节距”是指两个邻近(即，相邻)特征中的相同点之间的距离。
如本文所使用，术语“可选择性地蚀刻”意指并且包相对于暴露于给定蚀刻化学物质的另一材料展现响应于暴露于相同蚀刻化学物质的更大蚀刻速率的材料。举例来说，所述材料的蚀刻速率可比另一材料的蚀刻速率大至少大约五倍，例如蚀刻速率比另一材料的蚀刻速率大约十倍、约二十倍或约四十倍。可由所属领域的一般技术人员选择针对选择性地蚀刻期望材料的蚀刻化学物质及蚀刻条件。
如本文所使用，术语“半导体装置”包含(但不限于)存储器装置，以及可并入或不并入存储器的其它半导体装置，例如逻辑装置、处理器装置或射频(RF)装置。此外，除其它功能(例如(举例来说)包含处理器及存储器的所谓的“芯片上系统”(SoC)或包含逻辑及存储器的半导体装置)外，半导体装置可并入存储器。
如本文所使用，关于给定参数、性质或条件的术语“大体上”意指并包含所属领域的一般技术人员将理解给定参数、性质或条件满足一定程度的变化的程度，例如在可接受制造公差内。通过实例的方式，取决于大体上满足的特定参数、性质或条件，参数、性质或条件可为至少90.0％满足，至少95.0％满足，至少99.0％满足，或至少99.9％满足。
如本文所使用，术语“衬底”意指并包含在其上形成额外材料的基础材料或构造。衬底可为半导体衬底，在支撑结构上的基础半导体层级，金属电极或在其上形成有一或多种材料、层级、结构或区的半导体衬底。半导体衬底上的材料可包含(但不限于)半导体材料、绝缘材料、导电材料等。衬底可为常规硅衬底或包括半导体材料的层的其它块状衬底。如本文所使用，术语“块状衬底”不仅意指并包含硅晶片，还意指并包含绝缘体上硅(“SOI”)衬底(例如蓝宝石上硅(“SOS”)衬底及玻璃上硅(“SOG”)衬底)，基础半导体基底上的硅的外延层级，以及其它半导体或光电材料，例如硅锗、锗、砷化镓、氮化镓及磷化铟。衬底可为掺杂的或不掺杂的。
如本文所使用，术语“垂直”、“纵向”，“水平”及“横向”是指结构的主平面，并且不一定由地球的重力场来界定。“水平”或“横向”方向是大体上平行于结构的主平面的方向，而“垂直”或“纵向”方向是大体上垂直于结构的主平面的方向。与结构的其它表面相比，结构的主平面由具有相对更大面积的结构的表面来界定。
图1A及1B展示在绝缘材料130上包含连接牺牲结构105、隔离牺牲结构110、支撑柱115、氧化物材料120及任选牺牲塞125的半导体结构100。绝缘材料130可在导电材料(未展示)上方形成，所述导电材料经配置以例如将信号路由到导电材料及/或从导电材料路由信号，所述导电材料又形成在衬底(未展示)上或上方。衬底可包含多个部分，其支撑及/或隔离一或多种其它导电材料及绝缘材料，以用于将信号路由到导电材料及/或从导电材料路由信号。举例来说，衬底可包含一种或多种导电材料，其中提供用于路由信号的电路(例如，控制单元)及/或互连。如下文描述，连接牺牲结构105的位置大体上对应于最终要形成的源极135(参见图8A、8B及13)的位置。
通过常规技术在绝缘材料130上方形成牺牲材料，并通过常规技术对其进行图案化，以形成连接牺牲结构105及隔离牺牲结构110。如横截面图中所展示，通过支撑柱115将连接牺牲结构105彼此分离，并通过氧化物材料120将隔离牺牲结构110与连接牺牲结构105分离。如俯视图中所展示，通过氧化物材料120将连接牺牲结构105与隔离牺牲材料110分离。隔离牺牲结构110形成在半导体结构100的狭缝区140中，并且连接牺牲结构105形成在半导体结构100的柱区145中。柱区145包含层级柱160及层级开口170，单元膜165形成在其中。源极135跨越狭缝区140及柱区145延伸。
牺牲结构105的牺牲材料经选择以充当蚀刻停止件并且可相对于支撑柱115的材料选择性地移除，如下文所描述。牺牲材料也可以相对较低的成本获得，因为所述材料最终被移除(例如，牺牲)。牺牲材料可包含(但不限于)氧化硅(SiOx)、例如氧化铝(AlOx)的金属氧化物或例如钨(W)的金属。在一些实施例中，牺牲材料是氧化铝(AlOx)或钨。连接牺牲结构105包含沟道部分150及柱部分155。连接牺牲结构105的沟道部分150垂直邻近隔离牺牲结构110并在其下方延伸。
牺牲材料的图案化形成开口(未展示)，可在开口中形成支撑柱材料，从而产生支撑柱115。支撑柱材料经选择使得支撑柱115提供足够强度(例如，机械强度)以在后续处理阶段移除连接牺牲结构105之后支撑半导体结构100的柱区145中的上覆层级柱160(参见图3A及3B)。支撑柱115的尺寸可取决于待形成的层级柱160的数目及大小。支撑柱115以足够的数目及大小位于柱区145中，以支撑层级柱160，而不会干扰单元膜165(参见图4A及4B)的沟道材料与源极135之间的接触。支撑柱115可以在层级开口(例如，小层级开口170A(参见图2A及2B))的节距的两倍及五倍或更小的范围内的节距形成。支撑柱115可以足以向上覆层级柱160提供机械稳定性的节距形成。支撑柱材料可是与后续处理动作兼容并且在选择性移除连接牺牲结构105之后仍保留的导电材料或绝缘材料。支撑柱材料可包含(但不限于)多晶硅或氧化硅，例如二氧化硅。在一些实施例中，支撑柱材料是多晶硅。
狭缝区140中的牺牲材料的一部分可经移除以形成凹槽(未展示)。氧化物材料120共形地形成在狭缝区140中的凹槽中并且在柱区145中的连接牺牲结构105及支撑柱115上方。氧化物材料120可例如是SiOx材料。牺牲材料形成在狭缝区140中的凹槽中，从而产生隔离牺牲结构110。氧化物材料120大体上围绕隔离牺牲结构110的侧壁及底部表面。隔离牺牲结构110的牺牲材料可经选择以充当蚀刻停止件。牺牲材料可包含(但不限于)SiOx、金属氧化物(例如AlOx)或金属(例如W)，并且可经选择以实现在后续处理动作期间选择性移除层级180(图9A、9B及14)的氮化物材料。隔离牺牲结构110的牺牲材料可与连接牺牲结构105的牺牲材料相同或不同。如果使用不同材料，那么可相对于彼此选择性地移除隔离牺牲结构110及连接牺牲结构105。也可相对于支撑柱115的材料选择性地移除隔离牺牲结构110。
在氧化物材料120中靠近连接牺牲结构105与支撑柱115之间的界面175形成开口(未展示)。这些开口形成在最终将形成任选牺牲塞125的位置处。如图1A及1B中所展示，在开口中形成任选塞材料以形成牺牲塞125(例如，柱着陆垫)。当存在牺牲塞125时，牺牲塞125对在层级开口170中形成单元膜165提供临界尺寸(CD)控制。然而，如果实现足够CD控制，那么可不利用牺牲塞125。塞材料可包含(但不限于)：AlOx、AlOx掺杂的硼、W、掺杂高K材料(例如掺杂铝或铪的氧化镁)或其组合。如果牺牲塞125及隔离牺牲结构110的材料相同，那么牺牲塞125及隔离牺牲结构110可大体上同时形成。如下文所描述，牺牲塞125的形成可有助于在后续处理动作期间提供由于在靠近连接牺牲结构105的层级开口170的CD的变化的在层级开口170的底部的夹断。夹断使得能够在形成填充材料(例如，填充材料200)期间隔离从源极用ALD氧化物形成(例如，沉积)的沟道晶体管串。尽管后续图式展示狭缝区140中存在的氧化物材料120，但是为清楚起见，从柱区145省略氧化物材料120及牺牲塞125。
替代地，在绝缘材料130上方形成支撑柱材料并且对其进行图案化以形成支撑柱115及柱区145中的支撑柱115之间的开口(未展示)。可在开口中形成牺牲材料以形成通过支撑柱115彼此分离的连接牺牲结构105。在狭缝区140中，可在凹槽中以及在柱区145中的连接牺牲结构105及支撑柱115上方共形地形成氧化物材料120之前形成凹槽(未展示)。可如上文描述那样形成隔离牺牲结构110及牺牲塞125。
交替电介质材料185及氮化物材料190的层级180形成在隔离牺牲结构110、氧化物材料120、连接牺牲结构105及牺牲塞125(如果存在)上方，如在图2A及2B中所展示。层级180的电介质材料185可包含(但不限于)氧化硅(SiOx)(例如二氧化硅(SiO2))、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝或其组合。氮化物材料190可包含(但不限于)氮化硅(SiN)。在一些实施例中，电介质材料185是SiO2，且氮化物材料190是SiN。电介质材料185及氮化物材料190可通过常规技术形成。在例如所谓的“替换栅极”工艺的后续处理动作期间用导电材料替换氮化物材料190。
可对层级180进行图案化以形成层级柱160及层级开口170，其包含小层级开口170A(参见图12)或小层级开口170A及大层级开口170B(参见图2A及2B)。为方便起见，术语“层级开口”在本文中被统称为小层级开口170A及大层级开口170B。可通过常规技术形成层级柱160及层级开口170。在其中通过大层级开口170B提供源极接达的实施例中，层级开口170包含小层级开口170A及大层级开口170B。在通过接触开口提供源极接达的实施例中，层级开口170包含小层级开口170A。如果存在小层级开口170A及大层级开口170B两者，那么小层级开口170A及大层级开口170B可彼此同时形成或在不同时间形成。大层级开口170B或接触开口提供接达以在层级180之下形成源极135，而存储器单元的单元膜165形成在小层级开口170A中。换句话说，源极135的材料形成在期望位置处，其中大层级开口170B或接触开口提供到所述位置的接达。
如果仅存在小层级开口170A，那么小层级开口170A中的每一者的直径可彼此大体上相同或可彼此不同。小层级开口170A的直径可在从约60nm到约120nm的范围内，例如从约60nm到约80nm，从约80nm到约100nm，或从约100nm到约120nm。如果存在小层级开口170A及大层级开口170B两者，那么大层级开口170B的直径D1大于小层级开口170A的直径D2。大层级开口170B中的每一者的直径可彼此大体上相同或可彼此不同。大层级开口170B的直径可足以在其中形成源极135的材料并挖出(例如，移除)连接牺牲结构105'以形成空腔195。大层级开口170B的期望直径可经选择，使得在其中形成源极135的材料而不会大体上填充大层级开口170B。因此，直径可取决于形成源极135的材料的厚度。小层级开口170A中的每一者的直径可彼此大体上相同或可彼此不同。小层级开口170A的直径可在从约60nm到约120nm的范围内，例如从约60nm到约80nm，从约80nm到约100nm，或从约100nm到约120nm。由于小层级开口170的形状可为锥形的，所以靠近支撑柱115及连接牺牲结构105的宽度可比远离支撑柱115及连接牺牲结构105的宽度更窄。
为使随后形成在层级开口170中的沟道材料能够均匀掺杂，在界面175上方形成层级开口170，使得支撑柱115及连接牺牲结构105两者的一部分通过层级开口170暴露。在图2B中，为清楚起见，已经移除层级180的电介质材料185及氮化物材料190、柱区145中的氧化物材料120以及牺牲塞125。因此，图2B中的自上而下视图说明沿图2A横截面线A-A的透视图。移除层级180的材料以暴露连接牺牲结构105及支撑柱115的顶部表面，如由图2A中的虚线所展示。可通过第一蚀刻工艺移除层级180的材料，例如通过干蚀刻工艺。
然后，可进行第二蚀刻工艺以移除邻近界面175的连接牺牲结构105及的支撑柱115的暴露部分(例如，部分移除)，从而形成层级开口170'及支撑柱115'。层级开口170'延伸到连接牺牲结构105及支撑柱115'中，其中层级开口170'中的部分由连接牺牲结构105环绕，且层级开口170'中的其它者由连接牺牲结构105及支撑柱115'环绕。第二蚀刻工艺可例如是湿蚀刻工艺，并且移除材料以形成连接牺牲结构105'及支撑柱115'。可由所属领域的技术人员确定用于移除材料的适当蚀刻化学物质。由于层级180保留在隔离牺牲结构110上方，因此在此制造阶段没有移除隔离牺牲结构110的任何部分。如下文所描述，连接牺牲结构105'及支撑柱115'的所得轮廓使得能够掺杂随后形成在层级开口170'中的单元膜165(参见图6A及6B)，以在源极135与选择栅极源极的晶体管之间提供低电阻导电路径。连接牺牲结构105'及支撑柱115'的轮廓包含肩部区。
尽管图2A说明层级180的单个层面，但层级180的多个层面可彼此上下形成且形成在如上文描述那样图案化的层级180的层面上，以形成层级支柱160及层级开口170(170A、170B)。仅通过实例的方式，层级180的两个或更多个对准层面可彼此上下形成，例如层级180的三个层面，层级180的四个层面或层级180的五个或更多个层面。因此，即使层级开口170的尺寸继续按比例缩小，也不需要进行柱冲孔蚀刻工艺。可移除连接牺牲结构105及支撑柱115的部分，如上文描述。如下文描述，随后可在小层级开口170A、170B中形成掺杂多晶硅材料及导电材料，以形成半导体装置的存储器单元的晶体管串。
如图3A及3B中所展示，可移除(例如，挖出)连接牺牲结构105'以形成在其中最终形成源极的材料的空腔195。从柱区145移除大体上所有连接牺牲结构105'，而在狭缝区140中的隔离牺牲结构110仍然由层级180保护。连接牺牲结构105'的沟道部分150也被移除，从而在隔离牺牲结构110下方延伸空腔195。空腔195由支撑柱115'的表面、最下层级180A的底部表面及绝缘材料130的上表面界定。可由蚀刻化学物质移除连接牺牲结构105'，所述蚀刻化学物质选择性地移除牺牲材料而不移除柱支撑材料。例如通过湿蚀刻工艺移除连接牺牲结构105'。在移除连接牺牲结构105'之后，空腔195的一部分位于柱区145之下，包含在大层级开口170B之下，而空腔195的另一部分在狭缝区140中在隔离牺牲结构110之下延伸。保留在柱区145中的支撑柱115'提供足够的机械稳定性及完整性，以在移除连接牺牲结构105'之后支撑层级柱160。在图3B，为清楚起见，已经移除层级180的电介质材料185及氮化物材料190，柱区145中的氧化物材料120以及牺牲塞125。因此，图3B中的自上而下视图说明沿图3A的横截面线A-A的透视图。
空腔195的尺寸可足以容纳充当半导体结构100的源极135的导电材料。空腔195的尺寸可由源极135的电阻要求来确定，并且可通过调整(例如，增加、减少)高度(例如，厚度)而按比例调整，在所述高度处最初形成连接牺牲结构105及支撑柱115。仅通过实例的方式，可以从约
Figure BDA0002277162950000101
到约
Figure BDA0002277162950000102
的厚度形成牺牲材料及支撑柱材料。如下文所描述，可大体上完全用导电材料填充源极135以实现期望电阻要求。
单元膜165形成在层级开口170(170A、170B)及空腔195中，如图4A及4B中所展示，例如在支撑柱115'的暴露表面、最下层级180A的底部表面及绝缘材料130的上表面上方。单元膜165形成为连续材料并充当位置中的导体，在所述位置中，N+掺杂从邻近掺杂多晶硅材料扩散到沟道材料中，例如在源极及漏极中。单元膜165还可形成在层级180的最上层级(未展示)的水平表面(未展示)上方。单元膜165可包含形成在层级开口170内的单元材料，以及形成在单元材料上方的沟道材料。为方便起见，在图4A及4B中将单元材料及沟道材料说明为单种材料(例如，单元膜165)。然而，单元膜165应理解为包含单元材料及沟道材料两者。单元材料及沟道材料通过常规技术形成，例如通过CVD或ALD。单元材料可例如是氧化物-氮化物-氧化物(ONO)材料，例如氧化硅-氮化硅-氧化硅材料，其共形地形成在层级柱160的侧壁上方及狭缝区140中及柱区145中的空腔195的表面上方。可以比沟道材料更小的相对厚度形成单元材料。沟道材料可共形地形成在单元材料上方。沟道材料可例如是多晶硅。
随着层级开口170A、170B及空腔195中的沟道材料的形成的进行，小层级开口170A中靠近空腔195的一部分可被大体上完全填充，从而在空腔195之上形成所谓的“夹断”部分170C。靠近空腔195定位的牺牲塞125(参见图1A及1B)当存在时也有助于小层级开口170A内的夹断。在小层级开口170A被夹断之前空腔195中的单元材料及沟道材料的量(例如，厚度)可能足以在单元膜165与源极135之间提供电接触。在大层级开口170B中，单元膜165形成在层级180的电介质材料185及氮化物材料190的侧壁上以及支撑柱115'的暴露表面及绝缘材料130的上表面上。
填充材料200可形成在沟道材料上方，大体上填充小层级开口170A并且共形地形成在大层级开口170B中的单元膜165上方。小层级开口170A及170B中的填充材料200由单元膜165的单元材料及沟道材料环绕。填充材料200是绝缘材料，例如高质量氧化硅材料。举例来说，填充材料200可是高度均匀且高度共形氧化硅材料(例如，高度均匀且高度共形二氧化硅材料)。填充材料200在沉积时可为高度均匀及高度共形的。填充材料200可通过常规技术形成，例如通过ALD。在一些实施例中，填充材料200是ALD SiOx。填充材料200可首先形成在层级开口170(170A、170B)中并且在单元膜165的暴露水平表面上方，其中在单元膜165的水平表面上方的填充材料200随后被移除，例如通过研磨平坦化工艺(例如，化学机械平坦化(CMP))。如果小层级开口170A被靠近空腔195的单元膜165夹断，那么填充材料200大体上不会通过小层级开口170A在空腔195中形成。然而，填充材料200可通过大层级开口170B在空腔195中形成。如果空腔195中存在填充材料200，那么可在完成源极135的形成之前移除填充材料200。填充材料200仅部分填充大层级开口170B，如图4A中所展示，从而提供对空腔195的连续接达以在其中形成源极135的额外材料。在图4B中，为清楚起见，已经移除层级180的电介质材料185及氮化物材料190，柱区145中的氧化物材料120以及牺牲塞125。然而，说明填充材料200及单元膜165。因此，图4B中的自上而下视图说明沿图4A的横截面线A-A的透视图。
从小层级开口170A移除填充材料200的一部分，并且从大层级开口170B及从空腔195移除大体上所有填充材料200，如图5A及5B中所展示。从小层级开口170A移除的填充材料200可形成空腔195远端的凹槽240，如图5A中所展示。单元膜165可因此邻近层级180的最上层级180N暴露。如图5A中所展示，靠近空腔195的填充材料200可保持在开口170A中，同时大体上移除大层级开口170B中及空腔195中的填充材料200。可移除开口170A中的填充材料200的部分及开口170B中的大体上所有填充材料200，从而形成邻近层级180的最上层180N的凹槽240。换句话说，从空腔195远端及横向邻近层级柱160的最上层级180N的开口170A中的位置部分地移除填充材料200。填充材料200可通过常规蚀刻工艺(例如通过气相蚀刻工艺)移除，其从开口170B及空腔195移除填充材料200，同时在邻近最上层级180N的开口170A中使填充材料200凹陷。合适的蚀刻化学物质及蚀刻条件可由所属领域的技术人员确定。湿蚀刻工艺也可用于移除填充材料200的期望部分。凹槽240的位置对应于最终要形成在半导体结构100中的漏极255(参见图8A)的位置。可取决于漏极255的期望配置来选择凹槽240的尺寸。在图5B中，为清楚起见，已经移除层级180的电介质材料185及氮化物材料190、柱区145中的氧化物材料120以及牺牲塞125。然而，说明单元膜165。因此，图5B中的自上而下视图说明沿图5A的横截面线A-A的透视图。
如图6A及6B中所展示，在凹槽240中并且在开口170B中及在空腔195中的单元膜165上方形成掺杂多晶硅材料225。可在开口170B中及在空腔195中的单元膜165上方共形地形成掺杂多晶硅材料225，如图6A中所展示，其中仍未填充空腔195及开口170B的一部分。可选择开口170B的初始直径，使得在开口170B中单元膜165及掺杂多晶硅材料225的形成大体上不填充开口170B。因此，即使在形成掺杂多晶硅材料225之后，仍保持通过开口170B对空腔195的接达。掺杂多晶硅材料225可大体上填充凹槽240，如图6A中所展示。掺杂多晶硅材料225可例如包含n+掺杂多晶硅。掺杂多晶硅材料225可在空腔195中及在开口170B中共形地形成在单元膜165的沟道材料上方。通过在单次动作中在凹槽240中及在空腔195中形成掺杂多晶硅材料225，可大体上同时形成半导体结构100的源极135及漏极255，从而减少用于形成源极135及漏极255的动作的数目及复杂性。
掺杂多晶硅材料225可沿其长度展现大体上均匀掺杂剂浓度，或掺杂多晶硅材料225中的掺杂剂浓度可在不同位置变化。仅通过实例的方式，掺杂多晶硅材料225可在源极135及漏极255中包含不同掺杂剂浓度。例如，凹槽240中的掺杂多晶硅材料225可包含比源极135中的掺杂多晶硅材料225更高的掺杂剂浓度。为增加掺杂剂浓度，可在凹槽240中形成掺杂多晶硅材料225之后，将额外掺杂剂植入漏极255中。可首先以针对源极135的期望掺杂剂浓度选择并形成所述掺杂剂浓度的掺杂多晶硅材料225，并且可将额外掺杂剂植入漏极255中以增加掺杂剂浓度。
如果掺杂多晶硅材料225沿其长度展现大体上均匀掺杂剂浓度，那么在半导体结构100的使用及操作期间，掺杂多晶硅材料225可实现在大层级开口170B中及在空腔195中的单元膜165均匀掺杂。掺杂剂可从源极135扩散并且向上扩散到单元膜165的沟道部分，从而形成n+掺杂区。由于单元膜165形成在界面175之上的小层级开口170A中，因此当在半导体结构100的使用及操作期间掺杂剂从掺杂多晶硅材料225扩散并扩散到单元膜165中时，小层级开口170A中的每一者中的单元膜165的掺杂轮廓可彼此大体上相同。掺杂剂从掺杂多晶硅材料225扩散并朝向单元膜165扩散，以在源极135与选择栅极源极的晶体管之间提供期望低电阻导电路径。
可从最上层级180N移除过量掺杂多晶硅材料225，并且移除在凹槽240中及在开口170B中的掺杂多晶硅材料225的一部分，如图7A及7B中所展示。还可移除最上层级180N的水平表面上方的单元膜165。可通过例如研磨平坦化(例如，化学机械平坦化)从最上层级180N移除掺杂多晶硅材料225的部分。开口170B中的掺杂多晶硅材料225可由单元膜165环绕。凹槽240包含掺杂多晶硅材料225及单元膜165的横向邻近部分。可取决于漏极255的期望配置来选择凹槽240中的下文描述的掺杂多晶硅材料225及导电材料230的相对尺寸。
可用导电材料230填充凹槽240、空腔195及开口170B的其余部分，如图8A及8B中所展示。空腔195中的导电材料230及掺杂多晶硅材料225形成源极135，且凹槽240中的导电材料230及掺杂多晶硅材料225形成漏极255。源极135与漏极255之间的导电材料230及掺杂多晶硅材料225将源极135及漏极255电连接到晶体管串的沟道。图8A说明漏极255的一种可能配置，并且包含在掺杂多晶硅材料225上方(例如，垂直邻近其)的导电材料230。然而，其它漏极配置也是可能的。导电材料230大体上完全填充凹槽240、空腔195及开口170B。换句话说，在形成导电材料230之后，凹槽240、空腔195及开口170B可大体上没有空隙(例如，气隙)。导电材料230可包含(但不限于)含金属的材料、多晶硅或其它常规材料。导电材料230可包含(但不限于)含钨材料、含钛材料或其组合。导电材料230可例如包含硅化金属材料，例如硅化钨(WSix)材料。在一些实施例中，导电材料230是钨。在其它实施例中，导电材料230是WSix。可例如通过CMP移除形成在柱区145中及在狭缝区140中的层级180的最上层级180N上方的任何导电材料230，以隔离到源极135的连接。
尽管在图8A及8B将导电材料230说明为单种材料，但是所属领域的技术人员将理解，含金属材料也可包含衬里材料，例如氮化钛(TiN)、氮化钨(WN)或钛及TiN的组合(例如，层压)，其在含有金属材料下方。举例来说，可在掺杂多晶硅材料225上方形成钛，然后在钛上方形成氮化钛。然后，可在氮化钛上方形成钨。
通过移除覆盖隔离牺牲结构110的层级180的一部分而在狭缝区140中形成狭缝205，如图9A中所展示。移除层级180的电介质材料185及氮化物材料190的部分以暴露隔离牺牲结构110的顶部表面，如由图9A中的虚线所展示。因此，隔离牺牲结构110充当蚀刻停止件。通过常规技术形成狭缝205。在形成狭缝205之前，可在漏极255上方形成氧化物材料(未展示)，以提供保护而免受在狭缝205形成中利用的蚀刻化学物质及蚀刻条件。然后，选择性地移除隔离牺牲结构110，从而暴露氧化物材料120的侧壁及底部水平表面并延伸狭缝205以形成狭缝开口210。通过常规技术移除隔离牺牲结构110。
然后，选择性地移除层级180的氮化物材料190，并且在所得空间中形成导电材料215。氮化物材料190的移除及用导电材料215的替换通过所谓的“替换栅极”工艺来进行。可例如通过湿蚀刻工艺(例如，各向同性蚀刻工艺)移除氮化物材料190，所述湿蚀刻工艺利用相对于层级180的电介质材料185及氧化物材料120对氮化物材料190具有选择性的蚀刻化学物质。因此，在本发明的实施例中，利用大层级开口170B来形成源极135，同时使用替换栅极工艺利用狭缝205来形成层级180的导电材料215。层级180的所得导电材料215中的部分对应于存储器单元的字线(例如，存取线)，且层级180的导电材料215中的其它者对应于存储器单元的选择栅极源极/选择栅极漏极。尽管在图9A中展示一个狭缝开口210，在层级180中的每一个额外四个层级开口170及九个层级开口170之间可存在额外狭缝。
导电材料215可是金属(例如，钨、钛、钼、铌、钒、铪、钽、铬、锆、铁、钌、锇、钴、铑、铱、镍、钯、铂、铜、银、金、铝)、金属合金(例如，钴基合金、铁基合金、镍基合金、铁及镍基合金、钴及镍基合金、铁及钴基合金、钴及镍及铁基合金、铝基合金、铜基合金、镁基合金、钛基合金、钢、低碳钢，不锈钢)、含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗、导电掺杂硅锗)或其组合。导电材料215可通过常规技术形成。在一些实施例中，导电材料215是多晶硅。
然后，可用狭缝电介质材料260填充狭缝205及狭缝开口210，如图10A及10B中所展示。狭缝电介质材料260可包括(但不限于)氧化硅(SiOx)、气隙或其组合。狭缝电介质材料260可保护邻近狭缝205及狭缝开口210的电介质材料185及导电材料215免于破裂或其它损坏。
可通过导电材料提供到源极135的电力，所述导电材料经配置以例如将信号路由到导电材料及/或从导电材料路由信号，导电材料又形成在衬底(未展示)上或上方。导电材料可定位在源极135之上或源极135之下，并且可与源极135电连通。仅通过实例的方式，导电材料可经配置为位于源极135之下的互连件265，如图11中所展示。为形成互连件265，可从开口170B的底部表面移除单元膜165及掺杂多晶硅材料225，且可在大层级开口170B中形成导电材料230之前使开口170B延伸通过绝缘材料130。在延伸大层级开口170B之后，在延伸开口170B中形成导电材料230，使得源极135的导电材料230与互连件265电接触，如图11中所展示。导电材料230在源极135与互连件265之间提供电连通，从而提供来自互连件265的电力以对源极135充电。尽管图11将互连件265说明为在源极135之下，但是互连件265可位于源极135之上。
通过利用尺寸比小层级开口170A更大的大层级开口170B来提供接达，可容易地形成单元膜165、掺杂多晶硅材料225及源极135的导电材料230并将其电连接到互连件265。大层级开口170B还使连接牺牲结构105'能够易于移除(例如，挖出)以形成在其中形成源极135的材料的空腔195。在源极135的形成中利用大层级开口170B还能够实现源极135及漏极255的大体上同时的掺杂剂激活以及在源极135及漏极255中的金属化的大体上同时形成。
因此，揭示一种形成半导体装置的方法。所述方法包括在材料上形成牺牲结构及支撑柱，牺牲结构在柱区与狭缝区之间延伸。层级形成在牺牲结构及支撑柱上方，并且移除柱区中的层级的一部分以形成层级柱及层级开口并暴露牺牲结构及支撑柱。层级开口中的一或多者包括比其它层级开口更大的临界尺寸。移除牺牲结构以形成空腔，空腔包括互连部分以及空腔在狭缝区中的一部分及空腔在柱区中的一部分。在层级柱的侧壁上方、在空腔的侧壁上方以及在包括更大临界尺寸的层级开口中的一或多者的侧壁上方形成单元膜。在层级开口中并邻近单元膜形成填充材料。从其它层级开口移除填充材料的一部分以形成邻近最上层级的凹槽，并从包括更大临界尺寸的层级开口中的一或多者移除大体上所有填充材料。在凹槽中以及在包括更大临界尺寸的层级开口中的一或多者中形成掺杂多晶硅材料。在凹槽中以及在包括更大临界尺寸的层级开口中的一或多者中形成邻近掺杂多晶硅材料的导电材料。在狭缝区中形成开口并且在开口中形成电介质材料。
在另一实施例中，通过接触开口245提供用于形成源极135的接达，如图12中所展示。尽管图12说明小层级开口170A及接触开口245两者，但是可在不同阶段形成小层级开口170A及接触开口245，其中接触开口245在单元膜165及填充材料200形成在小层级开口170A之后形成。通过层级180及在如上文关于图2A及2B描述的期望位置处形成小层级开口170A。在期望位置处及通过层级180形成接触开口245。接触开口245可从半导体装置100的顶部表面延伸到连接牺牲结构105及支撑柱115的顶部表面，如在图12中通过虚线指示。为防止接触开口245延伸到连接牺牲结构105及支撑柱115中，可选择蚀刻化学物质及蚀刻条件以防止材料的移除，或可在接触开口245之下形成蚀刻停止材料(未展示)。蚀刻停止材料可例如在与隔离牺牲结构110及氧化物材料120同时并且由与其相同的材料形成。从小层级开口170A移除连接牺牲结构105及支撑柱115的部分，如上文关于图2A及2B中所描述，从而延伸小层级开口170A并在小层级开口170A之下形成连接牺牲结构105'及支撑柱115'。如上文关于如3A及3B所描述，移除连接牺牲结构105'以形成下伏于小层级开口170A的空腔195。
如在图12及13中所展示，单元膜165及填充材料200可形成在小层级开口170A中以及在下伏于小层级开口170A的空腔195的部分中，如上文关于图4A及4B中所描述。单元膜165可共形地形成在小层级开口170A中及空腔195中。填充材料200可形成在单元膜165上方，从而大体上填充小层级开口170A。因此，小层级开口170A中的填充材料200由单元膜165的单元材料及沟道材料环绕。如果小层级开口170A由靠近空腔195的单元膜165夹断，那么大体上没有填充材料200可进入小层级开口170A之下的空腔195。然而，如果填充材料200存在于空腔195中，那么在进行额外工艺动作以完成源极135之前可从空腔195移除填充材料，如上文关于图4A及4B所描述。
接触开口245在所需位置处通过层级180形成，并接触下伏连接牺牲结构105及支撑柱115。可在小层级开口170A中形成单元膜165及填充材料200以及在小层级开口170A之下的空腔195中形成单元膜165之后形成接触开口245。在从接触开口245的底部移除蚀刻停止材料之后，随后移除连接牺牲结构105及支撑柱115的一部分，以在接触开口245之下形成连接牺牲结构105'及支撑柱115'，如上文关于图2A及2B中所描述。换句话说，接触开口245延伸通过层级180并暴露出蚀刻停止材料的下伏顶部表面，所述蚀刻停止材料上覆于连接牺牲结构105及支撑柱115。通过常规技术移除蚀刻停止材料，并移除连接牺牲结构105及支撑柱115的暴露部分，以形成连接牺牲结构105'及支撑柱115'。然后，如上文关于图3A及3B所描述那样移除连接牺牲结构105'，从而在接触开口245下方形成空腔195，接触开口连接到下伏于小层级开口170A的空腔195。因此，空腔195包含小层级开口170A及接触开口245下方的互连部分。可通过常规技术形成接触开口245。接触开口245的直径可足以随后在接触开口245中形成期望材料。因此，接触开口245提供到空腔195的接达以在其中形成源极135的额外材料。举例来说，接触开口245的直径可大体上类似于小层级开口170A的直径，或可大于小层级开口170A的直径。尽管图12及13说明小层级开口170A及接触开口245同时形成并在其中形成有各种材料，但是本发明并不限于此。
氧化物间隔物250形成在接触开口中的电介质材料185及氮化物材料190的侧壁上方，如图13中所展示。在形成氧化物间隔物250之后，在接触开口245的底部处的氧化物材料120及单元材料165被移除(例如，蚀刻)，从而提供从接触开口245到源极135的接达。掺杂多晶硅材料225形成在接触开口245中的氧化物间隔件250上方及在下伏于接触开口245及小层级开口170A的空腔195中的单元膜165上方，如上文关于图6A及6B中所描述。接触开口245及空腔195的其余部分可用导电材料230填充，如图13中所展示，并且如上文关于图8A及8B所描述。掺杂多晶硅材料225及导电材料230也可形成在凹槽240中(如上文关于图6A、6B、7A、7B、8A及8B所描述)以形成漏极255。导电材料230可包含上文描述的材料中的一或多者。例如，钛可形成在掺杂多晶硅材料225上方，随后在钛上方形成氮化钛。然后，可在氮化钛上形成钨。可例如通过CMP移除形成在柱区145中及在狭缝区140中的层级180的最上层级180N上方的任何导电材料230，以隔离到源极135的连接。
通过移除上覆于隔离牺牲结构110的层级180的一部分，在狭缝区140中形成狭缝205及狭缝开口210，如图14中所展示。在形成狭缝205及狭缝开口210之前，可在漏极255上方形成氧化物材料(未展示)，以提供保护而免受形成狭缝205及狭缝开口210所利用的蚀刻化学物质及蚀刻条件。移除层级180的电介质材料185及氮化物材料190的部分，以暴露隔离牺牲结构110的顶部表面，如由图14中的虚线所展示。因此，隔离牺牲结构110充当蚀刻停止件。狭缝205通过常规技术形成。然后，选择性地移除隔离牺牲结构110，从而暴露氧化物材料120的侧壁及底部水平表面，并延伸狭缝205以形成狭缝开口210。通过常规技术移除隔离牺牲结构110。然后，选择性地移除层级180的氮化物材料190，并且在所得空间中形成导电材料215，如上文关于图9A及9B中所描述。层级180的所得导电材料215中的部分对应于存储器单元的字线(例如，存取线)，并且层级180的导电材料215中的其它者对应于存储器单元的选择栅极源极/选择栅极漏极。尽管在图14中展示一个狭缝205，但是针对层级180中的每一个额外四个层级开口170及九个层级开口170之间可存在额外狭缝。因此，利用接触开口245来形成源极135，同时使用替换栅极工艺来利用狭缝205以形成层级180的导电材料215。用狭缝电介质材料260填充狭缝205及狭缝开口210，如上文关于图10A及10B描述。
如上文关于图11所描述，可通过导电材料提供到源极135的电力。仅通过实例的方式，导电材料可经配置为位于源极135之下的互连件265，如图15中所展示。可如上文关于图11所描述那样形成互连件265。因此，源极135的导电材料230与互连件265电接触，如图14及15中所展示。导电材料230在源极135与互连件265之间提供电连通，从互连件265提供电力以对源极135充电。尽管图14说明互连件265在源极135之下，但是互连件265可位于源极135之上。
通过利用接触开口245以提供接达，可容易地形成并电连接源极135的掺杂多晶硅材料225及导电材料230。在源极135的形成中利用接触开口245还能够实现源极135及漏极255的大体上同时的掺杂剂激活，以及源极135及漏极255中的金属化的大体上同时形成。在进行替换栅极工艺之前进行源极135及漏极255的掺杂剂激活。利用接触开口245提供接达也是有利的，因为在空腔195中大体上没有形成填充材料200。因此，在接触开口245中形成掺杂多晶硅材料225及导电材料230之前，不需要进行填充材料200的移除。因此，用于形成源极135的动作的数目可更少地利用接触开口245用于接达。
尽管本文已经描述利用大层级开口170B或接触开口245来形成源极135的实施例，但是大层级开口170B可与接触开口245结合使用以形成源极135。
在其中通过大层级开口170B或通过接触开口245提供源极接入的实施例中，源极135定位在层级180之下并且在层级开口170(170A、170B)中的单元膜165之下并且在绝缘材料130之上。源极135的导电材料230由单元膜165的单元材料及沟道材料环绕，且因此，源极135在层级开口170(170A、170B)中或在接触开口245中不与单元膜165接触。源极135的导电材料230在层级开口170(170A、170B)中或在接触开口245中与单元膜165的沟道材料电接触。大层级开口170B中或接触开口245中的掺杂多晶硅材料225及导电材料230经配置以在半导体结构100的使用及操作期间对源极135充电。
由于空腔195中的源极135由单元膜165环绕，因此不需要柱冲孔蚀刻工艺来将层级开口170中的单元膜165的单元材料及沟道材料连接到源极135。因此，层级开口170中的单元膜165与源极135之间的可靠性及可再现性接触与单元性能一起得以改进。由于不进行柱冲孔蚀刻工艺，所以即使当单元膜165形成在例如层级开口170的高纵横比(HAR)开口中时，层级180的多个层面也可彼此叠置并对准而不会引起对准问题，例如层级开口170具有至少约20:1、至少约40:1、至少约50:1、至少约60:1、至少约80:1或至少约100:1的纵横比。因此，即使层级开口170的尺寸继续按比例缩小，也不需要进行柱冲孔蚀刻工艺。
因此，揭示形成半导体装置的一种方法。所述方法包括：邻近牺牲结构及支撑柱形成层级，以及移除柱区中的层级的一部分以形成层级柱及层级开口，并暴露牺牲结构及支撑柱。通过层级开口移除牺牲结构，以形成在狭缝区与柱区之间延伸的空腔。在层级柱的侧壁上方及在空腔的侧壁上方形成单元膜。在层级开口中形成填充材料。从层级开口移除填充材料的一部分以形成邻近最上层级的凹槽。形成邻近包括单元膜及填充材料的层级开口的接触开口。移除在接触开口之下的牺牲结构以延伸空腔，以及在接触开口中及在接触开口之下的空腔中形成氧化物材料。在凹槽中、在空腔中以及在接触开口中形成掺杂多晶硅材料，以及在凹槽中、在空腔中以及在接触开口中形成导电材料。在狭缝区中形成开口以及在开口中形成电介质材料。
尽管图1A到15描述并说明通过替换栅极工艺形成的3D NAND快闪存储器装置的制造，但是本发明的实施例可用以通过浮动栅极工艺形成3D NAND快闪存储器装置，其中导电材料215代替替换栅极工艺的氮化物材料190而首先存在。在浮动栅极工艺中，层级180首先包含交替电介质材料185及导电材料215，而不是交替电介质材料185及氮化物材料190。因此，在图2A及2B中所说明的工艺阶段中，在此阶段存在导电材料215而不是氮化物材料190。通过常规技术形成交替电介质材料185及导电材料215。
可通过进行额外工艺动作来形成包含根据本发明的实施例形成的源极135的半导体装置，在本文中不对额外工艺动作进行详细描述。
还揭示例如存储器装置800的半导体装置，如图16中示意性地展示。存储器装置800包含根据本发明的实施例的源极135的存储器单元的存储器阵列802及控制逻辑组件804。控制逻辑组件804可经配置以与存储器阵列802可操作地交互，以便于读取、写入或刷新存储器阵列802内的任何或所有存储器单元。存储器装置800包含形成在源极135上方并电耦合到源极135的存储器阵列802。存储器单元耦合到存取线(例如，字线)，并且存取线耦合到存储器单元的控制栅极。存储器阵列800的一串存储器单元串联耦合在源极线与数据线(例如，位线)之间。
因此，揭示一种半导体装置，其包括存储器单元，所述存储器单元包括交替电介质材料及导电材料的层级及邻近层级的单元膜。源极在存储器单元之下并由单元膜环绕。源极与存储器单元电连通。
还揭示系统900，如图17中所展示，并且包含根据本发明的实施例的至少一个源极135。图17是根据本文描述的一或多个实施例实施的系统900的简化框图。系统900可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、具有Wi-Fi或蜂窝功能的平板计算机(例如
Figure BDA0002277162950000191
或
Figure BDA0002277162950000192
平板计算机)、电子书、导航装置等。系统900包含至少一个存储器装置902，存储器装置902包含耦合到如先前描述的源极135的存储器单元。系统900可进一步包含至少一个处理器装置904(通常称为“处理器”)。处理器装置904可任选地包含至少一个如先前描述的源极135。系统900可进一步包含一或多个输入装置906，其用于由用户将信息输入到电子系统900中，例如(举例来说)鼠标或其它指向装置、键盘、触摸板、按钮或控制面板。电子系统900可进一步包含一或多个输出装置908，其用于向用户输出信息(例如，视觉或音频输出)，例如(举例来说)监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置906及输出装置908可包括单个触摸屏装置，其既可用于将信息输入到电子系统900，也可用于将视觉信息输出到用户。一或多个输入装置906及输出装置908可与存储器装置902及处理器装置904中的至少一者电通信。至少一个存储器装置902及处理器装置904也可用在芯片上系统(SoC)中。
因此，揭示一种系统，其包括电连接到存储器单元阵列的源极。源极在存储器单元之下并且由存储器单元的单元膜环绕。处理器与至少一个输入装置、至少一个输出装置及存储器单元可操作地通信。
下文描述本发明的额外非限制性实例实施例。
实施例1：一种形成半导体装置的方法，其包括：在材料上形成牺牲结构及支撑柱，所述牺牲结构在柱区与狭缝区之间延伸；在所述牺牲结构及支撑柱上方形成层级；移除所述柱区中的所述层级的一部分以形成层级柱及层级开口并暴露所述牺牲结构及所述支撑柱，所述层级开口中的一或多者包括比其它层级开口更大的临界尺寸；移除所述牺牲结构以形成空腔，所述空腔包括互连部分以及所述空腔在所述狭缝区中的一部分及所述空腔在所述柱区中的一部分；在所述层级柱的侧壁上方、在所述空腔的侧壁上方以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者的侧壁上方形成单元膜；在所述层级开口中并邻近所述单元膜形成填充材料；从所述其它层级开口移除所述填充材料的一部分以形成邻近最上层级的凹槽，并从包括所述更大临界尺寸的所述层级开口中的所述一或多者移除大体上所有所述填充材料；在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成掺杂多晶硅材料；在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成邻近所述掺杂多晶硅材料的导电材料；在所述狭缝区中形成开口；以及在所述开口中形成电介质材料。
实施例2：根据实施例1所述的方法，其中在所述牺牲结构及支撑柱上方形成层级包括在所述牺牲结构及支撑柱上方形成交替电介质材料及氮化物材料。
实施例3：根据实施例2所述的方法，其中在所述狭缝区中形成开口包括移除所述狭缝区中的所述交替电介质材料及氮化物材料的一部分。
实施例4：根据实施例1到3中任一实施例所述的方法，其中移除所述牺牲结构以形成空腔包括形成由所述支撑柱的表面及所述层级的表面界定且在所述层级之下的所述空腔。
实施例5：根据实施例1到4中任一实施例所述的方法，其中在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成邻近所述掺杂多晶硅材料的导电材料包括用所述导电材料大体上填充所述凹槽及包括所述更大临界尺寸的所述层级开口中的所述一或多者。
实施例6：根据实施例1到5中任一实施例所述的方法，其中在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成邻近所述掺杂多晶硅材料的导电材料包括在所述空腔中形成源极，所述源极包括所述导电材料。
实施例7：根据实施例1到4中任一实施例所述的方法，其中在所述层级开口中并邻近所述单元膜形成填充材料包括用所述填充材料大体上完整填充所述其它层级开口以及部分填充包括所述更大临界尺寸的所述层级开口中的所述一或多者。
实施例8：根据实施例1到7中任一实施例所述的方法，其中在所述层级柱的侧壁上方、在所述空腔的侧壁上方以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者的侧壁上方形成单元膜包括：在所述层级柱的所述侧壁上方、在所述空腔的所述侧壁上方以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者的所述侧壁上方形成单元材料；以及在所述单元材料上方形成沟道材料。
实施例9：根据实施例1到8中任一实施例所述的方法，其进一步包括在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成所述掺杂多晶硅材料之前，从所述空腔移除所述填充材料。
实施例10：一种形成半导体装置的方法，其包括：邻近牺牲结构及支撑柱形成层级；移除柱区中的所述层级的一部分以形成层级柱及层级开口，并暴露所述牺牲结构及所述支撑柱；通过所述层级开口移除所述牺牲结构，以形成在狭缝区与所述柱区之间延伸的空腔；在所述层级柱的侧壁上方及在所述空腔的侧壁上方形成单元膜；在所述层级开口中形成填充材料；从所述层级开口移除所述填充材料的一部分以形成邻近最上层级的凹槽；形成邻近包括所述单元膜及所述填充材料的所述层级开口的接触开口；移除在所述接触开口之下的所述牺牲结构以延伸所述空腔；在所述接触开口中形成氧化物材料；通过所述氧化物材料形成接触件，且在所述接触件之下的所述单元膜将所述接触开口连接到所述空腔；在所述凹槽中、在所述空腔中以及在所述接触开口中形成掺杂多晶硅材料；在所述凹槽中、在所述空腔中以及在所述接触开口中形成导电材料；在所述狭缝区中形成开口；以及在所述开口中形成电介质材料。
实施例11：根据实施例10所述的方法，其中在所述层级开口中形成填充材料包括用所述填充材料大体上完整填充所述层级开口，而不在所述空腔中形成所述填充材料。
实施例12：根据实施例10或实施例11所述的方法，其中在所述层级开口中形成填充材料包括通过原子层沉积形成所述填充材料。
实施例13：根据实施例10到12中任一实施例所述的方法，其中在所述凹槽中、在所述空腔中以及在所述接触开口中形成导电材料包括在所述空腔中形成所述导电材料，所述导电材料由所述单元膜或由所述氧化物材料环绕。
实施例14：根据实施例13所述的方法，其中在所述空腔中形成所述导电材料包括在所述空腔中形成包括所述导电材料的源极。
实施例15：根据实施例14所述的方法，其中在所述空腔中形成包括所述导电材料的源极包括大体上同时在所述空腔中形成所述源极及在所述接触开口中形成接触件。
实施例16：根据实施例14所述的方法，其中在所述凹槽中、在所述空腔中以及在所述接触开口中形成导电材料包括在不进行柱蚀刻冲孔动作以移除所述单元膜的一部分的情况下形成所述源极。
实施例17：根据实施例10到13中任一实施例所述的方法，其中在所述凹槽中以及在所述接触开口中形成掺杂多晶硅材料包括大体上同时形成所述源极及漏极。
实施例18：根据实施例10到17中任一实施例所述的方法，其进一步包括通过所述狭缝区移除所述层级的氮化物材料。
实施例19：一种半导体装置，其包括：存储器单元，其包括交替电介质材料及导电材料的层级以及邻近所述层级的单元膜；及源极，其在所述存储器单元之下并由所述单元膜环绕，所述源极与所述存储器单元电连通。
实施例20：根据实施例19所述的半导体装置，其中所述源极包括在所述层级之下的掺杂多晶硅材料以及邻近所述掺杂多晶硅材料的导电材料。
实施例21：根据实施例19或实施例20所述的半导体装置，其中所述单元膜环绕所述掺杂多晶硅材料及所述导电材料。
实施例22：根据实施例20或实施例21所述的半导体装置，其中所述源极包括在空腔中的所述掺杂多晶硅材料及所述导电材料的互连部分。
实施例23：根据实施例20到22中任一实施例所述的半导体装置，其中所述导电材料在所述源极与所述层级之间延伸。
实施例24：根据实施例19到23中任一实施例所述的半导体装置，其中所述源极在所述存储器装置的狭缝区与柱区之间纵向延伸。
实施例25：根据实施例19到24中任一实施例所述的半导体装置，其进一步包括与所述源极电连通的漏极，所述漏极邻近最上层级。
实施例26：一种系统，其包括：源极，其电连接到存储器单元阵列，所述源极在所述存储器单元阵列之下，且所述源极由所述存储器单元的单元膜环绕；及处理器，其与至少一个输入装置、至少一个输出装置及所述存储器单元可操作地通信。
实施例27：根据实施例26所述的系统，其中所述单元膜邻近所述存储器单元的交替电介质材料及导电材料的层级的侧壁。
实施例28：根据实施例27所述的系统，其中所述单元膜包括在所述层级的所述侧壁上的单元材料及沟道材料。
实施例29：根据实施例27所述的系统，其中所述层级的所述侧壁界定层级开口，所述层级开口包括大于约40:1的纵横比。
实施例30：根据实施例26所述的系统，其进一步包括与所述源极电连通的互连件。
尽管已经结合图式描述某些说明性实施例，但是所属领域的技术人员将认识并了解，由本发明涵盖的实施例不限于本文明确展示及描述的那些实施例。而是，可在不脱离由本发明涵盖的实施例的范围的情况下对本文描述的实施例进行许多添加、删除及修改，例如下文主张的那些，包含合法等效物。另外，来自一个揭示实施例的特征可与另一揭示实施例的特征组合，同时仍涵盖在本发明的范围内。

Claims (30)

1.一种形成半导体装置的方法，其包括：
在材料上形成牺牲结构及支撑柱，所述牺牲结构在柱区与狭缝区之间延伸；
在所述牺牲结构及支撑柱上方形成层级；
移除所述柱区中的所述层级的一部分以形成层级柱及层级开口并暴露所述牺牲结构及所述支撑柱，所述层级开口中的一或多者包括比其它层级开口更大的临界尺寸；
移除所述牺牲结构以形成空腔，所述空腔包括互连部分以及所述空腔在所述狭缝区中的一部分及所述空腔在所述柱区中的一部分；
在所述层级柱的侧壁上方、在所述空腔的侧壁上方以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者的侧壁上方形成单元膜；
在所述层级开口中并邻近所述单元膜形成填充材料；
从所述其它层级开口移除所述填充材料的一部分以形成邻近最上层级的凹槽，并从包括所述更大临界尺寸的所述层级开口中的所述一或多者移除大体上所有所述填充材料；
在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成掺杂多晶硅材料；
在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成邻近所述掺杂多晶硅材料的导电材料；
在所述狭缝区中形成开口；以及
在所述开口中形成电介质材料。
2.根据权利要求1所述的方法，其中在所述牺牲结构及支撑柱上方形成层级包括在所述牺牲结构及支撑柱上方形成交替电介质材料及氮化物材料。
3.根据权利要求2所述的方法，其中在所述狭缝区中形成开口包括移除所述狭缝区中的所述交替电介质材料及氮化物材料的一部分。
4.根据权利要求1到3中任一权利要求所述的方法，其中移除所述牺牲结构以形成空腔包括形成由所述支撑柱的表面及所述层级的表面界定且在所述层级之下的所述空腔。
5.根据权利要求1到3中任一权利要求所述的方法，其中在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成邻近所述掺杂多晶硅材料的导电材料包括用所述导电材料大体上填充所述凹槽及包括所述更大临界尺寸的所述层级开口中的所述一或多者。
6.根据权利要求1到3中任一权利要求所述的方法，其中在所述凹槽中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成邻近所述掺杂多晶硅材料的导电材料包括在所述空腔中形成源极，所述源极包括所述导电材料。
7.根据权利要求1到3中任一权利要求所述的方法，其中在所述层级开口中并邻近所述单元膜形成填充材料包括用所述填充材料大体上完整填充所述其它层级开口以及部分填充包括所述更大临界尺寸的所述层级开口中的所述一或多者。
8.根据权利要求1到3中任一权利要求所述的方法，其中在所述层级柱的侧壁上方、在所述空腔的侧壁上方以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者的侧壁上方形成单元膜包括：
在所述层级柱的所述侧壁上方、在所述空腔的所述侧壁上方以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者的所述侧壁上方形成单元材料；以及
在所述单元材料上方形成沟道材料。
9.根据权利要求1到3中任一权利要求所述的方法，其进一步包括在所述凹口中以及在包括所述更大临界尺寸的所述层级开口中的所述一或多者中形成所述掺杂多晶硅材料之前，从所述空腔移除所述填充材料。
10.一种形成半导体装置的方法，其包括：
邻近牺牲结构及支撑柱形成层级；
移除柱区中的所述层级的一部分以形成层级柱及层级开口，并暴露所述牺牲结构及所述支撑柱；
通过所述层级开口移除所述牺牲结构，以形成在狭缝区与所述柱区之间延伸的空腔；
在所述层级柱的侧壁上方及在所述空腔的侧壁上方形成单元膜；
在所述层级开口中形成填充材料；
从所述层级开口移除所述填充材料的一部分以形成邻近最上层级的凹槽；
形成邻近包括所述单元膜及所述填充材料的所述层级开口的接触开口；
移除在所述接触开口之下的所述牺牲结构以延伸所述空腔；
在所述接触开口中形成氧化物材料；
通过所述氧化物材料形成接触件，且在所述接触件之下的所述单元膜将所述接触开口连接到所述空腔；
在所述凹槽中、在所述空腔中以及在所述接触开口中形成掺杂多晶硅材料；
在所述凹槽中、在所述空腔中以及在所述接触开口中形成导电材料；
在所述狭缝区中形成开口；以及
在所述开口中形成电介质材料。
11.根据权利要求10所述的方法，其中在所述层级开口中形成填充材料包括用所述填充材料大体上完整填充所述层级开口，而不在所述空腔中形成所述填充材料。
12.根据权利要求10或权利要求11所述的方法，其中在所述层级开口中形成填充材料包括通过原子层沉积形成所述填充材料。
13.根据权利要求10或权利要求11所述的方法，其中在所述凹槽中、在所述空腔中以及在所述接触开口中形成导电材料包括在所述空腔中形成所述导电材料，所述导电材料由所述单元膜或由所述氧化物材料环绕。
14.根据权利要求13所述的方法，其中在所述空腔中形成所述导电材料包括在所述空腔中形成包括所述导电材料的源极。
15.根据权利要求14所述的方法，其中在所述空腔中形成包括所述导电材料的源极包括大体上同时在所述空腔中形成所述源极及在所述接触开口中形成接触件。
16.根据权利要求14所述的方法，其中在所述凹槽中、在所述空腔中以及在所述接触开口中形成导电材料包括不进行柱蚀刻冲孔动作以移除所述单元膜的一部分的情况下形成所述源极。
17.根据权利要求10或权利要求11所述的方法，其中在所述凹槽中以及在所述接触开口中形成掺杂多晶硅材料包括大体上同时形成所述源极及漏极。
18.根据权利要求10或权利要求11所述的方法，其进一步包括通过所述狭缝区移除所述层级的氮化物材料。
19.一种半导体装置，其包括：
存储器单元，其包括交替电介质材料及导电材料的层级以及邻近所述层级的单元膜；及
源极，其在所述存储器单元之下并由所述单元膜环绕，所述源极与所述存储器单元电连通。
20.根据权利要求19所述的半导体装置，其中所述源极包括在所述层级之下的掺杂多晶硅材料以及邻近所述掺杂多晶硅材料的导电材料。
21.根据权利要求19或权利要求20所述的半导体装置，其中所述单元膜环绕所述掺杂多晶硅材料及所述导电材料。
22.根据权利要求20所述的半导体装置，其中所述源极包括在空腔中的所述掺杂多晶硅材料及所述导电材料的互连部分。
23.根据权利要求20所述的半导体装置，其中所述导电材料在所述源极与所述层级之间延伸。
24.根据权利要求19或权利要求20所述的半导体装置，其中所述源极在所述存储器装置的狭缝区与柱区之间纵向延伸。
25.根据权利要求19或权利要求20所述的半导体装置，其进一步包括与所述源极电连通的漏极，所述漏极邻近最上层级。
26.一种系统，其包括：
源极，其电连接到存储器单元阵列，所述源极在所述存储器单元阵列之下，且所述源极由所述存储器单元的单元膜环绕；及
处理器，其与至少一个输入装置、至少一个输出装置及所述存储器单元可操作地通信。
27.根据权利要求26所述的系统，其中所述单元膜邻近所述存储器单元的交替电介质材料及导电材料的层级的侧壁。
28.根据权利要求27所述的系统，其中所述单元膜包括在所述层级的所述侧壁上的单元材料及沟道材料。
29.根据权利要求27所述的系统，其中所述层级的所述侧壁界定层级开口，所述层级开口包括大于约40:1的纵横比。
30.根据权利要求26所述的系统，其进一步包括与所述源极电连通的互连件。
CN201911127003.0A 2018-11-19 2019-11-18 形成半导体装置的方法及相关半导体装置及系统 Withdrawn CN111211125A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/194,946 2018-11-19
US16/194,946 US10923494B2 (en) 2018-11-19 2018-11-19 Electronic devices comprising a source below memory cells and related systems

Publications (1)

Publication Number Publication Date
CN111211125A true CN111211125A (zh) 2020-05-29

Family

ID=70727986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911127003.0A Withdrawn CN111211125A (zh) 2018-11-19 2019-11-18 形成半导体装置的方法及相关半导体装置及系统

Country Status (2)

Country Link
US (2) US10923494B2 (zh)
CN (1) CN111211125A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791167B2 (en) * 2020-03-31 2023-10-17 Tokyo Electron Limited Cyclic self-limiting etch process
US11948992B2 (en) * 2021-01-26 2024-04-02 Micron Technology, Inc . Electronic devices comprising a dielectric material, and related systems and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205342A (zh) * 2012-03-21 2014-12-10 桑迪士克科技股份有限公司 小型三维垂直nand 及其制造方法
US20160079250A1 (en) * 2014-09-11 2016-03-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and manufacturing method thereof
US20170148800A1 (en) * 2015-11-20 2017-05-25 Sandisk Technologies Inc. Three dimensional nand device containing dielectric pillars for a buried source line and method of making thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419903B2 (en) 2000-03-07 2008-09-02 Asm International N.V. Thin films
US7613031B2 (en) 2007-09-17 2009-11-03 Micron Technology, Inc. System, apparatus, and method to increase read and write stability of scaled SRAM memory cells
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9449983B2 (en) 2013-12-19 2016-09-20 Sandisk Technologies Llc Three dimensional NAND device with channel located on three sides of lower select gate and method of making thereof
US9209031B2 (en) * 2014-03-07 2015-12-08 Sandisk Technologies Inc. Metal replacement process for low resistance source contacts in 3D NAND
US9263461B2 (en) 2014-03-07 2016-02-16 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
CN104392963B (zh) * 2014-05-16 2017-07-11 中国科学院微电子研究所 三维半导体器件制造方法
US9524981B2 (en) 2015-05-04 2016-12-20 Sandisk Technologies Llc Three dimensional memory device with hybrid source electrode for wafer warpage reduction
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
US9859422B2 (en) 2015-05-28 2018-01-02 Sandisk Technologies Llc Field effect transistor with elevated active regions and methods of manufacturing the same
KR102392685B1 (ko) 2015-07-06 2022-04-29 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
US9917100B2 (en) 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR102607825B1 (ko) * 2016-01-18 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9741737B1 (en) 2016-04-15 2017-08-22 Micron Technology, Inc. Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material
US10038002B2 (en) 2016-10-18 2018-07-31 Micron Technology, Inc. Semiconductor devices and methods of fabrication
JP2019041054A (ja) * 2017-08-28 2019-03-14 東芝メモリ株式会社 半導体装置
CN107968091A (zh) 2017-11-16 2018-04-27 长江存储科技有限责任公司 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205342A (zh) * 2012-03-21 2014-12-10 桑迪士克科技股份有限公司 小型三维垂直nand 及其制造方法
US20160079250A1 (en) * 2014-09-11 2016-03-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and manufacturing method thereof
US20170148800A1 (en) * 2015-11-20 2017-05-25 Sandisk Technologies Inc. Three dimensional nand device containing dielectric pillars for a buried source line and method of making thereof

Also Published As

Publication number Publication date
US11469249B2 (en) 2022-10-11
US20210167087A1 (en) 2021-06-03
US20200161325A1 (en) 2020-05-21
US10923494B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
CN111223866B (zh) 形成半导体装置的方法以及相关半导体装置和系统
US9716062B2 (en) Multilevel interconnect structure and methods of manufacturing the same
US11424184B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20220384242A1 (en) Apparatuses and memory devices including air gaps between conductive lines
US11469249B2 (en) Method of fabricating electronic devices comprising removing sacrificial structures to form a cavity
CN115768123A (zh) 形成微电子装置的方法及相关微电子装置、存储器装置和电子系统
CN114388523A (zh) 具有凹入导电结构的电子装置及相关方法和系统
CN115968586A (zh) 包括存储器导柱及包含氧化物材料的虚设导柱的电子装置，以及相关系统及方法
US11282747B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, and electronic systems
US20240130124A1 (en) Electronic devices comprising adjoining oxide materials and related systems
US20230045353A1 (en) Microelectronic devices including active contacts and support contacts, and related electronic systems and methods
CN116583110A (zh) 包含狭槽区中的支柱的电子装置以及相关存储器装置、系统及方法
US11688689B2 (en) Electronic devices including stair step structures, and related memory devices, systems, and methods
US20220157725A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
CN115485840A (zh) 在阵列区域及非阵列区域中包含支柱的电子装置以及相关系统及方法
US11605589B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230397418A1 (en) Microelectronic devices including implant regions, and related memory devices, electronic systems, and methods
US20230033803A1 (en) Electronic devices comprising multilevel bitlines, and related methods and systems
US20230032177A1 (en) Electronic devices comprising multilevel bitlines, and related methods and systems
WO2023224796A1 (en) Three-dimensional memory device containing word line contacts which extend through drain-select-level isolation structures and methods of making the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200529

WW01 Invention patent application withdrawn after publication