CN111223866B - 形成半导体装置的方法以及相关半导体装置和系统 - Google Patents

形成半导体装置的方法以及相关半导体装置和系统 Download PDF

Info

Publication number
CN111223866B
CN111223866B CN201911127058.1A CN201911127058A CN111223866B CN 111223866 B CN111223866 B CN 111223866B CN 201911127058 A CN201911127058 A CN 201911127058A CN 111223866 B CN111223866 B CN 111223866B
Authority
CN
China
Prior art keywords
forming
source
sacrificial structures
over
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911127058.1A
Other languages
English (en)
Other versions
CN111223866A (zh
Inventor
A·查杜鲁
M·J·金
I·V·恰雷
D·A·克朗皮特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111223866A publication Critical patent/CN111223866A/zh
Application granted granted Critical
Publication of CN111223866B publication Critical patent/CN111223866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请案涉及形成半导体装置的方法并且涉及相关半导体装置和系统。一种形成半导体装置的方法包括形成牺牲性结构和支撑柱。所述牺牲性结构包括狭缝区中的经隔离牺牲性结构和柱区中的经连接牺牲性结构。在所述牺牲性结构和支撑柱上方形成层次，且移除所述层次的一部分以形成层次柱和层次开口，从而暴露所述经连接牺牲性结构和支撑柱。移除所述经连接牺牲性结构以形成腔，所述腔的一部分在所述经隔离牺牲性结构下方延伸。在所述层次柱上方和所述腔的侧壁上方形成单元膜。在所述层次开口中和所述单元膜上方形成填充材料。移除所述狭缝区中的所述层次的一部分，从而暴露所述经隔离牺牲性结构，移除所述经隔离牺牲性结构以形成源极开口。将所述源极开口连接到所述腔，且在所述源极开口中和所述腔中形成导电材料。还公开半导体装置和系统。

Description

形成半导体装置的方法以及相关半导体装置和系统
优先权主张
本申请案主张2018年11月19日申请的“形成半导体装置的方法以及相关半导体装置和系统(Methods of Forming A Semiconductor Device,and Related SemiconductorDevices and Systems)”的第16/194,926号美国专利申请案的申请日的权益。
技术领域
本文公开的实施例涉及半导体装置和半导体装置的制造。更具体地说，本公开的实施例涉及形成半导体装置的方法以及相关存储器装置和系统。
背景技术
半导体装置设计者通常希望通过减小个别特征的尺寸以及通过减小相邻特征之间的距离来增加半导体装置内的特征的集成度或密度。另外，半导体装置设计者通常希望设计不仅紧凑而且提供性能优势以及简化设计的架构。半导体行业的持续目标一直是增加存储器装置的存储器密度(例如，每一存储器裸片的存储器单元的数目)，所述存储器装置例如非易失性存储器装置(例如，NAND快闪存储器装置)。一种增加非易失性存储器装置中的存储器密度的方式是实施竖直存储器阵列(还被称作“三维(3D)存储器阵列”)架构。常规竖直存储器阵列包含延伸穿过交替的导电结构和绝缘结构的层次的存储器单元柱，其中导电结构充当控制栅极。存储器单元柱包含定位于源极区与漏极区之间的沟道区。与具有电组件的常规平面(例如，二维)布置的结构相比，此配置通过在裸片上以向上方式(例如，纵向、竖直)构建阵列，准许更大数目的电组件(例如，晶体管)定位于裸片区域的单元中。
为了将电势施加于存储器装置，将互连件上方的经掺杂硅晶片或导电材料用作源极。为了将存储器单元的沟道区电连接到源极，针对层次的每个层面进行所谓的“柱冲压”蚀刻过程。在单元材料上方形成牺牲性多晶硅材料以在随后进行的柱冲压蚀刻过程期间保护所述单元材料，所述柱冲压蚀刻过程移除存储器单元柱的底部的牺牲性多晶硅材料和下面的单元材料。在进行柱冲压蚀刻之后，移除剩余的牺牲性多晶硅材料，并且在单元材料上方形成沟道材料。在包含多个层次层面的存储器装置内，最大每个层面进行柱冲压蚀刻过程以用于恰当对齐。然而，随着存储器单元柱的长宽比继续增加，层次的层面之间的对齐问题致使柱冲压蚀刻具有挑战性。
发明内容
公开一种形成半导体装置的方法。所述方法包括在材料上形成牺牲性结构和支撑柱。所述牺牲性结构包括狭缝区中的经隔离牺牲性结构和柱区中的经连接牺牲性结构。在所述牺牲性结构和支撑柱上方形成层次，其中所述层次的一部分上覆在所述狭缝区中的所述经隔离牺牲性结构上且所述层次的另一部分上覆在所述柱区中的所述经连接牺牲性结构上。移除所述柱区中的所述层次的所述另一部分，以形成层次柱和层次开口并且暴露所述经连接牺牲性结构和支撑柱。移除所述经连接牺牲性结构以形成腔，其中所述腔的一部分在所述经隔离牺牲性结构下方延伸。在所述层次柱的侧壁上方和所述腔的侧壁上方形成单元膜。在所述层次开口中和所述单元膜上方形成填充材料。移除所述狭缝区中的所述层次的所述部分以暴露所述经隔离牺牲性结构，并且移除所述经隔离牺牲性结构以形成源极开口。将所述源极开口连接到所述腔，并且在所述源极开口中和所述腔中形成导电材料以形成源极。
公开一种包括源极和存储器单元的半导体装置。所述存储器单元包括与包括单元膜的柱相邻的交替的电介质材料和导电材料的层次。所述源极在所述存储器单元下方并且被所述柱的所述单元膜环绕。
还公开一种包括电连接到存储器单元阵列的源极的系统。所述源极定位于所述存储器单元下方并且被容纳于所述存储器单元的柱内的单元膜环绕。处理器与至少一个输入装置、至少一个输出装置和所述存储器单元操作性通信。
附图说明
图1A、2A、3A、4A、5A、6A和7A是示出根据本公开的实施例的半导体装置的源极的制造的各个阶段的横截面图；
图1B、2B、3B、4B、5B、5B1-5B6、6B和7B是示出根据本公开的实施例的半导体装置的源极的制造的各个阶段的俯视图；
图8是说明包括根据本公开的实施例的源极的半导体装置的示意性框图；和
图9是说明包含包括根据本公开的实施例的源极的半导体装置的系统的示意性框图。
具体实施方式
公开半导体装置，例如存储器装置，还公开形成含有源极的半导体装置和含有源极的系统的方法。根据本公开的实施例形成的源极被半导体装置的存储器单元的单元膜(例如，单元材料和沟道材料)环绕，从而消除进行柱冲压蚀刻动作以将存储器单元的单元材料和沟道材料电连接到源极的必要性。源极定位于存储器单元下方并且与存储器单元的单元材料和沟道材料电接触(例如，电耦合)。根据本公开的实施例的方法用以形成三维(3D)半导体装置，例如3D NAND快闪存储器装置，其包含但不限于3D浮动栅极NAND快闪存储器装置或3D替换栅极NAND快闪存储器装置。源极用以在3D半导体装置的使用和操作期间施加恒定电势。
以下描述提供特定细节，如材料类型、材料厚度和处理条件，以便提供对本文中所描述的实施例的充分描述。然而，所属领域的技术人员将理解，可在不采用这些具体细节的情况下实践本文中所公开的实施例。实际上，可与半导体行业中采用的常规制造技术结合来实践实施例。另外，本文中提供的描述不形成半导体装置的完整描述或用于制造半导体装置的完整过程流，且下文描述的结构不形成完整半导体装置。下文仅详细地描述理解本文中所描述的实施例所必须的那些过程动作和结构。形成完整半导体装置的额外动作可由常规技术执行。
本文中所描述的材料可由包含但不限于以下各项的常规技术形成：旋涂、毯覆式涂布、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强型ALD，或物理气相沉积(PVD)。替代地，材料可原位生长。取决于待形成的特定材料，用于沉积或生长所述材料的技术可由所属领域的一般技术人员选择。除非上下文另有指示，否则可通过包含但不限于以下各项的任何合适的技术实现材料移除：蚀刻、研磨平坦化(例如，化学-机械平坦化)，或其它已知方法。
本文中呈现的图式仅出于说明性目的，且并不意图为任何特定材料、组件、结构、装置或系统的实际视图。应预期例如由于制造技术和/或公差引起的图式中描绘的形状的变化。因此，本文中所描述的实施例不应解释为限于如所说明的特定形状或区，而是包含例如由制造引起的形状偏离。举例来说，说明或被描述为箱形的区可具有粗糙和/或非线性特征，且说明或描述为圆形的区可包含一些粗糙和/或线性特征。此外，所说明的锐角可为圆角，且反之亦然。因此，图中所说明的区在性质上是示意性的，且其形状并不意图说明区的精确形状并且不限制本发明权利要求的范围。附图未必按比例绘制。另外，图式之间的共同元件可保留相同数字编号。
如本文中所使用，除非上下文另外明确指示，否则单数形式“一”和“所述”意图还包含复数形式。
如本文中所使用，关于特定参数的数值的“约”或“大致”包含所属领域的一般技术人员将理解在特定参数的可接受公差内的数值和数值的变化程度。举例来说，关于数值的“约”或“大致”可包含处于所述数值的90.0％到110.0％范围内，例如处于所述数值的95.0％到105.0％范围内，处于所述数值的97.5％到102.5％范围内，处于所述数值的99.0％到101.0％范围内，处于所述数值的99.5％到100.5％范围内，或处于所述数值的99.9％到100.1％范围内的额外数值。
如本文中所使用，例如“在…下方”、“下方”、“下部”、“底部”、“在…上方”、“上部”、“顶部”、“前面”、“后面”、“左侧”、“右侧”等空间相对术语可在本文中出于易于描述的目的而使用以如图中所说明描述一个元件或特征与另一元件或特征的关系。除非另外规定，否则除图式中所描绘的定向之外，空间相对术语意图涵盖材料的不同定向。举例来说，如果图式中的材料反向，那么被描述为在其它元件或特征“下方”、“之下”、“下”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“在…下方”可视使用术语的上下文而定涵盖上方和下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、倒置、翻转)，且本文中所用的空间相对描述词可相应地进行解释。
如本文所用，术语“被配置成”是指至少一个结构和至少一个设备中的一或多个的大小、形状、材料组成和布置，其以预定方式有助于所述结构和设备中的一或多个的操作。
如本文中所使用，术语“节距”是指两个邻近(即，相邻)特征中的相同点之间的距离。
如本文中所使用，术语“可选择性地蚀刻”是指并包含一种材料响应于暴露于给定蚀刻化学物质与另一种材料暴露于相同蚀刻化学物质相比，展现较大蚀刻速率。举例来说，所述材料可展现比另一种材料的蚀刻速率大至少约五倍的蚀刻速率，例如比另一种材料的蚀刻速率大约十倍、约二十倍或约四十倍的蚀刻速率。所属领域的一般技术人员可选择用于选择性地蚀刻所要材料的蚀刻化学物质和蚀刻条件。
如本文中所使用，术语“半导体装置”包含但不限于存储器装置，以及其它可或可以不并入有存储器的半导体装置，例如逻辑装置、处理器装置或射频(RF)装置。此外，半导体装置可并入有存储器以及其它功能，例如所谓的包含处理器和存储器的“芯片上系统”(SoC)，或包含逻辑和存储器的半导体装置。
如本文中所使用，关于给定参数、性质或条件的术语“大体上”意指并包含在所属领域的一般技术人员将理解的给定参数、性质或条件满足方差度(如在可接受制造公差内)的程度。借助于实例，视大体上满足的特定参数、性质或条件而定，所述参数、性质或条件可至少90.0％满足、至少95.0％满足、至少99.0％满足或甚至至少99.9％满足。
如本文所用，术语“衬底”意指并包含其上形成额外材料的基底材料或构造。所述衬底可为半导体衬底、支撑结构上的基底半导体层、金属电极，或具有一或多种材料、层、结构或区形成于其上的半导体衬底。半导体衬底上的材料可包含但不限于半导电材料、绝缘材料、导电材料等。所述衬底可为常规硅衬底或包括一层半导电材料的其它块状衬底。如本文所用，术语“块状衬底”不仅意指并包含硅晶片，而且意指并包含绝缘体上硅(SOI)衬底，如蓝宝石上硅(“SOS”)衬底和玻璃上硅(“SOG”)衬底、基底半导体基础上的硅外延层和其它半导体或光电材料，如硅锗、锗、砷化镓、氮化镓和磷化铟。所述衬底可经掺杂或未经掺杂。
如本文中所使用，术语“竖直”、“纵向”、“水平”和“侧向”是关于结构的主平面且未必由地球重力场界定。“水平”或“侧向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面是由与结构的其它表面相比具有相对大面积的结构的表面界定。
在图1A和1B中示出半导体结构100，其包含经连接牺牲性结构105、经隔离牺牲性结构110、支撑柱115、氧化物材料120，以及绝缘材料130上的任选的牺牲性插塞125。绝缘材料130可形成于导电材料(未示出)上方，以被配置成例如路由来往于导电材料的信号，所述导电材料继而形成于衬底(未示出)上或上方。衬底可包含支撑和/或隔离一或多种其它导电材料和绝缘材料以用于路由来往于导电材料的信号的多个部分。举例来说，衬底可包含其中提供电路(例如，控制单元)和/或互连件以用于路由信号的一或多个导电材料。如下文所描述，经连接牺牲性结构105和经隔离牺牲性结构110的方位大体上对应于最终形成的源极135(参见图7A和7B)的方位。
牺牲材料通过常规技术形成于绝缘材料130上方并且通过常规技术经图案化，以形成经连接牺牲性结构105和经隔离牺牲性结构110。如横截面图中所示，经连接牺牲性结构105通过支撑柱115彼此间隔开，且经隔离牺牲性结构110通过氧化物材料120与经连接牺牲性结构105间隔开。如俯视图中所示，经连接牺牲性结构105通过氧化物材料120与经隔离牺牲性结构110间隔开。经隔离牺牲性结构110形成于半导体结构100的狭缝区140中，且经连接牺牲性结构105形成于半导体结构100的柱区145中。
如下文所描述，牺牲性材料被选择成充当蚀刻终止层并且可相对于支撑柱115的材料选择性移除。由于牺牲性材料最终被移除(例如，为牺牲性)，因此所述牺牲性材料还可以相对低的成本获得。牺牲性材料可包含但不限于氧化硅(SiOx)、例如氧化铝(AlOx)的金属氧化物，或例如钨(W)的金属。在一些实施例中，牺牲性材料是氧化铝(AlOx)或钨。经连接牺牲性结构105包含沟道部分150和柱部分155。经连接牺牲性结构105的沟道部分150与经隔离牺牲性结构110竖直相邻并且在所述经隔离牺牲性结构110下方延伸。
牺牲性材料的图案化形成开口(未示出)，支撑柱材料可形成到所述开口中，从而产生支撑柱115。支撑柱材料被选择成使得在后续处理阶段在移除经连接牺牲性结构105之后，支撑柱115提供足以支撑半导体结构100的柱区145中的上覆层次柱160(参见图4A和4B)的强度(例如，机械强度)。支撑柱115的尺寸可取决于将形成的层次柱160的数目和大小。支撑柱115位于柱区145中，其数目和大小足以在不干扰单元膜165(参见图4A和4B)的沟道材料与源极135之间的接触的情况下支撑层次柱160。支撑柱115可以在介于层次开口170的节距的两倍与五倍之间或更小的范围内的节距形成。支撑柱115可以足以为上覆层次柱160提供机械稳定性的节距形成。支撑柱材料可为与后续处理动作兼容并且保持经连接牺牲性结构105的后续选择性移除的导电材料或绝缘材料。支撑柱材料可包含但不限于多晶硅或氧化硅，例如二氧化硅。在一些实施例中，支撑柱材料是多晶硅。
可移除狭缝区140中的牺牲性材料的一部分以形成凹部(未示出)。氧化物材料120保形地形成于狭缝区140中的凹部中和柱区145中的经连接牺牲性结构105和支撑柱115上方。氧化物材料120可例如为SiOx材料。牺牲性材料形成于狭缝区140中的凹部中，从而产生经隔离牺牲性结构110。氧化物材料120大体上环绕经隔离牺牲性结构110的侧壁和底表面。牺牲性材料可包含但不限于SiOx、例如AlOx的金属氧化物，或例如W的金属，并且可被选择成在后续处理动作期间实现层次180的氮化物材料的选择性移除(图2A)。经隔离牺牲性结构110的牺牲性材料可与经连接牺牲性结构105的牺牲性材料相同或不同。如果使用不同材料，那么经隔离牺牲性结构110所述经连接牺牲性结构105可相对于彼此为可选择性移除的。
开口(未示出)形成于氧化物材料120中靠近经连接牺牲性结构105与支撑柱115之间的界面175处。所述开口形成于其中最终形成任选的牺牲性插塞125的方位处。如图1A和1B中所示，任选的插塞材料形成于开口中以形成牺牲性插塞125(例如，柱着陆垫)。牺牲性插塞125当存在时提供对层次开口170中的单元膜165的形成的临界尺寸(CD)控制。然而，如果达成足够的CD控制，那么可能并不使用牺牲性插塞125。插塞材料可包含但不限于AlOx、经AlOx掺杂的硼、W、经掺杂高K材料，例如经铝或铪掺杂的氧化镁，或其组合。如果牺牲性插塞125和经隔离牺牲性结构110的材料相同，那么牺牲性插塞125和经隔离牺牲性结构110可在基本上相同的时间形成。如下文所描述，牺牲性插塞125的形成可有助于提供在后续处理动作期间，归因于靠近经连接牺牲性结构105的层次开口170的CD的变化引起的层次开口170的底部的夹断。所述夹断实现在形成填充材料(例如，填充材料200)期间，在用ALD氧化物形成(例如，沉积)的沟道晶体管串中与源极的隔离。虽然后续图式示出存在于狭缝区140中的氧化物材料120，但为了清楚起见，从柱区145省略氧化物材料120和牺牲性插塞125。
替代地，支撑柱材料形成于绝缘材料130上方并且经图案化以形成支撑柱115和柱区145中的支撑柱115之间的开口(未示出)。牺牲性材料可形成于所述开口中，以形成通过支撑柱115彼此间隔开的经连接牺牲性结构105。在狭缝区140中，可在凹部中和柱区145中的经连接牺牲性结构105和支撑柱115上方保形地形成氧化物材料120之前，形成凹部(未示出)。如上文所描述，可形成经隔离牺牲性结构110和牺牲性插塞125。
如图2A和2B中所示，交替的电介质材料185和氮化物材料190的层次180形成于经隔离牺牲性结构110、氧化物材料120、经连接牺牲性结构105和牺牲性插塞125(如果存在)上方。电介质材料185和氮化物材料190可通过常规技术形成。层次180可经图案化以形成层次柱160和层次开口170。层次开口170的宽度可在约60nm到约120nm，例如从约60nm到约80nm，从约80nm到约100nm，或从约100nm到约120nm的范围内。由于层次开口170可具有锥形形状，因此靠近支撑柱115和经连接牺牲性结构105的宽度可比远离支撑柱115和经连接牺牲性结构105的宽度更小。为实现随后形成于层次开口170中的沟道材料的均匀掺杂，层次开口170形成于界面175上方，使得通过层次开口170暴露支撑柱115和经连接牺牲性结构105两者的一部分。在图2B中，为了清楚起见，已移除层次180的电介质材料185和氮化物材料190、柱区145中的氧化物材料120和牺牲性插塞125。因此，图2B中的俯视图说明沿着图2A的横截面线A-A的透视图。如由虚线所示，移除层次180的材料以暴露经连接牺牲性结构105和支撑柱115的顶表面。通过第一蚀刻过程，例如通过干式蚀刻过程，移除层次180的材料。
接着可进行第二蚀刻过程，以移除经连接牺牲性结构105和支撑柱115的邻近界面175的暴露部分(例如，部分地移除)，从而形成层次开口170'和支撑柱115'。层次开口170'延伸到经连接牺牲性结构105和支撑柱115'中，其中层次开口170'中的一些开口被经连接牺牲性结构105环绕，且层次开口170'中的的其它开口被经连接牺牲性结构105和支撑柱115'环绕。第二蚀刻过程可为例如湿式蚀刻过程，且移除所述材料以形成经连接牺牲性结构105'和支撑柱115'。所属领域的一般技术人员可确定用于移除所述材料的适当的蚀刻化学物质。由于层次180保持在经隔离牺牲性结构110上方，因此在此制造阶段不移除经隔离牺牲性结构110的部分。如下文所描述，经连接牺牲性结构105'和支撑柱115'的所得轮廓实现随后形成于层次开口170'中的单元膜165(参见图4A和4B)的均匀掺杂。
层次180的电介质材料185可包含但不限于例如二氧化硅(SiO2)的氧化硅(SiOx)、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝，或其组合。氮化物材料190可包含但不限于氮化硅(SiN)。在一些实施例中，电介质材料185是SiO2，且氮化物材料190是SiN。
如图3A和3B中所示，可移除(例如，挖出)经连接牺牲性结构105'，以形成腔195。从柱区145移除基本上所有的经连接牺牲性结构105'，而狭缝区140中的经隔离牺牲性结构110保持受层次180保护。还移除经连接牺牲性结构105'的沟道部分150，从而使腔195在经隔离牺牲性结构110下方延伸。可通过蚀刻化学物质移除经连接牺牲性结构105'，所述蚀刻化学物质选择性地移除牺牲性材料而不移除柱支撑材料。举例来说，通过湿式蚀刻过程移除经连接牺牲性结构105'。在移除经连接牺牲性结构105'之后，腔195的一部分位于柱区145下方，而腔195的另一部分在狭缝区140中的经隔离牺牲性结构110下方延伸。在移除经连接牺牲性结构105'之后，保持于柱区145中的支撑柱115'提供足以支撑层次柱160的机械稳定性和完整性。在图3B中，为了清楚起见，已移除层次180的电介质材料185和氮化物材料190、柱区145中的氧化物材料120和牺牲性插塞125。因此，图3B中的俯视图说明沿着图3A的横截面线A-A的透视图。
腔195的尺寸可足以容纳充当源极135的导电材料。腔195的尺寸可由源极135的电阻要求确定并且可通过调整(例如，增加、减小)经连接牺牲性结构105和支撑柱115最初形成的高度(例如，厚度)进行缩放。仅借助于实例，牺牲性材料和支撑柱材料可形成于从约
Figure BDA0002277173930000081
到约
Figure BDA0002277173930000082
的厚度处。如下文所描述，源极135可基本上完全用导电材料填充以达成所要电阻要求。
如图4A和4B中所示，单元膜165形成于层次开口170中和腔195中。单元膜165可包含形成于层次开口170内的单元材料，以及形成于单元材料上方的沟道材料。为方便起见，单元材料和沟道材料在图4A和4B中示出为单个材料(例如，单元膜165)。然而，单元膜165理解为包含单元材料和沟道材料两者。单元材料和沟道材料通过常规技术，例如通过CVD或ALD形成。单元材料可为例如保形地形成于层次柱160的侧壁上方和狭缝区140中和柱区145中的腔195的表面上方的氧化物-氮化物-氧化物(ONO)材料，例如氧化硅-氮化硅-氧化硅材料。腔195是由支撑柱115'的表面和最下部层次180A的底表面界定。与沟道材料相比，单元材料可形成于较小相对厚度处。沟道材料可保形地形成于单元材料上方。沟道材料可为例如多晶硅。随着层次开口170和腔195中的沟道材料的形成继续进行，靠近腔195的层次开口170的一部分可变得基本完全被填充，从而在腔195上方形成所谓的“夹断”部分170A。定位在靠近腔195处的牺牲性插塞125(参见图1A和1B)(当存在时)还造成层次开口170内的夹断。在层次开口170变得夹断之前，腔195中的单元材料和沟道材料的量(例如，厚度)可足以提供单元膜165与源极135之间的电接触。
填充材料200可形成于沟道材料上方，大量填充层次开口170。填充材料200是绝缘材料，例如高质量氧化硅材料。举例来说，填充材料200可为高度均匀且高度共形的氧化硅材料(例如，高度均匀且高度共形的二氧化硅材料)。填充材料200可高度均匀且高度共形地沉积。填充材料200可通过常规技术，例如通过ALD形成。在一些实施例中，填充材料200是ALD SiOx。填充材料200最初可形成于层次开口170中和层次180的暴露水平表面上方，其中随后例如通过研磨平坦化过程(例如，化学机械平坦化(CMP))移除层次180上方的填充材料200。由于层次开口170在靠近腔195处夹断，因此没有大量的填充材料200形成于腔195中。然而，如果少量填充材料200进入腔195中，那么可在完成源极135之前移除填充材料200。在图4B中，为了清楚起见，已移除层次180的电介质材料185和氮化物材料190、柱区145中的氧化物材料120和牺牲性插塞125。然而，说明填充材料200和单元膜165。因此，图4B中的俯视图说明沿着图4A的横截面线B-B的透视图。层次开口170中的填充材料200被单元膜165的单元材料和沟道材料环绕。
如图5A和5B中所示，通过移除层次180的上覆于经隔离牺牲性结构110上的部分，在狭缝区140中形成狭缝205。如由图5A中的虚线所示，移除层次180的电介质材料185和氮化物材料190的部分以暴露经隔离牺牲性结构110的顶表面。因此，经隔离牺牲性结构110充当蚀刻终止层。通过常规技术形成狭缝205。接着移除经隔离牺牲性结构110，暴露氧化物材料120的侧壁和底部水平表面并且形成源极开口210。通过常规技术移除经隔离牺牲性结构110。接着选择性地移除层次180的氮化物材料190并且在所得空间中形成导电材料215。通过所谓的“替换栅极”过程进行氮化物材料190的移除和用导电材料215的替换。可例如通过湿式蚀刻过程(例如，各向同性蚀刻过程)移除氮化物材料190，所述湿式蚀刻过程使用使氮化物材料190相对于层次180的电介质材料185和氧化物材料120具选择性的蚀刻化学物质。层次180的导电材料215中的一些导电材料对应于存储器单元的字线(例如，存取线)，且层次180的导电材料215中的其它导电材料对应于存储器单元的选择栅极源极/选择栅极漏极。在图5B中，为了清楚起见，已移除层次180的电介质材料185和导电材料215、柱区145中的氧化物材料120和牺牲性插塞125。然而，说明填充材料200和单元膜165。因此，图5B中的俯视图说明沿着图5A的横截面线C-C的透视图。虽然在图5A和5B中示出一个狭缝205，但在层次180中的各自的额外四个层次开口170和九个层次开口170之间可存在额外狭缝。
导电材料215可为金属(例如，钨、钛、钼、铌、钒、铪、钽、铬、锆、铁、钌、锇、钴、铑、铱、镍、钯、铂、铜、银、金、铝)、金属合金(例如，钴基合金、铁基合金、镍基合金、铁镍基合金、钴镍基合金、铁钴基合金、钴镍铁基合金、铝基合金、铜基合金、镁基合金、钛基合金、钢、低碳钢、不锈钢)、含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)、或导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗、导电掺杂硅锗)，或其组合。导电材料215可通过常规技术形成。在一些实施例中，导电材料215是多晶硅。
图5B说明支撑柱115′、填充材料200和单元膜165的一个配置。然而，其它配置是可能的，在图5B1-5B6中示出其实例。图5B1-5B6说明柱区145中的支撑柱115′、填充材料200和单元膜165且不说明狭缝区140。
如图6A和6B中所示，氧化物内衬220形成于狭缝205的侧壁上和氧化物材料120的侧壁和底部水平表面上。如果在较早处理阶段期间在腔195中形成填充材料200，那么氧化物内衬220可包含氧化物内衬220上方的多晶硅材料。移除底部水平表面上的氧化物内衬220的一部分，以及腔195的顶表面处的下伏氧化物材料120和单元膜165，从而使源极开口210延伸到腔195中并且形成源极开口210'。可通过常规技术移除氧化物内衬220、氧化物材料120和单元膜165。源极开口210'可连接到腔195并且暴露最初位于经隔离牺牲性结构110下方的腔195的部分中的单元膜165。如下文所描述，可用导电材料填充源极开口210'和腔195，从而形成源极135。如图6A中所示，为连接到电源，也可移除腔195的相对底表面上的单元膜165，以及绝缘材料130的下伏部分。图6A中的虚线指示源极135的一个可能的下边界，而源极135的另一可能的下边界由绝缘材料130的凹入部分130'指示。在图6B中，为了清楚起见，已移除层次180的电介质材料185和导电材料215、柱区145中的氧化物材料120和牺牲性插塞125。然而，说明填充材料200和单元膜165。因此，图6B中的俯视图说明沿着图6A的横截面线D-D的透视图。
如图7A和7B中所示，经掺杂多晶硅材料225形成于狭缝205中的氧化物内衬220上方，源极开口210'中的氧化物内衬220和氧化物材料120上方，以及腔195中的单元膜165上方。经掺杂多晶硅材料225可例如包含n+掺杂多晶硅。经掺杂多晶硅材料225可形成于腔195中的单元膜165的沟道材料上方。源极135的经掺杂多晶硅材料225可实现层次开口170中的单元膜165的均匀掺杂。掺杂剂可从源极135并且沿单元膜165的沟道部分向上扩散，形成n+掺杂区。由于单元膜165形成于界面175上方的层次开口170中，因此在使用和操作期间，在掺杂剂从经掺杂多晶硅材料225扩散并进入单元膜165时，层次开口170中的每个中的单元膜165的掺杂分布可彼此大体相同。掺杂剂从经掺杂多晶硅材料225均匀扩散并进入单元膜165，使得单元膜165变得经均匀掺杂。
例如含金属材料、多晶硅或其它常规材料的导电材料230形成于狭缝205和腔195的剩余部分中的经掺杂多晶硅材料225上方，从而形成源极135。导电材料230可包含但不限于含钨材料、含钛材料，或其组合。导电材料230可例如包含硅化金属材料，例如硅化钨(WSix)材料。在一些实施例中，导电材料230是钨。在其它实施例中，导电材料230是WSix。因此，源极135包含腔195中和源极开口210'中的经掺杂多晶硅材料225和导电材料230。经掺杂多晶硅材料225和导电材料230基本上完全填充狭缝205和腔195。在形成导电材料230之后，狭缝205和腔195可基本上不含空隙(例如，气隙)。
虽然导电材料230在图7A和7B中说明为由单个材料形成，但所属领域的一般技术人员将理解，在含金属材料下方，含金属材料还可包含内衬材料，例如氮化钛(TiN)、氮化钨(WN)，或钛和TiN的组合物(例如，层合物)举例来说，钛可形成于经掺杂多晶硅材料225上方，随后在钛上方形成硅化钛。TiN和钨接着可形成于硅化钛上方。可例如通过CMP移除形成于柱区145中的层次180上方的任何经掺杂多晶硅材料225或导电材料230，以使通到源极135的连接与含有导电材料230的狭缝205的中心隔离。因此，在本公开的实施例中，狭缝205用于使用替换栅极过程形成源极135以及形成层次180中的导电材料215。
源极135定位于层次开口170中的层次180和单元膜165下方和绝缘材料130上方。因此，源极135不接触层次开口170中的单元膜165所述源极135被单元膜165的单元材料和沟道材料环绕，其中狭缝区140中的导电材料230电连接到源极135的导电材料230。源极135的导电材料230还电接触层次开口170中的单元膜165的沟道材料。狭缝区140中和源极开口210'中的经掺杂多晶硅材料225和导电材料230被配置成在使用和操作期间为源极135充电。在图7B中，为了清楚起见，已移除层次180的电介质材料185和导电材料215、柱区145中的氧化物材料120和牺牲性插塞125。然而，说明填充材料200、单元膜165和导电材料230。因此，图7B中的俯视图说明沿着图7A的横截面线E-E的透视图。
由于腔195中的源极135被单元膜165环绕，因此不需要柱冲压蚀刻过程来使层次开口170中的单元膜165的单元材料和沟道材料连接所述源极135。因此，改进层次开口170和源极135中的单元膜165之间的接触的可靠性和可再现性，以及单元性能。由于不进行柱冲压蚀刻过程，因此层次180的多个层面可上下形成和对齐，且即使当单元膜165形成于高长宽比(HAR)开口，例如具有至少约20:1、至少约40:1、至少约50:1、至少约60:1、至少约80:1或至少约100:1的长宽比的层次开口170中时，仍不会致使对齐问题。仅借助于实例，层次180的两个或更多个对齐的层面，例如层次180的三个层面、层次180的四个层面或层次180的五个或更多个层面可上下形成。因此，即使层次开口170的尺寸继续按比例缩小，仍不需要进行柱冲压蚀刻过程。另外，与在单个时间形成高达三分之一的单元膜165的常规过程相比，单元膜165可同时形成于基本上所有的层次开口170中。
因此，公开一种形成半导体装置的方法。所述方法包括在材料上形成牺牲性结构和支撑柱。所述牺牲性结构包括狭缝区中的经隔离牺牲性结构和柱区中的经连接牺牲性结构。在所述牺牲性结构和支撑柱上方形成层次，其中所述层次的一部分上覆在所述狭缝区中的所述经隔离牺牲性结构上且所述层次的另一部分上覆在所述柱区中的所述经连接牺牲性结构上。移除所述柱区中的所述层次的所述另一部分，以形成层次柱和层次开口并且暴露所述经连接牺牲性结构和支撑柱。移除所述经连接牺牲性结构以形成腔，其中所述腔的一部分在所述经隔离牺牲性结构下方延伸。在所述层次柱的侧壁上方和所述腔的侧壁上方形成单元膜。在所述层次开口中和所述单元膜上方形成填充材料。移除所述狭缝区中的所述层次的所述部分以暴露所述经隔离牺牲性结构，并且移除所述经隔离牺牲性结构以形成源极开口。将所述源极开口连接到所述腔，并且在所述源极开口中和所述腔中形成导电材料以形成源极。
虽然图1A-7B描述和说明通过替换栅极过程形成的3D NAND快闪存储器装置的制造，但本公开的实施例可用以通过浮动栅极过程形成3D NAND快闪存储器装置，其中最初呈现导电材料215来代替替换栅极过程的氮化物材料190。在浮动栅极过程中，层次180(参见图2A和2B)包含交替的电介质材料185和导电材料215，代替交替的电介质材料185和氮化物材料190。因此，在图2A和2B中所说明的过程阶段中，在此阶段呈现导电材料215来代替氮化物材料190。通过常规技术形成交替的电介质材料185和导电材料215。
可通过额外的过程动作形成包含根据本公开的实施例形成的源极135的半导体装置，在本文中不进行详细描述。
如图8中示意性地示出，还公开一种半导体装置，例如存储器装置800。存储器装置800包含存储器单元的存储器阵列802和逻辑控制组件804，所述存储器单元包含根据本公开的实施例的源极135。逻辑控制组件804可被配置成以可操作方式与存储器阵列802交互，以便读取、写入或刷新存储器阵列802内的任何或所有存储器单元。存储器装置800包含形成于源极135上方并且电耦合到源极135的存储器阵列802。所述存储器单元耦合到存取线(例如，字线)，且存取线耦合到存储器单元的控制栅极。存储器阵列800的存储器单元串在源极线与数据线(例如位线)之间串联耦合。
因此，公开一种包括源极和存储器单元的半导体装置。所述存储器单元包括与包括单元膜的柱相邻的交替的电介质材料和导电材料的层次。所述源极在所述存储器单元下方并且被所述柱的所述单元膜环绕。
还公开如图9所示的系统900，其包含根据本公开的实施例的至少一个源极135。图9是根据本文中所描述的一或多个实施例实施的系统900的简化框图。系统900可包括例如计算机或计算机硬件组件、服务器或其它网络连接硬件组件、蜂窝式电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、具有Wi-Fi或蜂窝功能的平板计算机(例如
Figure BDA0002277173930000132
或
Figure BDA0002277173930000131
平板计算机)、电子书、导航装置等。系统900包含至少一个存储器装置902，其包含耦合到如先前所描述的源极135的存储器单元。系统900可另外包含至少一个处理器装置904(通常被称为“处理器”)。处理器装置904可任选地包含如先前所描述的至少一个源极135。系统900可另外包含用于供用户将信息输入到电子系统900中的一或多个输入装置906，例如鼠标或其它指标装置、键盘、触摸板、按钮或控制面板。电子系统900可另外包含用于将信息(例如，视觉或音频输出)输出到用户的一或多个输出装置908，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置906和输出装置908可包括都可用于将信息输入到电子系统900并且将视觉信息输出到用户的单个触摸屏装置。一或多个输入装置906和输出装置908可与存储器装置902和处理器装置904中的至少一个电连通。至少一个存储器装置902和处理器装置904还可用于芯片上系统(SoC)中。
因此，还公开一种包括电连接到存储器单元阵列的源极的系统。所述源极定位于所述存储器单元下方并且被容纳于所述存储器单元的柱内的单元膜环绕。处理器与至少一个输入装置、至少一个输出装置和所述存储器单元操作性通信。
在下文描述本公开的另外的非限制性实例实施例。
实施例1：一种形成半导体装置的方法，其包括：在材料上形成牺牲性结构和支撑柱，所述牺牲性结构包括狭缝区中的经隔离牺牲性结构和柱区中的经连接牺牲性结构；在所述牺牲性结构和支撑柱上方形成层次，所述层次的一部分上覆在所述狭缝区中的所述经隔离牺牲性结构上且所述层次的另一部分上覆在所述柱区中的所述经连接牺牲性结构上；移除所述柱区中的所述层次的所述部分，以形成层次柱和层次开口并且暴露所述经连接牺牲性结构和支撑柱；移除所述经连接牺牲性结构以形成腔，所述腔的一部分在所述经隔离牺牲性结构下方延伸；在所述层次柱的侧壁上方和所述腔的侧壁上方形成单元膜；在所述层次开口中和所述单元膜上方形成填充材料；移除所述狭缝区中的所述层次的所述部分以暴露所述经隔离牺牲性结构；移除所述经隔离牺牲性结构以形成源极开口；将所述源极开口连接到所述腔；和在所述源极开口中和所述腔中形成导电材料以形成源极。
实施例2：根据实施例1所述的方法，其中在材料上形成牺牲性结构和支撑柱包括形成包括氧化铝或钨的所述牺牲性结构。
实施例3：根据实施例1或实施例2所述的方法，其中在材料上形成牺牲性结构和支撑柱包括形成包括多晶硅的所述支撑柱。
实施例4：根据实施例1-3中任一实施例所述的方法，其中在所述牺牲性结构和支撑柱上方形成层次包括在所述牺牲性结构和支撑柱上方形成交替的电介质材料和氮化物材料。
实施例5：根据实施例1-3中任一实施例所述的方法，其中在所述牺牲性结构和支撑柱上方形成层次包括在所述牺牲性结构和支撑柱上方形成交替的电介质材料和导电材料。
实施例6：根据实施例1-5中任一实施例所述的方法，其中移除所述经连接牺牲性结构以形成腔包括形成由所述支撑柱的表面和所述层次的表面界定的所述腔。
实施例7：根据实施例1-5中任一实施例所述的方法，其中移除所述经连接牺牲性结构以形成腔包括形成所述狭缝区中所述腔的一部分和所述柱区中的所述腔的一部分。
实施例8：根据实施例1-7中任一实施例所述的方法，其中在所述层次柱的侧壁上方和所述腔的侧壁上方形成单元膜包括在所述层次柱的所述侧壁上方和所述腔的所述侧壁上方形成单元材料并且在所述单元材料上方形成沟道材料。
实施例9：根据实施例1-8中任一实施例所述的方法，其中在所述层次开口中形成填充材料包括基本上完全填充所述层次开口且不在所述腔中形成所述填充材料。
实施例10：根据实施例1-9中任一实施例所述的方法，其中在所述层次开口中形成填充材料包括通过原子层沉积形成所述填充材料。
实施例11：根据实施例1-10中任一实施例所述的方法，其另外包括在所述经隔离牺牲性结构与所述经连接牺牲性结构之间形成氧化物材料。
实施例12：根据实施例11所述的方法，其中将所述源极开口连接到所述腔包括移除所述经隔离牺牲性结构下方的所述氧化物材料的一部分。
实施例13：根据实施例1-10中任一实施例所述的方法，其中在所述源极开口中和所述腔中形成导电材料以形成源极包括在不进行柱蚀刻冲压动作以移除所述单元膜的一部分的情况下形成所述源极。
实施例14：根据实施例1-10中任一实施例所述的方法，其中在所述源极开口中和所述腔中形成导电材料以形成源极包括形成被所述单元膜环绕的所述源极。
实施例15：根据实施例1-10中任一实施例所述的方法，其中移除所述狭缝区中的所述层次的所述部分以暴露所述经隔离牺牲性结构包括在所述狭缝区中形成狭缝，且其中在所述源极开口中和所述腔中形成导电材料包括在所述狭缝中、所述源极开口中和所述腔中形成所述导电材料。
实施例16：根据实施例15所述的方法，其另外包括通过所述狭缝移除所述层次的氮化物材料。
实施例17：根据实施例1-15中任一实施例所述的方法，其中在所述源极开口中和所述腔中形成导电材料以形成源极包括在所述源极开口中和所述腔中形成经掺杂多晶硅材料并且在所述经掺杂多晶硅材料上方形成导电材料。
实施例18：一种半导体装置，其包括：存储器单元，其包括与包括单元膜的柱相邻的交替的电介质材料和导电材料的层次；和源极，其在所述存储器单元下方并且被所述柱的所述单元膜环绕。
实施例19：根据实施例18所述的半导体装置，其中所述单元膜包括单元材料和沟道材料。
实施例20：根据实施例19所述的半导体装置，其中所述源极包括所述单元材料和所述沟道材料上方的经掺杂多晶硅材料。
实施例21：根据实施例20所述的半导体装置，其中所述源极包括所述经掺杂多晶硅材料上方的第一导电材料。
实施例22：根据实施例18-21中任一实施例所述的半导体装置，其中所述柱包括大于约40:1的长宽比。
实施例23：根据实施例18-22中任一实施例所述的半导体装置，其中所述源极电耦合到所述存储器装置的狭缝区中的第二导电材料。
实施例24：根据实施例18-23中任一实施例所述的半导体装置，其中所述源极在交替的电介质材料和导电材料的所述层次下方。
实施例25：一种系统，其包括：源极，其电连接到存储器单元阵列，所述源极定位于所述存储器单元下方并且被容纳于所述存储器单元的柱内的单元膜环绕；和处理器，其与至少一个输入装置、至少一个输出装置和所述存储器单元操作性通信。
实施例26：根据实施例25所述的系统，其中所述源极包括含钨材料、含钛材料或其组合。
实施例27：根据实施例25所述的系统，其中所述源极包括WSix。
虽然已结合图式描述了某些说明性实施例，但所属领域的技术人员将认识并了解到，本公开所包涵的实施例不限于在本文中明确地示出且描述的那些实施例。而是，可在不脱离本公开所包涵的实施例(如本文中主张的那些实施例，包含合法等效物)的范围的情况下，对本文中所描述的实施例做出多种添加、删除和修改。另外，一个公开的实施例的特征可与另一公开的实施例的特征组合，且仍包涵在本公开的范围内。

Claims (26)

1.一种形成半导体装置的方法，其包括：
在材料上形成牺牲性结构和支撑柱，所述牺牲性结构包括狭缝区中的经隔离牺牲性结构和柱区中的经连接牺牲性结构；
在所述牺牲性结构和支撑柱上方形成层次，所述层次的一部分上覆在所述狭缝区中的所述经隔离牺牲性结构上且所述层次的另一部分上覆在所述柱区中的所述经连接牺牲性结构上；
移除所述柱区中的所述层次的所述部分，以形成层次柱和层次开口并且暴露所述经连接牺牲性结构和支撑柱；
移除所述经连接牺牲性结构以形成腔，所述腔的一部分在所述经隔离牺牲性结构下方延伸；
在所述层次柱的侧壁上方和所述腔的侧壁上方形成单元膜；
在所述层次开口中和所述单元膜上方形成填充材料；
移除所述狭缝区中的所述层次的所述部分以暴露所述经隔离牺牲性结构；
移除所述经隔离牺牲性结构以形成源极开口；
将所述源极开口连接到所述腔；和
在所述源极开口中和所述腔中形成导电材料以形成源极。
2.根据权利要求1所述的方法，其中在材料上形成牺牲性结构和支撑柱包括形成包括氧化铝或钨的所述牺牲性结构。
3.根据权利要求1所述的方法，其中在材料上形成牺牲性结构和支撑柱包括形成包括多晶硅的所述支撑柱。
4.根据权利要求1所述的方法，其中在所述牺牲性结构和支撑柱上方形成层次包括在所述牺牲性结构和支撑柱上方形成交替的电介质材料和氮化物材料。
5.根据权利要求1所述的方法，其中在所述牺牲性结构和支撑柱上方形成层次包括在所述牺牲性结构和支撑柱上方形成交替的电介质材料和导电材料。
6.根据权利要求1所述的方法，其中移除所述经连接牺牲性结构以形成腔包括形成由所述支撑柱的表面和所述层次的表面界定的所述腔。
7.根据权利要求1所述的方法，其中移除所述经连接牺牲性结构以形成腔包括形成所述狭缝区中所述腔的一部分和所述柱区中的所述腔的一部分。
8.根据权利要求1所述的方法，其中在所述层次柱的侧壁上方和所述腔的侧壁上方形成单元膜包括在所述层次柱的所述侧壁上方和所述腔的所述侧壁上方形成单元材料并且在所述单元材料上方形成沟道材料。
9.根据权利要求1所述的方法，其中在所述层次开口中形成填充材料包括大体上完全填充所述层次开口且不在所述腔中形成所述填充材料。
10.根据权利要求1所述的方法，其中在所述层次开口中形成填充材料包括通过原子层沉积形成所述填充材料。
11.根据权利要求1所述的方法，其另外包括在所述经隔离牺牲性结构与所述经连接牺牲性结构之间形成氧化物材料。
12.根据权利要求11所述的方法，其中将所述源极开口连接到所述腔包括移除所述经隔离牺牲性结构下方的所述氧化物材料的一部分。
13.根据权利要求1所述的方法，其中在所述源极开口中和所述腔中形成导电材料以形成源极包括在不进行柱蚀刻冲压动作以移除所述单元膜的一部分的情况下形成所述源极。
14.根据权利要求1所述的方法，其中在所述源极开口中和所述腔中形成导电材料以形成源极包括形成被所述单元膜环绕的所述源极。
15.根据权利要求1所述的方法，其中移除所述狭缝区中的所述层次的所述部分以暴露所述经隔离牺牲性结构包括在所述狭缝区中形成狭缝，且其中在所述源极开口中和所述腔中形成导电材料包括在所述狭缝中、所述源极开口中和所述腔中形成所述导电材料。
16.根据权利要求15所述的方法，其另外包括通过所述狭缝移除所述层次的氮化物材料。
17.根据权利要求1所述的方法，其中在所述源极开口中和所述腔中形成导电材料以形成源极包括在所述源极开口中和所述腔中形成经掺杂多晶硅材料并且在所述经掺杂多晶硅材料上方形成导电材料。
18.一种半导体装置，其包括：
交替的电介质材料和导电材料的层次；
源极，其在所述交替的电介质材料和导电材料的层次的最下层的下方并且被单元膜环绕，所述源极基本上不含空隙，且包括经掺杂多晶硅材料和第一导电材料，且其中所述单元膜经配置以将所述源极电耦合至存储器单元；和
支撑柱，其位于所述源极附近，所述支撑柱的全部位于所述最下层的下方。
19.根据权利要求18所述的半导体装置，其中所述单元膜包括单元材料和沟道材料。
20.根据权利要求19所述的半导体装置，其中所述源极包括所述单元材料和所述沟道材料上方的所述经掺杂多晶硅材料。
21.根据权利要求20所述的半导体装置，其中所述源极包括所述经掺杂多晶硅材料上方的所述第一导电材料。
22.根据权利要求18所述的半导体装置，其中所述源极电耦合到所述半导体装置的狭缝区中的第二导电材料。
23.根据权利要求18所述的半导体装置，其中所述源极在交替的电介质材料和导电材料的所述层次下方。
24.一种系统，其包括：
存储器单元，其包括与所述存储器单元的层次柱相邻的单元膜；
源极，其垂直于且邻近所述层次柱且所述单元膜围绕所述源极，所述源极基本上不含空隙且包括经掺杂多晶硅材料和含金属材料，所述经掺杂多晶硅材料位于所述含金属材料和所述单元膜之间；和
处理器，其与至少一个输入装置、至少一个输出装置和所述存储器单元操作性通信。
25.根据权利要求24所述的系统，其中所述源极的所述含金属材料包括含钨材料、含钛材料或其组合。
26.根据权利要求24所述的系统，其中所述源极包括WSix。
CN201911127058.1A 2018-11-19 2019-11-18 形成半导体装置的方法以及相关半导体装置和系统 Active CN111223866B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/194,926 US10566241B1 (en) 2018-11-19 2018-11-19 Methods of forming a semiconductor device, and related semiconductor devices and systems
US16/194,926 2018-11-19

Publications (2)

Publication Number Publication Date
CN111223866A CN111223866A (zh) 2020-06-02
CN111223866B true CN111223866B (zh) 2022-04-15

Family

ID=69528426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911127058.1A Active CN111223866B (zh) 2018-11-19 2019-11-18 形成半导体装置的方法以及相关半导体装置和系统

Country Status (2)

Country Link
US (2) US10566241B1 (zh)
CN (1) CN111223866B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784273B2 (en) 2019-01-18 2020-09-22 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11257839B2 (en) 2020-05-12 2022-02-22 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11251190B2 (en) 2020-05-13 2022-02-15 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11411012B2 (en) 2020-05-13 2022-08-09 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11282847B2 (en) 2020-05-13 2022-03-22 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11387243B2 (en) 2020-05-13 2022-07-12 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11393835B2 (en) 2020-06-05 2022-07-19 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11723196B2 (en) 2020-10-05 2023-08-08 Micron Technology, Inc. Microelectronic devices with support pillars spaced along a slit region between pillar array blocks, and related systems
CN118139417A (zh) * 2020-10-26 2024-06-04 长江存储科技有限责任公司 三维存储器件及其形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7419903B2 (en) 2000-03-07 2008-09-02 Asm International N.V. Thin films
US7613031B2 (en) * 2007-09-17 2009-11-03 Micron Technology, Inc. System, apparatus, and method to increase read and write stability of scaled SRAM memory cells
US8878278B2 (en) * 2012-03-21 2014-11-04 Sandisk Technologies Inc. Compact three dimensional vertical NAND and method of making thereof
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9449983B2 (en) * 2013-12-19 2016-09-20 Sandisk Technologies Llc Three dimensional NAND device with channel located on three sides of lower select gate and method of making thereof
US9209031B2 (en) 2014-03-07 2015-12-08 Sandisk Technologies Inc. Metal replacement process for low resistance source contacts in 3D NAND
US9263461B2 (en) 2014-03-07 2016-02-16 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
CN104392963B (zh) 2014-05-16 2017-07-11 中国科学院微电子研究所 三维半导体器件制造方法
US9362298B2 (en) * 2014-09-11 2016-06-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and manufacturing method thereof
US9524981B2 (en) * 2015-05-04 2016-12-20 Sandisk Technologies Llc Three dimensional memory device with hybrid source electrode for wafer warpage reduction
US9608000B2 (en) 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
US9859422B2 (en) * 2015-05-28 2018-01-02 Sandisk Technologies Llc Field effect transistor with elevated active regions and methods of manufacturing the same
KR102392685B1 (ko) * 2015-07-06 2022-04-29 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
US9799670B2 (en) * 2015-11-20 2017-10-24 Sandisk Technologies Llc Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof
US9917100B2 (en) * 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR102607825B1 (ko) 2016-01-18 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9741737B1 (en) 2016-04-15 2017-08-22 Micron Technology, Inc. Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material
US10038002B2 (en) 2016-10-18 2018-07-31 Micron Technology, Inc. Semiconductor devices and methods of fabrication
JP2019041054A (ja) 2017-08-28 2019-03-14 東芝メモリ株式会社 半導体装置
CN107968091A (zh) * 2017-11-16 2018-04-27 长江存储科技有限责任公司 一种共源极钨墙与钨栅极之间高质量间隙层的3d nand制备方法

Also Published As

Publication number Publication date
CN111223866A (zh) 2020-06-02
US10566241B1 (en) 2020-02-18
US20200161187A1 (en) 2020-05-21
US11094592B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
CN111223866B (zh) 形成半导体装置的方法以及相关半导体装置和系统
CN115917727A (zh) 形成微电子装置的方法、及相关的微电子装置、存储器装置、电子系统、及其它方法
US20220285378A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230017241A1 (en) Electronic devices comprising memory pillars and dummy pillars including an oxide material, and related systems and methods
US20220384242A1 (en) Apparatuses and memory devices including air gaps between conductive lines
US11469249B2 (en) Method of fabricating electronic devices comprising removing sacrificial structures to form a cavity
US20240130132A1 (en) Electronic devices including pillars in array regions and non-array regions
US11282747B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, and electronic systems
CN111384057B (zh) 形成半导体装置的方法及相关的半导体装置
US20230045353A1 (en) Microelectronic devices including active contacts and support contacts, and related electronic systems and methods
US20230073372A1 (en) Microelectronic devices including staircase structures, and related memory devices, electronic systems, and methods
CN116034640A (zh) 包括邻接氧化物材料的电子装置及相关方法和系统
CN113972275A (zh) 包括具有至少部分凹入沟道区域内的栅极电极的垂直晶体管的设备以及相关方法和系统
US20230397418A1 (en) Microelectronic devices including implant regions, and related memory devices, electronic systems, and methods
US20230033803A1 (en) Electronic devices comprising multilevel bitlines, and related methods and systems
US20230397424A1 (en) Microelectronic devices comprising a boron-containing material, and related electronic systems and methods
US20220238431A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20220352091A1 (en) Three-dimensional memory device with finned support pillar structures and method of forming the same
WO2023224796A1 (en) Three-dimensional memory device containing word line contacts which extend through drain-select-level isolation structures and methods of making the same
CN117898036A (zh) 包括多级位线的电子装置以及相关的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant