CN115918288A - 包含阶梯式结构的微电子装置和相关存储器装置、电子系统以及方法 - Google Patents

包含阶梯式结构的微电子装置和相关存储器装置、电子系统以及方法 Download PDF

Info

Publication number
CN115918288A
CN115918288A CN202180042868.6A CN202180042868A CN115918288A CN 115918288 A CN115918288 A CN 115918288A CN 202180042868 A CN202180042868 A CN 202180042868A CN 115918288 A CN115918288 A CN 115918288A
Authority
CN
China
Prior art keywords
structures
conductive
region
microelectronic device
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180042868.6A
Other languages
English (en)
Inventor
罗双强
I·V·恰雷
J·B·德胡特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115918288A publication Critical patent/CN115918288A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种微电子装置包括：堆叠结构，其包括按层布置的交替的导电结构和绝缘结构，所述层个别地包括所述导电结构中的一者和所述绝缘结构中的一者；第一支撑柱结构，其在所述微电子装置的第一区域内延伸穿过所述堆叠结构，所述第一支撑柱结构与下伏于所述堆叠结构的源极结构电隔离；第二支撑柱结构，其在所述微电子装置的第二区域内延伸穿过所述堆叠结构，所述第二支撑柱结构包括与所述源极结构电连通的导电材料；以及桥接结构，其在所述第一支撑柱结构中的至少一些相邻第一支撑柱结构之间延伸。还描述了相关存储器装置、电子系统以及方法。

Description

包含阶梯式结构的微电子装置和相关存储器装置、电子系统以及方法
优先权要求
本申请案要求于2020年6月22日提交的标题为“包含阶梯式结构的微电子装置和相关存储器装置、电子系统以及方法(Microelectronic Devices Including Stair StepStructures,and Related Memory Devices,Electronic Systems,and Methods)”的第16/908,287号美国专利申请案的提交日的权益。
技术领域
在各种实施例中，本公开大体上涉及微电子装置设计和制造领域。更具体地说，本公开涉及包含阶梯式结构的微电子装置和相关存储器装置、电子系统以及方法。
背景技术
微电子行业的持续目标是增大例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增大非易失性存储器装置中的存储器密度的一种方式为利用竖直存储器阵列(也被称为“三维(3D)存储器阵列”)架构。常规竖直存储器阵列包含延伸穿过包含导电结构和电介质材料层的一或多个叠组(例如，堆叠结构)中的开口的竖直存储器串。每个竖直存储器串可包含与竖直堆叠式存储器单元的串联组合串联耦合的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，这种配置准许通过在裸片上朝上(例如，竖直)构建阵列来使更多数目的切换装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
竖直存储器阵列架构大体上包含存储器装置的叠组(例如，堆叠结构)的层的导电结构与存取线(例如，字线)之间的电连接，使得可唯一地针对写入、读取或擦除操作来选择竖直存储器阵列的存储器单元。一种形成这种电连接的方法包含在存储器装置的叠组的层的边缘(例如，水平末端)处形成所谓的“楼梯式”(或“阶梯式”)结构。楼梯式结构包含限定导电结构的接触区域的个别“阶状物”，导电接触结构可定位在所述接触区域上以提供对导电结构的电存取。
随着存储器密度的增大，每个竖直存储器串的导电结构和电介质材料以及相关联存储器单元的层数增加。支撑柱结构可延伸穿过堆叠结构以在各种处理动作期间(例如，在所谓的“替换栅极”或“后栅极”过程期间)支撑堆叠结构。可用与堆叠结构的其它材料或结构相比展现相对更大的拉伸应力的各种材料(例如，钨)填充支撑柱结构。因此，仅作为实例，包括钨的支撑柱结构的拉伸应力可能导致所谓的“块弯曲”，其中堆叠结构展现不对称性，从而导致例如层收缩、堆叠结构的各个区域的过蚀刻或蚀刻不净、(例如，存取线与存储器单元串之间)的接触未对准以及堆叠结构的各个导电特征之间的电短路。
发明内容
在一些实施例中，一种微电子装置包括：堆叠结构，其包括按层布置的交替的导电结构和绝缘结构，所述层个别地包括所述导电结构中的一者和所述绝缘结构中的一者；第一支撑柱结构，其在所述微电子装置的第一区域内延伸穿过所述堆叠结构，所述第一支撑柱结构与下伏于所述堆叠结构的源极结构电隔离；第二支撑柱结构，其在所述微电子装置的第二区域内延伸穿过所述堆叠结构，所述第二支撑柱结构包括与所述源极结构电连通的导电材料；以及桥接结构，其在所述第一支撑柱结构中的至少一些相邻第一支撑柱结构之间延伸。
在其它实施例中，一种存储器装置包括：堆叠结构，其包括层，所述层各自包括至少一个导电结构和与所述至少一个导电结构竖直相邻的至少一个绝缘结构；阶梯式结构，其具有包括所述层中的至少一些的水平末端的阶状物；源极结构，其下伏于所述堆叠结构；第一支撑柱结构，其竖直地延伸穿过所述阶梯式结构到达所述源极结构，所述第一支撑柱结构中的至少一者通过所述源极结构内的桥接结构耦合到所述第一支撑柱结构中的至少另一者；以及第二支撑柱结构，其包括竖直地延伸穿过所述堆叠结构并且与所述源极结构电连通的导电材料。
在又一实施例中，一种形成微电子装置结构的方法包括：形成穿过包括按层布置的多层交替的绝缘结构和其它绝缘结构的堆叠结构的第一区域的导电支撑柱结构，所述导电支撑柱结构接触下伏于所述堆叠结构的源极结构内的桥接结构；形成穿过所述堆叠结构的第二区域并且与所述源极结构接触的导电支撑柱结构；形成穿过所述堆叠结构并且接触所述第一区域内的所述桥接结构和所述第二区域内的着陆衬垫的开口；穿过所述开口去除所述桥接结构和所述第一区域的所述导电支撑柱结构的导电材料以形成包括电介质衬里材料的支撑结构，所述第一区域的至少一个支撑结构通过凹部与至少另一支撑结构连通；穿过所述开口用导电结构替换所述绝缘结构；以及用电介质材料和另一种材料填充所述第一区域和所述第二区域内的所述开口并且用所述另一种材料填充所述第一区域的所述凹部。
在另外的实施例中，一种电子系统包括输入装置、输出装置、以可操作方式耦合到输入装置和输出装置的处理器装置，以及以可操作方式耦合到处理器装置且包括至少一个微电子装置结构的存储器装置。至少一个微电子装置结构包括：存储器单元串，其延伸穿过包括交替层级的绝缘结构和导电结构的堆叠结构；第一支撑柱结构，其位于所述堆叠结构的第一区域内、竖直地延伸穿过堆叠结构到达下伏于堆叠结构的源极结构且与源极结构电隔离；以及第二支撑柱结构，其位于所述堆叠结构的第二区域内、竖直地延伸穿过堆叠结构且与源极结构电连通。
附图说明
图1是根据本公开的实施例的微电子装置的简化剖面透视图；
图2是根据本公开的实施例的图1中所展示的微电子装置的微电子装置结构的简化透视图；
图3A到图3T是绘示根据本公开的实施例的形成微电子装置结构的方法的简化横截面视图(图3A、图3B、图3D、图3E、图3G到图3R、图3T)和平面视图(图3C、图3F、图3S)；
图4是根据本公开的实施例的电子系统的框图；并且
图5是根据本公开的实施例的基于处理器的系统。
具体实施方式
在此包含的绘示并非意在作为任何特定系统、微电子结构、微电子装置或其集成电路的实际视图，而仅仅是用以描述本文中的实施例的理想化表示。图式之间共用的元件和特征可保留相同的数字标号，但为易于以下描述，附图标记以在其上引入或最充分地描述元件的附图的编号开始。
以下描述提供具体细节，例如材料类型、材料厚度和处理条件，以便提供对本文中所描述的实施例的透彻描述。然而，本领域的普通技术人员应理解，可在不采用这些具体细节的情况下实践本文中所公开的实施例。实际上，可结合半导体行业中采用的常规制造技术来实践实施例。另外，本文中提供的描述不形成用于制造微电子装置(例如，半导体装置、存储器装置，例如NAND快闪存储器装置)、设备或电子系统的完整的工艺流程，或者包含相对于与接触结构相关联的竖直存储器串或柱具有相对较大横向尺寸(例如，面积、横截面面积)的自对准接触结构的完整的微电子装置、设备或电子系统。下文所描述的结构并不形成完整的微电子装置、设备或电子系统。下文仅详细地描述理解本文中所描述的实施例所必须的那些过程动作和结构。可通过常规技术执行从结构形成完整的微电子装置、设备或电子系统的额外动作。
本文中所描述的材料可通过常规技术形成，所述技术包含但不限于旋涂、毯式涂布、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强式ALD、物理气相沉积(PVD)、等离子体增强式化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。替代地，材料可原位生长。取决于要形成的具体材料，用于沉积或生长所述材料的技术可由本领域的普通技术人员选择。除非上下文另外指示，否则可通过包含但不限于以下各项的任何合适技术来实现材料去除：蚀刻、研磨平坦化(例如，化学-机械平坦化)，或其它已知方法。
如本文中所使用，术语“纵向”、“竖直”、“横向”和“水平”是参考其中或其上形成一或多个结构和/或特征的衬底(例如，基底材料、基底结构、基底构造等)的主平面且不一定由地球重力场限定。“横向”或“水平”方向是大体上平行于衬底的主平面的方向，而“纵向”或“竖直”方向是大体上垂直于衬底的主平面的方向。衬底的主平面由与衬底的其它表面相比具有相对较大面积的衬底的表面限定。
如本文中所使用，参考给定参数、特性或条件的术语“大体上”意指并包含本领域的普通技术人员将理解的给定参数、特性或条件满足偏差度(例如，在可接受公差内)的程度。借助于实例，取决于大体上满足的特定参数、特性或条件，参数、特性或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％，或甚至满足100.0％。
如本文中所使用，参考特定参数的数值的“约”或“大致”包含所述数值，且本领域的普通技术人员将理解的与所述数值的偏差度在特定参数的可接受公差内。例如，参考数值的“约”或“大致”可包含额外数值，所述额外数值在所述数值的90.0％到110.0％范围内，例如在所述数值的95.0％到105.0％范围内、在所述数值的97.5％到102.5％范围内、在所述数值的99.0％到101.0％范围内、在所述数值的99.5％到100.5％范围内或在所述数值的99.9％到100.1％范围内。
如本文中所使用，例如“在…之下”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前部”、“后部”、“左侧”、“右侧”等空间相对术语可出于易于描述的目的而使用，以如图式中所绘示描述一个元件或特征与另一元件或特征的关系。除非另外说明，否则除图式中所描绘的定向之外，空间相对术语意图涵盖材料的不同定向。例如，如果图式中的材料倒置，则被描述为在其它元件或特征“下方”或“之下”或“下面”或“底部”的元件将定向于所述其它元件或特征的“上方”或“顶部”。因此，术语“在…下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于本领域的普通技术人员将显而易见。材料可能以其它方式定向(例如，旋转90度、倒置、翻转等)，且本文中所用的空间相对描述词相应地进行解释。
如本文中所使用，描述为彼此“相邻”的特征(例如，区域、材料、结构、装置)意指且包含彼此最接近(例如，最靠近)定位的所公开身份(或多个身份)的特征。不匹配“相邻”特征的所公开身份(或多个身份)的额外特征(例如，额外区域、额外材料、额外结构、额外装置)可安置在“相邻”特征之间。换句话说，“相邻”特征可定位成直接彼此邻近，使得无其它特征介入于“相邻”特征之间；或“相邻”特征可定位成彼此间接邻近，使得具有除与至少一个“相邻”特征相关联的身份以外的身份的至少一个特征定位在“相邻”特征之间。因此，描述为彼此“竖直相邻”的特征意指且包含彼此竖直最接近(例如，竖直最靠近)定位的具有所公开身份(或多个身份)的特征。此外，描述为彼此“水平相邻”的特征意指且包含彼此水平最接近(例如，水平最靠近)定位的具有所公开身份(或多个身份)的特征。
如本文中所使用，术语“存储器装置”意指且包含展现存储器功能性但不必限于存储器功能性的微电子装置。换句话说，且仅作为举例，术语“存储器装置”意指且不仅包含常规存储器(例如，常规易失性存储器，例如常规动态随机存取存储器(DRAM)；常规非易失性存储器，例如常规NAND存储器)，而且包含专用集成电路(ASIC)(例如，芯片上系统(SoC))、组合逻辑和存储器的微电子装置，以及并入有存储器的图形处理单元(GPU)。
根据本文中所描述的实施例，一种微电子装置包括堆叠结构，其包括按层布置的交替的导电结构和绝缘结构，每个层包括导电结构和绝缘结构。存储器单元串可延伸穿过堆叠结构。第一支撑柱结构在第一区域中竖直地延伸穿过堆叠结构，并且第二支撑柱结构垂在堆叠结构的第二区域中竖直地延伸穿过堆叠结构。第一支撑柱结构可连接到下伏于堆叠结构的源极结构内的桥接结构，并且通过电介质衬里材料与源极结构电隔离。桥接结构可将至少一个第一支撑柱结构耦合到至少另一支撑柱结构。桥接结构可包括电介质材料，并且在一些实施例中，包括至少另一种材料(例如，多晶硅)。槽结构可水平地位于至少一个第一支撑柱结构与至少另一支撑柱结构之间。第二支撑柱结构可包括与源极结构电连通且与下伏电路系统(例如，导电布线结构、CMOS结构)电连通的导电材料。因此，第二支撑柱结构可包括与第一支撑柱结构不同的材料成分。由于第一支撑柱结构并不包括第二支撑柱结构的导电材料，因此第一支撑柱结构可能不会呈现引起堆叠结构的弯曲和/或堆叠结构或微电子装置的各种特征的未对准的拉伸应力。在一些实施例中，第一支撑柱结构定位于微电子装置的阶梯式区域中，并且第二支撑柱结构定位于阶梯式区域外部，例如定位于相邻阶梯式区域之间的区域。
图1是根据本公开的实施例的微电子装置(例如，半导体装置、存储器装置(例如，竖直存储器装置)，例如3D NAND快闪存储器装置)的简化剖面透视图。微电子装置100包含微电子装置结构130，其包括堆叠结构125和阶梯式结构120，所述阶梯式结构限定用于将存取线106连接到导电层105(例如，导电层、导电板等)的接触区域。微电子装置100可包含彼此串联耦合的存储器单元103的竖直串101。竖直串101可(例如，在Z方向上)竖直延伸且正交于导电线和导电层105，例如数据线102、源极层104、导电层105、存取线106、第一选择门108(例如，上部选择门、漏极选择门(SGD))、选择线109以及第二选择门110(例如，下部选择门、源极选择门(SGS))。
竖直导电接触件111可将组件彼此电耦合，如图所示。例如，选择线109可电耦合到第一选择门108，并且存取线106可电耦合到导电层105。微电子装置100还可包含定位于存储器阵列下面的控制单元112，其可包含串驱动器电路系统、传送门、用于选择门的电路系统、用于选择导电线(例如，数据线102、存取线106等)的电路系统、用于放大信号的电路系统和用于感测信号的电路系统中的至少一者。控制单元112可电耦合到例如数据线102、源极层104、存取线106、第一选择门108和第二选择门110。在一些实施例中，控制单元112包含互补型金属氧化物半导体(CMOS)电路系统。在此类实施例中，控制单元112可表征为具有“阵列控制CMOS”(“CuA”)配置。
第一选择门108可在第一方向(例如，X方向)上水平延伸，且可在竖直串101的第一末端(例如，上部末端)处耦合到存储器单元103的竖直串101的相应第一群组。第二选择门110可以大体上平坦配置形成，且可在存储器单元103的竖直串101的第二相对末端(例如，下部末端)处耦合到竖直串101。
数据线102(例如，位线)可在与第一选择门108延伸的第一方向成角度(例如，垂直)的第二方向上(例如，在Y方向上)水平地延伸。数据线102可在竖直串101的第一末端(例如，上部末端)处耦合到竖直串101的相应第二群组。耦合到相应第一选择门108的竖直串101的第一群组可与耦合到相应数据线102的竖直串101的第二群组共享特定竖直串101。因此，可在特定第一选择门108与特定数据线102的相交部处选择特定竖直串101。
导电层105(例如，字线板)可在相应水平面中延伸。导电层105可竖直地堆叠，使得每个导电层105耦合到存储器单元103的所有竖直串101，且存储器单元103的竖直串101竖直地延伸穿过导电层105的堆叠。导电层105可耦合到或可形成存储器单元103的控制门，导电层105耦合到所述控制门。每个导电层105可耦合到存储器单元103的特定竖直串101中的一个存储器单元103。
第一选择门108和第二选择门110可用以选择特定数据线102与源极层104之间的存储器单元103的特定竖直串101。因此，可通过操作(例如，通过选择)耦合到特定存储器单元103的适当的第一选择门108、第二选择门110和导电层105来选择特定存储器单元103且将其电耦合到数据线102。
阶梯式结构120可经配置以通过竖直导电接触件111提供存取线106与层105之间的电连接。换句话说，可经由与同特定层105电连通的相应竖直导电接触件111电连通的存取线106来选择层105的特定层级。
支撑柱结构136可(例如，在Z方向上)竖直地延伸穿过阶梯式结构120到达源极层104。如本文中将描述的，支撑柱结构136可充当用于使用所谓的“替换栅极”或“后栅极”处理动作形成阶梯式结构120的导电层105的支撑结构。支撑柱结构136中的至少一些可包含在其间水平延伸的桥接结构，其可促进形成通过桥接结构彼此耦合的支撑柱结构136。支撑柱结构中的至少一些其它支撑柱结构可不耦合到桥接结构，并且可包含与通过桥接结构彼此耦合的支撑柱结构不同的材料成分，所述桥接结构在支撑柱结构之间水平地延伸。在一些实施例中，通过桥接结构耦合的支撑柱结构136定位于堆叠结构125内。
图2是根据本公开的实施例的微电子装置结构200的简化透视图。微电子装置结构200可例如用作先前参考图1所描述的微电子装置100中的微电子装置结构130。如图2所示，微电子装置结构200可包含一或多个阶梯式结构210(例如，阶梯式结构120(图1))。微电子装置结构200的阶梯式结构210的阶状物211可充当用于堆叠结构205(例如，参看图1所描述的微电子装置100的微电子装置结构130的堆叠结构125)的导电材料的不同层(例如，导电层次105(图1))的接触区域。阶状物211可定位于导电结构(例如，导电层105)和位于相邻导电结构之间的绝缘结构的水平末端。
阶梯式结构210可包含例如第一阶梯式结构201a、第二阶梯式结构202a、第三阶梯式结构203a和第四阶梯式结构204a，它们在堆叠结构205内位于彼此不同的高度(例如，竖直位置)。另外，阶梯式结构210可进一步包含与第一阶梯式结构201a相对且处于相同高度的另一第一阶梯式结构201b、与第二阶梯式结构202b相对且处于相同高度的另一第二阶梯式结构202b、与第三阶梯式结构203b相对且处于相同高度的另一第三阶梯式结构203b，以及与第四阶梯式结构204b相对且处于相同高度的另一第四阶梯式结构204b。第一阶梯式结构201a、第二阶梯式结构202a、第三阶梯式结构203a和第四阶梯式结构204a中的每一者可个别地展现大体上负斜度；并且另一第一阶梯式结构201b、另一第二阶梯式结构202b、另一第三阶梯式结构203b和另一第四阶梯式结构204b中的每一者可个别地展现大体上正斜度。如图2所示，第一阶梯式结构201a与另一第一阶梯式结构201b可形成第一体育场结构201，其中在第一阶梯式结构201a与另一第一阶梯式结构201b之间具有谷225；第二阶梯式结构202a与另一第二阶梯式结构202b可形成第二体育场结构202，其中在第二阶梯式结构202a与另一第二阶梯式结构202b之间具有谷225；第三阶梯式结构203a与另一第三阶梯式结构203b可形成第三体育场结构203，其中在第三阶梯式结构203a与另一第三阶梯式结构202b之间具有谷225；并且第四阶梯式结构204a与另一第四阶梯式结构204b可形成第四体育场结构204，其中在第四阶梯式结构204a与另一第四阶梯式结构204b之间具有谷225。
如上文所描述，导电接触件(例如，竖直导电接触件111(图1))可形成为微电子装置结构200的堆叠结构205的每个层(例如，每个阶状物211)的导电部分。
相邻体育场结构(例如，第一体育场结构201、第二体育场结构202、第三体育场结构203和第四体育场结构204)之间的区域可包括升高区域240，其也可被称为所谓的楼梯式或阶梯式“顶部区域”。如本文中将描述，支撑柱结构(例如，支撑柱结构136(图1))可定位于升高区域240内，并且其它支撑柱结构可定位于阶梯式结构(例如，第一阶梯式结构201a、另一第一阶梯式结构201b、第二阶梯式结构202a、另一第二阶梯式结构202b、第三阶梯式结构203a、另一第三阶梯式结构203b、第四阶梯式结构204a、另一第四阶梯式结构204b)内。在一些实施例中，阶梯式结构中的支撑柱结构可通过桥接结构耦合到至少另一支撑柱结构。升高区域240内的支撑柱结构可不耦合到至少另一支撑柱结构。在一些实施例中，支撑柱结构定位于升高区域240中(并且不耦合到桥接结构)并且电耦合到微电子装置(例如，控制单元112(图1))的下伏源极结构和下伏电路系统。
如本领域的普通技术人员应理解，尽管微电子装置结构130(图1)和微电子装置结构200(图2)已描述为具有特定结构，但本公开不限于此，且微电子装置结构130、200可具有不同的几何配置和定向。
图3A到图3S是绘示根据本公开的实施例的形成微电子装置结构300的方法的局部横截面视图。微电子装置结构300可包括例如先前参考图1和图2所描述的微电子装置结构130、200。本领域的普通技术人员应了解，图3A到图3S中仅描绘微电子装置结构300的一部分。因此，视需要，可对微电子装置结构300的其它区域执行与图3A到图3S中所绘示的处理类似或不同的处理(例如，以形成先前参考图1和图2所描述的微电子装置100或微电子装置结构130、200)。
图3A和图3B是微电子装置结构300的简化横截面视图。图3C是微电子装置结构300的简化平面视图。图3A是通过图3C的截面线A-A截取的微电子装置结构300的横截面视图，并且图3B是通过图3C的截面线B-B截取的微电子装置结构300的横截面视图。
参考图3A和图3B，微电子装置结构300可包含堆叠结构301，其包含按层306布置的绝缘结构302和其它绝缘结构304的竖直交替(例如，在Z方向上)序列。堆叠结构301的绝缘结构302在本文中也可被称为“绝缘材料”，并且堆叠结构101的其它绝缘结构304在本文中也可被称为“其它绝缘材料”。堆叠结构301的层306中的每一者可包含与其它绝缘结构304中的至少一者竖直相邻的绝缘结构302中的至少一(1)者。堆叠结构301可包含所需数量的层306。例如，堆叠结构301可包含大于或等于十(10)个层306、大于或等于二十五(25)个层306、大于或等于五十(50)个层306、大于或等于一百(100)个层306、大于或等于一百五十(150)个层306，或大于或等于两百(200)个层306的导电堆叠结构301和绝缘结构302。
多层级的绝缘结构302可由例如至少一种电介质材料形成且包含所述至少一种电介质材料，所述电介质材料例如氧化物材料(例如，二氧化硅(SiO2)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛(TiO2)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化铪(HfO2)、氧化钽(TaO2)、氧化镁(MgO)和氧化铝(Al2O3)中的一或多种。在一些实施例中，绝缘结构302由二氧化硅形成且包含二氧化硅。
多层级的其它绝缘结构304可由不同于绝缘结构302且展现关于其的蚀刻选择性的绝缘材料形成且包含所述绝缘材料。在一些实施例中，其它绝缘结构302由以下材料形成且包含以下材料：氮化物材料(例如，氮化硅(Si3N4))或氮氧化物材料(例如，氮氧化硅)。在一些实施例中，其它绝缘结构304包括氮化硅。
堆叠结构301可形成于源极结构310(例如，源极板)上方。源极结构310可包含例如在第二源极材料314上方(例如，之上)的第一源极材料312。第一源极材料312可由半导体材料形成且包含所述半导体材料，所述半导体材料掺杂有P型电导率材料(例如，掺杂有至少一种P型掺杂剂(例如，硼离子)的多晶硅)或N型电导率材料(例如，掺杂有至少一种N型掺杂剂(例如，砷离子、磷离子、锑离子)的多晶硅中的一者。在一些实施例中，第一源极材料312包括多晶硅。第二源极材料314可包括例如钨，例如钨硅化物(WSix)。
尽管图3A和图3B已描述且绘示为包含具有特定配置的堆叠结构301，但本公开不限于此。在一些实施例中，堆叠结构301包括在源极上直接在源极结构310上方(例如，之上)的第一叠组结构和在第一叠组结构上方的第二叠组结构。第二叠组结构可通过至少一种电介质材料与第一叠组结构分离。在一些此类实施例中，堆叠结构301可被称为双叠组结构。
桥接结构316(图3A)和着陆衬垫318(图3B)可定位于源极结构310内。如本文中将描述，桥接结构316中的每一者可用于促进至少两个柱结构(例如，支撑柱结构328)和至少两个柱结构之间的槽(例如，替换栅极槽)的着陆，并且着陆衬垫318可用于促进槽的着陆。桥接结构316可具有比着陆衬垫318更大的尺寸(例如，更大的水平尺寸(在X方向上))。联合参考图3A到图3C，桥接结构316可定位于微电子装置结构300的第一区域320中，并且着陆衬垫318可定位于微电子装置结构300的第二区域322中。在一些实施例中，第一区域320包括阶梯式结构(例如，阶梯式结构120(图1)、阶梯式结构210(图2))，并且第二区域322包括阶梯式结构外部的区域(例如，升高区域240(图2)。
电介质材料326可上覆于堆叠结构301，并且可由电绝缘材料形成且包含所述电绝缘材料，例如SiOx、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx和MgOx)、至少一种电介质氮化物材料(例如，SiNy)、至少一种电介质氮氧化物材料(例如，SiOxNy)、至少一种电介质碳氧氮化物材料(例如，SiOxCzNy)和无定形碳中的一或多者。在一些实施例中，电介质材料326包括二氧化硅。
参考图3C，桥接结构316和着陆衬垫318可作为在例如Y方向上延伸的线324彼此耦合。桥接结构316、着陆衬垫318和线324可由导电材料形成且包含所述导电材料。在一些实施例中，桥接结构316、着陆衬垫318和线324包括相同的材料成分。在一些实施例中，桥接结构316、着陆衬垫318和线324包括钨。
参考图3D到图3F，支撑柱结构328可穿过电介质材料326和堆叠结构301形成。图3D绘示通过图3F的截面线D-D截取的微电子装置结构300的横截面，并且图3E绘示通过图3F的截面线E-E截取的微电子装置结构300的横截面。图3F是通过图3D的截面线D-D和图3E的截面线E-E截取的微电子装置结构的平面横截面视图。参考图3D和图3E，支撑柱结构328可包含衬里材料(电介质衬里材料)330和与衬里材料330水平相邻的导电材料332。由于支撑柱结构328包含导电材料332，因此支撑柱结构328在本文中可被称为“导电支撑柱结构”。
参考图3D和图3F，第一区域320中的支撑柱结构328可接触桥接结构316(例如，着陆在桥接结构上、着陆在桥接结构内、终止在桥接结构上、终止在桥接结构内)。在一些实施例中，桥接结构316可在水平相邻的支撑柱结构328之间水平地延伸。换句话说，桥接结构316可将两个支撑柱结构328彼此耦合。然而，本公开不限于此，并且在其它实施例中，桥接结构316可将第一区域320中的多于两个(例如，三个、四个、五个、六个)支撑柱结构328彼此耦合。
参看图3E和图3F，第二区域322中的支撑柱结构328可接触例如第二源极材料314的源极结构310(例如，着陆在源极结构上、着陆在源极结构内、终止在源极结构上、终止在源极结构内)。在一些此类实施例中，第二区域322中的支撑柱结构328可延伸穿过第一源极材料312，并且可与源极结构310(例如，第二源极材料314)电连通。第二区域322中的支撑柱结构328可定位于相邻(例如，水平相邻)的着陆衬垫318之间，并且可不接触着陆衬垫318。因此，在一些实施例中，第一区域322内的支撑柱结构328可接触桥接结构316，而第二区域322内的支撑柱结构328接触源极结构310(例如，第二源极材料314)。
衬里材料330可由电介质材料形成且包含所述电介质材料，例如上文参考电介质材料326所描述的材料中的一或多种。在一些实施例中，衬里材料330包括氧化物材料，例如二氧化硅。导电材料332可由例如钨形成且包含例如钨。在一些实施例中，导电材料332包括与桥接结构316和着陆衬垫318相同的材料成分。
支撑柱结构328可通过例如形成穿过电介质材料326和堆叠结构301的开口而形成。借助于非限制性实例，开口可通过干式蚀刻(例如，反应性离子蚀刻(RIE))形成。在一些实施例中，开口通过将堆叠结构301的绝缘结构302和其它绝缘结构304依序暴露于各种蚀刻剂而形成。例如，绝缘结构302可通过暴露于一或多种氢氟碳气体而去除，所述氢氟碳气体例如八氟环丁烷(C4F8)、六氟-1,3-丁烷(C4F6)、四氟化碳(CF4)、二氟甲烷(CH2F2)、氟甲烷(CH3F)、三氟甲烷(CHF3)中的一或多者，六氟化硫(SF6)和三氟化氮(NF3)中的一或多者；并且其它绝缘结构304可通过暴露于四氟丙烯(C3H2F4)、氟丙烷(C3H5F)、氢(H2)、氟(F2)、四氟化碳(CF4)、氟甲烷(CH3F)或另一种材料中的一或多种来去除。然而，本公开不限于此，并且开口可通过其它方法和/或用不同蚀刻气体而形成。
在形成开口之后，可去除其它绝缘结构304的一部分以形成凹部，随后用电介质衬里材料330填充所述凹部以形成电介质衬里材料330的横向延伸部分331。在一些实施例中，其它绝缘结构304可暴露于一或多种蚀刻剂以选择性地去除其它绝缘结构304中的每一者的一部分而不大体上去除绝缘结构302。借助于非限制性实例，其它绝缘结构304可暴露于磷酸、盐酸、硫酸、氢氟酸、硝酸、氟化铵或另一种材料中的一或多种。可在去除其它绝缘结构304中的每一者的部分之后形成衬里材料330。
在形成支撑柱结构328之后，电介质材料334可形成于微电子装置结构300上方。电介质材料334还可被称为“掩模材料”或“封盖材料”。电介质材料334可包括上文参考电介质材料326所描述的材料中的一或多种。在一些实施例中，电介质材料334包括二氧化硅。在一些实施例中，电介质材料334包括与电介质材料326相同的材料成分。
图3G绘示了与图3D相同的横截面视图，并且图3H绘示了与图3E相同的横截面视图。参考图3G和图3H，开口336(其在本文中也可被称为“替换栅极槽开口”)可穿过堆叠结构301且在支撑柱结构328中的相邻(例如，水平相邻)的支撑柱结构之间形成。
开口336可延伸穿过电介质材料334、电介质材料326和堆叠结构301。在第一区域320中，开口336可延伸到桥接结构316(例如，着陆在桥接结构上、着陆在桥接结构内、终止在桥接结构上、终止在桥接结构内)，并且在第二区域322中，开口336可延伸到着陆衬垫318(例如，着陆在着陆衬垫上、着陆在着陆衬垫内、终止在着陆衬垫上、终止在着陆衬垫内)。可如上文参考形成用于形成支撑柱结构328的开口所描述的那样形成开口336。
图3I绘示了与图3G相同的微电子装置结构300的横截面视图，并且图3J绘示了与图3H相同的微电子装置结构300的横截面视图。参考图3I和图3J，可穿过开口336去除(例如，挖去)桥接结构316(图3G)、着陆衬垫318(图3H)和线324(图3F)，以在对应于桥接结构316的位置处形成凹部317并且在对应于着陆衬垫318的位置处形成凹部319。在一些实施例中，可去除第一区域320中的支撑柱结构328的导电材料332，而不去除第二区域322中的支撑柱结构328的导电材料332。例如，由于第一区域320内的支撑柱结构328的导电材料332与桥接结构316电连通(例如，由于桥接结构316跨越水平相邻的支撑柱结构328并且物理地接触此类支撑柱结构328的导电材料332)，因此可在去除第一区域320中的桥接结构316的同时去除支撑柱结构328的导电材料332。由于第二区域322的支撑柱结构328的导电材料332彼此隔离且不包含中间桥接结构316，因此在去除第一区域320中的支撑柱结构328的导电材料332期间可不去除第二区域322中的支撑柱结构328的导电材料332。因此，在去除第二区域322中的着陆衬垫318期间，可不暴露第二区域322的支撑柱结构328的导电材料332。
衬里材料330可在去除导电材料332之后保持在对应于第一区域320中的支撑柱结构328的位置处。从第一区域320中的支撑柱结构328去除导电材料332可形成包括衬里材料330(例如，仅衬里材料330)的支撑结构329。
可通过例如使桥接结构316(图3G)、着陆衬垫318(图3H)和线324(图3F)穿过开口336暴露于湿式蚀刻剂来去除桥接结构316、着陆衬垫318和线324。湿式蚀刻剂可包含例如氢氟酸、硝酸、氢氧化铵(NH4OH)、过氧化氢(H2O2)、氢氧化铵和过氧化氢的混合物、硝酸和盐酸的混合物(也被称为王水)盐酸，或另一种材料。
图3K绘示了与图3I相同的微电子装置结构300的横截面视图，并且图3L绘示了与图3J相同的微电子装置结构300的横截面视图。参考图3K和图3L，可从堆叠结构301去除其它绝缘结构304(图3I、图3J)。在第一区域320(图3F)，支撑结构329的衬里材料330可支撑绝缘结构302免于在去除其它绝缘结构304期间和之后塌陷。另外，衬里材料330的横向延伸部分331可进一步支撑绝缘结构302免于在去除其它绝缘结构304之后塌陷。参考图3L，第二区域322(图3F)中的支撑柱结构328可包含衬里材料330和导电材料332，其可支撑绝缘结构302免于在去除其它绝缘结构304期间和之后塌陷。
可通过使其它绝缘结构304穿过开口336暴露于蚀刻组合物来去除其它绝缘结构304。蚀刻组合物可包含磷酸、盐酸、硫酸、氢氟酸、硝酸、氟化铵或另一种材料中的一或多种。在一些实施例中，蚀刻组合物包括磷酸。在一些实施例中，其它绝缘结构304包括氮化硅。
图3M绘示了与图3K相同的微电子装置结构300的横截面视图，并且图3N绘示了与图3L相同的微电子装置结构300的横截面视图。参考图3M和图3N，导电结构338(例如，字线、字线板)可在与其它绝缘结构304(图3K、图3L)的位置对应的位置形成于相邻(例如，竖直相邻)的绝缘结构302之间以形成堆叠结构340，所述堆叠结构包括交替层级的绝缘结构302和导电结构338的层342。在一些实施例中，至少一个下部导电结构338可用作微电子装置结构300的至少一个下部选择门(例如，至少一个源极侧选择门(SGS))。另外，在一些实施例中，上部导电结构338可用作微电子装置结构300的上部选择门(例如，漏极侧选择门(SGS))。
导电结构338可由导电材料形成且包含所述导电材料，例如至少一种导电材料，例如钨、钛、镍、铂、铑、钌、铱、铝、铜、钼、银、金、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、包含氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、氧化铱(IrOx)、氧化钌(RuOx)中的至少一者的材料、它们的合金、导电掺杂的半导体材料(例如，导电掺杂的硅、导电掺杂的锗、导电掺杂的硅锗等)，多晶硅，展现出电导率的其它材料，或其组合。在一些实施例中，导电结构338包括钨。
在一些实施例中，导电结构338可包含围绕导电结构338，例如在导电结构338与绝缘结构302之间的一或多种衬里材料(例如，导电衬里材料)。衬里材料可包括例如晶种材料，导电结构338可由所述晶种材料形成。衬里材料可由以下各者形成且包含以下各者，例如金属(例如，钛、钽)、金属氮化物(例如，氮化钨、氮化钛、氮化钽)、氧化铝或另一种材料。在一些实施例中，衬里材料包括氮化钛。在一些实施例中，衬里材料进一步包含氧化铝。在一些实施例中，导电结构338包含紧邻绝缘结构302的氧化铝、紧邻氧化铝的氮化钛和紧邻氮化钛的钨。为清楚和易于理解描述起见，一或多种衬里材料未在图3M和图3N中绘示，但应理解，衬里材料可围绕导电结构338安置。
继续参考图3M和图3N，在导电结构338的形成期间，导电材料344可形成于开口336内。可在形成导电结构338的同时形成导电材料344。导电材料344可包括与导电结构338相同的材料成分。例如，在一些实施例中，导电材料344包括氧化铝、氮化钛和钨。另外，导电材料344可形成于凹部317、319内。因此，在第一区域320中，导电材料344可穿过凹部317从第一支撑结构329延伸到第二支撑结构329，并且可进一步在开口336内延伸。因此，参考图3M，导电材料344可形成于支撑结构329内(例如，在侧壁上)。在第二区域中，导电材料344可仅形成于开口336内。
图3O和图3P绘示了在从第一区域320(图3F)中的支撑结构329的侧壁、从凹部317、319(图3M、图3N)以及从第一区域320和第二区域322中的开口336的侧壁去除导电材料344(图3M、图3N)之后的微电子装置结构300。图3O绘示了与图3M中所绘示相同的横截面，并且图3P绘示了与图3N中所绘示相同的横截面。
导电材料344的去除可使导电结构338彼此物理隔离和电隔离。在一些实施例中，通过使导电材料344穿过开口336暴露于一或多种湿式蚀刻剂来去除导电材料344(图3M、图3N)。湿式蚀刻剂可包含磷酸、乙酸、硝酸、盐酸、王水或过氧化氢中的一或多者。然而，本公开不限于此，并且可用其它蚀刻剂去除导电材料344。
参考图3Q到图3S，槽结构346可在第一区域320和第二区域322中在与开口336(图3O、图3P)对应的位置处形成，并且支撑柱结构348可在第一区域320中(例如，仅在第一区域320中)在与支撑结构329(图3O)对应的位置处形成。图3S是图3Q和图3R的微电子装置结构300的顶部平面视图。图3Q是通过图3S的截面线Q-Q截取的微电子装置结构300的横截面视图，并且图3R是通过图3S的截面线R-R截取的微电子装置结构300的横截面视图。为清楚和易于理解图式和相关描述起见，使用虚线在图3S中描绘了下伏于微电子装置结构300的相对竖直较高组件的微电子装置结构300的一些竖直较低组件(例如，特征、结构、装置)，以便提供对竖直较低组件的方面(例如，位置、几何配置)的更清晰理解。
槽结构346可包含衬里材料350和与衬里材料350横向相邻的另一种材料352。支撑柱结构348可包含衬里材料330和与衬里材料330水平相邻的另一种材料352。在一些实施例中，衬里材料350与衬里材料330是连续的。换句话说，第一区域320中的支撑柱结构348的衬里材料330与第一区域320中的支撑柱结构348的衬里材料350是连续的。
槽结构346(在竖直方向上(例如，在Z方向上))的高度可大于支撑柱结构348的高度且小于支撑柱结构328的高度。例如，槽结构346可延伸穿过电介质材料334，而支撑柱结构348不会延伸穿过电介质材料334。在第一区域320中，槽结构346可耦合到支撑柱结构348。在一些此类实施例中，另一种材料352可在槽结构346与支撑柱结构348之间是连续的。在一些实施例中，包括衬里材料350和另一种材料352的桥接结构354可将槽结构346耦合到第一区域320中的相邻支撑柱结构348。在一些实施例中，第一区域320中的两个相邻支撑柱结构348通过桥接结构354彼此耦合，槽346在相邻支撑柱结构348之间延伸。
第二区域322中的支撑柱结构328通过导电材料332与源极结构310电连通。借助于比较，第一区域320中的支撑柱结构348通过衬里材料330、350与源极结构310电隔离。支撑柱结构328可(例如，在Z方向上)具有比支撑柱结构348更大的竖直高度。例如，支撑柱结构328可比第一区域320中的支撑柱结构348更远地延伸到源极结构310中。
衬里材料350可包含上文参考衬里材料330所描述的材料中的一或多种。在一些实施例中，衬里材料350包括二氧化硅。在一些实施例中，衬里材料350包括与衬里材料330相同的材料成分。
另一种材料352可包括展现比钨的拉伸应力小的拉伸应力的一或多种材料。在一些实施例中，另一种材料352包括多晶硅。
参考图3S，在形成槽结构346和支撑柱结构348之后，导电接触柱305可形成为竖直地延伸穿过第一区域320内的微电子装置结构300的至少一部分。导电接触柱305可与堆叠结构301的个别导电结构338电连通。
如上文参考图3A到图3S所论述，第一区域320可包括阶梯式结构。图3T是根据本公开的实施例的包括阶梯式结构380的微电子装置结构300的简化横截面视图。微电子装置结构300可包含在绝缘结构302和导电结构338的层342的水平末端处的阶状物311。支撑柱结构348可延伸穿过上覆于阶梯式结构380的阶状物311的电介质材料382且穿过堆叠结构340。电介质材料382可包括上文参考电介质材料326所描述的材料中的一或多种。在一些实施例中，电介质材料382包括二氧化硅。应理解，图3T的微电子装置结构300的第二区域可大体上类似于上文参考图3R和图3S所描述和绘示的第二区域322。
与由包括钨或其它高拉伸应力材料的支撑柱形成的常规微电子装置相比，在第一区域320中形成支撑柱结构348以包括衬里材料330和另一种材料352可促进减少微电子装置结构300的柱弯曲和块弯曲。另外，由于第二区域322内的支撑柱结构328包含导电材料332而非另一种材料352，因此支撑柱结构328可电耦合到例如源极结构310内或源极结构310之下的一或多个区域，例如电耦合到可表征为具有“阵列控制CMOS”(“CuA”)配置的控制单元(例如，控制单元112(图1))。例如，支撑柱结构328可电耦合到导电互连结构，所述导电互连结构进而电耦合到导电布线结构。导电布线结构进而可电耦合到竖直下伏于微电子装置结构300的额外结构和/或装置(例如，后端线路(BEOL)装置；控制逻辑装置，例如CMOS装置或串驱动器电路系统)。
因此，第一区域320中的支撑柱结构348可形成为包括与第二区域322中的支撑柱结构328(例如，导电材料332)不同的材料成分(例如，另一种材料352)，而无需使用单独的掩模材料和单独的处理来形成第一区域320中的支撑柱结构348和第二区域322中的支撑柱结构328。确切地说，支撑柱结构348和支撑柱结构328可同时形成，如上文所描述。另外，通过形成支撑柱结构328并使其着陆在桥接结构316上来形成支撑柱结构348可提高微电子装置结构300的可靠性并且大体上防止对第一区域320内的源极结构310的过蚀刻和对下伏电路系统和布线材料的非所要蚀刻。将支撑柱结构348形成为包括具有比导电材料332相对较低的拉伸应力的材料可促进改进微电子装置结构300的制造。借助于比较，在支撑柱结构中包含高拉伸应力材料的常规微电子装置结构可能会展现层收缩和块弯曲。然而，在微电子装置结构的制造过程中，层收缩和块弯曲可能会导致非平坦表面。在随后的处理动作期间(例如，如在存取线与延伸穿过堆叠结构的存储器串之间的形成接触件期间)，非所需的材料(例如，多晶硅)可能沉积在非平坦表面上。这种材料的非所需沉积可能会导致导电特征之间的电短路或微电子装置结构的其它故障。
在一些实施例中，用另一种材料352形成支撑柱结构348可促进改进微电子装置结构300的电特性。借助于比较，在支撑柱中包含钨的常规微电子装置结构可能会不合需要地电容耦合到微电子装置的字线(例如，导电结构)并且导致微电子装置结构的电容击穿。因此，用另一种材料352形成支撑柱结构348可促进微电子装置结构300操作的可允许电压窗口的增加。
在一些实施例中，桥接结构316(图3A)可促进改进微电子装置结构300的处理。在一些实施例中，桥接结构316可定位于阶梯式结构(例如，阶梯式结构120(图1)、阶梯式结构210(图2)、阶梯式结构380(图3T))中，其可由氧化物填充材料(例如，电介质材料382(图3T))覆盖。在形成支撑柱结构328期间，氧化物填充材料被蚀刻的速率可比堆叠结构301(图3D、图3E)的材料被蚀刻的速率更快。因此，相对于在第二区域322(图3F)中形成支撑柱结构328，在可包含阶梯式结构的第一区域320(图3F)中形成支撑柱结构328(图3D)可能易于发生过蚀刻。在第一区域320中形成支撑柱结构328期间，桥接结构316可充当蚀刻终止层。
因此，在至少一些实施例中，一种微电子装置包括：堆叠结构，其包括按层布置的交替的导电结构和绝缘结构，所述层个别地包括所述导电结构中的一者和所述绝缘结构中的一者；第一支撑柱结构，其在所述微电子装置的第一区域内延伸穿过所述堆叠结构，所述第一支撑柱结构与下伏于所述堆叠结构的源极结构电隔离；第二支撑柱结构，其在所述微电子装置的第二区域内延伸穿过所述堆叠结构，所述第二支撑柱结构包括与所述源极结构电连通的导电材料；以及桥接结构，其在所述第一支撑柱结构中的至少一些相邻第一支撑柱结构之间延伸。
因此，在至少一些实施例中，一种存储器装置包括：堆叠结构，其包括层，所述层各自包括至少一个导电结构和与所述至少一个导电结构竖直相邻的至少一个绝缘结构；阶梯式结构，其具有包括所述层中的至少一些的水平末端的阶状物；源极结构，其下伏于所述堆叠结构；第一支撑柱结构，其竖直地延伸穿过所述阶梯式结构到达所述源极结构，所述第一支撑柱结构中的至少一者通过所述源极结构内的桥接结构耦合到所述第一支撑柱结构中的至少另一者；以及第二支撑柱结构，其包括竖直地延伸穿过所述堆叠结构并且与所述源极结构电连通的导电材料。
因此，在一些实施例中，一种形成微电子装置结构的方法包括：形成穿过包括按层布置的多层交替的绝缘结构和其它绝缘结构的堆叠结构的第一区域的导电支撑柱结构，所述导电支撑柱结构接触下伏于所述堆叠结构的源极结构内的桥接结构；形成穿过所述堆叠结构的第二区域并且与所述源极结构接触的导电支撑柱结构；形成穿过所述堆叠结构并且接触所述第一区域内的所述桥接结构和所述第二区域内的着陆衬垫的开口；穿过所述开口去除所述桥接结构、所述着陆衬垫和所述第一区域的所述导电支撑柱结构的导电材料以形成包括电介质衬里材料的支撑结构，所述第一区域的至少一个支撑结构通过凹部与至少另一支撑结构连通；穿过所述开口用导电结构替换所述绝缘结构；以及用电介质材料和另一种材料填充所述第一区域和所述第二区域内的所述开口并且用所述另一种材料填充所述第一区域的所述凹部。
包含支撑柱结构328和支撑柱结构348的包含微电子装置(例如，微电子装置100)和微电子装置结构(例如，微电子装置结构130、200、300)的微电子装置可在本公开的电子系统的实施例中使用。例如，图4是根据本公开的实施例的电子系统403的框图。电子系统403可包括例如计算机或计算机硬件组件、服务器或其它网络连接硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、支持Wi-Fi或蜂窝的平板计算机(例如，
Figure BDA0004000114510000181
或
Figure BDA0004000114510000182
平板计算机)、电子书、导航装置等。电子系统403包含至少一个存储器装置505。存储器装置405可包含例如，包含包含支撑柱结构328和支撑柱结构348的本文中先前所描述的微电子装置结构(例如，微电子装置结构130、200、300)或先前参考图1、图2以及图3A到图3T)所描述的微电子装置(例如，微电子装置100)的实施例。
电子系统403可进一步包含至少一个电子信号处理器装置407(通常被称为“微处理器”)。电子信号处理器装置407可任选地包含本文中先前所描述的微电子装置或微电子装置结构(例如，先前参考图1、图2以及图3A到图3T所描述的微电子装置100或微电子装置结构130、200、300中的一或多者)的实施例。电子系统403可进一步包含用于由用户将信息输入到电子系统403中的一或多个输入装置409，例如鼠标或其它指向装置、键盘、触控板、按钮或控制面板。电子系统403可进一步包含用于将信息(例如，视觉或音频输出)输出到用户的一或多个输出装置411，例如监视器、显示器、打印机、音频输出插口、扬声器等。在一些实施例中，输入装置409和输出装置411可包括既可用于将信息输入到电子系统403又可将视觉信息输出给用户的单个触摸屏装置。输入装置409和输出装置411可与存储器装置405和电子信号处理器装置407中的一或多者电连通。
参考图5，描绘了基于处理器的系统500。基于处理器的系统500可包含根据本公开的实施例制造的各种微电子装置和微电子装置结构(例如，包含微电子装置100或微电子装置结构130、200、300中的一或多者的微电子装置和微电子装置结构)。基于处理器的系统500可为例如计算机、寻呼机、蜂窝电话、个人助理、控制电路或其它电子装置等多种类型中的任一种。基于处理器的系统500可包含一或多个处理器502，例如微处理器，以控制基于处理器的系统500中的系统功能和请求的处理。处理器502和基于处理器的系统500的其它子组件可包含根据本公开的实施例制造的微电子装置和微电子装置结构(例如，包含微电子装置100或微电子装置结构130、200、300中的一或多者的微电子装置和微电子装置结构)。
基于处理器的系统500可包含与处理器502可操作连通的电源504。例如，如果基于处理器的系统500为便携式系统，则电源504可包含燃料电池、电力净化装置、永久性电池、可更换电池和可再充电电池中的一或多者。例如，电源504还可包含AC适配器；因此，基于处理器的系统500可插入到壁式插座中。例如，电源504还可包含DC适配器，以使得基于处理器的系统500可插入到车辆点烟器或车辆电源端口中。
各种其它装置可取决于基于处理器的系统500执行的功能而耦合到处理器502。例如，用户界面506可耦合到处理器502。用户界面506可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字化仪和触控笔、触摸屏、语音识别系统、麦克风，或其组合。显示器508还可耦合到处理器502。显示器508可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子显示器、OLED显示器、LED显示器、三维投影、音频显示器，或其组合。此外，RF子系统/基带处理器510也可耦合到处理器502。RF子系统/基带处理器510可包含耦合到RF接收器且耦合到RF传输器(未示出)的天线。通信端口512或多于一个通信端口512也可耦合到处理器502。例如，通信端口512可适于耦合到一或多个外围装置514，例如调制解调器、打印机、计算机、扫描仪或相机，或耦合到网络，例如局域网、远程局域网、内联网或互联网。
处理器502可通过实施存储于存储器中的软件程序来控制基于处理器的系统500。例如，软件程序可包含操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器以可操作方式耦合到处理器502以存储和促进各种程序的执行。例如，处理器502可耦合到系统存储器，所述系统存储器可包含自旋力矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器(racetrack memory)和其它已知存储器类型中的一或多者。系统存储器516可包含易失性存储器、非易失性存储器或其组合。系统存储器516通常较大，使得其可动态地存储加载的应用和数据。在一些实施例中，系统存储器516可包含半导体装置，例如上文所描述的微电子装置和微电子装置结构(例如，微电子装置100和微电子装置结构130、200、300)，或其组合。
处理器502还可耦合到非易失性存储器518，这并非表明系统存储器516必定为易失性的。非易失性存储器518可包含STT-MRAM、MRAM、例如EPROM、电阻式只读存储器(RROM)等只读存储器(ROM)，和将与系统存储器结合使用的快闪存储器中的一或多者。非易失性存储器518的大小通常选择为仅足够存储任何必要的操作系统、应用程序和固定数据。另外，例如，非易失性存储器518可包含例如磁盘驱动存储器的大容量存储器，例如包含电阻式存储器的混合驱动器或其它类型的非易失性固态存储器。非易失性存储器518可包含微电子装置，例如上文所描述的微电子装置和微电子装置结构(例如，微电子装置100和微电子装置结构130、200、300)，或其组合。
因此，在至少一些实施例中，一种电子系统包括输入装置、输出装置、以可操作方式耦合到输入装置和输出装置的处理器装置，以及以可操作方式耦合到处理器装置且包括至少一个微电子装置结构的存储器装置。至少一个微电子装置结构包括：存储器单元串，其延伸穿过包括交替层级的绝缘结构和导电结构的堆叠结构；第一支撑柱结构，其位于所述堆叠结构的第一区域内、竖直地延伸穿过堆叠结构到达下伏于堆叠结构的源极结构且与源极结构电隔离；以及第二支撑柱结构，其位于所述堆叠结构的第二区域内、竖直地延伸穿过堆叠结构且与源极结构电连通。
下文阐述本公开的额外非限制性示例实施例。
实施例1：一种微电子装置，其包括：堆叠结构，其包括按层布置的交替的导电结构和绝缘结构，所述层个别地包括所述导电结构中的一者和所述绝缘结构中的一者；第一支撑柱结构，其在所述微电子装置的第一区域内延伸穿过所述堆叠结构，所述第一支撑柱结构与下伏于所述堆叠结构的源极结构电隔离；第二支撑柱结构，其在所述微电子装置的第二区域内延伸穿过所述堆叠结构，所述第二支撑柱结构包括与所述源极结构电连通的导电材料；以及桥接结构，其在所述第一支撑柱结构中的至少一些相邻第一支撑柱结构之间延伸。
实施例2：根据实施例1所述的微电子装置，其中所述桥接结构中的至少一个桥接结构物理地将所述第一支撑柱结构中的一者连接到所述第一支撑柱结构中的另一者。
实施例3：根据实施例2所述的微电子装置，其进一步包括位于所述第一支撑柱结构中的所述两者之间并且与所述至少一个桥接结构接触的替换栅极槽。
实施例4：根据实施例3所述的微电子装置，其中所述替换栅极槽和所述第一支撑柱结构中的所述两者包括相同的材料成分。
实施例5：根据实施例1至4中任一实施例所述的微电子装置，其中所述桥接结构通过衬里材料与所述源极结构电隔离。
实施例6：根据实施例1至5中任一实施例所述的微电子装置，其中所述桥接结构包括多晶硅。
实施例7：根据实施例1至6中任一实施例所述的微电子装置，其中所述桥接结构包括与所述源极结构接触的电介质衬里材料。
实施例8：根据实施例1至7中任一实施例所述的微电子装置，其中所述第一支撑柱结构中的至少一些位于阶梯式区域内。
实施例9：根据实施例1至8中任一实施例所述的微电子装置，其中所述第一支撑柱结构包括与所述桥接结构相同的材料成分。
实施例10：根据实施例1至9中任一实施例所述的微电子装置，其中所述导电材料包括钨。
实施例11：一种存储器装置，其包括：堆叠结构，其包括层，所述层各自包括至少一个导电结构和与所述至少一个导电结构竖直相邻的至少一个绝缘结构；阶梯式结构，其具有包括所述层中的至少一些的水平末端的阶状物；源极结构，其下伏于所述堆叠结构；第一支撑柱结构，其竖直地延伸穿过所述阶梯式结构到达所述源极结构，所述第一支撑柱结构中的至少一者通过所述源极结构内的桥接结构耦合到所述第一支撑柱结构中的至少另一者；以及第二支撑柱结构，其包括竖直地延伸穿过所述堆叠结构并且与所述源极结构电连通的导电材料。
实施例12：根据实施例11所述的存储器装置，其中所述第二支撑柱结构位于所述阶梯式结构的水平边界之外。
实施例13：根据实施例11或实施例12所述的存储器装置，其中所述第一支撑柱结构与所述源极结构电隔离。
实施例14：根据实施例11至13中任一实施例所述的存储器装置，其进一步包括位于所述第一支撑柱结构中的所述至少一者与所述第一支撑柱结构中的所述至少另一者之间的槽结构。
实施例15：根据实施例14所述的存储器装置，其中所述槽结构物理地接触所述桥接结构。
实施例16：根据实施例11至15中任一实施例所述的存储器装置，其中所述第二支撑柱结构在竖直方向上比所述第一支撑柱结构延伸更大的距离。
实施例17：根据实施例11至16中任一实施例所述的存储器装置，其中所述第一支撑柱结构包括电介质材料。
实施例18：根据实施例17所述的存储器装置，其中所述第一支撑柱结构包括与所述电介质材料水平邻近的多晶硅。
实施例19：一种形成微电子装置结构的方法，所述方法包括：形成穿过包括按层布置的多层交替的绝缘结构和其它绝缘结构的堆叠结构的第一区域的导电支撑柱结构，所述导电支撑柱结构接触下伏于所述堆叠结构的源极结构内的桥接结构；形成穿过所述堆叠结构的第二区域并且与所述源极结构接触的导电支撑柱结构；形成穿过所述堆叠结构并且接触所述第一区域内的所述桥接结构和所述第二区域内的着陆衬垫的开口；穿过所述开口去除所述桥接结构和所述第一区域的所述导电支撑柱结构的导电材料以形成包括电介质衬里材料的支撑结构，所述第一区域的至少一个支撑结构通过凹部与至少另一支撑结构连通；穿过所述开口用导电结构替换所述绝缘结构；以及用电介质材料和另一种材料填充所述第一区域和所述第二区域内的所述开口并且用所述另一种材料填充所述第一区域的所述凹部。
实施例20：根据实施例19所述的方法，其中形成穿过所述堆叠结构的第二区域并且接触所述源极结构的导电支撑柱结构包括在所述第二区域中将所述导电支撑柱结构形成为具有比所述第一区域中的所述导电支撑柱结构更大的竖直高度。
实施例21：根据实施例19或实施例20所述的方法，其进一步包括将所述桥接结构形成为包括钨。
实施例22：根据实施例19至21中任一实施例所述的方法，其中用电介质材料和另一种材料填充所述第一区域和所述第二区域内的所述开口包括用电介质材料和多晶硅填充所述开口。
实施例23：根据实施例19至22中任一实施例所述的方法，其中用电介质材料和另一种材料填充所述第一区域和所述第二区域内的所述开口以及用所述另一种材料填充所述支撑结构的所述凹部和所述第一区域的所述凹部包括将所述第一区域的所述支撑结构形成为与所述源极结构电隔离。
实施例24：一种电子系统，其包括：输入装置；输出装置；以可操作方式耦合到所述输入装置和所述输出装置的处理器装置；以及存储器装置，其以可操作方式耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：存储器单元串，其延伸穿过包括交替层级的绝缘结构和导电结构的堆叠结构；第一支撑柱结构，其位于所述堆叠结构的第一区域内、竖直地延伸穿过所述堆叠结构到达下伏于所述堆叠结构的源极结构并且与所述源极结构电隔离；以及第二支撑柱结构，其位于所述堆叠结构的第二区域内、竖直地延伸穿过所述堆叠结构并且与所述源极结构电连通。
实施例25：根据实施例24所述的电子系统，其中所述第二支撑柱结构包括与所述源极结构电连通的钨。
实施例26：根据实施例24或实施例25所述的电子系统，其中所述第一支撑柱结构包括电介质衬里材料和与所述电介质衬里材料水平邻近的多晶硅。
虽然已结合图式描述了某些示意性实施例，但本领域的普通技术人员应认识到且理解，本公开所涵盖的实施例不限于在本文中明确地示出且描述的那些实施例。确切地说，可在不脱离本公开所涵盖的实施例(如本文中要求保护的那些实施例，包含合法等效物)的范围的情况下，对本文所描述的实施例进行许多添加、删除和修改。另外，一个所公开实施例的特征可与另一所公开实施例的特征组合，且仍包涵在本公开的范围内。

Claims (26)

1.一种微电子装置，其包括：
堆叠结构，其包括按层布置的交替的导电结构和绝缘结构，所述层个别地包括所述导电结构中的一者和所述绝缘结构中的一者；
第一支撑柱结构，其在所述微电子装置的第一区域内延伸穿过所述堆叠结构，所述第一支撑柱结构与下伏于所述堆叠结构的源极结构电隔离；
第二支撑柱结构，其在所述微电子装置的第二区域内延伸穿过所述堆叠结构，所述第二支撑柱结构包括与所述源极结构电连通的导电材料；以及
桥接结构，其在所述第一支撑柱结构中的至少一些相邻第一支撑柱结构之间延伸。
2.根据权利要求1所述的微电子装置，其中所述桥接结构中的至少一个桥接结构物理地将所述第一支撑柱结构中的一者连接到所述第一支撑柱结构中的另一者。
3.根据权利要求2所述的微电子装置，其进一步包括位于所述第一支撑柱结构中的所述两者之间并且与所述至少一个桥接结构接触的替换栅极槽。
4.根据权利要求3所述的微电子装置，其中所述替换栅极槽和所述第一支撑柱结构中的所述两者包括相同的材料成分。
5.根据权利要求1所述的微电子装置，其中所述桥接结构通过衬里材料与所述源极结构电隔离。
6.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述桥接结构包括多晶硅。
7.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述桥接结构包括与所述源极结构接触的电介质衬里材料。
8.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述第一支撑柱结构中的至少一些位于阶梯式区域内。
9.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述第一支撑柱结构包括与所述桥接结构相同的材料成分。
10.根据权利要求1至5中任一权利要求所述的微电子装置，其中所述导电材料包括钨。
11.一种存储器装置，其包括：
堆叠结构，其包括层，所述层各自包括至少一个导电结构和与所述至少一个导电结构竖直相邻的至少一个绝缘结构；
阶梯式结构，其具有包括所述层中的至少一些的水平末端的阶状物；
源极结构，其下伏于所述堆叠结构；
第一支撑柱结构，其竖直地延伸穿过所述阶梯式结构到达所述源极结构，所述第一支撑柱结构中的至少一者通过所述源极结构内的桥接结构耦合到所述第一支撑柱结构中的至少另一者；以及
第二支撑柱结构，其包括竖直地延伸穿过所述堆叠结构并且与所述源极结构电连通的导电材料。
12.根据权利要求11所述的存储器装置，其中所述第二支撑柱结构位于所述阶梯式结构的水平边界之外。
13.根据权利要求11所述的存储器装置，其中所述第一支撑柱结构与所述源极结构电隔离。
14.根据权利要求11所述的存储器装置，其进一步包括位于所述第一支撑柱结构中的所述至少一者与所述第一支撑柱结构中的所述至少另一者之间的槽结构。
15.根据权利要求14所述的存储器装置，其中所述槽结构物理地接触所述桥接结构。
16.根据权利要求11至15中任一权利要求所述的存储器装置，其中所述第二支撑柱结构在竖直方向上比所述第一支撑柱结构延伸更大的距离。
17.根据权利要求11至15中任一权利要求所述的存储器装置，其中所述第一支撑柱结构包括电介质材料。
18.根据权利要求17所述的存储器装置，其中所述第一支撑柱结构包括与所述电介质材料水平邻近的多晶硅。
19.一种形成微电子装置结构的方法，所述方法包括：
形成穿过包括按层布置的多层交替的绝缘结构和其它绝缘结构的堆叠结构的第一区域的导电支撑柱结构，所述导电支撑柱结构接触下伏于所述堆叠结构的源极结构内的桥接结构；
形成穿过所述堆叠结构的第二区域并且与所述源极结构接触的导电支撑柱结构；
形成穿过所述堆叠结构并且接触所述第一区域内的所述桥接结构和所述第二区域内的着陆衬垫的开口；
穿过所述开口去除所述桥接结构和所述第一区域的所述导电支撑柱结构的导电材料以形成包括电介质衬里材料的支撑结构，所述第一区域的至少一个支撑结构通过凹部与至少另一支撑结构连通；
穿过所述开口用导电结构替换所述绝缘结构；以及
用电介质材料和另一种材料填充所述第一区域和所述第二区域内的所述开口并且用所述另一种材料填充所述第一区域的所述凹部。
20.根据权利要求19所述的方法，其中形成穿过所述堆叠结构的第二区域并且接触所述源极结构的导电支撑柱结构包括在所述第二区域中将所述导电支撑柱结构形成为具有比所述第一区域中的所述导电支撑柱结构更大的竖直高度。
21.根据权利要求19所述的方法，其进一步包括将所述桥接结构形成为包括钨。
22.根据权利要求19至21中任一权利要求所述的方法，其中用电介质材料和另一种材料填充所述第一区域和所述第二区域内的所述开口包括用电介质材料和多晶硅填充所述开口。
23.根据权利要求19至21中任一权利要求所述的方法，其中用电介质材料和另一种材料填充所述第一区域和所述第二区域内的所述开口以及用所述另一种材料填充所述支撑结构的所述凹部和所述第一区域的所述凹部包括将所述第一区域的所述支撑结构形成为与所述源极结构电隔离。
24.一种电子系统，其包括：
输入装置；
输出装置；
以可操作方式耦合到所述输入装置和所述输出装置的处理器装置；以及
存储器装置，其以可操作方式耦合到所述处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：
存储器单元串，其延伸穿过包括交替层级的绝缘结构和导电结构的堆叠结构；
第一支撑柱结构，其位于所述堆叠结构的第一区域内、竖直地延伸穿过所述堆叠结构到达下伏于所述堆叠结构的源极结构并且与所述源极结构电隔离；以及
第二支撑柱结构，其位于所述堆叠结构的第二区域内、竖直地延伸穿过所述堆叠结构并且与所述源极结构电连通。
25.根据权利要求24所述的电子系统，其中所述第二支撑柱结构包括与所述源极结构电连通的钨。
26.根据权利要求24或权利要求25所述的电子系统，其中所述第一支撑柱结构包括电介质衬里材料和与所述电介质衬里材料水平邻近的多晶硅。
CN202180042868.6A 2020-06-22 2021-06-03 包含阶梯式结构的微电子装置和相关存储器装置、电子系统以及方法 Pending CN115918288A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/908,287 US11417673B2 (en) 2020-06-22 2020-06-22 Microelectronic devices including stair step structures, and related memory devices, electronic systems, and methods
US16/908,287 2020-06-22
PCT/US2021/035748 WO2021262415A1 (en) 2020-06-22 2021-06-03 Microelectronic devices including stair step structures, and related memory devices, electronic systems, and methods

Publications (1)

Publication Number Publication Date
CN115918288A true CN115918288A (zh) 2023-04-04

Family

ID=79022020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180042868.6A Pending CN115918288A (zh) 2020-06-22 2021-06-03 包含阶梯式结构的微电子装置和相关存储器装置、电子系统以及方法

Country Status (3)

Country Link
US (3) US11417673B2 (zh)
CN (1) CN115918288A (zh)
WO (1) WO2021262415A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11985825B2 (en) * 2020-06-25 2024-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. 3D memory array contact structures
US12096632B2 (en) * 2021-04-29 2024-09-17 Sandisk Technologies Llc Three-dimensional memory device with multiple types of support pillar structures and method of forming the same
US12029036B2 (en) 2021-04-29 2024-07-02 Sandisk Technologies Llc Three-dimensional memory device with multiple types of support pillar structures and method of forming the same
US20230413548A1 (en) * 2022-05-19 2023-12-21 Macronix International Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796778B2 (en) 2011-12-09 2014-08-05 Micron Technology, Inc. Apparatuses and methods for transposing select gates
US8609536B1 (en) 2012-07-06 2013-12-17 Micron Technology, Inc. Stair step formation using at least two masks
US9460792B2 (en) 2014-10-20 2016-10-04 Micron Technology, Inc. Apparatuses and methods for segmented SGS lines
KR102358302B1 (ko) * 2015-05-21 2022-02-04 삼성전자주식회사 수직형 낸드 플래시 메모리 소자 및 그 제조 방법
US9646981B2 (en) 2015-06-15 2017-05-09 Sandisk Technologies Llc Passive devices for integration with three-dimensional memory devices
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US10141330B1 (en) 2017-05-26 2018-11-27 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures, semiconductor devices, and electronic systems
US10629606B2 (en) 2017-11-07 2020-04-21 Sandisk Technologies Llc Three-dimensional memory device having level-shifted staircases and method of making thereof
US11101284B2 (en) 2018-12-18 2021-08-24 Sandisk Technologies Llc Three-dimensional memory device containing etch stop structures and methods of making the same
US10629616B1 (en) 2019-02-13 2020-04-21 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
US10879262B2 (en) * 2019-03-27 2020-12-29 Sandisk Technologies Llc Three-dimensional memory device containing eye-shaped contact via structures located in laterally-undulating trenches and method of making the same
US10580795B1 (en) 2019-08-15 2020-03-03 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems

Also Published As

Publication number Publication date
US20210398997A1 (en) 2021-12-23
WO2021262415A1 (en) 2021-12-30
US20240188288A1 (en) 2024-06-06
US11417673B2 (en) 2022-08-16
US20220367500A1 (en) 2022-11-17
US11910598B2 (en) 2024-02-20

Similar Documents

Publication Publication Date Title
US11903211B2 (en) Methods of forming a microelectronic device including stair step structures
US11910598B2 (en) Microelectronic devices including support pillar structures, and related memory devices
US11955330B2 (en) Microelectronic devices including an interdeck region between deck structures, and related electronic devices
US12041775B2 (en) Electronic devices comprising memory pillars and dummy pillars including an oxide material, and related systems and methods
KR20220047337A (ko) 인접한 데크 간 산화물 재료를 포함한 마이크로 전자 장치, 전자 시스템 및 관련 방법
US20240130132A1 (en) Electronic devices including pillars in array regions and non-array regions
US20230207389A1 (en) Microelectronic devices including contact structures
CN117596882A (zh) 包含包括由狭槽结构隔离的导电结构的堆叠的电子装置以及相关系统及方法
US20230045353A1 (en) Microelectronic devices including active contacts and support contacts, and related electronic systems and methods
US20220068827A1 (en) Microelectronic devices including stair step structures, and related electronic systems and methods
US12058853B2 (en) Electronic devices including capacitors and related methods
US20240357820A1 (en) Microelectronic devices including slot structures extending through pillar structures, and related memory devices
US20240074178A1 (en) Electronic devices comprising blocking regions, and related electronic systems and methods
US20230380193A1 (en) Memory devices including strings of memory cells and related systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination