CN104183492A - 应力结构的形成方法 - Google Patents

应力结构的形成方法 Download PDF

Info

Publication number
CN104183492A
CN104183492A CN201310190612.7A CN201310190612A CN104183492A CN 104183492 A CN104183492 A CN 104183492A CN 201310190612 A CN201310190612 A CN 201310190612A CN 104183492 A CN104183492 A CN 104183492A
Authority
CN
China
Prior art keywords
stress
stressor layers
formation method
layer
stress structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310190612.7A
Other languages
English (en)
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310190612.7A priority Critical patent/CN104183492A/zh
Publication of CN104183492A publication Critical patent/CN104183492A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region

Abstract

一种应力结构的形成方法，所述应力层的形成方法包括：提供衬底；在所述衬底上形成晶体管，所述晶体管包括：位于衬底表面的栅极结构、位于所述栅极结构侧壁表面的侧墙、位于所述栅极结构两侧的半导体衬底内的源极和漏极；在所述晶体管表面形成应力结构，所述应力结构包括位于晶体管表面的第一应力层，所述第一应力层的材料为类金刚石材料或含有过渡金属的应力材料。所述应力层的形成方法能够提高所述晶体管的沟道区域受到的应力作用。

Description

应力结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种应力结构的形成方法。
背景技术
随着CMOS集成电路制造技术的发展，集成电路的特征尺寸不断减小；同时，为了不对MOS器件造成损害，集成电路的工作电压也相应地不断减小。为了保证集成电路在较小的工作电压下能保持较好的性能，目前通常采用的办法是提高载流子的迁移率。
应变硅技术集成工艺被广泛用于提高晶体管的载流子迁移率。所谓应变硅技术是指在掺杂区域上形成可在衬底上产生应力的应力层，该应力层的应用能够增加沟道区域内载流子的迁移率。沿沟道方向的压应力可以提高空穴的迁移率，而沿沟道方向的拉应力可以提高电子的迁移率。
为了对沟道内的载流子迁移率有明显的改进，该引入应力的材料层通常形成于接近沟道的表面，通常可以在MOS器件上形成具有应力的氮化硅蚀刻阻挡层作为应力层来实现。
由于半导体器件的特征尺寸进一步减小，器件的短沟道效应越来越显著，所述应力层的应力有待进一步提高，以改善短沟道效应。
发明内容
本发明解决的问题是提供一种应力结构的形成方法，改善半导体器件的短沟道效应。
为解决上述问题，本发明提供一种应力结构的形成方法，包括：提供衬底；在所述衬底上形成晶体管，所述晶体管包括：位于衬底表面的栅极结构、位于所述栅极结构侧壁表面的侧墙、位于所述栅极结构两侧的半导体衬底内的源极和漏极；在所述晶体管表面形成应力结构，所述应力结构包括位于晶体管表面的第一应力层，所述第一应力层的材料为类金刚石材料或含有过渡金属的应力材料。
可选的，所述类金刚石材料中sp3化学键的比例大于60%。
可选的，所述第一应力层的厚度为10nm～50nm。
可选的，所述第一应力层的应力大小为2GPa～6GPa。
可选的，所述类金刚石材料为四面体非晶碳。
可选的，采用过滤阴极真空电弧镀膜技术形成所述类金刚石材料。
可选的，所述过滤阴极真空电弧镀膜技术采用石墨作为碳源，反应压强为2E-6托～1E-5托，偏压为0～-120V，电弧的电流大小为50A～100A。
可选的，所述含有过渡金属的应力材料为碳化钽、碳化钛、氮化钽、氮化钛、碳氮化钽或碳氮化钛中的一种或几种。
可选的，所述碳化钽中碳元素的摩尔比为0.03～0.3；碳化钛中碳元素的摩尔比0.03～0.3；氮化钽中氮元素的摩尔比为0.03～0.25；氮化钛中氮元素的摩尔比为0.03～0.25；碳氮化钽中碳元素的摩尔比为0.01～0.1、氮元素的摩尔比为0.02～0.2；碳氮化钛中碳元素的摩尔比为0.01～0.1、氮元素的摩尔比为0.02～0.2。
可选的，所述含有过渡金属的应力材料为碳化钽，采用化学气相沉积工艺形成所述第一应力层，反应温度为800℃～1200℃，反应压强为5托～10托，采用的碳源气体包括CH4、C2H6、C3H8中的一种或几种，采用的钽源气体包括TaCl5、TaBr5中的一种或两种，采用的载气为H2、He、Ar中的一种或几种。
可选的，所述应力结构还包括位于所述晶体管表面并且位于第一应力层下方的第二应力层
可选的，所述应力结构还包括位于所述第一应力层表面的第三应力层。
可选的，所述应力结构还包括位于所述晶体管表面并且位于第一应力层下方的第二应力层，和位于所述第一应力层表面的第三应力层。
可选的，所述第二应力层的应力大小为1.5GPa～3GPa，所述第二应力层的材料为氮化硅，所述第二应力层的厚度为10nm～50nm。
可选的，所述第三应力层的应力大小为1GPa～3GPa，第三应力层的材料为氮化硅，所述第三应力层的厚度为10nm～50nm。
可选的，所述侧墙包括位于所述栅极结构侧壁表面的第一侧墙和位于所述第一侧墙表面的第二侧墙，在形成所述应力结构之前，去除所述第二侧墙。
可选的，还包括，在形成所述应力结构之后进行退火处理。
可选的，所述退火处理采用激光退火工艺、闪光退火工艺或尖峰退火工艺。
可选的，还包括，在进行所述退火处理之后，去除所述应力结构。
可选的，还包括：在进行退火处理之后，在所述晶体管的源极、漏极和栅极表面形成金属硅化物层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在晶体管表面形成应力结构，所述应力结构包括第一应力层，所述第一应力层的材料为类金刚石材料或含有过渡金属的应力材料。所述类金刚石的材料硬度较大，具有较大的应力；所述含有过渡金属的应力材料具有较高的硬度和密度，能够产生较大的应力；所以，与现有技术采用氮化硅作为应力层相比，所述应力结构可以提供更大的应力，使晶体管的沟道区域受到更大的应力作用，从而提高晶体管的载流子的迁移率，提高晶体管的性能。
进一步的，所述应力结构还包括位于晶体管表面和第一应力层下方的第二应力层，所述第二应力层的材料为氮化硅，由于第一应力层的硬度和应力都很大但是柔韧性较差，而晶体管表面不是平面结构，第一应力层直接形成在所述晶体管表面容易产生裂纹，导致第一应力层的应力释放。在所述晶体管表面先形成第二应力层，再在所述第二应力层表面形成第一应力层，所述第二应力层的材料为氮化硅，具有较高的柔韧性与晶体管表面的匹配性较好，所述第二应力层作为缓冲层，可以缓解第一应力层与晶体管表面的不匹配性，防止所述第一应力层产生裂纹。
进一步的，所述应力结构还包括位于第二应力层表面的第三应力层。由于所述第一应力层硬度和应力较大，在后续作为刻蚀阻挡层的过程中，很容易在刻蚀过程中形成裂纹。所以，在所述第一应力层表面形成第三应力层，可以进一步保护所述第一应力层，使其在后续工艺中不产生裂纹，防止第一应力层中应力被释放掉。
进一步的，本发明的技术方案在形成所述应力结构之前，去除所述栅极结构侧壁表面的侧墙。去除所述侧墙，可以降低应力结构与晶体管沟道区域之间的距离，从而进一步提高所述应力结构对晶体管沟道区域的应力作用。
附图说明
图1至图7是本发明的第一实施例中所述应力结构的形成过程的示意图；
图8至图11是本发明的第二实施例中所述应力结构的形成过程的示意图
图12为晶体管沟道区域受到的应力大小随应力结构的厚度增加而变化的关系图；
图13为在相同的晶体管上形成不同应力结构之后，在沟道不同位置处的载流子迁移率的变化率曲线；
图14为在相同的晶体管上形成不同应力结构之后，晶体管的饱和电流的变化曲线。
具体实施方式
如背景技术中所述，现有技术采用氮化硅应力层对所述半导体器件的沟道区域施加应力，提高器件的载流子迁移率，但是，半导体器件的短沟道效应随着半导体器件特征尺寸的进一步减小而越发显著。
研究发现，所述氮化硅应力层对半导体器件沟道区域施加的应力有限，需要采用新的应力材料和应力结构进一步提高对半导体器件沟道区域的应力来提高晶体管的性能。
本发明的技术方案提出了一种应力结构的形成方法，采用类金刚石材料和含有过渡金属的应力材料形成应力层，可以提高所述应力结构对沟道区域的应力作用，提高晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
请参考图1，提供衬底100。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
请参考图2，在所述衬底100上形成晶体管。
所述晶体管包括：位于衬底100表面的栅极结构，所述栅极结构包括位于衬底100表面的栅介质层102和位于所述栅介质层102表面的栅极103、位于所述栅极结构侧壁表面的第一侧墙111和位于所述第一侧墙111表面的第二侧墙112、位于所述栅极结构两侧的半导体衬底内的源极201和漏极202。所述晶体管两侧还形成有浅沟槽隔离结构101。
具体的，形成所述晶体管的方法包括：在所述衬底表面形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层；在所述栅极材料层表面形成图形化掩膜层，以所述图形化掩膜层为掩膜刻蚀所述栅极材料层和栅介质材料层，形成栅介质层102和栅极103；在所述栅介质层102和栅极103的侧壁表面形成第一侧墙111；以所述第一侧墙111和栅介质层102、栅极103为掩膜，对位于所述栅极结构两侧的半导体衬底内进行轻掺杂源漏注入，形成轻掺杂区201a和轻掺杂区202a；在所述第一侧墙111表面形成第二侧墙112，以所述第二侧墙112、第一侧墙111和栅极结构作为掩膜，对位于栅极结构两侧的半导体衬底内进行源漏注入，形成源极201和漏极202。
所述栅介质层102的材料为氧化硅或氮氧化硅，所述栅极103的材料为多晶硅。所述栅介质层102还可以是HfO2、La2O3、HfSiON或者HfAlO2等高K介质材料，所述栅极103的材料还可以是Al、Cu、Ag、Au、Pt、Ni、Ti、TiN等材料。本实施例中，所述栅介质层102的材料为氧化硅，所述栅极103的材料为多晶硅。
所述第一侧墙111的材料为氧化硅，所述第一侧墙111用于保护栅极结构的侧壁并且限定所述轻掺杂区201a和202a与栅极之间的距离。所述第二侧墙112的材料为氮化硅，所述第二侧墙112作为进行源漏注入的掩膜，同时通过第二侧墙的厚度调整源极201和漏极202与栅极之间的距离。
请参考图3，去除所述第二侧墙112（请参考图2）。
具体的，采用湿法刻蚀工艺，去除所述第二侧墙112。本实施例中，采用磷酸溶液刻蚀所述第二侧墙112。
去除所述第二侧墙112可以降低后续形成的应力结构与晶体管沟道区域之间的距离，从而提高所述应力结构对沟道区域施加的应力作用。
在本发明的其他实施例中，可以直接在所述第二侧墙112表面形成应力结构。
请参考图4，在所述源极201、漏极202和栅极103表面形成金属硅化物层203。
本实施例中，采用两步硅化的工艺形成所述金属硅化物层203。首先，采用蒸发或溅射工艺在源极201、漏极202、栅极103以及第二侧墙112表面形成Ni金属层，然后采用炉管或快速退火设备，在高纯的氮气环境中，低温快速退火，所述退火温度为250℃～350℃，例如退火温度为260℃，持续时间30秒，形成富镍相硅化物；随后，采用湿法刻蚀的方法，去除多余的Ni金属层；最后，采用高温快速退火，所述退火温度为380℃～550℃，例如退火温度为500℃，持续时间30秒，使富镍相硅化物发生相变，形成金属硅化物层203。
在本发明的其他实施例中，还可以采用一步硅化工艺：首先采用蒸发或者溅射工艺，在源极201、漏极202、栅极103以及第二侧墙112表面形成Ni金属层；采用炉管或者快速退火设备，在高纯度的氮气环境下高温快速退火，形成镍硅化物；最后，采用湿法刻蚀方法，去除多余的Ni，形成金属硅化物层203。
本发明的其他实施例中，所述金属层的材料还可以Ni、Ta、Ti、W、Co、Pt或Pd中的一种或一种以上的金属，所述形成的金属硅化物层的材料可以是SiNi、SiTa、SiTi或NiSiPt等本技术领域的技术人员公知的金属硅化物材料。形成所述金属硅化物层可以降低所述源极、漏极表面的接触电阻。
由于所述金属层只会与硅发生反应，本实施例中，在所述源极201、漏极202和栅极103表面均形成了金属硅化物层。所述在本发明的其他实施例中，如果栅极103的材料为Al、Cu、Ag、Au、Pt、Ni、Ti等金属材料，则只会在所述源极201和漏极202表面形成金属硅化物层。
在本发明的其他实施例中，也可以在后续形成应力结构并进行退火之后，再形成所述金属硅化物层。
请参考图5，在所述晶体管表面形成第二应力层302。
所述第二应力层302覆盖浅沟槽隔离结构101、金属硅化物层203、第一侧墙111的表面，所述第二应力层302的材料为氮化硅。可以采用化学气相沉积或等离子体化学气相沉积工艺形成所述第二应力层302。所述第二应力层302的厚度为10nm～50nm，所述第二应力层302的应力大小为1.5GPa～3GPa。
本实施例中，采用等离子体增强化学气相沉积工艺形成所述第二应力层302，具体的，反应气体为NH3和SiH4，利用Ar等惰性气体作为载气，SiH4和NH3的气体流量比为0.1～4，反应温度为200℃～500℃，反应压强为100mTorr～200mTorr，提供一个功率为10W～100W的低频功率源，频率为100KHz。采用上述工艺形成的第二应力层302具有压应力，所述第二应力层302的应力大小为1.5GPa～3GPa。
所述第二应力层302具有较大的柔韧性，可以提高后续在第二应力层302表面形成的第一应力层的质量。
请参考图6，在所述第二应力层302表面形成第一应力层301。
所述第一应力层301的厚度为10nm～50nm，较佳的，所述第一应力层301的厚度为15nm～30nm，所述第一应力层的应力大小为2GPa～6GPa。
所述第一应力层301的材料为类金刚石材料或含有过渡金属的应力材料。
所述类金刚石材料可以是四面体非晶碳，所述类金刚石材料中sp3化学键的比例大于60%，由于所述类金刚石材料中sp3化学键的含量较高，所述类金刚石材料呈现出金刚石的性质，具有较高的硬度和绝缘性，所以采用所述类金刚石材料形成第一应力层301，所述第一应力层301具有较高的应力。
可以采用过滤阴极真空电弧（FCVA）镀膜技术形成所述类金刚石薄膜。具体的，采用石墨作为碳源，反应压强为2E-6托～1E-5托，偏压为0～-120V，电弧的电流大小为50A～100A。
所述第一应力层301的材料还可以是含有过渡金属的应力材料，所述含有过渡金属的应力材料可以是碳化钽、碳化钛、氮化钽、氮化钛、碳氮化钽或碳氮化钛中的一种或几种。与现有技术中采用氮化硅相比，所述含有过渡金属的应力层材料具有较高的硬度和密度，可以产生更大的应力。
本实施例中，所述第一应力层301的材料为碳化钽，采用化学气相沉积工艺形成所述第一应力层301，反应温度为800℃～1200℃，反应压强为5托～10托，采用的碳源气体为CH4、采用的钽源气体为TaCl5，采用的载气为H2，其中CH4的流量为10sccm～100sccm，TaCl5的流量为30sccm～300sccm，H2的流量为10sccm～1000sccm。采用上述工艺形成的碳化钽薄膜作为第一应力层，所述碳化钽中碳元素的摩尔比为0.03～0.3。所述摩尔比的含义为：碳原子的摩尔数与碳原子、钽原子的摩尔数总和之比。
在本发明的其他实施例中，所述碳源气体可以是CH4、C2H6、C3H8中的一种或几种，所述钽源气体可以是TaCl5、TaBr5等其他含钽的卤素化合物中的一种或几种。
在本发明的其他实施例中，还可以采用物理气相沉积或原子层沉积工艺形成含有过渡金属的应力材料作为第一应力层301。
在本发明的一个实施例中，所述第一应力层301的材料为碳化钛，所述碳化钛中碳元素的摩尔比为0.03～0.3。
在本发明的另一个实施例中，所述第一应力层301的材料为氮化钽或氮化钛，所述氮化钽中氮元素的摩尔比为0.03～0.25，所述氮化钛中氮元素的摩尔比为0.03～0.25，其中形成所述第一应力层的氮源气体可以是NH3。
在本发明的又一个实施例中，所述第一应力层301的材料为碳氮化钽或碳氮化钛，所述碳氮化钽中碳元素的摩尔比为0.01～0.1，氮元素的摩尔比为0.02～0.2；所述碳氮化钛中碳元素的摩尔比为0.01～0.1，氮元素的摩尔比为0.02～0.2。
所述第一应力层301硬度较大，并且具有较大的应力。与材料为氮化硅的第二应力层302相比，所述第一应力层301的应力大于所述第二应力层302的应力。
在本发明的其他实施例中，也可以直接在所述晶体管表面形成所述第一应力层301。
由于所述第一应力层301的柔韧性较差，而所述晶体管表面为非平面结构，如果直接形成在所述晶体管表面很容易使所述第一应力层301产生裂纹，导致第一应力层301中的应力被释放掉，从而降低所述第一应力层301对沟道区域的应力作用。所以，本实施例中，在形成所述第一应力层301之前，首先在所述晶体管表面形成材料为氮化硅的第二应力层302，然后在所述第二应力层302表面形成硬度及应力都较大的第一应力层301，所述第二应力层302可以作为缓冲层，缓解第一应力层301与晶体管表面之间的不匹配性，防止所述第一应力层301产生裂纹。
在本发明的其他实施例中，所述第一应力层和第二应力层构成了所述晶体管表面的应力结构。
请参考图7，在所述第一应力层301表面形成第三应力层303。
所述第三应力层303的材料为氮化硅。可以采用化学气相沉积或等离子体化学气相沉积工艺形成所述第三应力层303。所述第三应力层303的厚度为10nm～50nm。所述第三应力层的应力大小为1GPa～3GPa。
可以采用化学气相沉积或等离子体化学气相沉积工艺形成所述第三应力层303。本实施例中，采用与形成第二应力层302的相同工艺形成所述第三应力层。
所述第一应力层301、第二应力层302和第三应力层303构成本实施例中的晶体管表面的应力结构。并且所述应力结构后续还作为刻蚀通孔形成互连结构的刻蚀阻挡层。
由于所述第一应力层301的硬度和应力较大，在后续作为刻蚀阻挡层的过程中，很容易在刻蚀过程中形成裂纹。所以，本实施例中，在所述第一应力层301表面形成第三应力层303，可以进一步保护所述第一应力层301，使其在后续工艺中不产生裂纹，防止第一应力层301中应力被释放掉。
本实施例中，后续对所述晶体管及应力结构进行退火处理。
所述退火处理可以采用激光退火工艺、闪光退火工艺或尖峰退火工艺。
具体的，本实施例中，采用激光退火工艺进行退火处理，所述激光退火的温度为1000℃～1350℃，退火时间为10ms～300ms。
在本方明的另一实施例中，采用闪光退火工艺进行退火处理，所述闪光退火的温度为1000℃～1350℃，退火时间为10ms～300ms。
在本方明的另一实施例中，采用尖峰退火工艺进行退火处理，所述尖峰退火的温度为950℃～1100℃，退火时间为20s～1min。
所述半导体衬底100受到应力结构的应力作用，晶格发生形变，在退火处理之后，所述晶格的形变被固化，使晶体管的沟道区域记忆住所受到的应力作用。这样，在后续工艺中，即便所述应力结构产生裂纹或者受到损伤也不会导致沟道区域受到的应力作用下降而影响晶体管的性能。
由于所述退火处理的温度较高，会使得金属硅化物层203中的金属离子进一步向下扩散与源极20、漏极202以及栅极103内的硅发生反应，如果所述金属硅化物层203中金属离子较多，可能会导致所述源极和漏极整个均形成金属硅化物。所以，可以在形成所述应力结构并退火之后再在所述晶体管的源极、漏极和栅极表面形成金属硅化物层。
在本发明的实施例中，采用含过渡金属的应力材料作为第一应力层，由于所述过渡金属的应力材料具有一定的导电性，会影响后续在所述源极、漏极或栅极表面形成的互连结构的性能，所以，在进行退火处理之后，可以将所述应力结构去除。由于退火处理使晶体管的沟道区域记忆除了所述应力结构对其施加的应力作用，所以去除所述应力结构之后，并不会降低所述沟道区域的应力。在去除所述应力结构之后，再在所述源极、漏极和栅极表面形成金属硅化物层。
本发明的其他实施例中，所述第一应力层301的材料为类金刚石材料，同样可以在去除所述应力结构之后再在所述源极、漏极和栅极表面形成金属硅化物层。
第二实施例
本实施例中，所述第一应力层301的材料为类金刚石材料，由于类金刚石材料具有绝缘性质，不会影响后续形成的互连结构的性质。所以，后续可以直接在所述应力结构表面形成介质层，再在所述介质层内形成位于所述源极、漏极和栅极表面的通孔，然后再在所述源极、漏极和栅极表面形成金属硅化物层以及连接源极、漏极和栅极的互连结构，具体方法请参考图8～图11。
请参考图8，采用第一实施例中方法形成晶体管（如图3所示）后，在所述晶体管表面直接形成第二应力层304、第二应力层305和第三应力层306，在所述第三应力层303表面形成介质层400。
所述介质层400的材料可以是氧化硅、掺磷氧化硅或掺硼氧化硅层。后续在所述介质层400内形成互连结构。
请参考图9，刻蚀所述介质层400、第三应力层306、第一应力层305和第二应力层304，形成位于所述源极201、漏极202表面的第一通孔401和位于栅极103表面的第二通孔402。
具体的，在所述介质层400表面形成具有开口的掩膜层（图中未示出），所述开口定义了后续形成的通孔的位置，沿所述开口刻蚀所述介质层400、第三应力层306、第一应力层305和第二应力层304形成第一通孔401和第二通孔402，暴露出所述源极201、漏极202和栅极103的部分表面。
请参考图10，在所述源极201、漏极202和栅极103表面形成金属硅化物层501。
形成所述金属硅化物层501的方法包括：在所述介质层400表面形成金属层（未示出），所述金属层覆盖介质层400的表面及第一通孔401和第二通孔402的内壁，随后进行退火。
具体的，所述金属层的材料可以是Ni、Ta、Ti、W、Co、Pt或Pd中的一种或一种以上的金属。可以采用蒸发或者溅射工艺形成所述金属层。本实施例中，所述金属层的材料为Ni。随后，在氮气氛围下，进行退火处理，所述退火温度为250℃～350℃，例如退火温度为260℃，持续时间30秒，形成富镍相硅化物；随后，采用湿法刻蚀的方法，去除多余的金属层；最后，采用高温快速退火，所述退火温度为380℃～550℃，例如退火温度为500℃，持续时间30秒，使富镍相硅化物发生相变，形成金属硅化物层501。
请参考图11，在所述第一通孔401（参考图10）内填充金属材料，形成第一插塞502；在所述第二通孔402（参考图10）内填充金属材料，形成第二插塞503。
具体的，所述金属材料可以是Cu或W，采用化学气相沉积工艺形成，所述金属材料填充满第一通孔401和第二通孔402，然后以所述介质层400为研磨停止层，对所述金属材料进行平坦化，形成第一插塞502和第二插塞503，所述第一插塞502和第二插塞503的表面与介质层400的表面齐平。由于所述金属硅化物层501在对所述应力结构进行退火之后形成，所以在形成应力结构之后进行高温退火，不会对所述金属硅化物层的形成造成影响。
请参考图12，为在相同的晶体管上形成不同应力结构之后，所述晶体管沟道区域受到的应力大小随应力结构厚度的变化关系。
其中晶体管的结构如图2所示，曲线01表示的是现有技术中采用氮化硅层作为应力层对晶体管的沟道区域产生的应力；曲线02表示的是采用本发明的技术方案中在晶体管表面形成氮化硅层（第二应力层）之后，在所述氮化硅层表面形成碳化钽层（第一应力层），所述氮化硅层和碳化钽层作为应力结构对晶体管的沟道区域产生的应力；曲线03表示的是在去除所述晶体管栅极结构两侧的第二侧墙112（请参考图2）之后，再在所述晶体管表面依次形成氮化硅层（第二应力层）和碳化钽层（第一应力层）作为应力结构对晶体管的沟道区域产生的应力。其中曲线02和曲线03中，碳化钽中碳的摩尔比均为0.1。
曲线02与曲线01相比，在应力结构具有相同厚度的情况下，曲线02采用本发明的技术方案，在晶体管表面形成氮化硅层之后，在所述氮化硅层表面形成碳化钽层作为应力结构，对晶体管沟道区域产生的应力要明显大于现有技术采用相同厚度的氮化硅层作为应力结构对晶体管沟道区域产生的应力。这是由于碳化钽层的应力大于氮化硅层产生的应力。
曲线03与曲线01相比，在应力结构具有相同厚度的情况下，去除所述晶体管栅极结构两侧的第二侧墙112（请参考图2）之后，再在所述晶体管表面依次形成氮化硅层和碳化钽层作为应力结构。与不去除所述第二侧墙直接在晶体管表面依次形成氮化硅层和碳化钽层作为应力结构相比，去除第二侧墙可以提高所述应力结构对晶体管沟道区域产生的应力。这是由于去除所述第二侧墙之后，降低了所述应力结构与沟道区域之间的距离，从而可以提高沟道区域受到的应力作用。
请参考图13，为在相同的晶体管上形成不同应力结构之后，在沟道不同位置处的载流子迁移率的变化率。
其中晶体管的结构如图2所示，将未形成应力结构时的载流子迁移率作为基准载流子迁移率，载流子迁移率的平均变化量与基准载流子迁移率的比值为所述载流子迁移率的变化率，所述载流子迁移率的变化率越大表明载流子的迁移率越高。曲线11表示，现有技术中，直接在所述晶体管表面形成氮化硅层作为应力结构，在沟道不同位置处载流子迁移率的变化率，所述氮化硅层的厚度为20nm；曲线12表示，去除所述晶体管的第二侧墙后，在晶体管表面形成氮化硅层作为应力结构，在沟道不同位置处载流子迁移率的变化率，所述氮化硅层的厚度为20nm；曲线13表示，去除所述晶体管的第二侧墙后，在晶体管表面依次形成第一氮化硅层、第二氮化硅层和氮化钽层（第一应力层）作为应力结构，其中第一氮化硅层、第二氮化硅层共同作为第二应力层，在沟道不同位置处载流子迁移率的变化率，所述第一氮化硅层的厚度为20nm、第二氮化硅层的厚度为20nm，TaN层的厚度为20nm；曲线14表示，去除所述晶体管的第二侧墙后，在晶体管表面依次形成第三氮化硅层（第二应力层）、氮化钽层（第一应力层）、第四氮化硅层（第三应力层）作为应力结构，在沟道不同位置处载流子迁移率的变化率，所述第三氮化硅层的厚度为20nm、氮化钽层的厚度为20nm、第四氮化硅层的厚度为20nm。其中，氮化钽层中氮的摩尔浓度均为0.1。
比较曲线11和曲线12，可以看出去除第二侧墙之后形成应力结构，可以提高沟道区域内的载流子迁移率的变化率更大，所以去除所述第二侧墙之后再形成应力结构，可以提高沟道区域受到的应力大小。
比较曲线12和13，可以看出在形成氮化硅层的基础上再形成一层氮化硅层和氮化钽层，由于应力结构的厚度提高，所述应力结构的应力增强。可以进一步提高沟道区受到的应力。
比较曲线13和14，曲线14中的氮化钽层更接近沟道区域，由于氮化钽的应力大于氮化硅层的应力，所以沟道区域会受到更大的应力作用，从而使载流子迁移率的变化率更大。
请参考图14，为在相同的晶体管上形成不同应力结构之后，晶体管的饱和电流的变化曲线。
其中晶体管的结构如图2所示，曲线21表示，现有技术中，直接在所述晶体管表面形成氮化硅层作为应力结构，晶体管的饱和电流的变化曲线，所述氮化硅层的厚度为20nm；曲线22表示，去除所述晶体管的第二侧墙后，在晶体管表面形成氮化硅层作为应力结构，晶体管的饱和电流的变化曲线，所述氮化硅层的厚度为20nm；曲线23表示，去除所述晶体管的第二侧墙后，在晶体管表面依次形成第一氮化硅层、第二氮化硅层（第一氮化硅层和第二氮化硅层共同作为第二应力层）和氮化钽层（第一应力层）作为应力结构，晶体管的饱和电流的变化曲线，所述第一氮化硅层的厚度为20nm、第二氮化硅层的厚度为20nm，氮化钽层的厚度为20nm；曲线24表示，去除所述晶体管的第二侧墙后，在晶体管表面依次形成第三氮化硅层（第二应力层）、氮化钽层（第一应力层）、第四氮化硅层（第三应力层）作为应力结构，晶体管的饱和电流的变化曲线，所述第三氮化硅层的厚度为20nm、氮化钽层的厚度为20nm、第四氮化硅层的厚度为20nm。其中，氮化钽层中氮的摩尔浓度均为0.1。曲线21、22、23、24中应力结构对晶体管沟道区域的应力逐渐提高，进而使得晶体管沟道区域的载流子迁移率得到提高，从而使晶体管的饱和电流也相应提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种应力结构的形成方法，其特征在于，包括： 
提供衬底； 
在所述衬底上形成晶体管，所述晶体管包括：位于衬底表面的栅极结构、位于所述栅极结构侧壁表面的侧墙、位于所述栅极结构两侧的半导体衬底内的源极和漏极； 
在所述晶体管表面形成应力结构，所述应力结构包括位于晶体管表面的第一应力层，所述第一应力层的材料为类金刚石材料或含有过渡金属的应力材料。 
2.根据权利要求1所述的应力结构的形成方法，其特征在于，所述类金刚石材料中sp3化学键的比例大于60%。 
3.根据权利要求1所述的应力结构的形成方法，其特征在于，所述第一应力层的厚度为10nm～50nm。 
4.根据权利要求1所述的应力结构的形成方法，其特征在于，所述第一应力层的应力大小为2GPa～6GPa。 
5.根据权利要求1所述的应力结构的形成方法，其特征在于，所述类金刚石材料为四面体非晶碳。 
6.根据权例要求1所述的应力结构的形成方法，其特征在于，采用过滤阴极真空电弧镀膜技术形成所述类金刚石材料。 
7.根据权例要求6所述的应力结构的形成方法，其特征在于，所述过滤阴极真空电弧镀膜技术采用石墨作为碳源，反应压强为2E-6托～1E-5托，偏压为0～-120V，电弧的电流大小为50A～100A。 
8.根据权利要求1所述的应力结构的形成方法，其特征在于，所述含有过渡金属的应力材料为碳化钽、碳化钛、氮化钽、氮化钛、碳氮化钽或碳氮化钛中的一种或几种。 
9.根据权利要求8所述的应力结构的形成方法，其特征在于，所述碳化钽中碳元素的摩尔比为0.03～0.3；碳化钛中碳元素的摩尔比0.03～0.3；氮化钽中氮元素的摩尔比为0.03～0.25；氮化钛中氮元素的摩尔比为0.03～0.25；碳氮 化钽中碳元素的摩尔比为0.01～0.1、氮元素的摩尔比为0.02～0.2；碳氮化钛中碳元素的摩尔比为0.01～0.1、氮元素的摩尔比为0.02～0.2。 
10.根据权利要求1所述的应力结构的形成方法，其特征在于，所述含有过渡金属的应力材料为碳化钽，采用化学气相沉积工艺形成所述第一应力层，反应温度为800℃～1200℃，反应压强为5托～10托，采用的碳源气体包括CH4、C2H6、C3H8中的一种或几种，采用的钽源气体包括TaCl5、TaBr5中的一种或两种，采用的载气为H2、He、Ar中的一种或几种。 
11.根据权利要求1所述的应力结构的形成方法，其特征在于，所述应力结构还包括位于所述晶体管表面并且位于第一应力层下方的第二应力层。 
12.根据权利要求1所述的应力结构的形成方法，其特征在于，所述应力结构还包括位于所述第一应力层表面的第三应力层。 
13.根据权利要求1所述的应力结构的形成方法，其特征在于，所述应力结构还包括位于所述晶体管表面并且位于第一应力层下方的第二应力层，和位于所述第一应力层表面的第三应力层。 
14.根据权利要求11或13所述的应力结构的形成方法，其特征在于，所述第二应力层的应力大小为1.5GPa～3GPa，所述第二应力层的材料为氮化硅，所述第二应力层的厚度为10nm～50nm。 
15.根据权利要求12或13所述的应力结构的形成方法，其特征在于，所述第三应力层的应力大小为1GPa～3GPa，第三应力层的材料为氮化硅，所述第三应力层的厚度为10nm～50nm。 
16.根据权利要求1所述的应力结构的形成方法，其特征在于，所述侧墙包括位于所述栅极结构侧壁表面的第一侧墙和位于所述第一侧墙表面的第二侧墙，在形成所述应力结构之前，去除所述第二侧墙。 
17.根据权利要求1所述的应力结构的形成方法，其特征在于，还包括，在形成所述应力结构之后进行退火处理。 
18.根据权利要求17所述的应力结构的形成方法，其特征在于，所述退火处理采用激光退火工艺、闪光退火工艺或尖峰退火工艺。 
19.根据权利要求17所述的应力结构的形成方法，其特征在于，还包括，在进行所述退火处理之后，去除所述应力结构。 
20.根据权利要求17所述的应力结构的形成方法，其特征在于，还包括：在进行退火处理之后，在所述晶体管的源极、漏极和栅极表面形成金属硅化物层。 
CN201310190612.7A 2013-05-21 2013-05-21 应力结构的形成方法 Pending CN104183492A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310190612.7A CN104183492A (zh) 2013-05-21 2013-05-21 应力结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310190612.7A CN104183492A (zh) 2013-05-21 2013-05-21 应力结构的形成方法

Publications (1)

Publication Number Publication Date
CN104183492A true CN104183492A (zh) 2014-12-03

Family

ID=51964449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310190612.7A Pending CN104183492A (zh) 2013-05-21 2013-05-21 应力结构的形成方法

Country Status (1)

Country Link
CN (1) CN104183492A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911284A (zh) * 2019-11-25 2020-03-24 上海华力集成电路制造有限公司 器件nbti寿命改善方法和结构
CN115295494A (zh) * 2022-10-08 2022-11-04 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091471A1 (en) * 2004-10-29 2006-05-04 Kai Frohberg Technique for creating different mechanical strain in different channel regions by forming an etch stop layer stack having differently modified intrinsic stress
US20060183339A1 (en) * 2005-02-14 2006-08-17 Ravi Kramadhati V Stressed semiconductor using carbon and method for producing the same
US20070102726A1 (en) * 2005-10-31 2007-05-10 Ryota Watanabe Semiconductor device for improving channel mobility
TW200818501A (en) * 2006-06-30 2008-04-16 Applied Materials Inc Metal layer inducing strain in silicon
CN101320713A (zh) * 2007-06-05 2008-12-10 国际商业机器公司 半导体结构及其方法
US20090159979A1 (en) * 2005-11-11 2009-06-25 Kabushiki Kaisha Toshiba Semiconductor device with misfet
CN102956698A (zh) * 2011-08-19 2013-03-06 中国科学院微电子研究所 压应变p-MOSFET器件结构及其制造方法
CN103545211A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 半导体器件制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091471A1 (en) * 2004-10-29 2006-05-04 Kai Frohberg Technique for creating different mechanical strain in different channel regions by forming an etch stop layer stack having differently modified intrinsic stress
US20060183339A1 (en) * 2005-02-14 2006-08-17 Ravi Kramadhati V Stressed semiconductor using carbon and method for producing the same
US20070102726A1 (en) * 2005-10-31 2007-05-10 Ryota Watanabe Semiconductor device for improving channel mobility
US20090159979A1 (en) * 2005-11-11 2009-06-25 Kabushiki Kaisha Toshiba Semiconductor device with misfet
TW200818501A (en) * 2006-06-30 2008-04-16 Applied Materials Inc Metal layer inducing strain in silicon
CN101320713A (zh) * 2007-06-05 2008-12-10 国际商业机器公司 半导体结构及其方法
CN102956698A (zh) * 2011-08-19 2013-03-06 中国科学院微电子研究所 压应变p-MOSFET器件结构及其制造方法
CN103545211A (zh) * 2012-07-13 2014-01-29 中国科学院微电子研究所 半导体器件制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911284A (zh) * 2019-11-25 2020-03-24 上海华力集成电路制造有限公司 器件nbti寿命改善方法和结构
CN115295494A (zh) * 2022-10-08 2022-11-04 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Similar Documents

Publication Publication Date Title
US11664376B2 (en) Semiconductor device and method of manufacturing the same
US9799768B2 (en) Semiconductor device and method for manufacturing same
US8809141B2 (en) High performance CMOS transistors using PMD liner stress
US20150048417A1 (en) Germanium Barrier Embedded in MOS Devices
CN108122744B (zh) 半导体器件及其制造方法
JP2011171706A (ja) トランジスタ及びその製造方法
US8836048B2 (en) Field effect transistor device having a hybrid metal gate stack
US20100006954A1 (en) Transistor device
US11164957B2 (en) Semiconductor device with adhesion layer and method of making
US8088665B2 (en) Method of forming self-aligned low resistance contact layer
JP2009147265A (ja) 半導体装置及びその製造方法
US20110254060A1 (en) Metal Gate Structure and Fabricating Method thereof
US20100012992A1 (en) Method of manufacturing semiconductor device
CN104183492A (zh) 应力结构的形成方法
US11699620B2 (en) Shallow trench isolation structures having uniform step heights
US20240006505A1 (en) Semiconductor device including conductive nitride feature and method of making the semiconductor device
KR101085626B1 (ko) 플래시 메모리 소자의 형성방법
CN102569081A (zh) 用于制作应变半导体器件结构的方法
CN109950205B (zh) 半导体结构及其形成方法
CN109980004B (zh) 半导体结构及其形成方法
CN108987475B (zh) 半导体器件及其形成方法
CN114121658A (zh) 半导体结构及其形成方法
KR100532741B1 (ko) 반도체 소자의 식각 정지막 제조 방법
KR100900224B1 (ko) 반도체 소자의 게이트 및 그의 제조방법
CN113809176A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141203

RJ01 Rejection of invention patent application after publication