TW201635350A

TW201635350A - 製造半導體裝置的方法

Info

Publication number: TW201635350A
Application number: TW104108898A
Authority: TW
Inventors: 周承翰; 楊怡箴; 張耀文; 盧道政
Original assignee: 旺宏電子股份有限公司
Priority date: 2015-03-20
Filing date: 2015-03-20
Publication date: 2016-10-01
Also published as: TWI581314B

Abstract

一種半導體裝置的製造方法，包含準備包含多個凸起部形成在一基板上的一晶圓。這些突起部向上突起在基板的一表面並且具有從基板的表面上測量的一高度。此方法更包含決定代表相鄰的突起部之間的間隔的分布的一間隔分布，以及基於高度和間隔分布計算一注入角度。此注入角度為基板的一法線方向和一注入方向之間的一角度。此方法也包含以計算的注入角度注入離子。

Description

製造半導體裝置的方法

【0001】

本揭露是有關於製造半導體裝置，特別是有關於製造半導體裝置期間的注入程序。

【0002】

半導體裝置藉由一製造程序形成在一晶圓上。在某些情況下，形成在一晶圓上的半導體裝置是相同的，亦即它們具有相同的尺寸和相同的特性。然而，現代半導體裝置的製造程序可包含數十或甚至數百個程序步驟，並且程序變化可能導致裝置的尺寸偏差。此裝置尺寸偏差可能會導致裝置特性的偏差，例如半導體裝置的臨界電壓Vth、或崩潰電壓Vpt。這種偏差可能在當晶圓的尺寸增加或各個半導體裝置的尺寸減小時變更大。

【0003】

本揭露提供一種半導體裝置的製造方法，包含準備包含多個凸起部形成在一基板上的一晶圓。這些突起部向上突起在基板的一表面並且具有從基板的表面上測量的一高度。此方法更包含決定代表相鄰的突起部之間的間隔的分布的一間隔分布，以及基於高度和間隔分布計算一注入角度。此注入角度為基板的一法線方向和一注入方向之間的一角度。此方法也包含以計算的注入角度注入離子。

【0004】

本揭露也提供一種半導體裝置，包含一基板以及複數個突起部形成在基板上。這些突起部向上突起在基板的一表面。相鄰的這些突起部的多個間隔是互不相同的。這裝置還包含複數個摻雜區，形成在基板中並形成在這些突起部之間。這些摻雜區對應這些間隔並且包含多個不同的摻雜濃度。

【0005】

本揭露的特徵和優點可以從下列的描述中說明，並且部分地是從描述中顯而易見的、或者可通過本揭露的實施而得知。這些特徵和優點可以由所附的申請專利範圍所特別指出的元件和其組合實現。

【0006】

應當理解的是，前述一般的描述和以下的詳細描述都只是示例性和說明性的，並不如要求保護申請專利範圍用以限制本發明的。

【0007】

所附的圖式包含在說明書中，並與說明書構成本說明書的一部分，圖式示出了本發明的幾個實施例，並且可參照說明書用於解釋本發明的原理。

【0035】

100、500‧‧‧晶圓
102、502、1307、1308、1309、1310‧‧‧突起部
104、504、1301‧‧‧基板
106、106a、106b、1300‧‧‧半導體裝置
W‧‧‧閘極寬度
L、L1、L2‧‧‧閘極長度
Vth‧‧‧臨界電壓
Vpt‧‧‧崩潰電壓
H‧‧‧閘極高度
P‧‧‧間距
X1、X2、1302、1304、1306‧‧‧間隔
θ‧‧‧注入角度
Y‧‧‧突起部中的垂直位置
602‧‧‧離子
1312、1314、1316‧‧‧區域

【0008】

第1圖繪示包含多個凸起部形成在一基板上的一晶圓的一部份的透視圖。
第2A圖和第2B圖繪示在第1圖中的晶圓的不同部份的剖面圖。
第3A圖和第3B圖繪示半導體裝置的一臨界電壓或一崩潰電壓和一閘極長度或一閘極寬度之間關係的示意圖。
第4圖繪示半導體裝置的臨界電壓和崩潰電壓在一晶圓上的分布的示意圖。
第5A圖、第5B圖、第6A圖和第6B圖繪示依據一實施例的半導體裝置製造方法的剖面圖。
第7A圖和第7B圖繪示經例如第5A圖、第5B圖、第6A圖和第6B圖的製造方法的晶圓的一部份的俯視圖。
第8A圖和第8B圖繪示依據本揭露一實施例製造方法半導體裝置的臨界電壓或崩潰電壓和閘極長度或閘極寬度之間的效果的示意圖。
第9圖繪示依據本揭露一實施例製造方法半導體裝置的臨界電壓或崩潰電壓在一晶圓上的分布的效果的示意圖。
第10A圖和第10B圖繪示在依據一實施例執行自對準注入後的晶圓的不同部份的模擬雜質分布的示意圖。
第11A圖和第11B圖繪示半導體裝置的具有不同的閘極長度的模擬的臨界電壓和崩潰電壓的折線圖。
第12A圖和第12B圖繪示依據本揭露一實施例以一斜向離子注入突起部的垂直摻雜分布以及以一垂直離子注入突起部之間的比較的示意圖。
第13圖繪示依據本揭露一實施例的半導體裝置的不同間隔的相鄰的突起部之間具有不同的摻雜濃度的示意圖。

【0009】

本揭露的一實施例包含製造半導體裝置的一方法。

【0010】

在本文中，參照圖式描述本揭露的實施例。盡可能地，圖式中相同的參考符號用來表示相同或相似的元件。

【0011】

第1圖繪示包含多個凸起部102形成在一基板104上的一晶圓100的一部份的透視圖。突起部102形成在基板104上的一間距P (pitch)。這此例中，突起部102為半導體裝置106的閘極結構。半導體裝置106可例如為金氧半場效電晶體（MOSFET）、電荷擷取（charge-trap）記憶體單元，如氧化物氮化物氧化物（ONO）記憶體單元或浮閘記憶體單元。每一半導體裝置106都與多個尺寸參數相關，例如閘極長度L、閘極寬度W和閘極高度H，亦即突起部102。由於程序的變化，晶圓100上的半導體裝置106中的尺寸參數可為不同的。舉例來說，第2A圖和第2B圖繪示晶圓100的不同區域的分別具有不同閘極長度L1及L2的半導體裝置106a及半導體裝置106b的剖面圖。因此，半導體裝置106a和半導體裝置106b的電氣特性例如臨界電壓Vth或崩潰電壓Vpt可能不相同。

【0012】

第3A圖和第3B圖繪示一半導體裝置的臨界電壓Vth或崩潰電壓Vpt和閘極長度或閘極寬度之間的關係的示意圖。第3A圖和第3B圖分別示出了基板104中的不同摻雜濃度的情況。在相同的摻雜條件下，一較小的裝置相較於一較大的裝置通常有較低的臨界電壓Vth或崩潰電壓Vpt，故對於較小的裝置的結構設計裕度是比較小的。因此，當裝置尺寸縮放時，一較小的裝置的電氣特性對於複雜的熱擴散和程序控制是敏感的。據此，一較小的裝置具有可能受一非均勻的摻雜分布影響而有限的操作電流區域。舉例來說，在一具有高的局部摻雜濃度的區域的一較小的裝置相較於在一具有低的局部摻雜濃度的區域的一較小的裝置會有一較大的臨界電壓Vth。另一方面，一較大的裝置可能具有較寬廣的操作電流區域以平衡受非均勻的摻雜分布引起的電氣變化。在第3A圖和第3B圖中，水平軸代表閘極長度L或閘極寬度W，而垂直軸代表臨界電壓Vth或崩潰電壓Vpt。因此，在第3A圖和第3B圖中，每一曲線代表四個從屬關係：臨界電壓Vth和閘極長度L的關係、臨界電壓Vth和閘極寬度W的關係、崩潰電壓Vpt和閘極長度L的關係以及崩潰電壓Vpt和閘極寬度W的關係。

【0013】

具體地，第3A圖示出了基板104中的摻雜濃度相對低而發生短通道效應的情況。另一方面，第3B圖示出了基板104中的摻雜濃度相對高而發生反轉短通道效應的情況。如第3A圖和第3B圖所示，在這兩種情況的任一種中，臨界電壓Vth和崩潰電壓Vpt都隨著有著不同的閘極長度L或閘極寬度W的裝置而有很大的改變。因此，如果形成在同一晶圓上不同區域的半導體裝置具有不同的尺寸，例如如第2A圖和第2B圖所示的不同的閘極長度，則一或多個裝置特性例如在晶圓上的半導體裝置的臨界電壓Vth或崩潰電壓Vpt可能會不同，導致一裝置特性分布亦即晶圓上的裝置特性是不均勻的。第4圖繪示臨界電壓Vth或崩潰電壓Vpt的分布的示意圖。在第4圖中，水平軸代表臨界電壓Vth或崩潰電壓Vpt，而垂直軸代表具有一特定臨界電壓Vth或崩潰電壓Vpt的裝置的數量。由於程序變化，此分布可能非常寬廣。

【0014】

第5A圖、第5B圖、第6A圖和第6B圖繪示依據本揭露一實施例的半導體裝置製造方法的剖面圖。如第5A圖和第5B圖所示，晶圓500包含突起部502形成在基板504上。基板504可為一半導體基板，例如為一矽基板或一矽上絕緣體（SOI）基板。甚至，基板504可為n型或p型摻雜。在一些實施例中，半導體裝置為電晶體且基板504上被突起部502覆蓋的區域對應電晶體的通道區。

【0015】

形成在晶圓500上的突起部502可為在半導體裝置的一製造程序期間形成的結構，此結構可在製造程序之後的階段被移除或破壞，或者保留在最後的裝置中。在一些實施例中，突起部502被包含在由一單一材料形成的一圖案化層中，舉例來說，一電介質如氧化物、一氮化物或一氮氧化物，一半導體如一單晶矽或一多晶矽，一金屬，或一光阻。在一些實施例中，突起部502被包含在由至少兩種材料形成的一圖案化層，其中一材料堆疊在另一材料之上。這至少兩種材料可例如從上述材料中選擇。在一些實施例中，突起部502為電晶體的閘極結構。這些電晶體可以例如為金氧半場效電晶體（MOSFET）、電荷擷取記憶體單元如ONO記憶體單元或浮閘記憶體單元。

【0016】

突起部502形成在基板504上的同一間距P且具有相同的高度H。第5A圖示出了晶圓500的一第一區域，其中第一區域中突起部502的長度為L1且相鄰的突起部502之間的間隔為X1。第5B圖示出了晶圓500的一第二區域，其中第二區域中突起部502的長度為L2且相鄰的突起部502之間的間隔為X2。在此例中，由於長度上的差別，L1大於L2且X1小於X2。

【0017】

如第6A圖和第6B圖所示，在如第5A圖和第5B圖所示的晶圓500上以一注入角度θ注入離子602以執行一離子注入。此注入角度θ為基板504的一法線方向（第6A圖和第6B圖的虛線）和離子602被注入的一注入方向（第6A圖和第6B圖的實線）之間的一角度。離子602可為砷離子、硼離子、銦離子、銻離子、氮離子、鍺離子、碳離子、或磷離子的至少一個。

【0018】

符合本揭露的實施例中，注入角度θ被選擇以使第5A圖和第6A圖所示的第一區域中的離子602被突起部502完全擋住，因此不能到達基板504上相鄰的突起部502之間的區域。另一方面，第5B圖和第6B圖所示的第二區域中離子602並未被突起部502完全擋住，因此一些離子602可到達基板504上相鄰的突起部502之間的區域。依據本揭露的實施例的這種傾斜注入也被稱為自對準注入。

【0019】

符合本揭露的實施例中，基於突起部502的高度H和代表晶圓500上相鄰的突起部502之間的間隔的分布的一間隔分布計算注入角度θ。此間隔分布可包含一系列的間隔值，例如90nm、94nm、94nm、100nm、…，其中每個間隔值對應兩個相鄰的突起部之間的間隔。此間隔分布也可包含一統計說明，對每一間隔範圍有多少對的相鄰的突起部具有一間隔落在此間隔範圍內。舉例來說，有10對相鄰的突起部的間隔落在間隔範圍90nm到90nm之間，有20對相鄰的突起部的間隔落在間隔範圍91nm到92nm之間，等等。

【0020】

符合本揭露的實施例中，為了決定注入角度θ，基於晶圓500的第一區域中的突起部502的高度H和相鄰的突起部502之間的間隔X1計算一第一角度θ1，使用一公式：θ1 = arctan(X1/H)。相似的，基於晶圓500的第二區域中的突起部502的高度H和相鄰的突起部502之間的間隔X2計算一第二角度θ2，使用一公式：θ2 = arctan(X2/H)。因此，選擇注入角度θ以使θ1 ≦ θ ＜ θ2。

【0021】

在一些實施例中，晶圓500的第一區域中相鄰的突起部502之間的間隔X1為間隔分布中最小的間隔。在一些實施例中，晶圓500的第二區域中相鄰的突起部502之間的間隔X2為間隔分布中最大的間隔。在一些實施例中，X1和X2分別為間隔分布中最小最大的間隔。

【0022】

間隔分布可透過各種方法來決定。在一些實施例中，在基板504上形成突起部502之後，從晶圓500上切割一樣本條。測量此樣本條上的相鄰的突起部之間的間隔而因此決定此樣本條上的間隔分布（也被稱為「樣本間隔分布」）。此樣本間隔分布被用來當作整個晶圓500上的間隔分布。對於本領域具有通常知識者來所能理解的，愈多突起部502被包含在此樣本條中，此樣本間隔分布愈接近晶圓500上實際的間隔分布。

【0023】

在一些實施例中，可以用歷史資料來決定晶圓500上的間隔分布。相似於晶圓500的一個（或多個）晶圓且此晶圓與晶圓500於相似條件下形成多個凸起部，測量此晶圓上的間隔而儲存結果。因此而決定間隔分布（也被稱為「統計間隔分布」）。被用來當作晶圓500上的間隔分布。

【0024】

如上面描述的，依據本揭露的實施例中的離子注入為一傾斜離子注入。也就是說，此離子注入並非沿著基板504的法線方向執行。離子注入的方向（也被稱為離子注入方向）因此有兩個分量，亦即水平方向的分量和垂直方向的分量。離子注入方向的水平方向的分量示意在第7A圖和第7B圖的俯視圖。第7A圖和第7B圖所示的區域可為晶圓500的同一部分或不同部分。在第7A圖中，沿著突起部502的長度L的方向（如第7A圖中的黑箭頭所示）執行離子注入，亦即由基板504的法線方向和平行於突起部502的長度方向的注入方向定義的一平面。這對應於如第5A圖、第5B圖、第6A圖和第6B圖所示的剖面圖的情形。在這種情況下，間隔分布代表相鄰的突起部502之間沿著突起部502的長度方向的間隔的分布。在一些實施例中，突起部502的長度方向對應晶圓500上的一位元線方向，因此此間隔分布代表相鄰的突起部502之間沿著晶圓500的位元線方向上的間隔的分布。

【0025】

另一方面，在第7B圖中，沿著突起部502的長度L的方向（如第7A圖中的黑箭頭所示）執行離子注入，亦即由基板504的法線方向和平行於突起部502的長度方向的注入方向定義的一平面。這對應於如第5A圖、第5B圖、第6A圖和第6B圖所示的剖面圖的情形。在這種情況下，間隔分布代表相鄰的突起部502之間沿著突起部502的長度方向的間隔的分布。在一些實施例中，突起部502的長度方向對應晶圓500上的一位元線方向，因此此間隔分布代表相鄰的突起部502之間沿著晶圓500的位元線方向上的間隔的分布。

【0026】

第8A圖和第8B圖繪示依據本揭露一實施例製造方法半導體裝置的臨界電壓或崩潰電壓和閘極長度或閘極寬度之間的效果的示意圖。在第8A圖和第8B圖中，對應於半導體裝置的臨界電壓Vth或崩潰電壓Vpt和閘極長度L或閘極寬度W的關係的實線的曲線相似於第3A圖和第3B圖的曲線。另一方面，對應於半導體裝置的臨界電壓Vth或崩潰電壓Vpt和閘極長度L或閘極寬度W的關係的虛線的曲線為使用依據本揭露的實施例中的方法製造的。相似於第3A圖和第3B圖，第8A圖和第8B圖的每一曲線代表四種從屬關係。

【0027】

如第8A圖和第8B圖所示，依照本揭露的實施例的製造程序的裝置的從屬曲線更平坦。因此，使用本揭露的實施例的製造方法，即使程序變化導致尺寸的偏差，特性例如晶圓上的最終的半導體裝置的電氣特性相對地比較均勻。也就是說，晶圓上的臨界電壓Vth或崩潰電壓Vpt分布變得比較狹窄，如第9圖的虛線曲線所示。在第9圖中，實線曲線代表晶圓未使用依據本揭露的實施例的製造程序，相似於第4圖所示的曲線。

【0028】

第10A圖和第10B圖繪示在依據一實施例執行自對準注入後的晶圓的模擬雜質分布的示意圖。特別地說，第10A圖示出了晶圓的一區域對應於如第5A圖和第6A圖所示的晶圓500的第一區域，而第10B圖示出了晶圓的一區域對應於如第5B圖和第6B圖所示的晶圓500的第二區域。在第10A圖和第10B圖中，突起部形成在同一間距上。第10A圖中的突起部的長度是110nm，而第10B圖中的突起部的長度是94nm。以注入角度為35°注入一劑3E13原子/cm² 的硼離子而執行兩個傾斜注入（如第10A圖和第10B圖所示的箭頭線），一個從左側注入而另一個從右側注入。在第10A圖所示的區域中，離子被突起部擋住。另一方面，在第10B圖所示的區域中，因為突起部不能完全擋住離子，所以離子被注入到基板上突起部和雜質分佈之間的被修改的區域。應當注意的是，即使是在第10A圖中，仍有少部分離子穿過基板上突起部之間的區域注入到基板上突起部和雜質分佈之間的被修改的區域，但相對10b 圖所示的量要來的少。

【0029】

第11A圖和第11B圖繪示半導體裝置的具有不同的閘極長度的模擬的臨界電壓Vth和崩潰電壓Vpt的折線圖。在第11A圖和第11B圖中，有著鑽石點的曲線代表半導體裝置未使用本揭露的實施例的自對準注入，有著方形點的曲線代表半導體裝置使用以注入角度為35°注入一劑3E13原子/cm² 的的自對準注入，而有著三角形點的曲線代表半導體裝置使用以注入角度為35°注入一劑5E13原子/cm² 的的自對準注入。如第11A圖和第11B圖所示，使用依據本揭露的實施例的自對準注入，裝置中的臨界電壓Vth和崩潰電壓Vpt在不同的維度都較均勻，例如不同閘極長度，亦即抑制了臨界電壓Vth和崩潰電壓Vpt的下降（roll-off）。

【0030】

第12A圖和第12B圖繪示依據本揭露一實施例例如形成在晶圓上的閘極結構以本揭露的實施例的一斜向離子注入突起部的垂直摻雜分布（第12A圖）以及以一垂直離子注入突起部的垂直摻雜分布（第12B圖）之間的比較的示意圖。箭頭線代表離子注入的方向。在第12A圖和第12B圖中，每一摻雜分布圖中的水平軸的字母Y代表突起部中的垂直位置。沿著如第12A圖和第12B圖所示的垂直虛線測量摻雜濃度。如第12A圖所示，對於執行依據本揭露的實施例的一斜向離子注入的一晶圓，注入的離子主要被包含在突起部靠近接收注入的一側面的區域（對角斜線陰影的區域）。在這種情況下，突起部的垂直摻雜分布是相對平坦的。另一方面，如第12B圖所示，對於不執行一斜向離子注入而執行一垂直離子注入的一晶圓，注入的離子主要被埋在突起部的區域（對角斜線陰影的區域）並且平行橫跨突起部的一側面到另一側面。這被埋的區域的深度及寬度例如取決於注入的能量和注入離子的類型以及突起部的材料。在這種情況下，突起部的垂直摻雜分布是變化劇烈的。因此，藉由測量裝置的突起部的垂直摻雜分布可決定是否在裝置的製造期間執行依據本揭露的實施例的斜向離子注入。

【0031】

第13圖繪示依據本揭露一實施例的半導體裝置1300。半導體裝置1300依據本揭露的實施例的方法形成在基板1301上，例如上述的其中一個方法。特別的說，在半導體裝置1300的製造過程中，基板1301承受依據本揭露的實施例的斜向離子注入。

【0032】

如第13A圖所示，半導體裝置1300包含間隔1302、1304和1306形成在基板1301上的突起部1307、1308、1309和1310之間。在一些實施例中，突起部1307、1308、1309和1310具有幾乎相同的高度，且間隔1302、1304和1306互不相同。間隔1302、1304和1306分別對應於區域1312、1314和1316形成在基板1301中並形成在相鄰的突起部1307、1308、1309和1310之間。

【0033】

舉例但不限制的，在第13圖中，間隔1302大於間隔1304，間隔1304又大於間隔1306。因此區域1312的寬度大於區域1314的寬度，區域1314的寬度又大於區域1316的寬度。因此斜向離子注入的結果就是對應於間隔1302的區域1312有最高的摻雜濃度，對應於間隔1304的區域1314有中等的摻雜濃度，而對應於間隔1306的區域1316有最低的摻雜濃度。而本領域具有通常知識者可理解的是，如果未執行依據本揭露的實施例的斜向離子注入，亦即沒有執行離子注入或者執行一垂直離子注入，區域1312、1314和1316的摻雜濃度會幾乎相同。

【0034】

本領域具有通常知識者依據本說明書和本發明揭露的實施方式容易想到其他實例。應當理解的是本說明書和這些例子僅是示範性的而非用以限定本發明。本揭露真正的保護範圍和精神在以下申請專利範圍所表示。

500‧‧‧晶圓

502‧‧‧突起部

504‧‧‧基板

L1‧‧‧閘極長度

H‧‧‧閘極高度

X1‧‧‧間隔

θ‧‧‧注入角度

P‧‧‧間距

602‧‧‧離子

Claims

【第1項】

一種半導體裝置的製造方法，包含：
準備包含多個凸起部形成在一基板上的一晶圓，該些突起部向上突起在該基板的一表面並且具有從該基板的該表面上測量的一高度；
決定代表相鄰的該些突起部之間的間隔的分布的一間隔分布；
基於該高度和該間隔分布計算一注入角度，該注入角度為該基板的一法線方向和一注入方向之間的一角度；以及
以計算的該注入角度注入離子。
【第2項】

如申請專利範圍第1項所述之製造方法，其中計算該注入角度的步驟包含：
從該間隔分布中選擇一第一間隔及一第二間隔，該第一間隔小於該第二間隔；
基於該高度及該第一間隔計算一第一角度；
基於該高度及該第二間隔計算一第二角度；以及
設定小於該第二角度並大於或等於該第一角度的一第三角度作為該注入角度。
【第3項】

如申請專利範圍第2項所述之製造方法，其中設定該第三角度作為該注入角度的步驟包含設定該第三角度等於該第一角度作為該注入角度。
【第4項】

如申請專利範圍第2項所述之製造方法，其中選擇該第一間隔及該第二間隔的步驟包含：
從該間隔分布中選擇一最小間隔作為該第一間隔；以及
從該間隔分布中選擇一最大間隔作為該第二間隔。
【第5項】

如申請專利範圍第1項所述之製造方法，其中準備包含該些凸起部的該晶圓的步驟包含準備包含多個電晶體的多個閘極結構的該晶圓。
【第6項】

如申請專利範圍第5項所述之製造方法，其中準備包含該些電晶體的該些閘極結構的該晶圓的步驟包含準備包含多個金氧半場效電晶體的該些閘結構的該晶圓。
【第7項】

如申請專利範圍第5項所述之製造方法，其中準備包含該些電晶體的該些閘極結構的該晶圓的步驟包含準備包含多個氧化物氮化物氧化物（ONO）記憶體單元的該些閘結構的該晶圓。
【第8項】

如申請專利範圍第5項所述之製造方法，其中準備包含該些電晶體的該些閘極結構的該晶圓的步驟包含準備包含多個浮閘記憶體單元的該些閘結構的該晶圓。
【第9項】

如申請專利範圍第1項所述之製造方法，其中準備包含該些凸起部的該晶圓的步驟包含準備包含由一單一材料形成的該圖案化層的該晶圓。
【第10項】

如申請專利範圍第9項所述之製造方法，其中準備包含由該單一材料形成的該圖案化層的該晶圓的步驟包含準備包含由一氧化物、一氮化物、一氮氧化物、一半導體、一金屬或一光阻形成的一圖案化層的該晶圓。
【第11項】

如申請專利範圍第1項所述之製造方法，其中準備包含該些凸起部的該晶圓的步驟包含準備包含由一多層材料形成的該圖案化層的該晶圓。
【第12項】

如申請專利範圍第11項所述之製造方法，其中準備包含由該多層材料形成的該圖案化層的該晶圓的步驟包含準備包含由一氧化物、一氮化物、一氮氧化物、一半導體、一金屬或一光阻的至少兩個形成的一圖案化層的該晶圓，其中一材料堆疊在另一材料之上。
【第13項】

如申請專利範圍第1項所述之製造方法，其中準備包含該些凸起部的該晶圓的步驟包含準備包含形成在一矽基板上的該些突起部的該晶圓。
【第14項】

如申請專利範圍第1項所述之製造方法，其中準備包含該些凸起部的該晶圓的步驟包含準備包含形成在一矽上絕緣體基板上的該些突起部的該晶圓。
【第15項】

如申請專利範圍第1項所述之製造方法，其中決定該間隔分布的步驟包含決定代表沿著該晶圓的一字元線方向的相鄰的該些突起部之間的間隔的分布的該間隔分布。
【第16項】

如申請專利範圍第1項所述之製造方法，其中決定該間隔分布的步驟包含決定代表沿著該晶圓的一位元線方向的相鄰的該些突起部之間的間隔的分布的該間隔分布。
【第17項】

如申請專利範圍第1項所述之製造方法，其中決定該間隔分布的步驟包含：
從該晶圓切割一樣本條；
測量該樣本條上的相鄰的該些突起部之間的間隔；以及
設定代表該樣本條上的相鄰的該些突起部之間的間隔的分布的一樣本間隔分布作為該間隔分布。
【第18項】

如申請專利範圍第1項所述之製造方法，其中決定該間隔分布的步驟包含：
測量相似於該晶圓的一樣本晶圓上的相鄰的該些突起部之間的間隔，該樣本晶圓與該晶圓於相似條件下形成多個凸起部；以及
設定代表該樣本晶圓的相鄰的該些突起部之間的間隔的分布的一統計間隔分布作為該間隔分布。
【第19項】

如申請專利範圍第1項所述之製造方法，其中注入離子的步驟包含注入砷離子、硼離子、銦離子、銻離子、氮離子、鍺離子、碳離子、或磷離子的至少一個。
【第20項】

一種半導體，包含：
一基板；
複數個突起部，形成在該基板上，該些突起部向上突起在該基板的一表面，並且相鄰的該些突起部的多個間隔互不相同的；以及
複數個摻雜區，形成在該基板中並形成在該些突起部之間，該些摻雜區對應該些間隔並且包含多個不同的摻雜濃度。
【第21項】

如申請專利範圍第20項所述之半導體，其中在該些摻雜區中的該些摻雜濃度與該些間隔成正比。
【第22項】

如申請專利範圍第20項所述之半導體，其中該些突起部具有近乎相同的高度。
【第23項】

如申請專利範圍第20項所述之半導體，其中該些突起部包含多個電晶體的多個閘極結構。
【第24項】

如申請專利範圍第20項所述之半導體，其中該些突起部屬於一圖案化層。
【第25項】

如申請專利範圍第20項所述之半導體，其中該圖案化層包含一單一材料圖案化層。
【第26項】

如申請專利範圍第20項所述之半導體，其中該圖案化層包含一多層材料圖案化層。
【第27項】

如申請專利範圍第20項所述之半導體，其中該突起部沿著該半導體裝置的一字元線方向被設置。
【第28項】

如申請專利範圍第20項所述之半導體，其中該突起部沿著該半導體裝置的一位元線方向被設置。
【第29項】

如申請專利範圍第20項所述之半導體，其中該摻雜區摻雜砷離子、硼離子、銦離子、銻離子、氮離子、鍺離子、碳離子、或磷離子的至少一個。