CN106158668B - 制造半导体装置的方法 - Google Patents

Abstract

本发明公开了一种制造半导体装置的方法。该方法包含：准备包含多个凸起部形成在一基板上的一晶圆；这些突起部向上突起在基板的一表面并且具有从基板的表面上测量的一高度。此方法更包含决定代表相邻的突起部之间的间隔的分布的一间隔分布，以及基于高度和间隔分布计算一注入角度。此注入角度为基板的一法线方向和一注入方向之间的一角度。此方法也包含以计算的注入角度注入离子。

Description

制造半导体装置的方法

技术领域

本发明是有关于制造半导体装置，特别是有关于制造半导体装置期间的注入程序。

背景技术

半导体装置通过一制造程序形成在一晶圆上。在某些情况下，形成在一晶圆上的半导体装置是相同的，亦即它们具有相同的尺寸和相同的特性。然而，现代半导体装置的制造程序可包含数十或甚至数百个程序步骤，并且程序变化可能导致装置的尺寸偏差。此装置尺寸偏差可能会导致装置特性的偏差，例如半导体装置的阈值电压V_th、或崩溃电压V_pt。这种偏差可能在当晶圆的尺寸增加或各个半导体装置的尺寸减小时变更大。

发明内容

本发明提供一种半导体装置的制造方法，包含：准备包含多个突起部形成在一基板上的一晶圆；这些突起部向上突起在基板的一表面并且具有从基板的表面上测量的一高度。此方法更包含决定代表相邻的突起部之间的间隔的分布的一间隔分布，以及基于高度和间隔分布计算一注入角度。此注入角度为基板的一法线方向和一注入方向之间的一角度。此方法也包含以计算的注入角度注入离子。

本发明也提供一种半导体装置，包含：一基板以及多个突起部形成在基板上。这些突起部向上突起在基板的一表面。相邻的这些突起部的多个间隔是互不相同的。这装置还包含多个掺杂区，形成在基板中并形成在这些突起部之间。这些掺杂区对应这些间隔并且包含多个不同的掺杂浓度。

本发明的特征和优点可以从下列的描述中说明，并且部分地是从描述中显而易见的、或者可通过本发明的实施而得知。这些特征和优点可以由所附的权利要求范围所特别指出的元件和其组合实现。

应当理解的是，前述一般的描述和以下的详细描述都只是示例性和说明性的，并不如要求保护权利要求范围用以限制本发明的。

所附的图式包含在说明书中，并与说明书构成本说明书的一部分，图式示出了本发明的几个实施例，并且可参照说明书用于解释本发明的原理。

附图说明

图1绘示包含多个突起部形成在一基板上的一晶圆的一部份的透视图。

图2A和图2B绘示在图1中的晶圆的不同部份的剖面图。

图3A和图3B绘示半导体装置的一阈值电压或一崩溃电压和一栅极长度或一栅极宽度之间关系的示意图。

图4绘示半导体装置的阈值电压和崩溃电压在一晶圆上的分布的示意图。

图5A、图5B、图6A和图6B绘示依据一实施例的半导体装置制造方法的剖面图。

图7A和图7B绘示经例如图5A、图5B、图6A和图6B的制造方法的晶圆的一部份的俯视图。

图8A和图8B绘示依据本发明一实施例制造方法半导体装置的阈值电压或崩溃电压和栅极长度或栅极宽度之间的效果的示意图。

图9绘示依据本发明一实施例制造方法半导体装置的阈值电压或崩溃电压在一晶圆上的分布的效果的示意图。

图10A和图10B绘示在依据一实施例执行自对准注入后的晶圆的不同部份的模拟杂质分布的示意图。

图11A和图11B绘示半导体装置的具有不同的栅极长度的仿真的阈值电压和崩溃电压的折线图。

图12A和图12B绘示依据本发明一实施例以一斜向离子注入突起部的垂直掺杂分布以及以一垂直离子注入突起部之间的比较的示意图。

图13绘示依据本发明一实施例的半导体装置的不同间隔的相邻的突起部之间具有不同的掺杂浓度的示意图。

【符号说明】

100、500：晶圆

102、502、1307、1308、1309、1310：突起部

104、504、1301：基板

106、106a、106b、1300：半导体装置

W：栅极宽度

L、L1、L2：栅极长度

V_th：阈值电压

V_pt：崩溃电压

H：栅极高度

P：间距

X1、X2、1302、1304、1306：间隔

θ：注入角度

Y：突起部中的垂直位置

602：离子

1312、1314、1316：区域

具体实施方式

本发明的一实施例包含制造半导体装置的一方法。

在本文中，参照图式描述本发明的实施例。尽可能地，图式中相同的参考符号用来表示相同或相似的元件。

图1绘示包含多个突起部102形成在一基板104上的一晶圆100的一部份的透视图。突起部102形成在基板104上的一间距P(pitch)。这此例中，突起部102为半导体装置106的栅极结构。半导体装置106可例如为金属氧化物半导体场效应晶体管(MOSFET)、电荷捕捉(charge-trap)存储器单元，如氧化物氮化物氧化物(ONO)存储器单元或浮栅存储器单元。每一半导体装置106都与多个尺寸参数相关，例如栅极长度L、栅极宽度 W和栅极高度H，亦即突起部102。由于程序的变化，晶圆100上的半导体装置106中的尺寸参数可为不同的。举例来说，图2A和图2B绘示晶圆100的不同区域的分别具有不同栅极长度L1及L2的半导体装置106a 及半导体装置106b的剖面图。因此，半导体装置106a和半导体装置106b 的电气特性例如阈值电压V_th或崩溃电压V_pt可能不相同。

图3A和图3B绘示一半导体装置的阈值电压V_th或崩溃电压V_pt和栅极长度或栅极宽度之间的关系的示意图。图3A和图3B分别示出了基板 104中的不同掺杂浓度的情况。在相同的掺杂条件下，一较小的装置相较于一较大的装置通常有较低的阈值电压V_th或崩溃电压V_pt，故对于较小的装置的结构设计裕度是比较小的。因此，当装置尺寸缩放时，一较小的装置的电气特性对于复杂的热扩散和过程控制是敏感的。据此，一较小的装置具有可能受一非均匀的掺杂分布影响而有限的操作电流区域。举例来说，在一具有高的局部掺杂浓度的区域的一较小的装置相较于在一具有低的局部掺杂浓度的区域的一较小的装置会有一较大的阈值电压V_th。另一方面，一较大的装置可能具有较宽广的操作电流区域以平衡受非均匀的掺杂分布引起的电气变化。在图3A和图3B中，水平轴代表栅极长度L或栅极宽度W，而垂直轴代表阈值电压V_th或崩溃电压V_pt。因此，在图3A和图3B中，每一曲线代表四个从属关系：阈值电压V_th和栅极长度L的关系、阈值电压V_th和栅极宽度W的关系、崩溃电压V_pt和栅极长度L的关系以及崩溃电压V_pt和栅极宽度W的关系。

具体地，图3A示出了基板104中的掺杂浓度相对低而发生短通道效应的情况。另一方面，图3B示出了基板104中的掺杂浓度相对高而发生反转短通道效应的情况。如图3A和图3B所示，在这两种情况的任一种中，阈值电压V_th和崩溃电压V_pt都随着有着不同的栅极长度L或栅极宽度W的装置而有很大的改变。因此，如果形成在同一晶圆上不同区域的半导体装置具有不同的尺寸，例如如图2A和图2B所示的不同的栅极长度，则一或多个装置特性例如在晶圆上的半导体装置的阈值电压V_th或崩溃电压V_pt可能会不同，导致一装置特性分布亦即晶圆上的装置特性是不均匀的。图4绘示阈值电压V_th或崩溃电压V_pt的分布的示意图。在图4 中，水平轴代表阈值电压V_th或崩溃电压V_pt，而垂直轴代表具有一特定阈值电压V_th或崩溃电压V_pt的装置的数量。由于程序变化，此分布可能非常宽广。

图5A、图5B、图6A和图6B绘示依据本发明一实施例的半导体装置制造方法的剖面图。如图5A和图5B所示，晶圆500包含突起部502形成在基板504上。基板504可为一半导体基板，例如为一硅基板或一硅上绝缘体(SOI)基板。甚至，基板504可为n型或p型掺杂。在一些实施例中，半导体装置为晶体管且基板504上被突起部502覆盖的区域对应晶体管的通道区。

形成在晶圆500上的突起部502可为在半导体装置的一制造程序期间形成的结构，此结构可在制造程序之后的阶段被移除或破坏，或者保留在最后的装置中。在一些实施例中，突起部502被包含在由一单一材料形成的一图案化层中，举例来说，一电介质如氧化物、一氮化物或一氮氧化物，一半导体如一单晶硅或一多晶硅，一金属，或一光刻胶。在一些实施例中，突起部502被包含在由至少两种材料形成的一图案化层，其中一材料叠层在另一材料之上。这至少两种材料可例如从上述材料中选择。在一些实施例中，突起部502为晶体管的栅极结构。这些晶体管可以例如为金属氧化物半导体场效应晶体管(MOSFET)、电荷捕捉存储器单元如ONO存储器单元或浮栅存储器单元。

突起部502形成在基板504上的同一间距P且具有相同的高度H。图 5A示出了晶圆500的一第一区域，其中第一区域中突起部502的长度为 L1且相邻的突起部502之间的间隔为X1。图5B示出了晶圆500的一第二区域，其中第二区域中突起部502的长度为L2且相邻的突起部502之间的间隔为X2。在此例中，由于长度上的差别，L1大于L2且X1小于 X2。

如图6A和图6B所示，在如图5A和图5B所示的晶圆500上以一注入角度θ注入离子602以执行一离子注入。此注入角度θ为基板504的一法线方向(图6A和图6B的虚线)和离子602被注入的一注入方向(图 6A和图6B的实线)之间的一角度。离子602可为砷离子、硼离子、铟离子、锑离子、氮离子、锗离子、碳离子、或磷离子的至少一个。

符合本发明的实施例中，注入角度θ被选择以使图5A和图6A所示的第一区域中的离子602被突起部502完全挡住，因此不能到达基板504 上相邻的突起部502之间的区域。另一方面，图5B和图6B所示的第二区域中离子602并未被突起部502完全挡住，因此一些离子602可到达基板 504上相邻的突起部502之间的区域。依据本发明的实施例的这种倾斜注入也被称为自对准注入。

符合本发明的实施例中，基于突起部502的高度H和代表晶圆500上相邻的突起部502之间的间隔的分布的一间隔分布计算注入角度θ。此间隔分布可包含一系列的间隔值，例如90nm、94nm、94nm、100nm、...，其中每个间隔值对应两个相邻的突起部之间的间隔。此间隔分布也可包含一统计说明，对每一间隔范围有多少对的相邻的突起部具有一间隔落在此间隔范围内。举例来说，有10对相邻的突起部的间隔落在间隔范围90nm 到94nm之间，有20对相邻的突起部的间隔落在间隔范围91nm到92nm 之间，等等。

符合本发明的实施例中，为了决定注入角度θ，基于晶圆500的第一区域中的突起部502的高度H和相邻的突起部502之间的间隔X1计算一第一角度θ1，使用一公式：θ1＝arctan(X1/H)。相似的，基于晶圆500的第二区域中的突起部502的高度H和相邻的突起部502之间的间隔X2计算一第二角度θ2，使用一公式：θ2＝arctan(X2/H)。因此，选择注入角度θ以使θ1≤θ＜θ2。

在一些实施例中，晶圆500的第一区域中相邻的突起部502之间的间隔X1为间隔分布中最小的间隔。在一些实施例中，晶圆500的第二区域中相邻的突起部502之间的间隔X2为间隔分布中最大的间隔。在一些实施例中，X1和X2分别为间隔分布中最小最大的间隔。

间隔分布可透过各种方法来决定。在一些实施例中，在基板504上形成突起部502之后，从晶圆500上切割一样本条。测量此样本条上的相邻的突起部之间的间隔而因此决定此样本条上的间隔分布(也被称为「样本间隔分布」)。此样本间隔分布被用来当作整个晶圆500上的间隔分布。对于本领域具有通常知识者来所能理解的，愈多突起部502被包含在此样本条中，此样本间隔分布愈接近晶圆500上实际的间隔分布。

在一些实施例中，可以用历史数据来决定晶圆500上的间隔分布。相似于晶圆500的一个(或多个)晶圆且此晶圆与晶圆500于相似条件下形成多个突起部，测量此晶圆上的间隔而储存结果。因此而决定间隔分布(也被称为「统计间隔分布」)。被用来当作晶圆500上的间隔分布。

如上面描述的，依据本发明的实施例中的离子注入为一倾斜离子注入。也就是说，此离子注入并非沿着基板504的法线方向执行。离子注入的方向(也被称为离子注入方向)因此有两个分量，亦即水平方向的分量和垂直方向的分量。离子注入方向的水平方向的分量示意在图7A和图7B的俯视图。图7A和图7B所示的区域可为晶圆500的同一部分或不同部分。在图7A中，沿着突起部502的长度L的方向(如图7A中的黑箭头所示) 执行离子注入，亦即由基板504的法线方向和平行于突起部502的长度方向的注入方向定义的一平面。这对应于如图5A、图5B、图6A和图6B所示的剖面图的情形。在这种情况下，间隔分布代表相邻的突起部502之间沿着突起部502的长度方向的间隔的分布。在一些实施例中，突起部502 的长度方向对应晶圆500上的一位线方向，因此此间隔分布代表相邻的突起部502之间沿着晶圆500的位线方向上的间隔的分布。

另一方面，在图7B中，沿着突起部502的长度L的方向(如图7A 中的黑箭头所示)执行离子注入，亦即由基板504的法线方向和平行于突起部502的长度方向的注入方向定义的一平面。这对应于如图5A、图5B、图6A和图6B所示的剖面图的情形。在这种情况下，间隔分布代表相邻的突起部502之间沿着突起部502的长度方向的间隔的分布。在一些实施例中，突起部502的长度方向对应晶圆500上的一位线方向，因此此间隔分布代表相邻的突起部502之间沿着晶圆500的位线方向上的间隔的分布。

图8A和图8B绘示依据本发明一实施例制造方法半导体装置的阈值电压或崩溃电压和栅极长度或栅极宽度之间的效果的示意图。在图8A和图8B中，对应于半导体装置的阈值电压V_th或崩溃电压V_pt和栅极长度L 或栅极宽度W的关系的实线的曲线相似于图3A和图3B的曲线。另一方面，对应于半导体装置的阈值电压V_th或崩溃电压V_pt和栅极长度L或栅极宽度W的关系的虚线的曲线为使用依据本发明的实施例中的方法制造的。相似于图3A和图3B，图8A和图8B的每一曲线代表四种从属关系。

如图8A和图8B所示，依照本发明的实施例的制造程序的装置的从属曲线更平坦。因此，使用本发明的实施例的制造方法，即使程序变化导致尺寸的偏差，特性例如晶圆上的最终的半导体装置的电气特性相对地比较均匀。也就是说，晶圆上的阈值电压V_th或崩溃电压V_pt分布变得比较狭窄，如图9的虚线曲线所示。在图9中，实线曲线代表晶圆未使用依据本发明的实施例的制造程序，相似于图4所示的曲线。

图10A和图10B绘示在依据一实施例执行自对准注入后的晶圆的模拟杂质分布的示意图。特别地说，图10A示出了晶圆的一区域对应于如图 5A和图6A所示的晶圆500的第一区域，而图10B示出了晶圆的一区域对应于如图5B和图6B所示的晶圆500的第二区域。在图10A和图10B中，突起部形成在同一间距上。图10A中的突起部的长度是110nm，而图10B中的突起部的长度是94nm。以注入角度为35°注入一剂3E13原子/cm²的硼离子而执行两个倾斜注入(如图10A和图10B所示的箭头线)，一个从左侧注入而另一个从右侧注入。在图10A所示的区域中，离子被突起部挡住。另一方面，在图10B所示的区域中，因为突起部不能完全挡住离子，所以离子被注入到基板上突起部和杂质分布之间的被修改的区域。应当注意的是，即使是在图10A中，仍有少部分离子穿过基板上突起部之间的区域注入到基板上突起部和杂质分布之间的被修改的区域，但相对图10B所示的量要来的少。

图11A和图11B绘示半导体装置的具有不同的栅极长度的仿真的阈值电压V_th和崩溃电压V_pt的折线图。在图11A和图11B中，有着钻石点的曲线代表半导体装置未使用本发明的实施例的自对准注入，有着方形点的曲线代表半导体装置使用以注入角度为35°注入一剂3E13原子/cm²的自对准注入，而有着三角形点的曲线代表半导体装置使用以注入角度为35°注入一剂5E13原子/cm²的的自对准注入。如图11A和图11B所示，使用依据本发明的实施例的自对准注入，装置中的阈值电压V_th和崩溃电压V_pt在不同的维度都较均匀，例如不同栅极长度，亦即抑制了阈值电压V_th和崩溃电压V_pt的下降(roll-off)。

图12A和图12B绘示依据本发明一实施例例如形成在晶圆上的栅极结构以本发明的实施例的一斜向离子注入突起部的垂直掺杂分布(图12A) 以及以一垂直离子注入突起部的垂直掺杂分布(图12B)之间的比较的示意图。箭头线代表离子注入的方向。在图12A和图12B中，每一掺杂分布图中的水平轴的字母Y代表突起部中的垂直位置。沿着如图12A和图12B所示的垂直虚线测量掺杂浓度。如图12A所示，对于执行依据本发明的实施例的一斜向离子注入的一晶圆，注入的离子主要被包含在突起部靠近接收注入的一侧面的区域(对角斜线阴影的区域)。在这种情况下，突起部的垂直掺杂分布是相对平坦的。另一方面，如图12B所示，对于不执行一斜向离子注入而执行一垂直离子注入的一晶圆，注入的离子主要被埋在突起部的区域(对角斜线阴影的区域)并且平行横跨突起部的一侧面到另一侧面。这被埋的区域的深度及宽度例如取决于注入的能量和注入离子的类型以及突起部的材料。在这种情况下，突起部的垂直掺杂分布是变化剧烈的。因此，通过测量装置的突起部的垂直掺杂分布可决定是否在装置的制造期间执行依据本发明的实施例的斜向离子注入。

图13绘示依据本发明一实施例的半导体装置1300。半导体装置1300 依据本发明的实施例的方法形成在基板1301上，例如上述的其中一个方法。特别的说，在半导体装置1300的制造过程中，基板1301承受依据本发明的实施例的斜向离子注入。

如图13所示，半导体装置1300包含间隔1302、1304和1306形成在基板1301上的突起部1307、1308、1309和1310之间。在一些实施例中，突起部1307、1308、1309和1310具有几乎相同的高度，且间隔1302、1304 和1306互不相同。间隔1302、1304和1306分别对应于区域1312、1314 和1316形成在基板1301中并形成在相邻的突起部1307、1308、1309和 1310之间。

举例但不限制的，在图13中，间隔1302大于间隔1304，间隔1304 又大于间隔1306。因此区域1312的宽度大于区域1314的宽度，区域1314 的宽度又大于区域1316的宽度。因此斜向离子注入的结果就是对应于间隔1302的区域1312有最高的掺杂浓度，对应于间隔1304的区域1314有中等的掺杂浓度，而对应于间隔1306的区域1316有最低的掺杂浓度。而本领域具有通常知识者可理解的是，如果未执行依据本发明的实施例的斜向离子注入，亦即没有执行离子注入或者执行一垂直离子注入，区域1312、 1314和1316的掺杂浓度会几乎相同。

本领域具有通常知识者依据本说明书和本发明揭露的实施方式容易想到其他实例。应当理解的是本说明书和这些例子仅是示范性的而非用以限定本发明。本发明真正的保护范围和精神在随附权利要求范围所表示。

Claims (14)

1.一种半导体装置的制造方法，包含：

准备包含多个突起部形成在一基板上的一晶圆，这些突起部向上突起在该基板的一表面并且具有从该基板的该表面上测量的一高度；

决定代表相邻的这些突起部之间的间隔的分布的一间隔分布；

基于该高度和该间隔分布计算一注入角度，该注入角度为该基板的一法线方向和一注入方向之间的一角度；以及

以计算的该注入角度注入离子；

其中，决定该间隔分布的步骤包含：

从该晶圆切割一样本条；测量该样本条上的相邻的这些突起部之间的间隔；以及设定代表该样本条上的相邻的这些突起部之间的间隔的分布的一样本间隔分布作为该间隔分布；或者

测量相似于该晶圆的一样本晶圆上的相邻的这些突起部之间的间隔，该样本晶圆与该晶圆于相似条件下形成多个突起部；以及设定代表该样本晶圆的相邻的这些突起部之间的间隔的分布的一统计间隔分布作为该间隔分布；

其中，基于该高度和该间隔分布计算一注入角度的步骤包含：

从该间隔分布中选择一第一间隔及一第二间隔，该第一间隔小于该第二间隔；

基于该高度及该第一间隔计算一第一角度；

基于该高度及该第二间隔计算一第二角度；以及

设定小于该第二角度并大于或等于该第一角度的一第三角度作为该注入角度。

2.根据权利要求1所述的制造方法，其中设定该第三角度作为该注入角度的步骤包含设定该第三角度等于该第一角度作为该注入角度。

3.根据权利要求1所述的制造方法，其中选择该第一间隔及该第二间隔的步骤包含：

从该间隔分布中选择一最小间隔作为该第一间隔；以及

从该间隔分布中选择一最大间隔作为该第二间隔。

4.根据权利要求1所述的制造方法，其中准备包含这些突起部的该晶圆的步骤包含准备包含多个晶体管的多个栅极结构的该晶圆。

5.根据权利要求4所述的制造方法，其中准备包含这些晶体管的这些栅极结构的该晶圆的步骤包含准备包含多个金属氧化物半导体场效应晶体管的这些栅结构的该晶圆。

6.根据权利要求4所述的制造方法，其中准备包含这些晶体管的这些栅极结构的该晶圆的步骤包含准备包含多个氧化物氮化物氧化物(ONO)存储器单元的这些栅结构的该晶圆。

7.根据权利要求4所述的制造方法，其中准备包含这些晶体管的这些栅极结构的该晶圆的步骤包含准备包含多个浮栅存储器单元的这些栅结构的该晶圆。

8.根据权利要求1所述的制造方法，其中准备包含这些突起部的该晶圆的步骤包含准备包含由一单一材料形成的一图案化层的该晶圆，其中这些突起部属于该图案化层。

9.根据权利要求8所述的制造方法，其中准备包含由该单一材料形成的该图案化层的该晶圆的步骤包含准备包含由一氧化物、一氮化物、一氮氧化物、一半导体、一金属或一光刻胶形成的该图案化层的该晶圆。

10.根据权利要求1所述的制造方法，其中准备包含这些突起部的该晶圆的步骤包含准备包含由一多层材料形成的一图案化层的该晶圆，其中这些突起部属于该图案化层。

11.根据权利要求10所述的制造方法，其中准备包含由该多层材料形成的一图案化层的该晶圆的步骤包含准备包含由一氧化物、一氮化物、一氮氧化物、一半导体、一金属或一光刻胶的至少两个形成的该图案化层的该晶圆，其中一材料叠层在另一材料之上。

12.根据权利要求1所述的制造方法，其中准备包含这些突起部的该晶圆的步骤包含准备包含形成在一硅基板上的这些突起部的该晶圆。

13.根据权利要求1所述的制造方法，其中准备包含这些突起部的该晶圆的步骤包含准备包含形成在一硅上绝缘体基板上的这些突起部的该晶圆。

14.根据权利要求1所述的制造方法，其中注入离子的步骤包含注入砷离子、硼离子、铟离子、锑离子、氮离子、锗离子、碳离子、或磷离子的至少一个。