CN107195565B - 一种离子注入角度的监控方法 - Google Patents
一种离子注入角度的监控方法 Download PDFInfo
- Publication number
- CN107195565B CN107195565B CN201710564657.4A CN201710564657A CN107195565B CN 107195565 B CN107195565 B CN 107195565B CN 201710564657 A CN201710564657 A CN 201710564657A CN 107195565 B CN107195565 B CN 107195565B
- Authority
- CN
- China
- Prior art keywords
- polycrystalline silicon
- ion implantation
- layer
- implantation angle
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种离子注入角度的监控方法。所述离子注入角度的监控方法,包括:在硅衬底形成氧化层;在所述氧化层表面形成多晶硅层,并对所述多晶硅层进行图案化处理以形成多个相互间隔的多晶硅区域;在所述多晶硅层表面形成多个绝缘阻挡块,所述多个绝缘阻挡块相互间隔并形成相应的开口来将所述多晶硅区域裸露出来;通过所述开口并采用一定的角度对各个多晶硅区域进行离子注入处理;对所述多晶硅区域进行电阻测试,来检测在所述离子注入过程中的离子注入角度是否出现偏差。本发明提供的方法可以实现简单方便高效地监控离子注入角度。
Description
【技术领域】
本发明涉及半导体芯片制造技术领域,特别地,涉及一种离子注入角度的监控方法。
【背景技术】
在电子工业中,离子注入是半导体制造工艺中的一种非常重要的掺杂技术,也是控制晶体管阈值电压的一个重要手段。在当代半导体芯片,特别是大规模集成电路芯片的制造工艺中,离子注入技术可以说是一种必不可少的手段。
在半导体芯片制造过程中,离子注入工艺的关键参数就是注入剂量、注入能量和注入角度。目前离子注入的监控手段,可以对注入剂量和注入能量进行一些监控,但是对于离子注入角度,暂时没有可靠且高效的办法来进行监控。
如果离子注入角度出现偏差,容易造成半导体芯片内部电路的漏电流、驱动电流等出现问题,并且此类问题一般都比较隐蔽,不容易查出根源并解决。
有鉴于此,有必要提供一种离子注入角度的监控方法,以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种离子注入角度的监控方法。
本发明提供的离子注入角度的监控方法,包括:在硅衬底形成氧化层;在所述氧化层表面形成多晶硅层,并对所述多晶硅层进行图案化处理以形成多个相互间隔的多晶硅区域;在所述多晶硅层表面形成多个绝缘阻挡块,所述多个绝缘阻挡块相互间隔并形成相应的开口来将所述多晶硅区域裸露出来;通过所述开口并采用一定的角度对各个多晶硅区域进行离子注入处理;对所述多晶硅区域进行电阻测试,来检测在所述离子注入过程中的离子注入角度是否出现偏差。
作为在本发明提供的离子注入角度的监控方法的一种改进,在一种优选实施例中,所述氧化层为二氧化硅层,其是在800℃~1300℃的生长条件下在所述硅衬底表面生长而成,且所述氧化层的厚度可以为0.1μm~3.00μm。
作为在本发明提供的离子注入角度的监控方法的一种改进,在一种优选实施例中,所述多晶硅层是在400℃~1000℃的生长条件下在所述氧化层表面生长而成,且所述多晶硅层的厚度可以为0.01μm~1.00μm。
作为在本发明提供的离子注入角度的监控方法的一种改进,在一种优选实施例中,所述多个相互间隔的多晶硅区域的大小各不相同,且沿预定方向呈逐渐增大的区域。
作为在本发明提供的离子注入角度的监控方法的一种改进,在一种优选实施例中,所述绝缘层的开口大小与所述多晶硅区域的大小相对应。
作为在本发明提供的离子注入角度的监控方法的一种改进,在一种优选实施例中,所述绝缘层的开口大小沿述预定方向呈逐渐增大的区域。
作为在本发明提供的离子注入角度的监控方法的一种改进,在一种优选实施例中,所述绝缘层的多个相互间隔的绝缘阻挡块用于在离子注入时在所述多晶硅区域形成注入盲区,以使至少部分多晶硅区域的有效离子注入面积不同。
作为在本发明提供的离子注入角度的监控方法的一种改进,在一种优选实施例中,还包括:通过退火处理激活注入到所述多晶硅区域的离子。
本发明提供的离子注入角度的监控方法,通过在多晶硅层表面形成多个相互间隔的绝缘阻挡块来使得在存在一定离子注入角度时会出现一定的阴影效应,由此导致所述多晶硅层形成大小不同的掺杂区域,因此离子注入角度变化引起多晶硅层的电阻大小发生变化,从而通过检测多晶硅层的电阻来监控离子注入角度是否出现偏差。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图,其中:
图1为本发明提供的离子注入角度的监控方法一种实施例的流程示意图;
图2为图1所示的方法中在硅衬底形成氧化层的剖面示意图;
图3为在图2所示的氧化层表面形成多晶硅层的剖面示意图;
图4为在图3所示的多晶硅层表面形成绝缘层的剖面示意图;
图5为在图4所示的绝缘层形成之后进行离子注入的示意图;
图6为离子注入角度的临界条件的示意图;
图7为离子注入角度变小的示意图;
图8为离子注入角度变大的示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
为解决现有技术的在半导体芯片制造过程中离子注入角度难以监控的问题,本发明提供一种离子注入角度的监控方法,其主要利用注入角度造成的阴影效应,在多晶硅层形成大小不同的掺杂区域,使得离子注入角度变化引起多晶硅层的电阻大小发生变化,并通过检测多晶硅层的电阻来监控离子注入角度是否出现偏差。
请参阅图1,其为本发明提供的离子注入角度的监控方法一种实施例的流程示意图。所述离子注入角度的监控方法包括以下步骤:
步骤S1,在硅衬底形成氧化层;
请参阅图2,在步骤S1中,首先提供一个硅衬底,并通过氧化层生长工艺在所述硅衬底的表面生长出氧化层,所述氧化层可以具体为二氧化硅层,其可以是800℃~1300℃的生长条件下在所述硅衬底表面生长而成,且作为一种优选的实施例,所述氧化层的厚度可以为0.1μm~3.00μm。
步骤S2,在所述氧化层表面形成多晶硅层,并对所述多晶硅层进行图案化处理以形成多个相互间隔的多晶硅区域;
具体地,请参阅图3,在步骤S2中,所述多晶硅层可以直接制作在所述氧化层的表面,所述多晶硅层是非掺杂的多晶硅层,其可以是400℃~1000℃的生长条件下在所述氧化层表面生长而成,且作为一种优选的实施例,所述多晶硅层的厚度可以为0.01μm~1.00μm。
在所述多晶硅层生长出来之后,可以进一步在所述多晶硅层通过光刻工艺对所述多晶硅层进行图案化处理,从而将所述多晶硅层刻蚀成多个相互间隔的多晶硅区域。在本实施例中,所述多个相互间隔的多晶硅区域的大小各不相同,优选地,所述多个相互间隔的多晶硅区域的大小可以沿预定方向呈逐渐增大的区域。
步骤S3,在所述多晶硅层表面形成多个绝缘阻挡块,所述多个绝缘阻挡块相互间隔并形成相应的开口来将所述多晶硅区域裸露出来;
请参阅图4,在步骤S3中,首先,在所述多晶硅层表面形成具有预设厚度的绝缘层,所述绝缘层可以为氧化层(比如二氧化硅层)或者其他绝缘材质的膜层,比如,可以采用化学气相淀积的方式在所述多晶硅层表面生长出二氧化层硅。其中,所述绝缘层的厚度根据实际需要而定,具体地,所述绝缘层的厚度可以跟所监控的离子注入角度有关。
接着,在所述绝缘层形成之后,通过光刻处理在所述绝缘层蚀刻出多个相互间隔的绝缘阻挡块,所述多个相互间隔的绝缘阻挡块可以间隔地设置在所述多晶硅区域之间,并且相邻两个绝缘阻挡块位于其中一个多晶硅区域的两侧,以形成相应的开口来将所述多晶硅区域裸露出来。其中,所述绝缘层的开口大小与所述多晶硅区域的大小相对应,作为一种优选的实施例,所述绝缘层的开口大小也可以是沿上述预定方向呈逐渐增大的区域。所述开口用于进行离子注入,因此在具体实施例中,所述开口的大小也所监控的离子注入角度有关。
步骤S4,通过所述开口并采用一定的角度对各个多晶硅区域进行离子注入处理;
请参阅图5,本步骤S4中,可以通过所述多个相互间隔的绝缘阻挡块之间的开口分别对其对应的多晶硅区域进行离子注入处理,其中离子可以根据实际需要采用一定的离子注入角度进行注入。由于所述离子注入角度以及所述绝缘阻挡块的存在,因此某些多晶硅区域会存在一定的注入盲区,所述离子无法成功地注入到所述注入盲区,因此在所述多晶硅区域只有部分面积有离子注入;甚至,在某些开口比较小的区域,所述注入盲区可以会覆盖整个多晶硅区域,因此在这些多晶硅区域是没有离子注入的。因此,在经过步骤S4的离子注入处理之后,各个多晶硅区域中存在离子注入的有效离子注入面积是不同的。请参阅图6,在步骤S4中,能够注入到所述多晶硅区域和不能注入到所述多晶硅区域的离子注入角度a的临界条件具体为:
tg a=m/h
其中,a表示所述离子注入角度,m表示所述多晶硅区域所对应的开口的大小,h表示所述绝缘阻挡块的高度。
在所述离子注入角度改变时,所述多晶硅层的各个多晶硅区域的离子注入情况会发生相应的改变,从而使得注入到整个多晶硅层的有效离子注入面积会出现相应的改变。
请参阅图7和图8,如果所述离子注入角度变小时,则会有更多的多晶硅区域会被注入进去离子,因此所述多晶硅层的有效离子注入面积会增大;如果所述离子注入角度变大时,所述多晶硅层被注入离子的区域会变小,即所述有效离子注入面积会变小。
步骤S5,通过退火处理激活注入到所述多晶硅区域的离子;
在具体实现上,通过上述离子注入工艺注入到所述多晶硅区域的离子可以通过热退火或者激光退火等方式进行激活,然本发明实施例并不对具体退火激活方式进行限制。
步骤S6,对所述多晶硅区域进行电阻测试,来检测在所述离子注入过程中的离子注入角度是否出现偏差。
由于所述多晶硅层的各个多晶硅区域的有效离子注入面积的变化会引起所述多晶硅区域的离子注入量的变化,而所述离子注入量会直接影响到所述多晶硅区域的电阻,因此在所述离子注入角度与所述监控的离子注入角度出现偏差时,所述多晶硅区域的电阻也会偏离正常的参考电阻值。具体地,对于没有离子注入的多晶硅区域,其电阻极大,接近于断路。而对于有离子注入的多晶硅区域,所述多晶硅区域的电阻会急剧下降。其中,离子注入有效面积越大,则所述多晶硅区域的电阻会越小。因此,通过检测所述多晶硅层的电阻便可以监控到所述离子注入角度是否会出现偏差。
以上所述的仅是本发明的实施方式,在此应当指出,对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出改进,但这些均属于本发明的保护范围。
Claims (1)
1.一种离子注入角度的监控方法,其特征在于,包括:
在硅衬底形成氧化层;
在所述氧化层表面形成多晶硅层,并对所述多晶硅层进行图案化处理以形成多个相互间隔的多晶硅区域;
在所述多晶硅层表面形成多个绝缘阻挡块,所述多个绝缘阻挡块相互间隔并形成相应的开口来将所述多晶硅区域裸露出来;
通过所述开口并采用一定的角度对各个多晶硅区域进行离子注入处理;
对所述多晶硅区域进行电阻测试,来检测在所述离子注入过程中的离子注入角度是否出现偏差;
所述氧化层为二氧化硅层,其是在800℃~1300℃的生长条件下在所述硅衬底表面生长而成,且所述氧化层的厚度为0.1μm~3.00μm;
所述多晶硅层是在400℃~1000℃的生长条件下在所述氧化层表面生长而成,且所述多晶硅层的厚度为0.01μm~1.00μm;
所述多个相互间隔的多晶硅区域的大小各不相同,且沿预定方向呈逐渐增大的区域;
所述绝缘层的开口大小与所述多晶硅区域的大小相对应;
所述绝缘层的开口大小沿述预定方向呈逐渐增大的区域;
所述绝缘层的多个相互间隔的绝缘阻挡块用于在离子注入时在所述多晶硅区域形成注入盲区,以使至少部分多晶硅区域的有效离子注入面积不同;
还包括:通过退火处理激活注入到所述多晶硅区域的离子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710564657.4A CN107195565B (zh) | 2017-07-12 | 2017-07-12 | 一种离子注入角度的监控方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710564657.4A CN107195565B (zh) | 2017-07-12 | 2017-07-12 | 一种离子注入角度的监控方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107195565A CN107195565A (zh) | 2017-09-22 |
CN107195565B true CN107195565B (zh) | 2021-11-30 |
Family
ID=59883488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710564657.4A Active CN107195565B (zh) | 2017-07-12 | 2017-07-12 | 一种离子注入角度的监控方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107195565B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109524297A (zh) * | 2018-11-27 | 2019-03-26 | 武汉新芯集成电路制造有限公司 | 一种离子注入机角度监测方法 |
CN110444486B (zh) * | 2019-06-28 | 2021-09-28 | 新昌县厚泽科技有限公司 | 一种离子监控器及其制备方法 |
CN110504179B (zh) * | 2019-06-28 | 2021-10-01 | 新昌县厚泽科技有限公司 | 一种离子检测器及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10275780A (ja) * | 1997-03-28 | 1998-10-13 | Sanyo Electric Co Ltd | 半導体装置の測定方法 |
JP2009130341A (ja) * | 2007-11-28 | 2009-06-11 | Shin Etsu Handotai Co Ltd | デバイス形成用ウエーハの評価方法 |
CN102318046A (zh) * | 2009-02-10 | 2012-01-11 | 国际商业机器公司 | 通过倾斜离子注入来形成鳍和鳍式fet |
CN103137603A (zh) * | 2011-11-23 | 2013-06-05 | 上海华虹Nec电子有限公司 | 监控多晶硅侧墙下轻掺杂注入稳定性的测试结构及方法 |
CN104347347A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅电阻的形成方法 |
CN106158668A (zh) * | 2015-03-31 | 2016-11-23 | 旺宏电子股份有限公司 | 制造半导体装置的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7883909B2 (en) * | 2006-12-28 | 2011-02-08 | Texas Instruments Incorporated | Method to measure ion beam angle |
-
2017
- 2017-07-12 CN CN201710564657.4A patent/CN107195565B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10275780A (ja) * | 1997-03-28 | 1998-10-13 | Sanyo Electric Co Ltd | 半導体装置の測定方法 |
JP2009130341A (ja) * | 2007-11-28 | 2009-06-11 | Shin Etsu Handotai Co Ltd | デバイス形成用ウエーハの評価方法 |
CN102318046A (zh) * | 2009-02-10 | 2012-01-11 | 国际商业机器公司 | 通过倾斜离子注入来形成鳍和鳍式fet |
CN103137603A (zh) * | 2011-11-23 | 2013-06-05 | 上海华虹Nec电子有限公司 | 监控多晶硅侧墙下轻掺杂注入稳定性的测试结构及方法 |
CN104347347A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅电阻的形成方法 |
CN106158668A (zh) * | 2015-03-31 | 2016-11-23 | 旺宏电子股份有限公司 | 制造半导体装置的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107195565A (zh) | 2017-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI695417B (zh) | 用於修復襯底晶格以及選擇性磊晶處理的方法 | |
KR100657130B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US6329698B1 (en) | Forming a self-aligned epitaxial base bipolar transistor | |
CN107195565B (zh) | 一种离子注入角度的监控方法 | |
US4992838A (en) | Vertical MOS transistor with threshold voltage adjustment | |
KR930010982B1 (ko) | 반도체장치의 제조방법 | |
CN104008969A (zh) | 半导体装置的制造方法 | |
US9093526B2 (en) | Methods of forming a sidewall spacer having a generally triangular shape and a semiconductor device having such a spacer | |
JP2006261161A (ja) | 半導体装置の製造方法 | |
WO2011013364A1 (ja) | 半導体素子の製造方法 | |
CN102569394A (zh) | 晶体管及其制作方法 | |
US6593175B2 (en) | Method of controlling a shape of an oxide layer formed on a substrate | |
KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
US6200868B1 (en) | Insulated gate type semiconductor device and process for producing the device | |
US7141840B2 (en) | Semiconductor device and production method therefor | |
JP3737504B2 (ja) | 半導体装置の製造方法 | |
US20050112830A1 (en) | Ultra shallow junction formation | |
JP5374923B2 (ja) | 半導体装置の製造方法 | |
JP2004235489A (ja) | 半導体装置の製造方法 | |
CN102280474B (zh) | 一种igbt器件及其制造方法 | |
US20050136595A1 (en) | Method for manufacturing semiconductor device | |
US8269311B2 (en) | Multilayer oxide on nitride on oxide structure and method for the manufacture of semiconductor devices | |
JP3766936B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
CN106098685A (zh) | 半导体集成电路装置 | |
JP2005223228A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20211109 Address after: 221300 paoche street, Pizhou City, Xuzhou City, Jiangsu Province Applicant after: Pizhou Xinsheng Venture Capital Co., Ltd Address before: 435000 No. 50-41, Caojiazui Ercun, Chengyue, Xisai Mountain Area, Huangshi City, Hubei Province Applicant before: Yuan Yong |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |