JP2004235489A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004235489A JP2004235489A JP2003023151A JP2003023151A JP2004235489A JP 2004235489 A JP2004235489 A JP 2004235489A JP 2003023151 A JP2003023151 A JP 2003023151A JP 2003023151 A JP2003023151 A JP 2003023151A JP 2004235489 A JP2004235489 A JP 2004235489A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- temperature
- manufacturing
- semiconductor
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 343
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000000034 method Methods 0.000 claims abstract description 94
- 230000008569 process Effects 0.000 claims abstract description 69
- 238000010438 heat treatment Methods 0.000 claims description 67
- 238000001816 cooling Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 182
- 239000000758 substrate Substances 0.000 description 65
- 239000010410 layer Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052736 halogen Inorganic materials 0.000 description 13
- 150000002367 halogens Chemical class 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 239000012535 impurity Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 230000009191 jumping Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005336 cracking Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H23/00—Tumbler or rocker switches, i.e. switches characterised by being operated by rocking an operating member in the form of a rocker button
- H01H23/02—Details
- H01H23/12—Movable parts; Contacts mounted thereon
- H01H23/14—Tumblers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H23/00—Tumbler or rocker switches, i.e. switches characterised by being operated by rocking an operating member in the form of a rocker button
- H01H23/02—Details
- H01H23/025—Light-emitting indicators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H23/00—Tumbler or rocker switches, i.e. switches characterised by being operated by rocking an operating member in the form of a rocker button
- H01H23/02—Details
- H01H23/04—Cases; Covers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H23/00—Tumbler or rocker switches, i.e. switches characterised by being operated by rocking an operating member in the form of a rocker button
- H01H23/02—Details
- H01H23/12—Movable parts; Contacts mounted thereon
- H01H23/16—Driving mechanisms
- H01H23/20—Driving mechanisms having snap action
- H01H23/205—Driving mechanisms having snap action using a compression spring between tumbler and an articulated contact plate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H2223/00—Casings
- H01H2223/038—Casings transparent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】枚葉式ＲＴＰ装置において半導体ウエハの割れを防止することのできる技術を提供する。
【解決手段】半導体ウエハの温度が５００℃以下の昇温過程においてオープンループ制御を行い、半導体ウエハに反りが生じても、半導体ウエハの回転数を１００ｒｐｍ以下と相対的に低くすることにより、半導体ウエハに作用する遠心力を小さくして枚葉式ＲＴＰ装置のステージからの半導体ウエハの飛び出しを防ぐ。また半導体ウエハの温度が５００℃を越える昇温過程およびメイン処理過程においては、クローズドループ制御を行い、さらに半導体ウエハの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハの面内温度を得て半導体ウエハの反りを防ぐ。
【選択図】 図２
【解決手段】半導体ウエハの温度が５００℃以下の昇温過程においてオープンループ制御を行い、半導体ウエハに反りが生じても、半導体ウエハの回転数を１００ｒｐｍ以下と相対的に低くすることにより、半導体ウエハに作用する遠心力を小さくして枚葉式ＲＴＰ装置のステージからの半導体ウエハの飛び出しを防ぐ。また半導体ウエハの温度が５００℃を越える昇温過程およびメイン処理過程においては、クローズドループ制御を行い、さらに半導体ウエハの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハの面内温度を得て半導体ウエハの反りを防ぐ。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、ＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）を採用した半導体ウエハの熱処理工程に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の最小デザインルールの縮小に伴い、例えば０．１μｍ以下の浅い接合の形成が要求されている。浅い接合は、より低い加速エネルギーで基板に浅く不純物をイオン注入することによって形成できるが、イオン注入後に、イオン注入された不純物を格子点に再配列させて活性化するまたはイオン注入により生じた結晶損傷を回復するなどのために、基板に熱処理を施す必要がある。
【０００３】
このため、相対的にゆっくりと温度を上げ下げするバッチ式熱処理装置に代わり、昇温速度を毎秒１０℃以上とすることのできる枚葉式ＲＴＰ装置を用いた熱処理によって、イオン注入と熱処理とによる浅い接合を形成している。現在枚葉式ＲＴＰ装置を用いた熱処理は、この浅い接合を形成する工程以外の工程でも行われており、今後半導体製造工程において多用されると考えられる。
【０００４】
枚葉式ＲＴＰ装置では、半導体ウエハの面内温度の均一性を図るために、熱処理方法または装置に様々な工夫がなされている。例えば、放射温度計の測温位置をウエハの外周部かつウエハの半径の７０％以上離れた部分の複数の異なった位置とするとともに、複数の測定点間の温度差が昇温過程および高温保持時に５℃以内であるように加熱する方法および装置が開示されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平６−２６０４２６号公報
【０００６】
【発明が解決しようとする課題】
本発明者は、加熱源にハロゲンランプを備えた枚葉式ＲＴＰ装置を用いて、直径が３００ｍｍ（以下、３００ｍｍ径と記す）の半導体ウエハに昇温過程、最終所定温度を所定時間保持するメイン処理過程および降温過程からなる熱処理を施す方法について検討した。
【０００７】
半導体ウエハの温度が４００℃以下の温度領域では、半導体ウエハを構成するシリコン単結晶の光の吸収が１〜５μｍ程度の波長領域で相対的に弱くなるため、０．８〜２．５μｍ程度の検出波長を有する放射温度計が外乱光、例えば約１μｍをピークとした赤外領域に分布する波長を有するハロゲンランプ光を検知し、半導体ウエハの温度を正確にモニタできないという問題が生ずる。
【０００８】
そこで、半導体ウエハの温度が５００℃以下の昇温過程では、予めランプパワーを設定して半導体ウエハを加熱する、いわゆるオープンループ制御を採用した。その後半導体ウエハの温度が約５００℃となった時点で、放射温度計を用いて半導体ウエハの温度をモニタし、その結果をランプパワーにフィードバックさせて半導体ウエハの温度を制御する、いわゆるクローズドループ制御に切り換えて５００℃を越える昇温と、メイン処理とを行っている。
【０００９】
しかしながら、熱処理中は、半導体ウエハを回転させて半導体ウエハの面内温度の均一性を確保しているため、半導体ウエハに反りが生じた場合は、熱処理中に半導体ウエハが装置のステージから逸脱して半導体ウエハが割れることがある。
【００１０】
３００ｍｍ径の半導体ウエハは、昇温中の面内温度が不均一となりやすく、２００ｍｍ径以下の半導体ウエハと比べて半導体ウエハの反り量の絶対値が大きくなる。またオープンループ制御を行う５００℃以下の昇温過程では、クローズドループ制御を行う５００℃を越える昇温過程およびメイン処理過程と比べて半導体ウエハの面内温度が不均一となりやすい。
【００１１】
このため３００ｍｍ径の半導体ウエハを熱処理する場合、特にオープンループ制御を行う５００℃以下の昇温過程において、半導体ウエハの反りに起因した半導体ウエハの割れの問題は顕著となる。
【００１２】
５００℃以下の昇温過程において、半導体製品の品種、工程毎に最適なハロゲンランプのランプパワーを設定することも可能ではあるが、膨大な作業が必要となる。また半導体ウエハ上に堆積される膜の厚さまたはイオン注入された不純物の濃度などの仕様が異なる半導体ウエハが混入した場合には、ハロゲンランプ光の吸収の違いから面内温度が不均一となり、半導体ウエハに反りが生じてしまう。
【００１３】
本発明の目的は、枚葉式ＲＴＰ装置において半導体ウエハの割れを防止することのできる技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明は、昇温過程と、最終所定温度を所定時間保持するメイン処理過程と、降温過程とからなる熱処理を枚葉式装置を用いて半導体ウエハに施す半導体装置の製造方法であって、オープンループ制御を行う過程では、相対的に低い回転数で半導体ウエハを回転させ、クローズドループ制御を行う過程では、相対的に高い回転数で半導体ウエハを回転させるものである。
【００１７】
本発明は、昇温過程と、最終所定温度を所定時間保持するメイン処理過程と、降温過程とからなる熱処理を枚葉式装置を用いて半導体ウエハに施す半導体装置の製造方法であって、半導体ウエハの温度が５００℃以下の前記昇温過程では、相対的に低い回転数で半導体ウエハを回転し、半導体ウエハの温度が５００℃を越える昇温過程およびメイン処理過程では、相対的に高い回転数で半導体ウエハを回転させるものである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（実施の形態１）
本発明の実施の形態１である枚葉式ＲＴＰ装置を用いた熱処理方法を図１〜図３を用いて説明する。図１は、熱処理の過程を示す工程図、図２は、熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図、図３は、熱処理の昇温過程およびメイン処理過程における半導体ウエハの反りを示す模式図である。本実施の形態１では、熱処理は昇温過程、所定温度を所定時間保持するメイン処理過程および降温過程とからなり、メイン処理の温度を１０００℃、時間を２０秒とした。
【００２０】
図示は省略するが、枚葉式ＲＴＰ装置には、加熱源として約１μｍをピークとした赤外線領域に分布する波長を有するハロゲンランプが備わっており、ハロゲンランプのランプパワーの設定条件を変えることによって、半導体ウエハ１Ｗの温度を調整することができる。また枚葉式ＲＴＰ装置は、半導体ウエハ１Ｗの面内温度の均一性を向上するために、熱処理中に半導体ウエハ１Ｗを回転させる機能を備えている。
【００２１】
まず、半導体ウエハ１Ｗを枚葉式ＲＴＰ装置のチャンバ内に挿入し、ステージ２３上に載置した後（図１の工程１０１）、半導体ウエハ１Ｗを相対的に低い回転数、例えば１００ｒｐｍ以下（図２では１００ｒｐｍ）で回転させる（図１の工程１０２）。ここでは、図３（ａ）に示すように、半導体ウエハ１Ｗに反りは生じない。次に、オープンループ制御によって半導体ウエハ１Ｗの温度を約５００℃まで、例えば２５℃／ｓｅｃ程度の昇温速度で昇温する（図１の工程１０３、図２のＳＴＥＰ１）。
【００２２】
半導体ウエハ１Ｗの温度が５００℃以下の昇温過程では、放射温度計が外乱光、例えばハロゲンランプ光を検知してしまい、半導体ウエハ１Ｗの温度を正確にモニタできないため、予めハロゲンランプのランプパワーを設定しておき、この設定されたランプパワーに従って半導体ウエハ１Ｗを加熱するオープンループ制御を用いる。このため、半導体ウエハ１Ｗに面内温度差（放射温度計において測定された温度の最大差）が生じやすい。しかし、半導体ウエハ１Ｗの回転数を相対的に低くすることにより、図３（ｂ）に示すように、半導体ウエハ１Ｗに反りが生じても、回転数が低いために半導体ウエハ１Ｗに作用する遠心力が小さくなる。従って、半導体ウエハ１Ｗはステージ２３から飛び出さずに５００℃以下の昇温過程を終了するので、半導体ウエハ１Ｗの割れを防ぐことができる。
【００２３】
その後、半導体ウエハ１Ｗの温度が約５００℃となった時点で、半導体ウエハ１Ｗを相対的に高い回転数、例えば１５０ｒｐｍ以上（図２では２４０ｒｐｍ）で回転させると同時に（図１の工程１０４）、クローズドループ制御に切り換えて半導体ウエハ１Ｗをさらにメイン処理の温度である１０００℃まで昇温する（図１の工程１０５、図２のＳＴＥＰ２）。続いて１０００℃の温度で２０秒間のメイン処理を半導体ウエハ１Ｗに施す（図１の工程１０６、図２のＳＴＥＰ３）。
【００２４】
半導体ウエハ１Ｗの温度が５００℃を越える昇温過程および１０００℃のメイン処理過程では、放射温度計を用いて半導体ウエハ１Ｗの温度を測定し、その結果をハロゲンランプのランプパワーにフィードバックすることによって、半導体ウエハ１Ｗの温度制御を行うクローズドループ制御を用いる。さらに半導体ウエハ１Ｗの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハ１Ｗの面内温度を得ることができるので、図３（ｃ）に示すように、半導体ウエハ１Ｗにほとんど反りが生じない。従って半導体ウエハ１Ｗはステージ２３から飛び出さず、半導体ウエハ１Ｗの割れを防ぐことができる。
【００２５】
次に、所定のメイン処理を半導体ウエハ１Ｗに施した後、半導体ウエハ１Ｗを１５０ｒｐｍ以上（図２では２４０ｒｐｍ）で回転させたままハロゲンランプのランプパワーを切り、半導体ウエハ１Ｗを降温する（図１の工程１０７、図２のＳＴＥＰ４）。半導体ウエハ１Ｗの温度が、例えば１５０〜２００℃程度となった時点で、半導体ウエハ１Ｗの回転を止めて、枚葉式ＲＴＰ装置のチャンバ内から半導体ウエハ１Ｗを取り出す。
【００２６】
半導体ウエハ１Ｗの回転時における遠心力は、半導体ウエハ１Ｗの径によって異なるため、半導体ウエハ１Ｗの回転数は半導体ウエハ１Ｗの径によって異なる。表１に、２００ｍｍ径以下および３００ｍｍ径以上の半導体ウエハ１Ｗの回転数をまとめる。
【００２７】
【表１】
【００２８】
２００ｍｍ径以下の半導体ウエハでは、５００℃以下の温度での回転数は１００ｒｐｍ以下、５００℃を越える温度での回転数は１５０〜２５０ｒｐｍ、また３００ｍｍ径以上の半導体ウエハでは、５００℃以下の温度での回転数は１００ｒｐｍ以下、５００℃を越える温度での回転数は２００〜３００ｒｐｍとすることが好ましい。
【００２９】
次に、本発明をＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスの製造方法に適用した一例を図４〜図８に示す半導体基板の要部断面図を用いて説明する。
【００３０】
まず、図４に示すように、例えばｐ型のシリコン単結晶からなる半導体基板１を用意する。半導体基板１は、例えば３００ｍｍ径の円形の薄い板状に加工された半導体ウエハである。次に、素子分離領域の半導体基板１に素子分離溝を形成した後、半導体基板１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で堆積したシリコン酸化膜をエッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法で研磨して、素子分離溝の内部にシリコン酸化膜を残すことにより素子分離部２を形成する。
【００３１】
次に、レジストパターンをマスクとして半導体基板１に不純物をイオン注入し、ｐウェル３およびｎウェル４を形成する。ｐウェル３にはｐ型の導電型を示す不純物、例えばボロンをイオン注入し、ｎウェル４にはｎ型の導電型を示す不純物、例えばリンをイオン注入する。この後、各ウェル領域にＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のしきい値を制御するための不純物をイオン注入してもよい。
【００３２】
次に、枚葉式ＲＴＰ装置を用いて、ゲート絶縁膜５となる厚さ２ｎｍ程度のシリコン酸化膜を半導体基板１の表面に形成する。
【００３３】
まず、図示しない枚葉式ＲＴＰ装置のチャンバ内に半導体基板１を挿入し、ステージ上に載置した後、半導体基板１の回転数を１００ｒｐｍとしたオープンループ制御によって半導体基板１を５００℃程度まで昇温する。半導体基板１の温度が約５００℃となった時点で、半導体基板１の回転数を２４０ｒｐｍとすると同時にクローズドループ制御に切り換えて半導体基板１をさらに９００℃まで昇温し、９００℃の温度で所定時間の熱酸化処理を半導体基板１に施す。その後半導体基板１を降温して、枚葉式ＲＴＰ装置のチャンバ内から半導体基板１を取り出す。
【００３４】
次に、図５に示すように、シリコン多結晶膜およびシリコン酸化膜を順次堆積して積層膜を形成した後、レジストパターンをマスクとして上記積層膜をエッチングして、シリコン多結晶膜からなるゲート電極６およびシリコン酸化膜からなるキャップ絶縁膜７を形成する。
【００３５】
次に、ｐウェル３にｎ型の導電性を示す不純物、例えばヒ素をイオン注入し、ｐウェル３上のゲート電極６の両側にｎ型拡張領域８ａを形成する。ｎ型拡張領域８ａは、ゲート電極６に対して自己整合的に形成される。同様に、ｎウェル４にｐ型の導電性を示す不純物、例えばフッ化ボロンをイオン注入し、ｎウェル４上のゲート電極６の両側にｐ型拡張領域９ａを形成する。ｐ型拡張領域９ａは、ゲート電極６に対して自己整合的に形成される。
【００３６】
その後、半導体基板１上にＣＶＤ法でシリコン酸化膜を堆積した後、このシリコン酸化膜を異方性エッチングすることにより、ゲート電極６の側壁にサイドウォールスペーサ１０を形成する。
【００３７】
次に、ｐウェル３にｎ型の導電性を示す不純物、例えばヒ素をイオン注入し、ｐウェル３上のゲート電極６の両側にｎ型拡散領域８ｂを形成する。ｎ型拡散領域８ｂは、ゲート電極６およびサイドウォールスペーサ１０に対して自己整合的に形成され、ｎ型拡張領域８ａおよびｎ型拡散領域８ｂからなるｎ型半導体領域８は、ｎチャネルＭＩＳＦＥＴＱｎのソース・ドレインとして機能する。
【００３８】
同様に、ｎウェル４にｐ型の導電性を示す不純物、例えばフッ化ボロンをイオン注入し、ｎウェル４上のゲート電極６の両側にｐ型拡散領域９ｂを形成する。ｐ型拡散領域９ｂは、ゲート電極６およびサイドウォールスペーサ１０に対して自己整合的に形成され、ｐ型拡張領域９ａおよびｐ型拡散領域９ｂからなるｐ型半導体領域９は、ｐチャネルＭＩＳＦＥＴＱｐのソース・ドレインとして機能する。
【００３９】
次に、枚葉式ＲＴＰ装置を用いて、半導体基板１にイオン打ち込みされた不純物の活性化のための熱処理を半導体基板１に施す。
【００４０】
まず、枚葉式ＲＴＰ装置のチャンバ内に半導体基板１を挿入し、ステージ上に載置した後、半導体基板１の回転数を１００ｒｐｍとしたオープンループ制御によって半導体基板１を５００℃程度まで昇温する。半導体基板１の温度が約５００℃となった時点で、半導体基板１の回転数を２４０ｒｐｍとすると同時にクローズドループ制御に切り換えて半導体基板１をさらに１０００℃まで昇温し、１０００℃の温度で所定時間の熱処理を半導体基板１に施す。その後半導体基板１を降温して、枚葉式ＲＴＰ装置のチャンバ内から半導体基板１を取り出す。
【００４１】
次に、図６に示すように、半導体基板１上に１０〜２０ｎｍ程度の厚さのコバルト膜１１ａを、例えばスパッタ法により堆積する。続いて枚葉式ＲＴＰ装置を用いて、半導体基板１に熱処理を施してｎチャネルＭＩＳＦＥＴＱｎのソース、ドレインを構成するｎ型半導体領域８およびｐチャネルＭＩＳＦＥＴＱｐのソース、ドレインを構成するｐ型半導体領域９の表面に、選択的に３０ｎｍ程度の厚さのシリサイド層１１を形成する。
【００４２】
まず、枚葉式ＲＴＰ装置のチャンバ内に半導体基板１を挿入し、ステージ上に載置した後、半導体基板１の回転数を１００ｒｐｍとしたオープンループ制御によって半導体基板１を５００℃近くまで昇温する。半導体基板１の温度が約５００℃となった時点で、半導体基板１の回転数を２４０ｒｐｍとすると同時にクローズドループ制御に切り換えて、５００℃の温度で所定時間の熱処理を半導体基板１に施す。その後半導体基板１を降温して、枚葉式ＲＴＰ装置のチャンバ内から半導体基板１を取り出す。
【００４３】
次に、図７に示すように、未反応のコバルト膜１１ａを除去し、次いで枚葉式ＲＴＰ装置を用いて、シリサイド層１１の低抵抗化のための熱処理を半導体基板１に施す。
【００４４】
まず、枚葉式ＲＴＰ装置のチャンバ内に半導体基板１を挿入し、半導体基板１の回転数を１００ｒｐｍとしたオープンループ制御によって半導体基板１を５００℃程度まで昇温する。半導体基板１の温度が約５００℃となった時点で、半導体基板１の回転数を２４０ｒｐｍとすると同時にクローズドループ制御に切り換えて半導体基板１をさらに８００℃まで昇温し、８００℃の温度で所定時間の熱処理を半導体基板１に施す。その後半導体基板１を降温して、枚葉式ＲＴＰ装置のチャンバ内から半導体基板１を取り出す。
【００４５】
次に、図８に示すように、半導体基板１上にシリコン酸化膜１２を形成した後、このシリコン酸化膜１２を、例えばＣＭＰ法で研磨することにより、その表面を平坦化する。続いてレジストパターンをマスクとしたエッチングによってシリコン酸化膜１２に接続孔１３を形成する。この接続孔１３はｎ型半導体領域８またはｐ型半導体領域９上などの必要部分に形成する。
【００４６】
続いて、接続孔１３の内部を含む半導体基板１の全面にチタン窒化膜を、例えばＣＶＤ法で形成し、さらに接続孔１３を埋め込むタングステン膜を、例えばＣＶＤ法で形成した後、接続孔１３以外の領域のチタン窒化膜およびタングステン膜をＣＭＰ法により除去して、接続孔１３の内部にタングステン膜を主導体層とするプラグ１４を形成する。
【００４７】
次に、半導体基板１上に、例えばタングステン膜を形成した後、レジストパターンをマスクとしたエッチングによってタングステン膜を加工し、第１配線層の配線１５を形成する。タングステン膜は、例えばＣＶＤ法またはスパッタ法により形成できる。
【００４８】
次に、配線１５を覆う絶縁膜、例えばシリコン酸化膜を形成した後、その絶縁膜を、例えばＣＭＰ法で研磨することにより、表面が平坦化された層間絶縁膜１６を形成する。次いで、レジストパターンをマスクとしたエッチングによって層間絶縁膜１６の所定の領域に接続孔１７を形成する。
【００４９】
続いて、接続孔１７の内部を含む半導体基板１の全面にバリアメタル層を形成し、さらに接続孔１７を埋め込む銅膜を形成する。バリアメタル層は、例えばチタン窒化膜、タンタル膜またはタンタル窒化膜などであり、例えばＣＶＤ法またはスパッタ法で形成する。銅膜は主導体層として機能し、例えばメッキ法で形成できる。メッキ法による銅膜の形成前に、例えばＣＶＤ法またはスパッタ法によりシード層として薄い銅膜を形成できる。その後、接続孔１７以外の領域の銅膜およびバリアメタル層をＣＭＰ法により除去して、接続孔１７の内部にプラグ１８を形成する。
【００５０】
次に、半導体基板１上にストッパ絶縁膜１９を形成し、さらに配線形成用の絶縁膜２０を形成する。ストッパ絶縁膜１９は、例えばシリコン窒化膜とし、絶縁膜２０は、例えばシリコン酸化膜とする。レジストパターンをマスクとしたエッチングによってストッパ絶縁膜１９および絶縁膜２０の所定の領域に配線溝２１を形成する。
【００５１】
続いて、配線溝２１の内部を含む半導体基板１の全面にバリアメタル層を形成し、さらに配線溝２１を埋め込む銅膜を形成する。その後、配線溝２１以外の領域の銅膜およびバリアメタル層をＣＭＰ法により除去して、配線溝２１の内部に銅膜を主導体層とする第２配線層の配線２２を形成する。さらに上層の配線を形成することにより、ＣＭＯＳデバイスが略完成するが、その図示および説明は省略する。
【００５２】
なお、本実施の形態１では、本発明をＣＭＯＳデバイスの一製造工程である熱酸化処理または熱処理に適用した場合について説明したが、ウエハ回転機構を備えた枚葉式装置を用いて半導体ウエハに熱処理を施すいかなる半導体デバイスの製造工程にも適用することができて、同様の効果が得られる。
【００５３】
このように、本実施の形態１によれば、オープンループ制御を行う半導体ウエハの温度が５００℃以下の昇温過程において、半導体ウエハの面内温度が不均一となり、半導体ウエハに反りが生じても、半導体ウエハの回転数を１００ｒｐｍ以下と相対的に低くすることにより、半導体ウエハに作用する遠心力を小さくして、半導体ウエハのステージからの飛び出しを防ぐことができる。また半導体ウエハの温度が５００℃を越える昇温過程およびメイン処理過程においては、クローズドループ制御を行い、さらに半導体ウエハの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハの面内温度を得ることができるので、半導体ウエハの反りを防ぐことができる。
【００５４】
（実施の形態２）
本発明の実施の形態２である枚葉式ＲＴＰ装置を用いた熱処理方法を図９および図１０を用いて説明する。図９は、熱処理の過程を示す工程図、図１０は、熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【００５５】
まず、半導体ウエハを枚葉式ＲＴＰ装置のチャンバ内に挿入し、ステージ上に載置した後（図９の工程２０１）、半導体ウエハを相対的に低い回転数、例えば１００ｒｐｍ以下で回転させる（図９の工程２０２）。次に、オープンループ制御によって半導体ウエハの温度を約５００℃まで、例えば２５℃／ｓｅｃ程度の昇温速度で昇温する（図９の工程２０３、図１０のＳＴＥＰ１）。半導体ウエハの回転数を相対的に低くすることにより、半導体ウエハに反りが生じても半導体ウエハに作用する遠心力が小さくなるので、ステージからの半導体ウエハの飛び出しを防ぐことができる。
【００５６】
次に、半導体ウエハの温度が約５００℃となった時点で、半導体ウエハの回転数を、例えば２５ｒｐｍ／ｓｅｃ程度の回転速度で徐徐に上げると同時に（図９の工程２０４）、クローズドループ制御に切り換えて、半導体ウエハの温度を、例えば５０℃／ｓｅｃ程度の昇温速度で昇温する（図９の工程２０５、図１０のＳＴＥＰ２）。回転数を徐徐に上げることにより、半導体ウエハに生ずるオーバーシュートなどの過度的な変動を防ぐことができる。続いて半導体ウエハの回転数が所定の回転数、例えば２４０ｒｐｍに達した後、半導体ウエハに所定時間の熱処理を施す（図９の工程２０６、図１０のＳＴＥＰ３）。クローズドループ制御を採用し、さらに半導体ウエハの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハの面内温度を得ることができるので、半導体ウエハの反りを防ぐことができる。
【００５７】
次に、所定の熱処理を半導体ウエハに施した後、半導体ウエハを２００〜３００ｒｐｍの回転数で回転させたままハロゲンランプのランプパワーを切り、半導体ウエハを降温する（図９の工程２０７、図１０のＳＴＥＰ４）。半導体ウエハの温度が、例えば１５０〜２００℃程度となった時点で、半導体ウエハの回転を止めて、枚葉式ＲＴＰ装置のチャンバ内から半導体ウエハを取り出す（図９の工程２０８）。
【００５８】
このように、本実施の形態２によれば、半導体ウエハの温度が５００℃を越える昇温過程において、半導体ウエハの回転数を徐徐に上げることにより、半導体ウエハに生ずる過度的な変動を防ぐことができる。
【００５９】
（実施の形態３）
本発明の実施の形態３である枚葉式ＲＴＰ装置を用いた熱処理方法を図１１および図１２を用いて説明する。図１１は、熱処理の過程を示す工程図、図１２は、熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【００６０】
まず、半導体ウエハを枚葉式ＲＴＰ装置のチャンバ内に挿入し、ステージ上に載置する（図１１の工程３０１）。その後半導体ウエハの回転数を、例えば５ｒｐｍ／ｓｅｃ程度の回転速度で徐徐に上げながら（図１１の工程３０２）、オープンループ制御によって半導体ウエハの温度を約５００℃まで、例えば２５℃／ｓｅｃ程度の昇温速度で昇温する（図１１の工程３０３、図１２のＳＴＥＰ１）。半導体ウエハの回転数を徐徐に上げることにより、半導体ウエハに作用する遠心力がさらに小さくなるので、ステージからの半導体ウエハの飛び出しを防ぐことができる。なおオープンループ制御を行う半導体ウエハの温度が５００℃以下では、半導体ウエハの回転数は１００ｒｐｍ以下に抑えられる。
【００６１】
次に、半導体ウエハの温度が約５００℃となった時点で、半導体ウエハの回転数を１５０ｒｐｍとすると同時に（図１１の工程３０４）、クローズドループ制御に切り換えて、半導体ウエハの温度を、例えば５０℃／ｓｅｃ程度の昇温速度で昇温する（図１１の工程３０５、図１２のＳＴＥＰ２）。続いて半導体ウエハに所定時間の熱処理を施す（図１１の工程３０６、図１２のＳＴＥＰ３）。クローズドループ制御を採用し、さらに半導体ウエハの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハの面内温度を得ることができるので、半導体ウエハの反りを防ぐことができる。
【００６２】
次に、所定の熱処理を半導体ウエハに施した後、半導体ウエハを２００〜３００ｒｐｍの回転数で回転させたままハロゲンランプのランプパワーを切り、半導体ウエハを降温する（図１１の工程３０７、図１２のＳＴＥＰ４）。半導体ウエハの温度が、例えば１５０〜２００℃程度となった時点で、半導体ウエハの回転を止めて、枚葉式ＲＴＰ装置のチャンバ内から半導体ウエハを取り出す（図１１の工程３０８）。
【００６３】
このように、本実施の形態３によれば、半導体ウエハの温度が５００℃以下の昇温過程において、半導体ウエハの回転数を徐徐に上げることにより、半導体ウエハに作用する遠心力をさらに小さくできて、半導体ウエハのステージからの飛び出しを防ぐことができる。
【００６４】
（実施の形態４）
本発明の実施の形態２である枚葉式ＲＴＰ装置を用いた熱処理方法を図１３および図１４を用いて説明する。図１３は、熱処理の過程を示す工程図、図１４は、熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【００６５】
まず、半導体ウエハを枚葉式ＲＴＰ装置のチャンバ内に挿入し、ステージ上に載置する（図１３の工程４０１）。その後半導体ウエハの回転数を、例えば５ｒｐｍ／ｓｅｃ程度の回転速度で徐徐に上げながら（図１３の工程４０２）、オープンループ制御によって半導体ウエハの温度を約５００℃まで、例えば２５℃／ｓｅｃ程度の昇温速度で昇温する（図１３の工程４０３、図１４のＳＴＥＰ１）。
【００６６】
次に、半導体ウエハの温度が約５００℃となった時点で、半導体ウエハの回転数を、例えば２５ｒｐｍ／ｓｅｃ程度の回転速度で上げると同時に（図１３の工程４０４）、クローズドループ制御に切り換えて、半導体ウエハの温度を、例えば５０℃／ｓｅｃ程度の昇温速度で昇温する（図１３の工程４０５、図１４のＳＴＥＰ２）。続いて半導体ウエハの回転数が所定の回転数、例えば２４０ｒｐｍに達した後、半導体ウエハに所定時間の熱処理を施す（図１３の工程４０６、図１４のＳＴＥＰ３）。クローズドループ制御を採用し、さらに半導体ウエハの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハの面内温度を得ることができることができるので、半導体ウエハの反りを防ぐことができる。
【００６７】
次に、所定の熱処理を半導体ウエハに施した後、半導体ウエハを２００〜３００ｒｐｍの回転数で回転させたままハロゲンランプのランプパワーを切り、半導体ウエハを降温する（図１３の工程４０７、図１４のＳＴＥＰ４）。半導体ウエハの温度が、例えば１５０〜２００℃程度となった時点で、半導体ウエハの回転を止めて、枚葉式ＲＴＰ装置のチャンバ内から半導体ウエハを取り出す（図１３の工程４０８）。
【００６８】
このように、本実施の形態４によれば、半導体ウエハの温度が５００℃以下の昇温過程において、半導体ウエハの回転数を徐徐に上げることにより、半導体ウエハに作用する遠心力をさらに小さくできて、半導体ウエハのステージからの飛び出しを防ぐことができる。また半導体ウエハの温度が５００℃を越える昇温過程において、半導体ウエハの回転数を徐徐に上げることにより、半導体ウエハに生ずる過度的な変動を防ぐことができる。
【００６９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７０】
例えば、前記実施の形態では、ハロゲンランプを用いたランプ加熱方式の枚葉式ＲＴＰ装置について説明したが、その他の加熱方式、例えばレーザー加熱方式、電子ビーム加熱方式、イオンビーム加熱方式などの枚葉式ＲＴＰ装置にも適用することができて、同様の効果を得ることができる。
【００７１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７２】
オープンループ制御を行う半導体ウエハの温度が５００℃以下の昇温過程において、半導体ウエハの回転数を１００ｒｐｍ以下と相対的に低くすることにより、半導体ウエハに反りが生じても半導体ウエハに作用する遠心力が小さくなるので、半導体ウエハの枚葉式ＲＴＰ装置のステージからの飛び出しを防ぐことができて、半導体ウエハの割れを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である枚葉式ＲＴＰ装置を用いた熱処理の過程を示す工程図である。
【図２】本発明の実施の形態１である枚葉式ＲＴＰ装置を用いた熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【図３】（ａ）〜（ｃ）は、本発明の実施の形態１である枚葉式ＲＴＰ装置を用いた熱処理の昇温過程およびメイン処理過程における半導体ウエハの反りを示す模式図である。
【図４】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図５】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図６】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図７】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図８】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図９】本発明の実施の形態２である枚葉式ＲＴＰ装置を用いた熱処理の過程を示す工程図である。
【図１０】本発明の実施の形態２である枚葉式ＲＴＰ装置を用いた熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【図１１】本発明の実施の形態３である枚葉式ＲＴＰ装置を用いた熱処理の過程を示す工程図である。
【図１２】本発明の実施の形態３である枚葉式ＲＴＰ装置を用いた熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【図１３】本発明の実施の形態４である枚葉式ＲＴＰ装置を用いた熱処理の過程を示す工程図である。
【図１４】本発明の実施の形態４である枚葉式ＲＴＰ装置を用いた熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【符号の説明】
１ 半導体基板
１Ｗ 半導体ウエハ
２ 素子分離部
３ ｐウェル
４ ｎウェル
５ ゲート絶縁膜
６ ゲート電極
７ キャップ絶縁膜
８ ｎ型半導体領域
８ａ ｎ型拡張領域
８ｂ ｎ型拡散領域
９ ｐ型半導体領域
９ａ ｐ型拡張領域
９ｂ ｐ型拡散領域
１０ サイドウォールスペーサ
１１ シリサイド層
１１ａ コバルト膜
１２ シリコン酸化膜
１３ 接続孔
１４ プラグ
１５ 配線
１６ 層間絶縁膜
１７ 接続孔
１８ プラグ
１９ ストッパ絶縁膜
２０ 絶縁膜
２１ 配線溝
２２ 配線
２３ ステージ
Ｑｎ ｎチャネルＭＩＳＦＥＴ
Ｑｐ ｐチャネルＭＩＳＦＥＴ
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、ＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）を採用した半導体ウエハの熱処理工程に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の最小デザインルールの縮小に伴い、例えば０．１μｍ以下の浅い接合の形成が要求されている。浅い接合は、より低い加速エネルギーで基板に浅く不純物をイオン注入することによって形成できるが、イオン注入後に、イオン注入された不純物を格子点に再配列させて活性化するまたはイオン注入により生じた結晶損傷を回復するなどのために、基板に熱処理を施す必要がある。
【０００３】
このため、相対的にゆっくりと温度を上げ下げするバッチ式熱処理装置に代わり、昇温速度を毎秒１０℃以上とすることのできる枚葉式ＲＴＰ装置を用いた熱処理によって、イオン注入と熱処理とによる浅い接合を形成している。現在枚葉式ＲＴＰ装置を用いた熱処理は、この浅い接合を形成する工程以外の工程でも行われており、今後半導体製造工程において多用されると考えられる。
【０００４】
枚葉式ＲＴＰ装置では、半導体ウエハの面内温度の均一性を図るために、熱処理方法または装置に様々な工夫がなされている。例えば、放射温度計の測温位置をウエハの外周部かつウエハの半径の７０％以上離れた部分の複数の異なった位置とするとともに、複数の測定点間の温度差が昇温過程および高温保持時に５℃以内であるように加熱する方法および装置が開示されている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平６−２６０４２６号公報
【０００６】
【発明が解決しようとする課題】
本発明者は、加熱源にハロゲンランプを備えた枚葉式ＲＴＰ装置を用いて、直径が３００ｍｍ（以下、３００ｍｍ径と記す）の半導体ウエハに昇温過程、最終所定温度を所定時間保持するメイン処理過程および降温過程からなる熱処理を施す方法について検討した。
【０００７】
半導体ウエハの温度が４００℃以下の温度領域では、半導体ウエハを構成するシリコン単結晶の光の吸収が１〜５μｍ程度の波長領域で相対的に弱くなるため、０．８〜２．５μｍ程度の検出波長を有する放射温度計が外乱光、例えば約１μｍをピークとした赤外領域に分布する波長を有するハロゲンランプ光を検知し、半導体ウエハの温度を正確にモニタできないという問題が生ずる。
【０００８】
そこで、半導体ウエハの温度が５００℃以下の昇温過程では、予めランプパワーを設定して半導体ウエハを加熱する、いわゆるオープンループ制御を採用した。その後半導体ウエハの温度が約５００℃となった時点で、放射温度計を用いて半導体ウエハの温度をモニタし、その結果をランプパワーにフィードバックさせて半導体ウエハの温度を制御する、いわゆるクローズドループ制御に切り換えて５００℃を越える昇温と、メイン処理とを行っている。
【０００９】
しかしながら、熱処理中は、半導体ウエハを回転させて半導体ウエハの面内温度の均一性を確保しているため、半導体ウエハに反りが生じた場合は、熱処理中に半導体ウエハが装置のステージから逸脱して半導体ウエハが割れることがある。
【００１０】
３００ｍｍ径の半導体ウエハは、昇温中の面内温度が不均一となりやすく、２００ｍｍ径以下の半導体ウエハと比べて半導体ウエハの反り量の絶対値が大きくなる。またオープンループ制御を行う５００℃以下の昇温過程では、クローズドループ制御を行う５００℃を越える昇温過程およびメイン処理過程と比べて半導体ウエハの面内温度が不均一となりやすい。
【００１１】
このため３００ｍｍ径の半導体ウエハを熱処理する場合、特にオープンループ制御を行う５００℃以下の昇温過程において、半導体ウエハの反りに起因した半導体ウエハの割れの問題は顕著となる。
【００１２】
５００℃以下の昇温過程において、半導体製品の品種、工程毎に最適なハロゲンランプのランプパワーを設定することも可能ではあるが、膨大な作業が必要となる。また半導体ウエハ上に堆積される膜の厚さまたはイオン注入された不純物の濃度などの仕様が異なる半導体ウエハが混入した場合には、ハロゲンランプ光の吸収の違いから面内温度が不均一となり、半導体ウエハに反りが生じてしまう。
【００１３】
本発明の目的は、枚葉式ＲＴＰ装置において半導体ウエハの割れを防止することのできる技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明は、昇温過程と、最終所定温度を所定時間保持するメイン処理過程と、降温過程とからなる熱処理を枚葉式装置を用いて半導体ウエハに施す半導体装置の製造方法であって、オープンループ制御を行う過程では、相対的に低い回転数で半導体ウエハを回転させ、クローズドループ制御を行う過程では、相対的に高い回転数で半導体ウエハを回転させるものである。
【００１７】
本発明は、昇温過程と、最終所定温度を所定時間保持するメイン処理過程と、降温過程とからなる熱処理を枚葉式装置を用いて半導体ウエハに施す半導体装置の製造方法であって、半導体ウエハの温度が５００℃以下の前記昇温過程では、相対的に低い回転数で半導体ウエハを回転し、半導体ウエハの温度が５００℃を越える昇温過程およびメイン処理過程では、相対的に高い回転数で半導体ウエハを回転させるものである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（実施の形態１）
本発明の実施の形態１である枚葉式ＲＴＰ装置を用いた熱処理方法を図１〜図３を用いて説明する。図１は、熱処理の過程を示す工程図、図２は、熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図、図３は、熱処理の昇温過程およびメイン処理過程における半導体ウエハの反りを示す模式図である。本実施の形態１では、熱処理は昇温過程、所定温度を所定時間保持するメイン処理過程および降温過程とからなり、メイン処理の温度を１０００℃、時間を２０秒とした。
【００２０】
図示は省略するが、枚葉式ＲＴＰ装置には、加熱源として約１μｍをピークとした赤外線領域に分布する波長を有するハロゲンランプが備わっており、ハロゲンランプのランプパワーの設定条件を変えることによって、半導体ウエハ１Ｗの温度を調整することができる。また枚葉式ＲＴＰ装置は、半導体ウエハ１Ｗの面内温度の均一性を向上するために、熱処理中に半導体ウエハ１Ｗを回転させる機能を備えている。
【００２１】
まず、半導体ウエハ１Ｗを枚葉式ＲＴＰ装置のチャンバ内に挿入し、ステージ２３上に載置した後（図１の工程１０１）、半導体ウエハ１Ｗを相対的に低い回転数、例えば１００ｒｐｍ以下（図２では１００ｒｐｍ）で回転させる（図１の工程１０２）。ここでは、図３（ａ）に示すように、半導体ウエハ１Ｗに反りは生じない。次に、オープンループ制御によって半導体ウエハ１Ｗの温度を約５００℃まで、例えば２５℃／ｓｅｃ程度の昇温速度で昇温する（図１の工程１０３、図２のＳＴＥＰ１）。
【００２２】
半導体ウエハ１Ｗの温度が５００℃以下の昇温過程では、放射温度計が外乱光、例えばハロゲンランプ光を検知してしまい、半導体ウエハ１Ｗの温度を正確にモニタできないため、予めハロゲンランプのランプパワーを設定しておき、この設定されたランプパワーに従って半導体ウエハ１Ｗを加熱するオープンループ制御を用いる。このため、半導体ウエハ１Ｗに面内温度差（放射温度計において測定された温度の最大差）が生じやすい。しかし、半導体ウエハ１Ｗの回転数を相対的に低くすることにより、図３（ｂ）に示すように、半導体ウエハ１Ｗに反りが生じても、回転数が低いために半導体ウエハ１Ｗに作用する遠心力が小さくなる。従って、半導体ウエハ１Ｗはステージ２３から飛び出さずに５００℃以下の昇温過程を終了するので、半導体ウエハ１Ｗの割れを防ぐことができる。
【００２３】
その後、半導体ウエハ１Ｗの温度が約５００℃となった時点で、半導体ウエハ１Ｗを相対的に高い回転数、例えば１５０ｒｐｍ以上（図２では２４０ｒｐｍ）で回転させると同時に（図１の工程１０４）、クローズドループ制御に切り換えて半導体ウエハ１Ｗをさらにメイン処理の温度である１０００℃まで昇温する（図１の工程１０５、図２のＳＴＥＰ２）。続いて１０００℃の温度で２０秒間のメイン処理を半導体ウエハ１Ｗに施す（図１の工程１０６、図２のＳＴＥＰ３）。
【００２４】
半導体ウエハ１Ｗの温度が５００℃を越える昇温過程および１０００℃のメイン処理過程では、放射温度計を用いて半導体ウエハ１Ｗの温度を測定し、その結果をハロゲンランプのランプパワーにフィードバックすることによって、半導体ウエハ１Ｗの温度制御を行うクローズドループ制御を用いる。さらに半導体ウエハ１Ｗの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハ１Ｗの面内温度を得ることができるので、図３（ｃ）に示すように、半導体ウエハ１Ｗにほとんど反りが生じない。従って半導体ウエハ１Ｗはステージ２３から飛び出さず、半導体ウエハ１Ｗの割れを防ぐことができる。
【００２５】
次に、所定のメイン処理を半導体ウエハ１Ｗに施した後、半導体ウエハ１Ｗを１５０ｒｐｍ以上（図２では２４０ｒｐｍ）で回転させたままハロゲンランプのランプパワーを切り、半導体ウエハ１Ｗを降温する（図１の工程１０７、図２のＳＴＥＰ４）。半導体ウエハ１Ｗの温度が、例えば１５０〜２００℃程度となった時点で、半導体ウエハ１Ｗの回転を止めて、枚葉式ＲＴＰ装置のチャンバ内から半導体ウエハ１Ｗを取り出す。
【００２６】
半導体ウエハ１Ｗの回転時における遠心力は、半導体ウエハ１Ｗの径によって異なるため、半導体ウエハ１Ｗの回転数は半導体ウエハ１Ｗの径によって異なる。表１に、２００ｍｍ径以下および３００ｍｍ径以上の半導体ウエハ１Ｗの回転数をまとめる。
【００２７】
【表１】
２００ｍｍ径以下の半導体ウエハでは、５００℃以下の温度での回転数は１００ｒｐｍ以下、５００℃を越える温度での回転数は１５０〜２５０ｒｐｍ、また３００ｍｍ径以上の半導体ウエハでは、５００℃以下の温度での回転数は１００ｒｐｍ以下、５００℃を越える温度での回転数は２００〜３００ｒｐｍとすることが好ましい。
【００２９】
次に、本発明をＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスの製造方法に適用した一例を図４〜図８に示す半導体基板の要部断面図を用いて説明する。
【００３０】
まず、図４に示すように、例えばｐ型のシリコン単結晶からなる半導体基板１を用意する。半導体基板１は、例えば３００ｍｍ径の円形の薄い板状に加工された半導体ウエハである。次に、素子分離領域の半導体基板１に素子分離溝を形成した後、半導体基板１上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で堆積したシリコン酸化膜をエッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法で研磨して、素子分離溝の内部にシリコン酸化膜を残すことにより素子分離部２を形成する。
【００３１】
次に、レジストパターンをマスクとして半導体基板１に不純物をイオン注入し、ｐウェル３およびｎウェル４を形成する。ｐウェル３にはｐ型の導電型を示す不純物、例えばボロンをイオン注入し、ｎウェル４にはｎ型の導電型を示す不純物、例えばリンをイオン注入する。この後、各ウェル領域にＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のしきい値を制御するための不純物をイオン注入してもよい。
【００３２】
次に、枚葉式ＲＴＰ装置を用いて、ゲート絶縁膜５となる厚さ２ｎｍ程度のシリコン酸化膜を半導体基板１の表面に形成する。
【００３３】
まず、図示しない枚葉式ＲＴＰ装置のチャンバ内に半導体基板１を挿入し、ステージ上に載置した後、半導体基板１の回転数を１００ｒｐｍとしたオープンループ制御によって半導体基板１を５００℃程度まで昇温する。半導体基板１の温度が約５００℃となった時点で、半導体基板１の回転数を２４０ｒｐｍとすると同時にクローズドループ制御に切り換えて半導体基板１をさらに９００℃まで昇温し、９００℃の温度で所定時間の熱酸化処理を半導体基板１に施す。その後半導体基板１を降温して、枚葉式ＲＴＰ装置のチャンバ内から半導体基板１を取り出す。
【００３４】
次に、図５に示すように、シリコン多結晶膜およびシリコン酸化膜を順次堆積して積層膜を形成した後、レジストパターンをマスクとして上記積層膜をエッチングして、シリコン多結晶膜からなるゲート電極６およびシリコン酸化膜からなるキャップ絶縁膜７を形成する。
【００３５】
次に、ｐウェル３にｎ型の導電性を示す不純物、例えばヒ素をイオン注入し、ｐウェル３上のゲート電極６の両側にｎ型拡張領域８ａを形成する。ｎ型拡張領域８ａは、ゲート電極６に対して自己整合的に形成される。同様に、ｎウェル４にｐ型の導電性を示す不純物、例えばフッ化ボロンをイオン注入し、ｎウェル４上のゲート電極６の両側にｐ型拡張領域９ａを形成する。ｐ型拡張領域９ａは、ゲート電極６に対して自己整合的に形成される。
【００３６】
その後、半導体基板１上にＣＶＤ法でシリコン酸化膜を堆積した後、このシリコン酸化膜を異方性エッチングすることにより、ゲート電極６の側壁にサイドウォールスペーサ１０を形成する。
【００３７】
次に、ｐウェル３にｎ型の導電性を示す不純物、例えばヒ素をイオン注入し、ｐウェル３上のゲート電極６の両側にｎ型拡散領域８ｂを形成する。ｎ型拡散領域８ｂは、ゲート電極６およびサイドウォールスペーサ１０に対して自己整合的に形成され、ｎ型拡張領域８ａおよびｎ型拡散領域８ｂからなるｎ型半導体領域８は、ｎチャネルＭＩＳＦＥＴＱｎのソース・ドレインとして機能する。
【００３８】
同様に、ｎウェル４にｐ型の導電性を示す不純物、例えばフッ化ボロンをイオン注入し、ｎウェル４上のゲート電極６の両側にｐ型拡散領域９ｂを形成する。ｐ型拡散領域９ｂは、ゲート電極６およびサイドウォールスペーサ１０に対して自己整合的に形成され、ｐ型拡張領域９ａおよびｐ型拡散領域９ｂからなるｐ型半導体領域９は、ｐチャネルＭＩＳＦＥＴＱｐのソース・ドレインとして機能する。
【００３９】
次に、枚葉式ＲＴＰ装置を用いて、半導体基板１にイオン打ち込みされた不純物の活性化のための熱処理を半導体基板１に施す。
【００４０】
まず、枚葉式ＲＴＰ装置のチャンバ内に半導体基板１を挿入し、ステージ上に載置した後、半導体基板１の回転数を１００ｒｐｍとしたオープンループ制御によって半導体基板１を５００℃程度まで昇温する。半導体基板１の温度が約５００℃となった時点で、半導体基板１の回転数を２４０ｒｐｍとすると同時にクローズドループ制御に切り換えて半導体基板１をさらに１０００℃まで昇温し、１０００℃の温度で所定時間の熱処理を半導体基板１に施す。その後半導体基板１を降温して、枚葉式ＲＴＰ装置のチャンバ内から半導体基板１を取り出す。
【００４１】
次に、図６に示すように、半導体基板１上に１０〜２０ｎｍ程度の厚さのコバルト膜１１ａを、例えばスパッタ法により堆積する。続いて枚葉式ＲＴＰ装置を用いて、半導体基板１に熱処理を施してｎチャネルＭＩＳＦＥＴＱｎのソース、ドレインを構成するｎ型半導体領域８およびｐチャネルＭＩＳＦＥＴＱｐのソース、ドレインを構成するｐ型半導体領域９の表面に、選択的に３０ｎｍ程度の厚さのシリサイド層１１を形成する。
【００４２】
まず、枚葉式ＲＴＰ装置のチャンバ内に半導体基板１を挿入し、ステージ上に載置した後、半導体基板１の回転数を１００ｒｐｍとしたオープンループ制御によって半導体基板１を５００℃近くまで昇温する。半導体基板１の温度が約５００℃となった時点で、半導体基板１の回転数を２４０ｒｐｍとすると同時にクローズドループ制御に切り換えて、５００℃の温度で所定時間の熱処理を半導体基板１に施す。その後半導体基板１を降温して、枚葉式ＲＴＰ装置のチャンバ内から半導体基板１を取り出す。
【００４３】
次に、図７に示すように、未反応のコバルト膜１１ａを除去し、次いで枚葉式ＲＴＰ装置を用いて、シリサイド層１１の低抵抗化のための熱処理を半導体基板１に施す。
【００４４】
まず、枚葉式ＲＴＰ装置のチャンバ内に半導体基板１を挿入し、半導体基板１の回転数を１００ｒｐｍとしたオープンループ制御によって半導体基板１を５００℃程度まで昇温する。半導体基板１の温度が約５００℃となった時点で、半導体基板１の回転数を２４０ｒｐｍとすると同時にクローズドループ制御に切り換えて半導体基板１をさらに８００℃まで昇温し、８００℃の温度で所定時間の熱処理を半導体基板１に施す。その後半導体基板１を降温して、枚葉式ＲＴＰ装置のチャンバ内から半導体基板１を取り出す。
【００４５】
次に、図８に示すように、半導体基板１上にシリコン酸化膜１２を形成した後、このシリコン酸化膜１２を、例えばＣＭＰ法で研磨することにより、その表面を平坦化する。続いてレジストパターンをマスクとしたエッチングによってシリコン酸化膜１２に接続孔１３を形成する。この接続孔１３はｎ型半導体領域８またはｐ型半導体領域９上などの必要部分に形成する。
【００４６】
続いて、接続孔１３の内部を含む半導体基板１の全面にチタン窒化膜を、例えばＣＶＤ法で形成し、さらに接続孔１３を埋め込むタングステン膜を、例えばＣＶＤ法で形成した後、接続孔１３以外の領域のチタン窒化膜およびタングステン膜をＣＭＰ法により除去して、接続孔１３の内部にタングステン膜を主導体層とするプラグ１４を形成する。
【００４７】
次に、半導体基板１上に、例えばタングステン膜を形成した後、レジストパターンをマスクとしたエッチングによってタングステン膜を加工し、第１配線層の配線１５を形成する。タングステン膜は、例えばＣＶＤ法またはスパッタ法により形成できる。
【００４８】
次に、配線１５を覆う絶縁膜、例えばシリコン酸化膜を形成した後、その絶縁膜を、例えばＣＭＰ法で研磨することにより、表面が平坦化された層間絶縁膜１６を形成する。次いで、レジストパターンをマスクとしたエッチングによって層間絶縁膜１６の所定の領域に接続孔１７を形成する。
【００４９】
続いて、接続孔１７の内部を含む半導体基板１の全面にバリアメタル層を形成し、さらに接続孔１７を埋め込む銅膜を形成する。バリアメタル層は、例えばチタン窒化膜、タンタル膜またはタンタル窒化膜などであり、例えばＣＶＤ法またはスパッタ法で形成する。銅膜は主導体層として機能し、例えばメッキ法で形成できる。メッキ法による銅膜の形成前に、例えばＣＶＤ法またはスパッタ法によりシード層として薄い銅膜を形成できる。その後、接続孔１７以外の領域の銅膜およびバリアメタル層をＣＭＰ法により除去して、接続孔１７の内部にプラグ１８を形成する。
【００５０】
次に、半導体基板１上にストッパ絶縁膜１９を形成し、さらに配線形成用の絶縁膜２０を形成する。ストッパ絶縁膜１９は、例えばシリコン窒化膜とし、絶縁膜２０は、例えばシリコン酸化膜とする。レジストパターンをマスクとしたエッチングによってストッパ絶縁膜１９および絶縁膜２０の所定の領域に配線溝２１を形成する。
【００５１】
続いて、配線溝２１の内部を含む半導体基板１の全面にバリアメタル層を形成し、さらに配線溝２１を埋め込む銅膜を形成する。その後、配線溝２１以外の領域の銅膜およびバリアメタル層をＣＭＰ法により除去して、配線溝２１の内部に銅膜を主導体層とする第２配線層の配線２２を形成する。さらに上層の配線を形成することにより、ＣＭＯＳデバイスが略完成するが、その図示および説明は省略する。
【００５２】
なお、本実施の形態１では、本発明をＣＭＯＳデバイスの一製造工程である熱酸化処理または熱処理に適用した場合について説明したが、ウエハ回転機構を備えた枚葉式装置を用いて半導体ウエハに熱処理を施すいかなる半導体デバイスの製造工程にも適用することができて、同様の効果が得られる。
【００５３】
このように、本実施の形態１によれば、オープンループ制御を行う半導体ウエハの温度が５００℃以下の昇温過程において、半導体ウエハの面内温度が不均一となり、半導体ウエハに反りが生じても、半導体ウエハの回転数を１００ｒｐｍ以下と相対的に低くすることにより、半導体ウエハに作用する遠心力を小さくして、半導体ウエハのステージからの飛び出しを防ぐことができる。また半導体ウエハの温度が５００℃を越える昇温過程およびメイン処理過程においては、クローズドループ制御を行い、さらに半導体ウエハの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハの面内温度を得ることができるので、半導体ウエハの反りを防ぐことができる。
【００５４】
（実施の形態２）
本発明の実施の形態２である枚葉式ＲＴＰ装置を用いた熱処理方法を図９および図１０を用いて説明する。図９は、熱処理の過程を示す工程図、図１０は、熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【００５５】
まず、半導体ウエハを枚葉式ＲＴＰ装置のチャンバ内に挿入し、ステージ上に載置した後（図９の工程２０１）、半導体ウエハを相対的に低い回転数、例えば１００ｒｐｍ以下で回転させる（図９の工程２０２）。次に、オープンループ制御によって半導体ウエハの温度を約５００℃まで、例えば２５℃／ｓｅｃ程度の昇温速度で昇温する（図９の工程２０３、図１０のＳＴＥＰ１）。半導体ウエハの回転数を相対的に低くすることにより、半導体ウエハに反りが生じても半導体ウエハに作用する遠心力が小さくなるので、ステージからの半導体ウエハの飛び出しを防ぐことができる。
【００５６】
次に、半導体ウエハの温度が約５００℃となった時点で、半導体ウエハの回転数を、例えば２５ｒｐｍ／ｓｅｃ程度の回転速度で徐徐に上げると同時に（図９の工程２０４）、クローズドループ制御に切り換えて、半導体ウエハの温度を、例えば５０℃／ｓｅｃ程度の昇温速度で昇温する（図９の工程２０５、図１０のＳＴＥＰ２）。回転数を徐徐に上げることにより、半導体ウエハに生ずるオーバーシュートなどの過度的な変動を防ぐことができる。続いて半導体ウエハの回転数が所定の回転数、例えば２４０ｒｐｍに達した後、半導体ウエハに所定時間の熱処理を施す（図９の工程２０６、図１０のＳＴＥＰ３）。クローズドループ制御を採用し、さらに半導体ウエハの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハの面内温度を得ることができるので、半導体ウエハの反りを防ぐことができる。
【００５７】
次に、所定の熱処理を半導体ウエハに施した後、半導体ウエハを２００〜３００ｒｐｍの回転数で回転させたままハロゲンランプのランプパワーを切り、半導体ウエハを降温する（図９の工程２０７、図１０のＳＴＥＰ４）。半導体ウエハの温度が、例えば１５０〜２００℃程度となった時点で、半導体ウエハの回転を止めて、枚葉式ＲＴＰ装置のチャンバ内から半導体ウエハを取り出す（図９の工程２０８）。
【００５８】
このように、本実施の形態２によれば、半導体ウエハの温度が５００℃を越える昇温過程において、半導体ウエハの回転数を徐徐に上げることにより、半導体ウエハに生ずる過度的な変動を防ぐことができる。
【００５９】
（実施の形態３）
本発明の実施の形態３である枚葉式ＲＴＰ装置を用いた熱処理方法を図１１および図１２を用いて説明する。図１１は、熱処理の過程を示す工程図、図１２は、熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【００６０】
まず、半導体ウエハを枚葉式ＲＴＰ装置のチャンバ内に挿入し、ステージ上に載置する（図１１の工程３０１）。その後半導体ウエハの回転数を、例えば５ｒｐｍ／ｓｅｃ程度の回転速度で徐徐に上げながら（図１１の工程３０２）、オープンループ制御によって半導体ウエハの温度を約５００℃まで、例えば２５℃／ｓｅｃ程度の昇温速度で昇温する（図１１の工程３０３、図１２のＳＴＥＰ１）。半導体ウエハの回転数を徐徐に上げることにより、半導体ウエハに作用する遠心力がさらに小さくなるので、ステージからの半導体ウエハの飛び出しを防ぐことができる。なおオープンループ制御を行う半導体ウエハの温度が５００℃以下では、半導体ウエハの回転数は１００ｒｐｍ以下に抑えられる。
【００６１】
次に、半導体ウエハの温度が約５００℃となった時点で、半導体ウエハの回転数を１５０ｒｐｍとすると同時に（図１１の工程３０４）、クローズドループ制御に切り換えて、半導体ウエハの温度を、例えば５０℃／ｓｅｃ程度の昇温速度で昇温する（図１１の工程３０５、図１２のＳＴＥＰ２）。続いて半導体ウエハに所定時間の熱処理を施す（図１１の工程３０６、図１２のＳＴＥＰ３）。クローズドループ制御を採用し、さらに半導体ウエハの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハの面内温度を得ることができるので、半導体ウエハの反りを防ぐことができる。
【００６２】
次に、所定の熱処理を半導体ウエハに施した後、半導体ウエハを２００〜３００ｒｐｍの回転数で回転させたままハロゲンランプのランプパワーを切り、半導体ウエハを降温する（図１１の工程３０７、図１２のＳＴＥＰ４）。半導体ウエハの温度が、例えば１５０〜２００℃程度となった時点で、半導体ウエハの回転を止めて、枚葉式ＲＴＰ装置のチャンバ内から半導体ウエハを取り出す（図１１の工程３０８）。
【００６３】
このように、本実施の形態３によれば、半導体ウエハの温度が５００℃以下の昇温過程において、半導体ウエハの回転数を徐徐に上げることにより、半導体ウエハに作用する遠心力をさらに小さくできて、半導体ウエハのステージからの飛び出しを防ぐことができる。
【００６４】
（実施の形態４）
本発明の実施の形態２である枚葉式ＲＴＰ装置を用いた熱処理方法を図１３および図１４を用いて説明する。図１３は、熱処理の過程を示す工程図、図１４は、熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【００６５】
まず、半導体ウエハを枚葉式ＲＴＰ装置のチャンバ内に挿入し、ステージ上に載置する（図１３の工程４０１）。その後半導体ウエハの回転数を、例えば５ｒｐｍ／ｓｅｃ程度の回転速度で徐徐に上げながら（図１３の工程４０２）、オープンループ制御によって半導体ウエハの温度を約５００℃まで、例えば２５℃／ｓｅｃ程度の昇温速度で昇温する（図１３の工程４０３、図１４のＳＴＥＰ１）。
【００６６】
次に、半導体ウエハの温度が約５００℃となった時点で、半導体ウエハの回転数を、例えば２５ｒｐｍ／ｓｅｃ程度の回転速度で上げると同時に（図１３の工程４０４）、クローズドループ制御に切り換えて、半導体ウエハの温度を、例えば５０℃／ｓｅｃ程度の昇温速度で昇温する（図１３の工程４０５、図１４のＳＴＥＰ２）。続いて半導体ウエハの回転数が所定の回転数、例えば２４０ｒｐｍに達した後、半導体ウエハに所定時間の熱処理を施す（図１３の工程４０６、図１４のＳＴＥＰ３）。クローズドループ制御を採用し、さらに半導体ウエハの回転数を相対的に高くすることにより、ほぼ均一な半導体ウエハの面内温度を得ることができることができるので、半導体ウエハの反りを防ぐことができる。
【００６７】
次に、所定の熱処理を半導体ウエハに施した後、半導体ウエハを２００〜３００ｒｐｍの回転数で回転させたままハロゲンランプのランプパワーを切り、半導体ウエハを降温する（図１３の工程４０７、図１４のＳＴＥＰ４）。半導体ウエハの温度が、例えば１５０〜２００℃程度となった時点で、半導体ウエハの回転を止めて、枚葉式ＲＴＰ装置のチャンバ内から半導体ウエハを取り出す（図１３の工程４０８）。
【００６８】
このように、本実施の形態４によれば、半導体ウエハの温度が５００℃以下の昇温過程において、半導体ウエハの回転数を徐徐に上げることにより、半導体ウエハに作用する遠心力をさらに小さくできて、半導体ウエハのステージからの飛び出しを防ぐことができる。また半導体ウエハの温度が５００℃を越える昇温過程において、半導体ウエハの回転数を徐徐に上げることにより、半導体ウエハに生ずる過度的な変動を防ぐことができる。
【００６９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７０】
例えば、前記実施の形態では、ハロゲンランプを用いたランプ加熱方式の枚葉式ＲＴＰ装置について説明したが、その他の加熱方式、例えばレーザー加熱方式、電子ビーム加熱方式、イオンビーム加熱方式などの枚葉式ＲＴＰ装置にも適用することができて、同様の効果を得ることができる。
【００７１】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７２】
オープンループ制御を行う半導体ウエハの温度が５００℃以下の昇温過程において、半導体ウエハの回転数を１００ｒｐｍ以下と相対的に低くすることにより、半導体ウエハに反りが生じても半導体ウエハに作用する遠心力が小さくなるので、半導体ウエハの枚葉式ＲＴＰ装置のステージからの飛び出しを防ぐことができて、半導体ウエハの割れを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である枚葉式ＲＴＰ装置を用いた熱処理の過程を示す工程図である。
【図２】本発明の実施の形態１である枚葉式ＲＴＰ装置を用いた熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【図３】（ａ）〜（ｃ）は、本発明の実施の形態１である枚葉式ＲＴＰ装置を用いた熱処理の昇温過程およびメイン処理過程における半導体ウエハの反りを示す模式図である。
【図４】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図５】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図６】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図７】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図８】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法の一例を工程順に示す半導体基板の要部断面図である。
【図９】本発明の実施の形態２である枚葉式ＲＴＰ装置を用いた熱処理の過程を示す工程図である。
【図１０】本発明の実施の形態２である枚葉式ＲＴＰ装置を用いた熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【図１１】本発明の実施の形態３である枚葉式ＲＴＰ装置を用いた熱処理の過程を示す工程図である。
【図１２】本発明の実施の形態３である枚葉式ＲＴＰ装置を用いた熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【図１３】本発明の実施の形態４である枚葉式ＲＴＰ装置を用いた熱処理の過程を示す工程図である。
【図１４】本発明の実施の形態４である枚葉式ＲＴＰ装置を用いた熱処理時の半導体ウエハの温度および回転数の時間変化を示すグラフ図である。
【符号の説明】
１ 半導体基板
１Ｗ 半導体ウエハ
２ 素子分離部
３ ｐウェル
４ ｎウェル
５ ゲート絶縁膜
６ ゲート電極
７ キャップ絶縁膜
８ ｎ型半導体領域
８ａ ｎ型拡張領域
８ｂ ｎ型拡散領域
９ ｐ型半導体領域
９ａ ｐ型拡張領域
９ｂ ｐ型拡散領域
１０ サイドウォールスペーサ
１１ シリサイド層
１１ａ コバルト膜
１２ シリコン酸化膜
１３ 接続孔
１４ プラグ
１５ 配線
１６ 層間絶縁膜
１７ 接続孔
１８ プラグ
１９ ストッパ絶縁膜
２０ 絶縁膜
２１ 配線溝
２２ 配線
２３ ステージ
Ｑｎ ｎチャネルＭＩＳＦＥＴ
Ｑｐ ｐチャネルＭＩＳＦＥＴ
Claims (18)
- 昇温過程と、最終所定温度を所定時間保持するメイン処理過程と、降温過程とからなる熱処理を枚葉式装置を用いて半導体ウエハに施す半導体装置の製造方法であって、
オープンループ制御を行う過程では、相対的に低い回転数で前記半導体ウエハを回転させ、クローズドループ制御を行う過程では、相対的に高い回転数で前記半導体ウエハを回転させることを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、前記オープンループ制御は、前記半導体ウエハの温度が相対的に低い前記昇温過程において行われることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記クローズドループ制御は、前記半導体ウエハの温度が相対的に高い前記昇温過程およびメイン処理過程において行われることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法であって、前記オープンループ制御を行う過程での前記半導体ウエハの回転数は１００ｒｐｍ以下であることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記オープンループ制御を行う過程では、一定の第１の回転数で前記半導体ウエハを回転させ、前記クローズドループ制御を行う過程では、前記第１の回転数とは異なる一定の第２の回転数で前記半導体ウエハを回転させることを特徴とする半導体装置の製造方法。
- 請求項５記載の半導体装置の製造方法において、２００ｍｍ径以下の前記半導体ウエハにおいて、前記オープンループ制御を行う過程での前記半導体ウエハの回転数は１００ｒｐｍ以下、前記クローズドループ制御を行う過程での前記半導体ウエハの回転数は１５０〜２５０ｒｐｍであることを特徴とする半導体装置の製造方法。
- 請求項５記載の半導体装置の製造方法において、３００ｍｍ径以上の前記半導体ウエハにおいて、前記オープンループ制御を行う過程での前記半導体ウエハの回転数は１００ｒｐｍ以下、前記クローズドループ制御を行う過程での前記半導体ウエハの回転数は２００〜３００ｒｐｍであることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記オープンループ制御を行う過程では、一定の回転数で前記半導体ウエハを回転させ、前記クローズドループ制御を行う過程では、回転数を徐徐に上げて前記半導体ウエハを回転させることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記オープンループ制御を行う過程では、回転数を徐徐に上げて前記半導体ウエハを回転させ、前記クローズドループ制御を行う過程では、一定の回転数で前記半導体ウエハを回転させることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記オープンループ制御を行う過程および前記クローズドループ制御が行われる過程では、それぞれ回転数を徐徐に上げて前記半導体ウエハを回転させることを特徴とする半導体装置の製造方法。
- 昇温過程と、最終所定温度を所定時間保持するメイン処理過程と、降温過程とからなる熱処理を枚葉式装置を用いて半導体ウエハに施す半導体装置の製造方法であって、
前記半導体ウエハの温度が５００℃以下の前記昇温過程では、相対的に低い回転数で前記半導体ウエハを回転させ、前記半導体ウエハの温度が５００℃を越える前記昇温過程および前記メイン処理過程では、相対的に高い回転数で前記半導体ウエハを回転させることを特徴とする半導体装置の製造方法。 - 請求項１１記載の半導体装置の製造方法であって、前記半導体ウエハの温度が５００℃以下の前記昇温過程での前記半導体ウエハの回転数は１００ｒｐｍ以下であることを特徴とする半導体装置の製造方法。
- 請求項１１記載の半導体装置の製造方法において、前記半導体ウエハの温度が５００℃以下の前記昇温過程では、一定の第１の回転数で前記半導体ウエハを回転させ、前記半導体ウエハの温度が５００℃を越える前記昇温過程および前記メイン処理過程では、前記第１の回転数とは異なる一定の第２の回転数で前記半導体ウエハを回転させることを特徴とする半導体装置の製造方法。
- 請求項１３記載の半導体装置の製造方法において、２００ｍｍ径以下の前記半導体ウエハにおいて、前記半導体ウエハの温度が５００℃以下の前記昇温過程での前記半導体ウエハの回転数は１００ｒｐｍ以下、前記半導体ウエハの温度が５００℃を越える前記昇温過程および前記メイン処理過程での前記半導体ウエハの回転数は１５０〜２５０ｒｐｍであることを特徴とする半導体装置の製造方法。
- 請求項１３記載の半導体装置の製造方法において、３００ｍｍ径以上の前記半導体ウエハにおいて、前記半導体ウエハの温度が５００℃以下の前記昇温過程での前記半導体ウエハの回転数は１００ｒｐｍ以下、前記半導体ウエハの温度が５００℃を越える前記昇温過程および前記メイン処理過程での前記半導体ウエハの回転数は２００〜３００ｒｐｍであることを特徴とする半導体装置の製造方法。
- 請求項１１記載の半導体装置の製造方法において、前記半導体ウエハの温度が５００℃以下の前記昇温過程では、一定の回転数で前記半導体ウエハを回転させ、前記半導体ウエハの温度が５００℃を越える前記昇温過程では、回転数を徐徐に上げて前記半導体ウエハを回転させることを特徴とする半導体装置の製造方法。
- 請求項１１記載の半導体装置の製造方法において、前記半導体ウエハの温度が５００℃以下の前記昇温過程では、回転数を徐徐に上げて前記半導体ウエハを回転させ、前記半導体ウエハの温度が５００℃を越える前記昇温過程および前記メイン処理過程では、一定の回転数で前記半導体ウエハを回転させることを特徴とする半導体装置の製造方法。
- 請求項１１記載の半導体装置の製造方法において、前記半導体ウエハの温度が５００℃以下の前記昇温過程および前記半導体ウエハの温度が５００℃を越える前記昇温過程では、それぞれ前記半導体ウエハの回転数を徐徐に上げて前記半導体ウエハを回転させることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003023151A JP2004235489A (ja) | 2003-01-31 | 2003-01-31 | 半導体装置の製造方法 |
| KR1020040001911A KR20040069985A (ko) | 2003-01-31 | 2004-01-12 | 반도체 장치의 제조 방법 |
| TW093100692A TWI241657B (en) | 2003-01-31 | 2004-01-12 | Manufacturing method for semiconductor device |
| US10/755,395 US7026260B2 (en) | 2003-01-31 | 2004-01-13 | Method of manufacturing semiconductor device using thermal treatment that features lower speed wafer rotation at low temperatures and higher speed wafer rotation at high temperatures |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003023151A JP2004235489A (ja) | 2003-01-31 | 2003-01-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004235489A true JP2004235489A (ja) | 2004-08-19 |
Family
ID=32767569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003023151A Withdrawn JP2004235489A (ja) | 2003-01-31 | 2003-01-31 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7026260B2 (ja) |
| JP (1) | JP2004235489A (ja) |
| KR (1) | KR20040069985A (ja) |
| TW (1) | TWI241657B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067196A (ja) * | 2005-08-31 | 2007-03-15 | Tokyo Electron Ltd | 基板処理方法 |
| JP2011233556A (ja) * | 2010-04-23 | 2011-11-17 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
| JP2016029365A (ja) * | 2014-07-24 | 2016-03-03 | キヤノン株式会社 | 構造体、構造体の製造方法、ｘ線遮蔽格子、トールボット干渉計 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018132471A1 (de) * | 2018-12-17 | 2020-06-18 | Leica Camera Aktiengesellschaft | Verwendung eines lacksystems zum beschichten einer linse, verfahren zum beschichten eines randes einer linse und linse |
| CN110707028A (zh) * | 2019-10-18 | 2020-01-17 | 长江存储科技有限责任公司 | 晶圆热处理装置及晶圆热处理方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3267371B2 (ja) | 1993-03-04 | 2002-03-18 | 東芝機械株式会社 | ウエハの加熱方法及び装置 |
| US5654904A (en) * | 1994-05-18 | 1997-08-05 | Micron Technology, Inc. | Control and 3-dimensional simulation model of temperature variations in a rapid thermal processing machine |
| US6528364B1 (en) * | 1998-08-24 | 2003-03-04 | Micron Technology, Inc. | Methods to form electronic devices and methods to form a material over a semiconductive substrate |
| US6449428B2 (en) * | 1998-12-11 | 2002-09-10 | Mattson Technology Corp. | Gas driven rotating susceptor for rapid thermal processing (RTP) system |
| US6130415A (en) * | 1999-04-22 | 2000-10-10 | Applied Materials, Inc. | Low temperature control of rapid thermal processes |
| KR100887813B1 (ko) * | 2001-02-12 | 2009-03-09 | 가부시키가이샤 히다치 고쿠사이 덴키 | 매우 신속한 열 처리 챔버 및 사용 방법 |
| US6828234B2 (en) * | 2002-03-26 | 2004-12-07 | Applied Materials, Inc. | RTP process chamber pressure control |
| JP2003318121A (ja) * | 2002-04-26 | 2003-11-07 | Trecenti Technologies Inc | 半導体装置の製造方法 |
-
2003
- 2003-01-31 JP JP2003023151A patent/JP2004235489A/ja not_active Withdrawn
-
2004
- 2004-01-12 TW TW093100692A patent/TWI241657B/zh active
- 2004-01-12 KR KR1020040001911A patent/KR20040069985A/ko not_active Application Discontinuation
- 2004-01-13 US US10/755,395 patent/US7026260B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067196A (ja) * | 2005-08-31 | 2007-03-15 | Tokyo Electron Ltd | 基板処理方法 |
| JP2011233556A (ja) * | 2010-04-23 | 2011-11-17 | Covalent Materials Corp | シリコンウェーハの熱処理方法 |
| JP2016029365A (ja) * | 2014-07-24 | 2016-03-03 | キヤノン株式会社 | 構造体、構造体の製造方法、ｘ線遮蔽格子、トールボット干渉計 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200414367A (en) | 2004-08-01 |
| US7026260B2 (en) | 2006-04-11 |
| US20040152343A1 (en) | 2004-08-05 |
| KR20040069985A (ko) | 2004-08-06 |
| TWI241657B (en) | 2005-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770519B2 (en) | Semiconductor manufacturing method using two-stage annealing | |
| JP5538975B2 (ja) | 半導体装置の製造方法 | |
| TWI325604B (en) | Methods of heat-treating a semiconductor wafer | |
| TWI566278B (zh) | 半導體裝置與其形成方法 | |
| TW578241B (en) | Manufacturing method of semiconductor device | |
| US20150200270A1 (en) | Field effect transistors for high-performance and low-power applications | |
| US20090079010A1 (en) | Nickel silicide formation for semiconductor components | |
| US20040087121A1 (en) | Method of forming a nickel silicide region in a doped silicon-containing semiconductor area | |
| TWI531005B (zh) | 根據非晶化製程及熱處理於孔洞中形成有嵌入式應變誘導材料之電晶體 | |
| JP2004235489A (ja) | 半導体装置の製造方法 | |
| JP2001189451A (ja) | 半導体装置の製造方法 | |
| JP3293567B2 (ja) | 半導体装置の製造方法 | |
| JP2000196086A (ja) | チタンポリサイドゲ―トの形成方法 | |
| US7494872B2 (en) | Field effect transistor having a doped gate electrode with reduced gate depletion and method of forming the transistor | |
| JP2006190896A (ja) | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 | |
| JP3737504B2 (ja) | 半導体装置の製造方法 | |
| JP3517131B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP2005302883A (ja) | 半導体装置の製造方法 | |
| KR100643497B1 (ko) | 웨이퍼의 열처리 방법 및 그를 이용한 반도체 소자의제조방법 | |
| JP4795759B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP2004253446A (ja) | 半導体装置の製造方法 | |
| KR100691965B1 (ko) | 반도체 소자 제조 방법 | |
| KR20000041468A (ko) | 비정질실리콘막을 이용한 폴리사이드 게이트 전극 형성방법 | |
| JP2003243652A (ja) | 浅い拡散層を有する半導体装置の製造方法 | |
| WO2004042809A1 (en) | Method of forming a nickel silicide region in a doped silicon-containing semiconductor area |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050318 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051219 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071122 |