JP2003318121A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003318121A
JP2003318121A JP2002125061A JP2002125061A JP2003318121A JP 2003318121 A JP2003318121 A JP 2003318121A JP 2002125061 A JP2002125061 A JP 2002125061A JP 2002125061 A JP2002125061 A JP 2002125061A JP 2003318121 A JP2003318121 A JP 2003318121A
Authority
JP
Japan
Prior art keywords
temperature
semiconductor wafer
manufacturing
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002125061A
Other languages
English (en)
Inventor
Tadashi Suzuki
匡 鈴木
Tadami Ishida
忠美 石田
Mikiro Shimizu
幹郎 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trecenti Technologies Inc
Original Assignee
Trecenti Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trecenti Technologies Inc filed Critical Trecenti Technologies Inc
Priority to JP2002125061A priority Critical patent/JP2003318121A/ja
Priority to KR10-2003-0007499A priority patent/KR20030084571A/ko
Priority to US10/359,237 priority patent/US20030203517A1/en
Priority to TW092102569A priority patent/TW578241B/zh
Priority to CN03122607A priority patent/CN1453836A/zh
Publication of JP2003318121A publication Critical patent/JP2003318121A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 ＲＴＰ装置において３００ｍｍ径の半導体ウ
エハの割れを防止することのできる技術を提供する。 【解決手段】 昇温過程と、最終所定温度を所定時間保
持するメイン処理過程と、降温過程とからなるＲＴＰ処
理を３００ｍｍ径の半導体ウエハに施す際、半導体ウエ
ハの温度を放射温度計により測定し、５００℃未満の昇
温過程では半導体ウエハの面内温度差を９０℃未満とす
るオープンループ制御を行い、５００℃以上の昇温過程
およびメイン処理過程ではクローズドループ制御を行う
ことにより、半導体ウエハの反りの発生を抑えて、割れ
を防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、ＲＴＰ（Rapid Thermal Processin
g）方式を採用した半導体ウエハの熱処理工程に適用し
て有効な技術に関する。
【０００２】
【従来の技術】半導体装置の最小デザインルールが縮小
されるのに伴い、たとえば０.１μｍ以下の浅い接合の
形成が要求されている。浅い接合は、より低い加速エネ
ルギーで基板に浅く不純物をイオン注入することによっ
て形成することができるが、イオン注入後に、イオン注
入された不純物を格子点に再配列させて活性化する、ま
たはイオン注入により生じた結晶損傷を回復するなどの
ために、基板に熱処理を施す必要がある。
【０００３】このため、相対的にゆっくりと温度を上げ
下げするバッチ式の熱処理装置に代わり、昇温速度を毎
秒１０℃以上とすることのできるＲＴＰ装置を熱処理工
程に用いて、イオン注入と熱処理とによる浅い接合を形
成している。
【０００４】ＲＴＰ装置では、半導体ウエハの面内温度
の均一性を図るために、熱処理方法または装置に様々な
工夫がなされている。
【０００５】たとえば特開平６−２６０４２６号公報に
は、放射温度計の測温位置をウエハの外周部かつウエハ
の半径の７０％以上離れた部分の複数の異なった位置と
するとともに、複数の測定点間の温度差が昇温過程およ
び高温保持時に５度以内であるように加熱する方法およ
び装置が開示されている。
【０００６】また、たとえばランプ加熱を行うＲＴＰ装
置では、放射温度計を用いて半導体ウエハの温度をモニ
タし、その結果をランプパワーにフィードバックさせて
半導体ウエハの温度を制御する、いわゆるクローズドル
ープ制御が採用されている。
【０００７】
【発明が解決しようとする課題】本発明者は、加熱源に
ハロゲンランプを備えたＲＴＰ装置を用いて、直径が３
００ｍｍ（以下、３００ｍｍ径と記す）の半導体ウエハ
に熱処理を施す方法について検討した。
【０００８】半導体ウエハの温度が５００℃未満の温度
領域では、半導体ウエハを構成するシリコン単結晶の光
の吸収が１〜５μｍ程度の波長領域で相対的に弱くなる
ため、０.８〜２.５μｍ程度の検出波長を有する放射温
度計が外乱光、たとえば約１μｍをピークとした赤外領
域に分布する波長を有するハロゲンランプ光を検知し、
半導体ウエハの温度を正確にモニタできないという問題
が生ずる。
【０００９】そこで、半導体ウエハの温度が５００℃未
満の昇温過程では、予めランプパワーを設定して半導体
ウエハを加熱する、いわゆるオープンループ制御を採用
している。その後半導体ウエハの温度が約５００℃とな
った時点で、上記クローズドループ制御に切り換えて５
００℃以上の昇温と、最終所定温度を所定時間保持する
メイン処理とを行っている。
【００１０】しかしながら、ＲＴＰ処理中は、半導体ウ
エハを回転させて半導体ウエハの面内温度の均一性を確
保しているため、半導体ウエハに反りが生じた場合は、
ＲＴＰ処理中に半導体ウエハが装置のステージから逸脱
して半導体ウエハが割れることがある。
【００１１】３００ｍｍ径の半導体ウエハは、昇温中の
面内温度が不均一となりやすく、２００ｍｍ径以下の半
導体ウエハと比べて半導体ウエハの反り量の絶対値が大
きくなる。またオープンループ制御を行う５００℃未満
の昇温過程では、クローズドループ制御を行う５００℃
以上の昇温過程、メイン処理過程または降温過程と比べ
て半導体ウエハの面内温度が不均一となりやすい。
【００１２】このため３００ｍｍ径の半導体ウエハをＲ
ＴＰ処理する場合、特にオープンループ制御を行う５０
０℃未満の昇温過程において、半導体ウエハの反りに起
因した半導体ウエハの割れの問題は顕著となる。
【００１３】本発明の目的は、ＲＴＰ装置において３０
０ｍｍ径の半導体ウエハの割れを防止することのできる
技術を提供することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１６】本発明は、昇温過程と、最終所定温度を所
定時間保持するメイン処理過程と、降温過程とからなる
ＲＴＰ処理を３００ｍｍ径の半導体ウエハに施す際、半
導体ウエハの温度は放射温度計により測定され、５００
℃未満の昇温過程では半導体ウエハの面内温度差を９０
℃未満とするオープンループ制御、５００℃以上の昇温
過程およびメイン処理過程ではクローズドループ制御を
行うものである。
【００１７】本発明は、昇温過程と、最終所定温度を所
定時間保持するメイン処理過程と、降温過程とからなる
ＲＰＴ処理を３００ｍｍ径の半導体ウエハに施す際、５
００℃未満の昇温過程における半導体ウエハの温度を第
１の検出波長を有する第１の放射温度計により測定し、
５００℃以上の昇温過程における半導体ウエハの温度を
第１の検出波長とは異なる第２の検出波長を有する第２
の放射温度計により測定して、各々の温度領域において
クローズドループ制御を行うものである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１９】（実施の形態１）図１は、本発明の一実施
の形態を説明するための半導体ウエハおよびＲＴＰ装置
に備わる放射温度計の配置を示す概略図である。なお、
図示はしないが、このＲＴＰ装置の加熱源に約１μｍを
ピークとした赤外領域に分布する波長を有するハロゲン
ランプを例示する。
【００２０】ＲＴＰ装置Ｅ１には、半導体ウエハＳＷ１
の半径に沿ってほぼ等間隔で５つの放射温度計Ｔ１〜Ｔ
５が備わっており、その検出波長は、たとえば０.８〜
２.５μｍ程度である。また放射温度計Ｔ１〜Ｔ５の位
置に対応して半導体ウエハＳＷ１を５つに分けたそれぞ
れの領域は、ハロゲンランプによって独立して温度制御
することができる。半導体ウエハＳＷ１の直径は３００
ｍｍであり、半導体ウエハＳＷ１の面内温度の均一性を
向上するめに、ＲＴＰ処理中は半導体ウエハＳＷ１を回
転させている。
【００２１】図１には、放射温度計Ｔ１〜Ｔ５を備えた
ＲＴＰ装置Ｅ１を例示したが、その数は５つに限定され
るものではなく、半導体ウエハＳＷ１の面内温度差を所
定範囲内とするのに必要な数の放射温度計がＲＴＰ装置
Ｅ１に具備される。また、放射温度計の配置について
は、図１に示したような等間隔配置に限定されるもので
はない。
【００２２】なお、半導体ウエハＳＷ１の面内温度差と
は、放射温度計Ｔ１〜Ｔ５において測定された温度の最
大差であり、この温度差はハロゲンランプのランプパワ
ーの設定条件を変えることによって調整することができ
る。
【００２３】図２は、前記図１に示した５つの放射温度
計によって測定されたＲＴＰ処理中における３００ｍｍ
径の半導体ウエハの温度分布の一例を示すグラフ図であ
る。
【００２４】半導体ウエハＳＷ１の温度が５００℃以上
の昇温過程および１１００℃のメイン処理過程では、５
つの放射温度計Ｔ１〜Ｔ５を用いて半導体ウエハＳＷ１
の温度を測定し、その結果をハロゲンランプのランプパ
ワーにフィードバックすることによって、半導体ウエハ
ＳＷ１の温度制御を行っている（クローズドループ制
御）。これにより、ほぼ均一な半導体ウエハＳＷ１の面
内温度を得ることができる。
【００２５】これに対して、半導体ウエハＳＷ１の温度
が５００℃未満の昇温過程では、放射温度計Ｔ１〜Ｔ５
が外乱光、たとえばハロゲンランプ光を検知してしま
い、半導体ウエハＳＷ１の温度を正確にモニタできない
ため、予めハロゲンランプのランプパワーを設定してお
き、この設定されたランプパワーに従って半導体ウエハ
ＳＷ１は加熱される（オープンループ制御）。このた
め、半導体ウエハＳＷ１に面内温度差が生じやすい。
【００２６】図３は、オープンループ制御を行う５００
℃未満の昇温過程における３００ｍｍ径の半導体ウエハ
の面内温度差の一例を示すグラフ図である。図中、実線
は第１の半導体ウエハの面内温度差、一点破線は第２の
半導体ウエハの面内温度差を示す。第１および第２の半
導体ウエハの温度測定には、前記図１に示した５つの放
射温度計を用いている。第１および第２の半導体ウエハ
の温度が約２０秒で５００℃程度となるようにハロゲン
ランプのランプパワーは設定されているが、第１の半導
体ウエハと第２の半導体ウエハとでハロゲンランプのラ
ンプパワーの設定条件は互いに異なる。
【００２７】面内温度差が５０℃未満に押さえられた第
２の半導体ウエハは、割れることなく約２０秒で５００
℃程度に達し、その後クローズドループ制御に切り換わ
り昇温されて、１１００℃のメイン処理が施されてい
る。
【００２８】これに対し、第１の半導体ウエハは、面内
温度差が約９０℃となった時点（約１２秒）でＲＴＰ装
置のステージ上から外れて割れている。その後の面内温
度差の大きな変動は、放射温度計がハロゲンランプ光を
直接測定したために表れたものである。
【００２９】従って、オープンループ制御を行う５００
℃未満の昇温過程において、半導体ウエハの面内温度差
が９０℃以上になると、半導体ウエハに発生した反りに
よって半導体ウエハがＲＴＰ装置のステージから逸脱し
やすくなると考えられる。このため、３００ｍｍ径の半
導体ウエハの割れを防止するには、オープンループ制御
を行う５００℃未満の昇温過程において、半導体ウエハ
の面内温度差を９０℃未満とする必要がある。
【００３０】オープンループ制御が行われる５００℃未
満の昇温過程において、半導体ウエハの面内温度差を９
０℃未満とする方法としては、たとえば次の３つの方法
を例示することができる。
【００３１】第１の方法は、放射温度計とは異なる温度
計、たとえば熱電対を用いて、２００〜５００℃程度の
温度領域における半導体ウエハと複数のハロゲンランプ
のランプパワーとの関係を予め求めておき、各々のハロ
ゲンランプのランプパワー条件を適正化することによっ
て、半導体ウエハの面内温度差を９０℃未満とする方法
である。温度測定用の半導体ウエハとして、たとえば熱
電対が埋め込まれた半導体ウエハなどを用いることがで
きる。この方法では、５００℃未満および５００℃以上
の両温度領域における半導体ウエハの昇温速度を、たと
えば毎秒１０℃以上と相対的に大きくすることができ
る。
【００３２】第２の方法は、複数のハロゲンランプのラ
ンプパワーを徐徐に上げることによって、ＲＴＰ装置の
チャンバ内に挿入された半導体ウエハの５００℃未満の
温度領域における昇温速度を、たとえば毎秒１０℃未満
と相対的に小さくして、半導体ウエハの面内温度差を９
０℃未満とする方法である。この方法では、全てのハロ
ゲンランプのランプパワー条件を同じとすることができ
る。また、５００℃以上の温度領域における半導体ウエ
ハの昇温速度は、たとえば毎秒１０℃以上と相対的に大
きくすることができる。
【００３３】第３の方法は、放射温度計の測定値からハ
ロゲンランプ光の寄与分を差し引くことにより半導体ウ
エハの温度を求め、半導体ウエハの面内温度差を９０℃
未満とする方法である。放射温度計の測定値におけるハ
ロゲンランプ光の寄与分はウエハ温度依存性があるが、
その特性を予め求めておき、温度制御システムの中に組
み込んでおく。この方法により５００℃未満の温度領域
においてもウエハ面内温度差を求めることができる。
【００３４】次に、本発明をＣＭＯＳ（Complementary
Metal Oxide Semiconductor）デバイスの製造方法に適
用した一例を図４〜図８に示す半導体基板の要部断面図
を用いて説明する。
【００３５】まず、図４に示すように、たとえばｐ型の
シリコン単結晶からなる半導体基板１を用意する。半導
体基板１は、たとえば３００ｍｍ径の円形の薄い板状に
加工された半導体ウエハである。次に、素子分離領域の
半導体基板１に素子分離溝を形成した後、半導体基板１
上にＣＶＤ（Chemical Vapor Deposition）法で堆積し
たシリコン酸化膜をエッチバックまたはＣＭＰ（Chemic
al Mechanical Polishing）法で研磨して、素子分離溝
の内部にシリコン酸化膜を残すことにより素子分離部２
を形成する。
【００３６】次に、レジストパターンをマスクとして半
導体基板１に不純物をイオン注入し、ｐウェル３および
ｎウェル４を形成する。ｐウェル３にはｐ型の導電型を
示す不純物、たとえばボロンをイオン注入し、ｎウェル
４にはｎ型の導電型を示す不純物、たとえばリンをイオ
ン注入する。この後、各ウェル領域にＭＩＳＦＥＴ（Me
tal Insulator Semiconductor Field Effect Transisto
r）のしきい値を制御するための不純物をイオン注入し
てもよい。
【００３７】次に、加熱源にハロゲンランプを備えた枚
葉式ＲＴＰ装置を用いて、ゲート絶縁膜５となる厚さ２
ｎｍ程度のシリコン酸化膜を半導体基板１の表面に形成
する。
【００３８】まず、枚葉式ＲＴＰ装置のチャンバ内に半
導体基板１を挿入し、半導体基板１の面内温度差を９０
℃未満としたオープンループ制御によって半導体基板１
の温度を５００℃程度まで昇温させる。その後半導体基
板１の温度が約５００℃となった時点で、クローズドル
ープ制御に切り換えて半導体基板１をさらに９００℃ま
で昇温させる。続いて９００℃の温度で所定時間の熱酸
化処理を半導体基板１に施した後、ハロゲンランプのラ
ンプパワーを切り、半導体基板１を降温させる。続いて
半導体基板１の温度が、たとえば１５０〜２００℃程度
となった時点で、枚葉式ＲＴＰ装置のチャンバ内から半
導体基板１を取り出す。
【００３９】次に、図５に示すように、ゲート電極とな
るシリコン多結晶膜およびキャップ絶縁膜となるシリコ
ン酸化膜を順次堆積して積層膜を形成した後、レジスト
パターンをマスクとして上記積層膜をエッチングし、ゲ
ート電極６およびキャップ絶縁膜７を形成する。
【００４０】次いで、ｐウェル３にｎ型の導電性を示す
不純物、たとえばヒ素をイオン注入し、ｐウェル３上の
ゲート電極６の両側にｎ型拡張領域８ａを形成する。ｎ
型拡張領域８ａは、ゲート電極６に対して自己整合的に
形成される。同様に、ｎウェル４にｐ型の導電性を示す
不純物、たとえばフッ化ボロンをイオン注入し、ｎウェ
ル４上のゲート電極６の両側にｐ型拡張領域９ａを形成
する。ｐ型拡張領域９ａは、ゲート電極６に対して自己
整合的に形成される。
【００４１】その後、半導体基板１上にＣＶＤ法でシリ
コン酸化膜を堆積した後、このシリコン酸化膜を異方性
エッチングすることにより、ゲート電極６の側壁にサイ
ドウォールスペーサ１０を形成する。
【００４２】次に、ｐウェル３にｎ型の導電性を示す不
純物、たとえばヒ素をイオン注入し、ｐウェル３上のゲ
ート電極６の両側にｎ型拡散領域８ｂを形成する。ｎ型
拡散領域８ｂは、ゲート電極６およびサイドウォールス
ペーサ１０に対して自己整合的に形成され、ｎ型拡張領
域８ａおよびｎ型拡散領域８ｂからなるｎ型半導体領域
８は、ｎチャネルＭＩＳＦＥＴＱｎのソース・ドレイン
として機能する。
【００４３】同様に、ｎウェル４にｐ型の導電性を示す
不純物、たとえばフッ化ボロンをイオン注入し、ｎウェ
ル４上のゲート電極６の両側にｐ型拡散領域９ｂを形成
する。ｐ型拡散領域９ｂは、ゲート電極６およびサイド
ウォールスペーサ１０に対して自己整合的に形成され、
ｐ型拡張領域９ａおよびｐ型拡散領域９ｂからなるｐ型
半導体領域９は、ｐチャネルＭＩＳＦＥＴＱｐのソース
・ドレインとして機能する。
【００４４】次いで、枚葉式ＲＴＰ装置を用いて、半導
体基板１にイオン打ち込みされた不純物の活性化のため
の熱処理を半導体基板１に施す。
【００４５】まず、枚葉式ＲＴＰ装置のチャンバ内に半
導体基板１を挿入し、半導体基板１の面内温度差を９０
℃未満としたオープンループ制御によって半導体基板１
の温度を５００℃程度まで昇温させる。その後半導体基
板１の温度が約５００℃となった時点で、クローズドル
ープ制御に切り換えて半導体基板１をさらに１０００℃
まで昇温させる。続いて１０００℃の温度で所定時間の
メイン処理を半導体基板１に施した後、ハロゲンランプ
のランプパワーを切り、半導体基板１を降温させる。続
いて半導体基板１の温度が、たとえば１５０〜２００℃
程度となった時点で、枚葉式ＲＴＰ装置のチャンバ内か
ら半導体基板１を取り出す。
【００４６】次に、図６に示すように、半導体基板１上
に１０〜２０ｎｍ程度の厚さのコバルト膜１１ａを、た
とえばスパッタ法により堆積する。続いて枚葉式ＲＴＰ
装置を用いて、半導体基板１に熱処理を施してｎチャネ
ルＭＩＳＦＥＴＱｎのソース、ドレインを構成するｎ型
半導体領域８およびｐチャネルＭＩＳＦＥＴＱｐのソー
ス、ドレインを構成するｐ型半導体領域９の表面に、選
択的に３０ｎｍ程度の厚さのシリサイド層１１を形成す
る。
【００４７】まず、枚葉式ＲＴＰ装置のチャンバ内に半
導体基板１を挿入し、半導体基板１の面内温度差を９０
℃未満としたオープンループ制御によって半導体基板１
の温度を５００℃近くまで昇温させる。その後クローズ
ドループ制御に切り換えて半導体基板１の温度を５００
℃とし、５００℃の温度で所定時間のメイン処理を半導
体基板１に施した後、ハロゲンランプのランプパワーを
切り、半導体基板１を降温させる。続いて半導体基板１
の温度が、たとえば１５０〜２００℃程度となった時点
で、枚葉式ＲＴＰ装置のチャンバ内から半導体基板１を
取り出す。
【００４８】次に、図７に示すように、未反応のコバル
ト膜１１ａを除去し、次いで枚葉式ＲＴＰ装置を用い
て、シリサイド層１１の低抵抗化のための熱処理を半導
体基板１に施す。
【００４９】まず、枚葉式ＲＴＰ装置のチャンバ内に半
導体基板１を挿入し、半導体基板１の面内温度差を９０
℃未満としたオープンループ制御によって半導体基板１
の温度を５００℃程度まで昇温させる。その後半導体基
板１の温度が約５００℃となった時点で、クローズドル
ープ制御に切り換えて半導体基板１をさらに８００℃ま
で昇温させる。続いて８００℃の温度で所定時間のメイ
ン処理を半導体基板１に施した後、ハロゲンランプのラ
ンプパワーを切り、半導体基板１を降温させる。続いて
半導体基板１の温度が、たとえば１５０〜２００℃程度
となった時点で、枚葉式ＲＴＰ装置のチャンバ内から半
導体基板１を搬出する。
【００５０】次に、図８に示すように、半導体基板１上
にシリコン酸化膜１２を形成した後、このシリコン酸化
膜１２を、たとえばＣＭＰ法で研磨することにより、そ
の表面を平坦化する。続いてレジストパターンをマスク
としたエッチングによってシリコン酸化膜１２に接続孔
１３を形成する。この接続孔１３はｎ型半導体領域８ま
たはｐ型半導体領域９上などの必要部分に形成する。
【００５１】続いて、接続孔１３の内部を含む半導体基
板１の全面にチタン窒化膜を、たとえばＣＶＤ法で形成
し、さらに接続孔１３を埋め込むタングステン膜を、た
とえばＣＶＤ法で形成した後、接続孔１３以外の領域の
チタン窒化膜およびタングステンをＣＭＰ法により除去
して、接続孔１３の内部にタングステン膜を主導体層と
するプラグ１４を形成する。
【００５２】次に、半導体基板１上に、たとえばタング
ステン膜を形成した後、レジストパターンをマスクとし
たエッチングによってタングステン膜を加工し、第１配
線層の配線１５を形成する。タングステン膜は、たとえ
ばＣＶＤ法またはスパッタ法により形成できる。
【００５３】次に、配線１５を覆う絶縁膜、たとえばシ
リコン酸化膜を形成した後、その絶縁膜を、たとえばＣ
ＭＰ法で研磨することにより、表面が平坦化された層間
絶縁膜１６を形成する。次いで、レジストパターンをマ
スクとしたエッチングによって層間絶縁膜１６の所定の
領域に接続孔１７を形成する。
【００５４】続いて、接続孔１７の内部を含む半導体基
板１の全面にバリアメタル層を形成し、さらに接続孔１
７を埋め込む銅膜を形成する。バリアメタル層は、たと
えばチタン窒化膜、タンタル膜またはタンタル窒化膜な
どであり、たとえばＣＶＤ法またはスパッタ法で形成す
る。銅膜は主導体層として機能し、たとえばメッキ法で
形成できる。メッキ法による銅膜の形成前に、たとえば
ＣＶＤ法またはスパッタ法によりシード層として薄い銅
膜を形成できる。その後、接続孔１７以外の領域の銅膜
およびバリアメタル層をＣＭＰ法により除去して、接続
孔１７の内部にプラグ１８を形成する。
【００５５】次に、半導体基板１上にストッパ絶縁膜１
９を形成し、さらに配線形成用の絶縁膜２０を形成す
る。ストッパ絶縁膜１９は、たとえばシリコン窒化膜と
し、絶縁膜２０は、たとえばシリコン酸化膜とする。レ
ジストパターンをマスクとしたエッチングによってスト
ッパ絶縁膜１９および絶縁膜２０の所定の領域に配線溝
２１を形成する。
【００５６】続いて、配線溝２１の内部を含む半導体基
板１の全面にバリアメタル層を形成し、さらに配線溝２
１を埋め込む銅膜を形成する。その後、配線溝２１以外
の領域の銅膜およびバリアメタル層をＣＭＰ法により除
去して、配線溝２１の内部に銅膜を主導体層とする第２
配線層の配線２２を形成する。さらに上層の配線を形成
することにより、ＣＭＯＳデバイスが略完成するが、そ
の図示および説明は省略する。
【００５７】なお、本実施の形態１では、オープンルー
プ制御を行う５００℃未満の昇温過程において半導体ウ
エハの面内温度差が９０℃以上となると、半導体ウエハ
に発生した反りに起因して半導体ウエハが割れやすくな
ることを説明したが、クローズドループ制御を行う５０
０℃以上の昇温過程、メイン処理過程または降温過程に
おいても半導体ウエハの面内温度差が９０℃以上となる
と、半導体ウエハに発生した反りに起因して半導体ウエ
ハが割れやすくなると考えられる。このため、クローズ
ドループ制御を行う５００℃以上の昇温過程、メイン処
理過程または降温過程においても半導体ウエハの面内温
度差を９０℃未満とする必要がある。
【００５８】また、本実施の形態１では、５つの放射温
度計Ｔ１〜Ｔ５をほぼ等間隔で配置したが、互いの距離
を異ならせて配置してもよい。
【００５９】また、本実施の形態１では、本発明をＣＭ
ＯＳデバイスの製造方法に適用した場合について説明し
たが、いかなる半導体デバイスの製造方法にも適用する
ことができて、同様の効果が得られる。
【００６０】このように、本実施の形態１によれば、放
射温度計を備えたＲＴＰ装置を用いて３００ｍｍ径の半
導体ウエハに熱処理を施す場合、半導体ウエハの温度が
５００℃未満の昇温過程では半導体ウエハの面内温度差
を９０℃未満とするオープンループ制御、半導体ウエハ
の温度が５００℃以上の昇温過程およびメイン処理過程
ではクローズドループ制御を行うことにより、半導体ウ
エハに反りが発生し難くなるので、半導体ウエハがＲＴ
Ｐ装置のステージから逸脱するのを防いで、半導体ウエ
ハの割れを防止することができる。
【００６１】（実施の形態２）図９は、本発明の他の実
施の形態を説明するための半導体ウエハおよびＲＴＰ装
置の断面概略図である。
【００６２】ＲＴＰ装置Ｅ２は、ハロゲンランプＲＡが
加熱機構として備わっており、またＲＴＰ処理中に半導
体ウエハＳＷ２を回転させる機能を有している。このＲ
ＴＰ装置Ｅ２では、３００ｍｍ径の半導体ウエハＳＷ２
を加熱処理することができる。
【００６３】さらにＲＴＰ装置Ｅ２には、検出波長がお
互いに異なる２種類の放射温度計（第１群の放射温度計
Ｔ６〜Ｔ１０、第２群の放射温度計Ｔ１１〜Ｔ１５）が
備わっており、第１群の放射温度計Ｔ６〜Ｔ１０を用い
たクローズドループ制御による半導体ウエハの５００℃
未満の温度制御と、第２群の放射温度計Ｔ１１〜Ｔ１５
を用いたクローズドループ制御による半導体ウエハの５
００℃以上の温度制御とを行うことができる。
【００６４】すなわち、第１群の放射温度計Ｔ６〜Ｔ１
０の検出波長は、たとえば１〜５μｍ程度の波長領域を
除いた波長であり、放射温度計Ｔ６〜Ｔ１０により、外
乱光、たとえばハロゲンランプＲＡの光の影響を受けず
に半導体ウエハＳＷ２の２００〜５００℃程度の温度を
測定することができる。また第２群の放射温度計Ｔ１１
〜Ｔ１５の検出波長は、たとえば０.８〜２.５μｍ程度
であり、５００℃以上の温度を測定することができる。
【００６５】従って、半導体ウエハＳＷ２の温度が５０
０℃未満の昇温過程は、第１群の放射温度計Ｔ６〜Ｔ１
０を用いて半導体ウエハＳＷ２の温度を測定し、また半
導体ウエハＳＷ２の温度が５００℃以上の昇温過程およ
びメイン処理過程は、第２群の放射温度計Ｔ１１〜Ｔ１
５を用いて半導体ウエハＳＷ２を測定し、それぞれの結
果をハロゲンランプのランプパワーにフィードバックす
ることによって、半導体ウエハＳＷ２の温度制御が行わ
れる。これにより、半導体ウエハＳＷ２の均一な面内温
度が得られるので、反りを防いで、半導体ウエハＳＷ２
の割れを防止することができる。
【００６６】図９には、第１群の放射温度計Ｔ６〜Ｔ１
０および第２群の放射温度計Ｔ１１〜Ｔ１５を備えたＲ
ＴＰ装置Ｅ２を例示したが、その数はそれぞれ５つに限
定されるものではなく、半導体ウエハＳＷ２の面内温度
差を所定範囲内とするのに必要な数の第１群および第２
群の放射温度計がＲＴＰ装置Ｅ２に具備される。
【００６７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
【００６８】たとえば前記実施の形態では、ハロゲンラ
ンプを用いたランプ加熱方式のＲＴＰ装置について説明
したが、その他の加熱方式、たとえばレーザー加熱方
式、電子ビーム加熱方式、イオンビーム加熱方式などの
ＲＴＰ装置にも適用することができて、同様の効果を得
ることができる。
【００６９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００７０】放射温度計を用いて半導体ウエハの温度を
測定し、半導体ウエハの温度が５００℃未満の昇温過程
では半導体ウエハの面内温度差を９０℃未満としたオー
プンループ制御、半導体ウエハの温度が５００℃以上の
昇温過程およびメイン処理過程ではクローズドループ制
御を行う。または半導体ウエハの温度が５００℃未満の
温度領域と５００℃以上の温度領域とで検出波長の異な
る放射温度計を用いて半導体ウエハの温度を測定し、各
々の温度領域においてクローズドループ制御を行う。こ
れにより３００ｍｍ径の半導体ウエハにＲＴＰ処理を施
しても半導体ウエハに反りが発生し難くなるので、半導
体ウエハがＲＴＰ装置のステージから逸脱するのを防い
で、半導体ウエハの割れを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を説明するための半導体
ウエハおよびＲＴＰ装置に備わる放射温度計の配置を示
す概略図である。
【図２】図１に示した５つの放射温度計によって測定さ
れたＲＴＰ処理中における３００ｍｍ径の半導体ウエハ
の温度分布の一例を示すグラフ図である。
【図３】オープンループ制御を行う５００℃未満の昇温
過程における３００ｍｍ径の半導体ウエハの面内温度差
の一例を示すグラフ図である。
【図４】本発明をＣＭＯＳデバイスの製造方法に適用し
た一例を工程順に示す半導体基板の要部断面図である。
【図５】本発明をＣＭＯＳデバイスの製造方法に適用し
た一例を工程順に示す半導体基板の要部断面図である。
【図６】本発明をＣＭＯＳデバイスの製造方法に適用し
た一例を工程順に示す半導体基板の要部断面図である。
【図７】本発明をＣＭＯＳデバイスの製造方法に適用し
た一例を工程順に示す半導体基板の要部断面図である。
【図８】本発明をＣＭＯＳデバイスの製造方法に適用し
た一例を工程順に示す半導体基板の要部断面図である。
【図９】本発明の他の実施の形態を説明するための半導
体ウエハおよびＲＴＰ装置の断面概略図である。
【符号の説明】
１ 半導体基板 ２ 素子分離部 ３ ｐウェル ４ ｎウェル ５ ゲート絶縁膜 ６ ゲート電極 ７ キャップ絶縁膜 ８ ｎ型半導体領域 ８ａ ｎ型拡張領域 ８ｂ ｎ型拡散領域 ９ ｐ型半導体領域 ９ａ ｐ型拡張領域 ９ｂ ｐ型拡散領域 １０ サイドウォールスペーサ １１ シリサイド層 １１ａ コバルト膜 １２ シリコン酸化膜 １３ 接続孔 １４ プラグ １５ 配線 １６ 層間絶縁膜 １７ 接続孔 １８ プラグ １９ ストッパ絶縁膜 ２０ 絶縁膜 ２１ 配線溝 ２２ 配線 Ｅ１ ＲＴＰ装置 Ｅ２ ＲＴＰ装置 ＳＷ１ 半導体ウエハ ＳＷ２ 半導体ウエハ ＲＡ ハロゲンランプ Ｔ１ 放射温度計 Ｔ２ 放射温度計 Ｔ３ 放射温度計 Ｔ４ 放射温度計 Ｔ５ 放射温度計 Ｔ６ 放射温度計 Ｔ７ 放射温度計 Ｔ８ 放射温度計 Ｔ９ 放射温度計 Ｔ１０ 放射温度計 Ｔ１１ 放射温度計 Ｔ１２ 放射温度計 Ｔ１３ 放射温度計 Ｔ１４ 放射温度計 Ｔ１５ 放射温度計 Ｑｎ ｎチャネルＭＩＳＦＥＴ Ｑｐ ｐチャネルＭＩＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 幹郎 茨城県ひたちなか市堀口751番地 トレセ ンティテクノロジーズ株式会社内 Ｆターム(参考） 5F048 AA07 AC03 BA01 BB05 BB08 BC06 BD04 BE03 BF12 DA25

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 昇温過程と、最終所定温度を所定時間保
    持するメイン処理過程と、降温過程とからなる熱処理を
    ３００ｍｍ径の半導体ウエハに施す半導体装置の製造方
    法であって、 前記熱処理において、前記半導体ウエハの面内温度差を
    ９０℃未満とすることを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、前記昇温過程における昇温速度は毎秒１０℃以
    上であることを特徴とする半導体装置の製造方法。
  3. 【請求項３】 昇温過程と、最終所定温度を所定時間保
    持するメイン処理過程と、降温過程とからなる熱処理を
    ３００ｍｍ径の半導体ウエハに施す半導体装置の製造方
    法であって、 前記半導体ウエハの温度は放射温度計により測定され、
    前記半導体ウエハの温度が５００℃未満の前記昇温過程
    において、前記半導体ウエハの面内温度差を９０℃未満
    とすることを特徴とする半導体装置の製造方法。
  4. 【請求項４】 請求項３記載の半導体装置の製造方法に
    おいて、前記半導体ウエハの温度が５００℃未満の前記
    昇温過程では、オープンループ制御が行われることを特
    徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法に
    おいて、前記半導体ウエハの温度が５００℃以上の前記
    昇温過程および前記メイン処理過程では、クローズドル
    ープ制御が行われることを特徴とする半導体装置の製造
    方法。
  6. 【請求項６】 請求項４記載の半導体装置の製造方法に
    おいて、前記放射温度計とは異なる温度計を用いて、前
    記半導体ウエハの温度が５００℃未満の前記昇温過程に
    おけるオープンループ制御の設定条件を予め求めること
    を特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項６記載の半導体装置の製造方法に
    おいて、前記昇温過程における昇温速度は毎秒１０℃以
    上であることを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項４記載の半導体装置の製造方法に
    おいて、前記半導体ウエハの温度が５００℃未満の前記
    昇温過程における昇温速度が、前記半導体ウエハの温度
    が５００℃以上の前記昇温過程における昇温速度よりも
    小さいことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項８記載の半導体装置の製造方法に
    おいて、前記半導体ウエハの温度が５００℃未満の前記
    昇温過程における昇温速度は毎秒１０℃未満、前記半導
    体ウエハの温度が５００℃以上の前記昇温過程における
    昇温速度は毎秒１０℃以上であることを特徴とする半導
    体装置の製造方法。
  10. 【請求項１０】 昇温過程と、最終所定温度を所定時間
    保持するメイン処理過程と、降温過程とからなる熱処理
    を３００ｍｍ径の半導体ウエハに施す半導体装置の製造
    方法であって、 前記半導体ウエハの温度が５００℃未満の前記昇温過程
    における前記半導体ウエハの温度は、第１の検出波長を
    有する第１の放射温度計により測定され、前記半導体ウ
    エハの温度が５００℃以上の前記昇温過程における前記
    半導体ウエハの温度は、前記第１の検出波長とは異なる
    第２の検出波長を有する第２の放射温度計により測定さ
    れることを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 請求項１０記載の半導体装置の製造方
    法において、前記昇温過程における昇温速度は毎秒１０
    ℃以上であることを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 請求項１０記載の半導体装置の製造方
    法において、前記半導体ウエハの温度が５００℃未満の
    前記昇温過程、および前記半導体ウエハの温度が５００
    ℃以上の前記昇温過程では、各々クローズドループ制御
    が行われることを特徴とする半導体装置の製造方法。
JP2002125061A 2002-04-26 2002-04-26 半導体装置の製造方法 Pending JP2003318121A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002125061A JP2003318121A (ja) 2002-04-26 2002-04-26 半導体装置の製造方法
KR10-2003-0007499A KR20030084571A (ko) 2002-04-26 2003-02-06 반도체 장치의 제조 방법
US10/359,237 US20030203517A1 (en) 2002-04-26 2003-02-06 Method of manufacturing semiconductor device
TW092102569A TW578241B (en) 2002-04-26 2003-02-07 Manufacturing method of semiconductor device
CN03122607A CN1453836A (zh) 2002-04-26 2003-02-10 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002125061A JP2003318121A (ja) 2002-04-26 2002-04-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003318121A true JP2003318121A (ja) 2003-11-07

Family

ID=29243762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002125061A Pending JP2003318121A (ja) 2002-04-26 2002-04-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20030203517A1 (ja)
JP (1) JP2003318121A (ja)
KR (1) KR20030084571A (ja)
CN (1) CN1453836A (ja)
TW (1) TW578241B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010883A (ja) * 2007-08-10 2008-01-17 Matsushita Electric Ind Co Ltd 光照射熱処理方法および光照射熱処理装置
JP2009532877A (ja) * 2006-03-30 2009-09-10 アプライド マテリアルズ インコーポレイテッド 基板の急速熱処理のための適応制御方法
JP2015135930A (ja) * 2014-01-20 2015-07-27 ウシオ電機株式会社 熱処理装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235489A (ja) * 2003-01-31 2004-08-19 Trecenti Technologies Inc 半導体装置の製造方法
US8523427B2 (en) * 2008-02-27 2013-09-03 Analog Devices, Inc. Sensor device with improved sensitivity to temperature variation in a semiconductor substrate
CN102054656B (zh) * 2009-10-30 2013-06-12 中芯国际集成电路制造(上海)有限公司 快速热处理中控制晶片温度的方法
US20110295539A1 (en) * 2010-05-28 2011-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for measuring intra-die temperature
US9536762B2 (en) 2010-05-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for thermal mapping and thermal process control
JP5734081B2 (ja) * 2010-10-18 2015-06-10 株式会社日立国際電気 基板処理装置、基板処理装置の温度制御方法、及び基板処理装置の加熱方法
US9245768B2 (en) * 2013-12-17 2016-01-26 Applied Materials, Inc. Method of improving substrate uniformity during rapid thermal processing
US11038819B2 (en) * 2017-06-29 2021-06-15 Intel Corporation Technologies for extracting extrinsic entropy for workload distribution
CN110707028A (zh) * 2019-10-18 2020-01-17 长江存储科技有限责任公司 晶圆热处理装置及晶圆热处理方法
JPWO2021192801A1 (ja) * 2020-03-24 2021-09-30
CN113857117B (zh) * 2021-09-01 2023-05-16 北京北方华创微电子装备有限公司 半导体工艺设备及清洗方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133550A (en) * 1996-03-22 2000-10-17 Sandia Corporation Method and apparatus for thermal processing of semiconductor substrates
US6268270B1 (en) * 1999-04-30 2001-07-31 Advanced Micro Devices, Inc. Lot-to-lot rapid thermal processing (RTP) chamber preheat optimization
US6803297B2 (en) * 2002-09-20 2004-10-12 Applied Materials, Inc. Optimal spike anneal ambient

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009532877A (ja) * 2006-03-30 2009-09-10 アプライド マテリアルズ インコーポレイテッド 基板の急速熱処理のための適応制御方法
JP2008010883A (ja) * 2007-08-10 2008-01-17 Matsushita Electric Ind Co Ltd 光照射熱処理方法および光照射熱処理装置
JP2015135930A (ja) * 2014-01-20 2015-07-27 ウシオ電機株式会社 熱処理装置

Also Published As

Publication number Publication date
US20030203517A1 (en) 2003-10-30
CN1453836A (zh) 2003-11-05
TW200305955A (en) 2003-11-01
TW578241B (en) 2004-03-01
KR20030084571A (ko) 2003-11-01

Similar Documents

Publication Publication Date Title
US7479466B2 (en) Method of heating semiconductor wafer to improve wafer flatness
US7223662B2 (en) Method of forming an epitaxial layer for raised drain and source regions by removing surface defects of the initial crystal surface
US20100255666A1 (en) Thermal processing method
JP2003318121A (ja) 半導体装置の製造方法
JP2011077408A (ja) 半導体装置の製造方法
US7737012B2 (en) Manufacturing method of a semiconductor device
US7259056B2 (en) Method for manufacturing semiconductor device
US7026260B2 (en) Method of manufacturing semiconductor device using thermal treatment that features lower speed wafer rotation at low temperatures and higher speed wafer rotation at high temperatures
KR20060136300A (ko) 반도체장치의 제조방법
JP3293567B2 (ja) 半導体装置の製造方法
JP3517131B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2010272798A (ja) 半導体装置の製造方法
KR100807501B1 (ko) 반도체 소자의 제조방법
KR100643497B1 (ko) 웨이퍼의 열처리 방법 및 그를 이용한 반도체 소자의제조방법
KR100691965B1 (ko) 반도체 소자 제조 방법
JP2004253446A (ja) 半導体装置の製造方法
KR100504192B1 (ko) 반도체 소자의 제조 방법
KR100678319B1 (ko) 반도체 소자의 제조 방법
KR100824661B1 (ko) 반도체 소자의 제조방법
KR100400781B1 (ko) 피모스 반도체 소자의 제조방법
JP2000331949A (ja) 半導体集積回路装置の製造方法
JP2005079110A (ja) 半導体装置およびその製造方法
JP4900699B2 (ja) 半導体装置の製造方法
JP2009272407A (ja) 半導体装置の製造方法
JP2006279013A (ja) 電界効果型トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040921

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070925