CN1453836A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1453836A CN1453836A CN03122607A CN03122607A CN1453836A CN 1453836 A CN1453836 A CN 1453836A CN 03122607 A CN03122607 A CN 03122607A CN 03122607 A CN03122607 A CN 03122607A CN 1453836 A CN1453836 A CN 1453836A
- Authority
- CN
- China
- Prior art keywords
- temperature
- semiconductor wafer
- heat treated
- semiconductor
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 231
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000010438 heat treatment Methods 0.000 claims abstract description 24
- 238000001816 cooling Methods 0.000 claims abstract description 13
- 238000012545 processing Methods 0.000 claims description 27
- 238000010304 firing Methods 0.000 claims 7
- 230000008569 process Effects 0.000 abstract description 10
- 235000012431 wafers Nutrition 0.000 description 137
- 239000000758 substrate Substances 0.000 description 62
- 229910052736 halogen Inorganic materials 0.000 description 26
- 150000002367 halogens Chemical class 0.000 description 26
- 239000010410 layer Substances 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000009466 transformation Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000013467 fragmentation Methods 0.000 description 3
- 238000006062 fragmentation reaction Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- VVJUQSVOABXZML-UHFFFAOYSA-N [As].B(F)(F)F Chemical compound [As].B(F)(F)F VVJUQSVOABXZML-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
公开一种防止直径为300mm的半导体晶片在RTP设备中损坏的技术。当对直径为300mm的半导体晶片进行包括加热处理、在预定的最终温度保持预定时间的主处理和冷却处理的RTP处理时，用高温度计测量半导体晶片的温度，在低于500℃的加热处理中，用开环控制将半导体晶片的面内温差控制在90℃内，在温度为500℃或高于500℃的加热处理中以及在主处理中用闭环控制。按此方式可以减少半导体晶片翘曲和防止半导体晶片损坏。
Description
技术领域
本发明涉及半导体器件的制造方法，特别涉及用RTP(快速热处理)系统对半导体晶片有效进行热处理的方法。
背景技术
按半导体器件的最小设计原则，要求其深度为0.1μm以下的浅结。浅结是用低加速能对衬底进行杂质离子的浅注入而形成的。但是，为了在每个晶格点上重新排列离子注入的杂质，或者，为了修复离子注入造成的晶体缺陷，必须对衬底进行热处理。
用RTP设备代替衬底温度较慢升高和降低的成批热处理设备进行热处理，热处理中使用可以按每秒钟10℃的速度升高温度的RTP设备。按此方式，可以用离子注入和热处理形成浅结。
用RTP设备的情况下，各种技术都可以用在热处理的方法和设备中，以使半导体晶片的面内温度均匀。
例如，日本特许公开No.6-260426公开了以下的方法和设备。即，在多个不同的点设置用高温度计测得的温度，例如，在半导体晶片周围的多个点和离开半导体晶片中心长度等于晶片半径70％处的多个点设置用高温度计测得的温度，并加热半导体晶片，在加热处理和保持高温的期间内多个测量点的温差控制在5℃范围内。
而且，美国专利No5920797公开了通过控制半导体晶片的中心部分与周围部分之间的温差以减小直径为300mm的半导体晶片加热时的应力的方法。
用灯加热的RTP设备中，用所谓的闭环控制，其中，用高温度计监测半导体晶片的温度，并将测量结果反馈到灯电源，由此控制半导体晶片的温度。
发明内容
本发明的发明人研究了用卤灯作热源的RTP设备对直径为300m的半导体晶片进行热处理的方法。
半导体晶片温度低于500℃的温度范围内，构成半导体晶片的单晶硅对波长范围在1到5μm的光的吸收较弱。因此，测量波长范围在0.8到2.5μm的光的高温度计肯定能检测到背景光，例如，波长在红外线范围其峰值约为1μm的卤灯的光。结果，出现了不能精确测量半导体晶片的温度的问题。
为了解决该问题，在半导体晶片的温度低于500℃的加热处理中，用所谓的开环控制，其中预先确定加热半导体晶片的灯的电功率。之后，当半导体晶片的温度达到约500℃时，开环控制转换成闭环控制，之后加热到高于500℃，并在预定的最终温度保持预定的时间进行主处理。
但是，由于在RTP处理过程中旋转半导体晶片而使半导体晶片的面内温度保持均匀，在半导体晶片出现翘曲的情况下，在RTP处理中半导体晶片将从设备的载物台上掉下来，造成半导体晶片破碎。
在采用直径为300mm的半导体晶片的情况下，半导体晶片加热时的晶片面内温度变得不均匀，半导体晶片翘曲量的绝对值大于其直径为200mm以下的半导体晶片的翘曲量的绝对值。而且，与在500℃或更高温度下的加热处理、主处理和用闭环的冷却处理相比，在用开环控制的低于500℃的温度下的加热处理中，半导体晶片的面内温度容易出现不均匀。
如上所述，对直径为300mm的半导体晶片进行RTP处理时，在用开环控制的低于500℃的温度下的加热处理中，由于半导体晶片的翘曲而使半导体晶片破碎的问题变得特别明显。
本发明的目的是，提供一种防止直径为300mm的半导体晶片在RTP设备中破碎的技术。
通过参见本说明书的附图所进行的描述，本发明的上述的和其它的目的、优点和新特征将变得很清楚。
本申请公开的发明的典型情况描述如下。
本发明中，RTP处理包括：用单个晶片处理方式对直径为300mm的半导体晶片进行加热处理，在预定的最终温度保持预定时间的主处理时，进行冷却处理，用高温度计测量半导体晶片的温度，在低于500℃的温度下的加热处理中，进行开环控制，使半导体晶片的面内温差控制在90℃内，在500℃以上的温度的加热处理和主处理中进行闭环控制。
本发明中，RTP处理包括用单个晶片处理方式对直径为300mm的半导体晶片进行加热处理，在预定的最终温度保持预定时间的主处理时，进行冷却处理，用第一测量波长的第一高温度计测量在低于500℃的温度下的加热处理中的半导体晶片的温度，用与第一测量波长不同的第二测量波长的第二高温度计测量在500℃或高于500℃的温度下的加热处理中的半导体晶片的温度，在各个温度范围的加热处理中都用闭环控制。
附图说明
图1是显示按本发明第一实施例的设置在RTP设备中的半导体晶片和高温度计的配置的示意图；
图2是显示用图1所示的5个高温度计测量的RTP处理中直径为300mm的半导体晶片中的温度分布例的曲线图；
图3是显示在低于500℃的温度下的加热处理中用开环控制的直径为300mm的半导体晶片的面内温差的曲线图；
图4是显示在按工艺顺序制造CMOS器件的方法中应用本发明的例子的半导体衬底的主要部分的剖视图；
图5是显示在按工艺顺序制造CMOS器件的方法中应用本发明的例子的半导体衬底的主要部分的剖视图；
图6是显示在按工艺顺序制造CMOS器件的方法中应用本发明的例子的半导体衬底的主要部分的剖视图；
图7是显示在按工艺顺序制造CMOS器件的方法中应用本发明的例子的半导体衬底的主要部分的剖视图；
图8是显示在按工艺顺序制造CMOS器件的方法中应用本发明的例子的半导体衬底的主要部分的剖视图；和
图9是显示本发明另一实施例的半导体晶片和RTP设备的剖视图。
具体实施方式
以下将参见附图详细描述本发明的实施例。注意，在全部附图中功能相同的元件用相同的符号指示。并不再重复描述它们。
第一实施例
图1是显示按本发明第一实施例的设置在RTP设备中的半导体晶片和高温度计的配置示意图。注意，虽然没有表示出具有红外范围的其峰值约1μm的卤灯用作RTP设备热源的一个例子。
在RTP设备中，沿半导体晶片SW1的半径按大致是一致的间隔设置5个高温度计T1到T5，它们的测量波长例如是0.8到2.5μm。此外，按高温度计T1到T5的位置将导体晶片SW1分割成5个区而得到的每个区的温度可以用卤灯单独控制。半导体晶片SW1的直径为300mm，在RTP处理过程中旋转半导体晶片SW1，以改善半导体晶片SW1的面内温度均匀性。
图1中，以有5个高温度计T1到T5的RTP设备E1为例。但是，高温度计的数量不限于5个，而且，RTP设备E1中设置的高温度计的数量必须将半导体晶片SW1的面内温差控制在预定的范围内。而且，高温度计的配置不限于图1所示的按常规间隔的配置。
注意，半导体晶片SW1的面内温差表示用高温度计T1到T5测到的温度之间的最大温差，通过改变卤灯的灯功率的设置条件来调节温差。
图2是显示用图1所示的5个高温度计测量的RTP处理中直径为300mm的半导体晶片中的温度分布的曲线图。
在半导体晶片SW1的温度是500℃或以上的加热处理中，主处理中半导体晶片SW1的温度是1100℃，用高温度计T1到T5测量半导体晶片SW1的温度，测量结果反馈到卤灯的灯电源，由此控制半导体晶片SW1的温度(闭环控制)。按此方式，可以在半导体晶片SW1中获得大致均匀的面内温度。
相反，半导体晶片SW1的温度低于500℃的加热处理时，由于高温度计T1到T5测量背景光，例如，卤灯光，因而不能精确监测半导体晶片SW1的温度。而且，预先设置卤灯的灯功率，按设置的灯功率加热半导体晶片SW1(开环控制)。为此，在半导体晶片SW1中常常会出现面内温差。
图3是显示在低于500℃的温度下的加热处理中用开环控制的直径为300mm的半导体晶片的面内温差的曲线图。图3中实线表示第一半导体晶片的面内温差，点划线表示第二半导体晶片的面内温差。在第一和第二半导体晶片的温度测量中用图1所示的5个高温度计。设置卤灯的灯功率，以使第一和第二半导体晶片的温度在20秒内达到约500℃。第一和第二半导体晶片的卤灯设置条件不同。
第二半导体晶片中的面内温差控制在50℃内，它的温度在20秒内达到约500℃而不会损坏。之后，在开环控制转换到闭环控制后，第二半导体晶片加热，之后，进行在1100℃的温度下的主处理。
然而，当面内温差在大约12秒钟达到90℃时，第一半导体晶片从RTP设备的载物台上掉下来而损坏。随后，由于高温度计直接测量卤灯发射的光，造成面内温差极高和极低。
但是，用开环控制在低于500℃的温度下进行加热处理半导体晶片的面内温差达到90℃以上时，认为由于半导体晶片翘曲常常会从RTP设备的载物台上掉下来。因此，为了防止直径为300mm的半导体晶片损坏，必须用开环控制将在低于500℃的温度下进行加热处理的半导体晶片的面内温差控制在90℃内。
以下说明的3种方法，是用开环控制在低于500℃的温度下进行加热处理的半导体晶片的面内温差控制在90℃内的控制方法。
以下说明第一方法，即，用除高温度计以外的其它温度计，例如热电偶，预先获得在200℃到500℃的温度范围内的半导体晶片与多个卤灯的灯功率之间的关系。之后，适当设置每个卤灯的灯功率条件，由此，将半导体晶片的面内温差控制在90℃内。例如，其中插入有热电偶的半导体晶片可以用作要测量温度的半导体晶片。该方法中，半导体晶片可以达到较高的加热速率，例如，在低于500℃和500℃或以上的温度范围每秒钟可以升高10℃。
以下说明第二种方法，即，在低于500℃的温度范围内装在RTP设备的处理室内的半导体晶片的加热速率设置成较低，例如，逐渐升高多个卤灯的灯功率，而使加热速率低于每秒升高10℃。这样做，可以将半导体晶片的面内温差控制在90℃内。该方法中，可以将全部卤灯的灯功率条件设置成彼此相等。此外，还可以在500℃以上的温度范围将半导体晶片的加热速率设置的较高，例如每秒升高10℃或以上。
以下说明第三种方法。即，从高温度计测量的值减去因卤灯灯光引起的温度升高量，而获得半导体晶片的温度。这样做，可以将半导体晶片的面内温差控制在90℃内。得出高温度计测量的温度值中由卤灯灯光引起的温度升高与半导体晶片温度的关系，并预先获得它的特性，将获得的特性装载到温度控制系统中。按该方法，即使在低于500℃的温度范围内也可以获得半导体晶片的面内温差。
以下将用图4到8所示的半导体衬底的主要部分的剖视图描述应用本发明的CMOS(互补金属氧化物半导体)器件的制造方法。
首先，如图4所示，制备用P型单晶硅构成的半导体衬底1，半导体衬底1是处理成直径为300mm的薄圆片形的半导体晶片。之后，在半导体衬底1上的器件隔离区内形成器件隔离槽。之后，用深腐蚀法(etchback)CMP(化学机械抛光)法抛光在半导体衬底1上用CVD(化学气相淀积)法形成的氧化硅膜，以除去器件隔离槽内的氧化硅膜。按此方式形成器件隔离2。
之后，用光刻胶图形作掩模给半导体衬底进行杂质离子注入，以形成P阱3和n阱4。P型杂质，例如硼，离子注入到P阱3，n型杂质，例如磷，离子注入到n阱4。之后，每个阱区离子注入控制MISFET(金属-绝缘体-半导体场效应晶体管)阈值的杂质。
之后，用以卤灯作热源的单个晶片型的RTP设备，在半导体衬底1的表面上形成2nm厚的要成为栅绝缘膜5的氧化硅膜。
首先，半导体衬底1装入单个晶片型的RTP设备，之后，用开环控制使半导体衬底1的温度升高到约500℃，其中，半导体衬底1的面内温差控制在90℃内。之后，在半导体衬底1的温度达到500℃时，开环控制转换成闭环控制，半导体衬底1再加热到900℃。随后，在900℃下对半导体衬底1进行预定时间的热氧化处理，断开卤灯的电源，冷却半导体衬底1。之后，当半导体衬底1的温度下降到约150℃到200℃时，从单个晶片型的RTP设备取出半导体衬底1。
如图5所示，顺序淀积构成栅电极的多晶硅膜和构成顶层绝缘膜的氧化硅膜，以形成叠层膜。之后，用光刻胶图形作掩模，腐蚀叠层膜，由此形成栅电极6和顶层绝缘膜7。
随后，n型杂质，例如砷，离子注入P阱3，由此，在P阱3上的栅电极6的两边上形成n型外延区8a，按与栅电极6自对准的方式形成n型外延区8a。同样，P型杂质，例如砷氟化硼，离子注入n阱4，由此，在n阱4上的栅电极6的两边上形成P型外延区9a，按与栅电极6自对准的方式形成P型外延区9a。
之后，用CVD法在半导体衬底1上淀积氧化硅膜。并对氧化硅膜进行各向异性腐蚀，以在栅电极6的侧壁上形成侧壁隔离层10。
随后，n型杂质，例如砷，离子注入P阱3，由此，在P阱3上的栅电极6的两边上形成n型扩散区8b，按与栅电极6和侧壁隔离层10自对准的方式形成n型扩散区8b，由n型外延区8a和n型扩散区8b构成的n型半导体区8起n沟道MISFET Qn的源和漏的作用。
同样，P型杂质，例如砷氟化硼，离子注入n阱4，由此，在n阱4上的栅电极6的两边上形成P型扩散区9b，按与栅电极6自对准的方式形成P型区9b。，由P型外延区9a和P型扩散区9b构成的P型半导体区9起P沟道MISFET Qp的源和漏的作用。
随后，用单个晶片型的RTP设备对半导体衬底1进行热处理，以激励离子注入的杂质进入半导体衬底1。
首先，半导体衬底1装入单个晶片型的RTP设备，之后，用开环控制使半导体衬底1的温度升高到约500℃，其中，半导体衬底1的面内温差控制在90℃内。之后，在半导体衬底1的温度达到500℃时，开环控制转换成闭环控制，半导体衬底1再加热到1000℃。随后，在1000℃下对半导体衬底1进行预定时间的热氧化处理，断开卤灯的电源，冷却半导体衬底1。之后，当半导体衬底1的温度下降到约150℃到200℃时，从单个晶片型的RTP设备取出半导体衬底1。
之后，如图6所示，用溅射法，在半导体衬底1上淀积10nm到20nm厚的钴膜。随后用单个晶片型的RTP设备对半导体衬底1进行热处理。这样做，在要形成n沟道MISFET Qn的源和漏的n型半导体区8的表面上和要形成p沟道MISFET Qp的源和漏的P型半导体区9的表面上选择形成约30nm厚的硅化物层11。
首先，半导体衬底1装入单个晶片型的RTP设备，之后，用开环控制使半导体衬底1的温度升高到约500℃，其中，半导体衬底1的面内温差控制在90℃内。之后，开环控制转换成闭环控制，使半导体衬底1的温度保持在500℃，在500℃对半导体衬底1进行预定时间的主处理。之后，断开卤灯的电源，冷却半导体衬底1。之后，当半导体衬底1的温度下降到约150℃到200℃时，从单个晶片型的RTP设备取出半导体衬底1。
之后，如图7所示，除去没有反应的钴膜，用单个晶片型的RTP设备对半导体衬底1进行热处理。以减小硅化物层11的电阻。
首先，半导体衬底1装入单个晶片型的RTP设备，之后，用开环控制使半导体衬底1的温度升高到约500℃，其中，半导体衬底1的面内温差控制在90℃内。之后，在半导体衬底1的温度达到500℃时，开环控制转换成闭环控制，半导体衬底1再加热到800℃。随后，在800℃下对半导体衬底1进行预定时间的热氧化处理，断开卤灯的电源，冷却半导体衬底1。之后，当半导体衬底1的温度下降到约150℃到200℃时，从单个晶片型的RTP设备取出半导体衬底1。
之后，如图8所示，半导体衬底1上形成氧化硅膜12后，用例如CMP法抛光氧化硅膜12，以使氧化硅膜12的表面平整。随后，用光刻胶图形作掩模进行腐蚀，在氧化硅膜12中形成接触孔13。在例如n型半导体区8上和P型半导体区9上的规定区上形成这些接触孔13。
随后，用例如CVD法在半导体衬底1的整个表面上和接触孔13中形成氮化钛膜，并用CVD法形成钨膜以填充接触孔13。之后，用CMP法除去接触孔13外边的氮化钛膜和钨膜，以在接触孔13中形成有用钨膜构成的主导电层的柱塞14。
随后，半导体衬底1上形成钨膜后用光刻胶图形作掩模腐蚀处理钨膜，以形成第一布线层15。用CVD法厚溅射法形成钨膜。
随后，形成绝缘膜，例如氧化硅膜，以覆盖布线15，用CMP法抛光绝缘膜，以形成有平整表面的层间绝缘膜16。随后，用光刻胶图形作掩模，在层间绝缘膜16的预定位置中形成接触孔17。
随后，在半导体衬底1的整个表面上和接触孔17中形成阻挡层，之后，形成铜膜填充接触孔17。氮化酞膜，钽膜，或氮化钽用作阻挡金属层，用CVD法或溅射法形成阻挡金属层。用镀覆法形成用作主导电层的铜膜。可以在用镀覆法形成铜膜之前，用例如CVD法或溅射法形成作为籽层的薄铜膜。然后，用CVD法除去接触孔17外边的铜膜和金属阻挡层，以在接触孔17中形成柱塞18。
之后在半导体衬底1上形成停止绝缘层19，之后，在其上形成构成布线的绝缘膜20。例如，氮化硅膜用作停止绝缘膜19，氧化硅膜用作绝缘膜20。之后，用光刻胶图形作掩模，在停止绝缘膜19和绝缘膜20的预定位置中形成布线槽21。
随后，在半导体衬底1的整个表面上和布线槽21中形成阻挡金属层，之后，形成铜膜以填充布线槽21。之后，用CMP法除去布线槽21外边的铜膜和阻挡金属层。这样做，在布线槽21中形成有以铜膜作主导电层的第二布线层22。之后，在其上再形成布线，因此，几乎制成了CMOS器件。但是，不再对其显示和描述。
注意，正如已经描述过的第一实施例中，在低于500℃的温度的加热处理中，当用开环控制半导体晶片的面内温差达到90℃以上时，会出现由于半导体晶片翘曲而使半导体晶片损坏的情况。但是，应当考虑的是，在500℃以上的温度下进行加热处理、在主处理和用闭环控制的冷却处理中，当半导体晶片的面内温差达到90℃以上时，半导体晶片也会因翘曲而损坏。因此，即使在500℃以上的温度下进行加热处理、在主处理和用闭环控制的冷却处理中，必须将半导体晶片的面内温控制到90℃内。
而且，在第一实施例中，按几乎一致的间隔配置高温度计T1到T5。但是，也可以按各种间隔配置这些高温度计。
而且，已经描述了按本发明第一实施例的本发明用于CMOS器件的制造方法。但是，本发明也能用于其它类型的半导体器件的制造方法中。而且能达到相同的效果。
如上所述，按本发明的第一实施例，用设置有高温度计的RTP设备对直径为300mm的半导体衬底进行热处理的情况下，在半导体晶片的温度低于500℃的热处理中，用开环控制将半导体晶片的面内温差控制在90℃内，在500℃以上对半导体晶片进行热处理和主处理中用闭环控制。这样做可以减少半导体晶片翘曲。因而能防止半导体晶片从RTP设备的载物台上掉下来。结果，可以防止半导体晶片损坏。
第二实施例
图9是显示本发明另一实施的半导体晶片和RTP设备的剖视图。
RTP设备E2设置有作为加热系统的卤灯。RTP设备E2在RTP处理过程中有旋转半导体晶片SW2的功能。该RTP设备可以对直径为300mm的半导体晶片SW2进行热处理。
此外，RTP设备E2设置有不同测量波长的两种高温度计，即，第一组高温度计T6到T10，和第二组高温度计T11到T15。采用第一组高温度计T6到T10在500℃以下通过闭环控制对半导体晶片进行温度控制，采用第二组高温度计T11到T15在500℃或500℃以上通过闭环控制对半导体晶片进行温度控制。
更具体的说，通过去除1到5μm的波长范围获得第一组高温度计T6到T10的测量波长，高温度计T6到T10可以在200到500℃的温度范围测量半导体晶片SW2的温度而不受例如卤灯RA发射的背景光的影响。而且，第二组高温度计T11到T15的测量波长例如是0.8到2.5μm，高温度计T11到T15可以测量500℃以上的温度。
因此，半导体晶片SW2的温度低于500℃的加热处理中，用第一组高温度计T6到T10测量半导体晶片SW2的温度，半导体晶片SW2在高于500℃的温度的加热处理和主处理中，用第二组高温度计T11到T15测量半导体晶片SW2的温度。每个测量结果反馈到卤灯的灯电源。这样做对半导体晶片SW2进行温度控制。结果，在半导体晶片SW2中能达到均匀的面内温差。因此，可以防止半导体晶片SW2因翘曲而损坏。
图9所示的RTP设备E2设置有第一组高温度计T6到T10和第二组高温度计T11到T15。但是，每组高温度计的数量不限于5个，第一组高温度计和第二组高温度计的数量必须将半导体晶片SW2的面内温差控制在RTP设备E2内设置的预定范围内。
以上已在实施例的基础上集中描述了本发明人所做的发明。但是，不用说，本发明不受这些实施例的限止，在发明范围内还会有各种改进和替换。
例如，所述的实施例中，RTP设备用卤灯的加热系统，有其它加热系统，例如，激光加热系统、电子束加热系统，和离子束加热系统的RTP设备也可以用于本发明，而且能达到相同的优点。
以下着重描述本申请公开的发明的典型情况所获得的优点。
用高温度计测量半导体晶片的温度，在半导体晶片温度低于500℃的温度的加热处理中用开环控制，将半导体晶片的面内温差控制在90℃内，在半导体晶片温度高于500℃的温度的加热处理和主处理中用闭环控制。或者，用有不同测量波长的高温度计分别测量半导体晶片温度低于500℃的温度范围和半导体晶片温度高于500℃的温度范围的半导体晶片的温度，并在各个温度范围内用闭环控制。按此方式，即使对直径为300mm的半导体晶片进行RTP处理，也能减少半导体晶片翘曲，可以防止半导体晶片从RTP设备的载物台上掉下来，以防止半导体晶片损坏。
Claims (12)
1、一种半导体器件的制造方法，其中，热处理包括：用单个晶片处理方式对直径为300mm的半导体晶片进行加热处理、在预定的最终温度保持预定时间的主处理和进行冷却处理，
其中，在热处理中半导体晶片的面内温差控制在90℃内。
2、按权利要求1的半导体器件制造方法，
其中，加热处理中的加热速度是每秒钟升高10℃以上。
3、一种半导体器件的制造方法，其中，热处理包括：用单个晶片处理方式对直径为300mm的半导体晶片进行加热处理、在预定的最终温度保持预定时间的主处理和进行冷却处理，
其中，用高温度计测量半导体晶片的温度，半导体晶片温度低于500℃的加热处理中，半导体晶片的面内温差控制在90℃内。
4、按权利要求3的半导体器件制造方法，
其中，半导体晶片温度低于500℃的加热处理中，用开环控制。
5、按权利要求4的半导体器件制造方法，
其中，半导体晶片温度在500℃或高于500℃的加热处理中，用闭环控制。
6、按权利要求4的半导体器件制造方法，
其中，半导体晶片温度低于500℃的加热处理中，用与高温度计不同的温度计预先获得开环控制的设定条件。
7、按权利要求6的半导体器件制造方法，
其中，加热处理中的加热速度是每秒钟升高10℃以上。
8、按权利要求4的半导体器件制造方法，
其中，半导体晶片温度低于500℃的加热处理中的加热速度低于半导体晶片温度在500℃或高于500℃的加热处理中的加热速度。
9、按权利要求8的半导体器件制造方法，
其中，半导体晶片温度低于500℃的加热处理中的加热速度低于每秒钟升高10℃；半导体晶片温度在500℃或高于500℃的加热处理中的加热速度是每秒钟升高10℃以上。
10、一种半导体器件的制造方法，其中，热处理包括：用单个晶片处理方式对直径为300mm的半导体晶片进行加热处理、在预定的最终温度保持预定时间的主处理和进行冷却处理，
其中，半导体晶片温度低于500℃的和热处理中用有第一测量波长的第一高温度计测量半导体晶片的温度，半导体晶片温度在500℃或高于500℃的加热处理中用有与第一测量波长不同的第二测量波长的第二高温度计测量半导体晶片的温度。
11、按权利要求10的半导体器件制造方法，
其中，加热处理中的加热速度是每秒钟升高10℃以上。
12、按权利要求10的半导体器件制造方法，其中，半导体晶片温度低于500℃和半导体晶片温度在500℃或高于500℃的加热处理中都进行闭环控制。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP125061/2002 | 2002-04-26 | ||
| JP2002125061A JP2003318121A (ja) | 2002-04-26 | 2002-04-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1453836A true CN1453836A (zh) | 2003-11-05 |
Family
ID=29243762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03122607A Pending CN1453836A (zh) | 2002-04-26 | 2003-02-10 | 半导体器件的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20030203517A1 (zh) |
| JP (1) | JP2003318121A (zh) |
| KR (1) | KR20030084571A (zh) |
| CN (1) | CN1453836A (zh) |
| TW (1) | TW578241B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054656B (zh) * | 2009-10-30 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 快速热处理中控制晶片温度的方法 |
| CN110707028A (zh) * | 2019-10-18 | 2020-01-17 | 长江存储科技有限责任公司 | 晶圆热处理装置及晶圆热处理方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004235489A (ja) * | 2003-01-31 | 2004-08-19 | Trecenti Technologies Inc | 半導体装置の製造方法 |
| US7398693B2 (en) * | 2006-03-30 | 2008-07-15 | Applied Materials, Inc. | Adaptive control method for rapid thermal processing of a substrate |
| JP2008010883A (ja) * | 2007-08-10 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 光照射熱処理方法および光照射熱処理装置 |
| US8523427B2 (en) * | 2008-02-27 | 2013-09-03 | Analog Devices, Inc. | Sensor device with improved sensitivity to temperature variation in a semiconductor substrate |
| US9536762B2 (en) | 2010-05-28 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for thermal mapping and thermal process control |
| US20110295539A1 (en) * | 2010-05-28 | 2011-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for measuring intra-die temperature |
| JP5734081B2 (ja) * | 2010-10-18 | 2015-06-10 | 株式会社日立国際電気 | 基板処理装置、基板処理装置の温度制御方法、及び基板処理装置の加熱方法 |
| US9245768B2 (en) * | 2013-12-17 | 2016-01-26 | Applied Materials, Inc. | Method of improving substrate uniformity during rapid thermal processing |
| JP6164097B2 (ja) * | 2014-01-20 | 2017-07-19 | ウシオ電機株式会社 | 熱処理装置 |
| US11038819B2 (en) * | 2017-06-29 | 2021-06-15 | Intel Corporation | Technologies for extracting extrinsic entropy for workload distribution |
| JPWO2021192801A1 (zh) * | 2020-03-24 | 2021-09-30 | ||
| CN113857117B (zh) * | 2021-09-01 | 2023-05-16 | 北京北方华创微电子装备有限公司 | 半导体工艺设备及清洗方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133550A (en) * | 1996-03-22 | 2000-10-17 | Sandia Corporation | Method and apparatus for thermal processing of semiconductor substrates |
| US6268270B1 (en) * | 1999-04-30 | 2001-07-31 | Advanced Micro Devices, Inc. | Lot-to-lot rapid thermal processing (RTP) chamber preheat optimization |
| US6803297B2 (en) * | 2002-09-20 | 2004-10-12 | Applied Materials, Inc. | Optimal spike anneal ambient |
-
2002
- 2002-04-26 JP JP2002125061A patent/JP2003318121A/ja active Pending
-
2003
- 2003-02-06 US US10/359,237 patent/US20030203517A1/en not_active Abandoned
- 2003-02-06 KR KR10-2003-0007499A patent/KR20030084571A/ko not_active Application Discontinuation
- 2003-02-07 TW TW092102569A patent/TW578241B/zh not_active IP Right Cessation
- 2003-02-10 CN CN03122607A patent/CN1453836A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054656B (zh) * | 2009-10-30 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 快速热处理中控制晶片温度的方法 |
| CN110707028A (zh) * | 2019-10-18 | 2020-01-17 | 长江存储科技有限责任公司 | 晶圆热处理装置及晶圆热处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW578241B (en) | 2004-03-01 |
| KR20030084571A (ko) | 2003-11-01 |
| JP2003318121A (ja) | 2003-11-07 |
| US20030203517A1 (en) | 2003-10-30 |
| TW200305955A (en) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10615034B2 (en) | Pre-clean of silicon germanium for pre-metal contact at source and drain and pre-high K at channel | |
| CN1453836A (zh) | 半导体器件的制造方法 | |
| CN100352032C (zh) | 热处理用晶片支持器具及热处理装置 | |
| US11395373B2 (en) | Wafer holder with tapered region | |
| JP2013140990A5 (zh) | ||
| US8821643B2 (en) | In-situ chamber cleaning for an RTP chamber | |
| JP2001332602A (ja) | 熱洗浄と熱処理との間のウェハ環境を制御するための装置および方法 | |
| CN1822321A (zh) | 热处理方法以及热处理装置 | |
| CN1476061A (zh) | 半导体器件的制造方法 | |
| KR20030096732A (ko) | 반도체소자 제조용 화학기상증착장치의 쿨링 스테이지 | |
| US5550082A (en) | Method and apparatus for doping silicon wafers using a solid dopant source and rapid thermal processing | |
| CN1509497A (zh) | 半导体集成电路器件及其制造方法 | |
| US20160276162A1 (en) | Atomic layer process chamber for 3d conformal processing | |
| US8759198B2 (en) | Accelerated furnace ramp rates for reduced slip | |
| US7026260B2 (en) | Method of manufacturing semiconductor device using thermal treatment that features lower speed wafer rotation at low temperatures and higher speed wafer rotation at high temperatures | |
| CN114628231A (zh) | 衬底杂质移除方法及衬底处理设备 | |
| CN1742367A (zh) | 制造半导体基底的方法和半导体基底 | |
| US11195732B2 (en) | Low thermal budget annealing | |
| CN1819119A (zh) | 硅构件及其制造方法 | |
| WO1992005896A1 (en) | Method and apparatus for doping silicon wafers using a solid dopant source and rapid thermal processing | |
| CN104716037A (zh) | 半导体装置的制造方法 | |
| JP2003282473A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN110911524A (zh) | 芯片电极的制备方法及制备装置 | |
| KR20010066156A (ko) | 급속 열처리 방법 | |
| JPH11186276A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |