CN101165903A - 包括双扩散结区的非易失性存储器件及其制造方法 - Google Patents
包括双扩散结区的非易失性存储器件及其制造方法 Download PDFInfo
- Publication number
- CN101165903A CN101165903A CNA2007101818544A CN200710181854A CN101165903A CN 101165903 A CN101165903 A CN 101165903A CN A2007101818544 A CNA2007101818544 A CN A2007101818544A CN 200710181854 A CN200710181854 A CN 200710181854A CN 101165903 A CN101165903 A CN 101165903A
- Authority
- CN
- China
- Prior art keywords
- grid
- memory cell
- select
- active area
- impurity range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 140
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims description 39
- 238000005516 engineering process Methods 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000003860 storage Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 230000005641 tunneling Effects 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 9
- 239000002159 nanocrystal Substances 0.000 claims description 9
- 229910052735 hafnium Inorganic materials 0.000 claims description 7
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- -1 phosphonium ion Chemical class 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910003855 HfAlO Inorganic materials 0.000 description 4
- 229910004129 HfSiO Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
非易失性存储器件包括在半导体衬底上的串选择栅极和地选择栅极，以及在串选择栅极和地选择栅极之间的衬底上的多个存储单元栅极。在多个存储单元栅极中的各个存储单元栅极之间，第一杂质区延伸到衬底中直至第一深度。在串选择栅极和与其紧邻的多个存储单元栅极中的第一个存储单元栅极之间、以及地选择栅极和与其紧邻的多个存储单元栅极中的最后一个存储单元栅极之间，第二杂质区延伸到衬底中直至大于第一深度的第二深度。还说明了相关制造方法。
Description
该U.S.非临时专利申请依据35U.S.C.&119要求2006年10月19日提出的韩国专利申请No.10-2006-101949的优先权，在此，通过引用将其整体并入本文。
背景技术
本发明涉及一种半导体存储器件，并且更具体地，涉及一种非易失性半导体存储器件以及其制造方法。
即使切断电源，非易失性存储器件也可以保留所存储的数据。根据连接结构，非易失性存储器件能分为NAND型快闪存储器件以及NOR型快闪存储器件。在NAND型快闪存储器件中，串选择晶体管SSL、多个存储单元晶体管和地选择晶体管GSL可串联连接。串选择晶体管可通过接触插塞连接到位线，并且地选择晶体管可连接到公共源线CSL。
NAND型快闪存储器件的编程过程包括将0V电压施加到所选的位线，并将1.8V～3.3V的电源电压施加到串选择晶体管的栅极。因此，连接到所选位线的单元晶体管的沟道电压是0V。编程电压Vpgm可施加到所选字线以使电子通过Fowler-Nordheim(FN)隧穿被注入到所选单元晶体管。采用自升压(self-boosting)方法以防止连接到未选择位线和所选字线的单元晶体管被编程。
常规自加压方法包括将0V电压施加到地选择晶体管的栅极以切断接地路径。将电源电压Vcc作为编程抑制电压施加到未选择位线和未选择的串选择晶体管的栅极。编程电压Vpgm可施加到所选字线并将导通电压(pass voltage)Vpass施加到未选择字线。因此，未选择单元晶体管的沟道电压被升高并可以防止未选择单元晶体管被编程。然而，在常规自升压方法中，在串选择晶体管和与其相邻的存储单元晶体管之间、以及地选择晶体管和与其相邻的存储单元晶体管之间的结区中可能产生泄漏电流。而且，在结区中可能产生栅极感应泄漏电流(GIDL)和/或带带隧穿(band-to-band tunneling)(BTBT)。因此，可能降低自升压电平。
同时，在常规NAND型快闪存储器中，由于当施加编程抑制电压时的热载流子，可能导致发生软编程。由热载流子导致的该软编程可能会频繁地发生在与地选择晶体管最相邻的存储单元晶体管中。当施加编程抑制电压时，电源电压Vcc被施加到串选择晶体管的栅极，而0V的电压被施加到地选择晶体管的栅极。地选择晶体管可具有不同于升高电压的沟道电压。由此，由于热载流子导致的编程现象会发生在与地选择晶体管紧邻的存储单元晶体管中。即，在紧邻的存储单元晶体管中发生软编程。
发明内容
本发明的一些实施例可提供非易失性存储器件，其包括：其上具有器件隔离区的半导体衬底，器件隔离区之间限定了有源区；在有源区上的串选择栅极和地选择栅极；在串选择栅极和地选择栅极之间的有源区上的多个存储单元栅极；在多个存储单元栅极中的各存储单元栅极之间的部分有源区中，延伸到有源区中第一深度的第一杂质区；和在串选择栅极和与其紧邻的多个存储单元栅极中第一个存储单元栅极之间的部分有源区中的、和在地选择栅极和与其紧邻的多个存储单元栅极中最后一个存储单元栅极之间的部分有源区中的、延伸到该有源区中大于第一深度的第二深度的第二杂质区。
在一些实施例中，可与串选择栅极和地选择栅极的边缘部分相邻地对称提供第二杂质区。
在其他实施例中，该器件包括在与第一串选择栅极相邻的、有源区上的第二串选择栅极，和在与第一地选择栅极相邻的、有源区上的第二地选择栅极。第二杂质区可另外地提供于第一和第二串选择栅极之间，和/或在第一和第二地选择栅极之间。
在再一实施例中，第一杂质区可另外提供于串选择栅极和多个存储单元栅极中第一个存储单元栅极之间的、以及地选择栅极和多个存储单元栅极中的最后一个存储单元栅极之间的部分有源区中。
根据本发明的另一实施例，制造非易失性存储器件的方法包括：在半导体衬底的有源区上、在地选择栅极和多个存储单元栅极之间形成串选择栅极；在串选择栅极、地选择栅极和多个存储单元栅极之间的部分有源区中，形成延伸到有源区中第一深度的第一杂质区；以及，在串选择栅极和与其紧邻的多个存储单元栅极中第一个存储单元栅极之间的部分有源区中，和在地选择栅极和与其紧邻的多个存储单元栅极中的存储单元栅极最后一个之间的部分有源区中，形成延伸到有源区中大于第一深度的第二深度的第二杂质区。
根据本发明的其它实施例，NAND型快闪存储器件包括：在衬底上的第一和第二选择栅极图形，和在第一和第二选择栅极图形之间的、在衬底上的多个存储单元栅极图形。在第一和第二选择栅极图形与多个存储单元栅极图形中的各存储单元栅极图形之间的部分衬底中，设置多个源极/漏极区。在与第一和/或第二选择栅极图形紧邻的部分衬底中的多个源极/漏极区中的各源极/漏极区延伸到衬底中直至比在多个存储单元栅极图形之间的部分衬底中的多个源极/漏极区中各源极/漏极区更大的深度。
附图说明
图1是根据本发明一些实施例的非易失性存储器件的平面图；
图2是沿着图1的线A-A’取得的截面图，其示出了根据本发明一些实施例的非易失性存储器件；
图3是沿着图1的线A-A’取得的截面图，其示出了根据本发明其他实施例的非易失性存储器件；
图4是沿着图1的线A-A’取得的截面图，其示出了根据本发明又一实施例的非易失性存储器件；
图5至7是沿着图1的线A-A’取得的截面图，其示出了根据本发明一些实施例形成非易失性存储器件的方法；
图8是沿着图1的线A-A’取得的截面图，其示出了根据本发明其他实施例形成非易失性存储器件的方法；和
图9是沿着图1的线A-A’取得的截面图，其示出了根据本发明再一实施例形成非易失性存储器件的方法。
具体实施方式
以下参考附图更全面地描述本发明，图中示出了本发明的实施例。然而，本发明体现为很多种不同形式并不应认为其限于在此列出的实施例。而是，提供这些实施例，以使本公开全面且完整，并将全面地将本发明的范围转达给本领域技术人员。在图中，为了清楚起见，放大了层和区的尺寸和相对尺寸。贯穿全文，相似的附图标记表示相似的元件。
应当理解，尽管在此使用术语第一、第二、第三等以描述各个元件、部件、区域、层和/或部分，但是这些元件、部分、区域、层和/或部分不应受这些术语的限制。这些术语仅用于区分一个元件、部件、区、层或部分与另一个区域、层或部分。由此，以下讨论的第一元件、部件、区域、层或部分可称作是第二元件、部件、区域、层或部分，而不脱离本发明的教导。
在此使用间隙相对术语如“下方”、“以下”、“下面”、“在……之下”、“上方”、“上面”等以便于描述，从而描述一个元件或特征与另一个(多个)元件或一个(多个)特征的关系，如图中所示。应当理解，空间上的相对术语意为，除了图中描述的取向之外，其还包括使用或操作中的器件的不同取向。例如，如果图中的器件反转，则此时，描述为在其他元件或特征“以下”、“下方”、“下面”的元件将被取向为在其他元件或特征“上方”。由此，示意性术语“以下”、“在……下面”能包括上方和下方两个取向。可另外定向器件(旋转90度或者以其它取向)，且相应地也以在此使用的空间相对描述语言进行阐述。此外，还可理解，当将层称作在两层“之间”时，其可以是两层之间仅有的层，或者还可以是存在一个或多个中间层。
在此使用的术语仅用于描述特定实施例定目的，并且不意指限制本发明。如在此使用的，单数形式“一”和“该”意指也包括复数形式，除非上下文清楚地另外指出。将进一步理解，术语“包括”和/或“含有”，当用在该说明书中时，指出存在规定的特征、整数、步骤、操作、元件和/或部件，但是不排除存在或另有一个或多个其他特征、整数、步骤、操作、元件、部件、和/或其组合。如在此所使用的，术语“和/或”包括一个或多个相关所列项的任一个或全部组合。
将理解，当将元件或层称作在另一元件或层“上”、与另一元件或层“连接”、“耦合”或“相邻”时，其可直接地在该其他元件或层上、与其连接、耦合、相邻，或者可存在中间元件或层。相反，当将元件称作“直接”在另一元件或层上、“直接与其连接”、“直接与其耦合”、或者“与其紧邻”时，不存在中间元件或层。
在此参考截面图示描述本发明的实施例，该截面图示是本发明理想实施例(以及中间结构)的示意性图示。这样导致，例如，可预期制造技术的图示形状的变化和/或容限。由此，不应认为本发明的实施例限于在此所示区域的特性形状，而是包括例如由制造导致的形状的偏差。例如，示出为矩形的注入区域在其边缘处通常都具有圆形或弯曲的特征，和/或注入浓度梯度而不是从注入区到非注入区二元变化。同样地，通过注入形成的掩埋区将导致掩埋区和通过其发生注入的表面之间的区域中的一些注入。由此，图中所示区域实际上是示意性的，且其形状不意在指示出器件区域的实际形状，并且不意在限制本发明的范围。
除非另外限定，在此使用的所有术语(包括技术上的以及科学术语)都具有与本发明所处的领域的技术人员通常所理解的相同的含义。应进一步理解，诸如通常使用的词典中所定义的那些术语应解释为具有与其在相关技术和/或本说明书的上下文中的含义相一致的含义，并且不以理想化的或者超出常识的方式对其解读，除非在此明确限定。
以下，将参考图1和2描述根据本发明一些实施例的非易失性半导体器件。
参考图1和2，将器件隔离层(未示出)设置在半导体衬底100上以限定多个有源区110。将与有源区110交叉的串选择线SSL(在此也称作串选择栅极图形)和地选择线GSL(在此也称作地选择栅极图形)相互平行地设置。将多条字线WL1、WL2……WLn-1、WLn(在此也称作存储单元栅极图形)设置在串选择线SSL和地选择线GSL之间。接触插塞BC形成于相邻的串选择晶体管SSL之间以电连接到位线(未示出)。公共源极线CSL提供于相邻的地选择线GSL之间。
根据本发明一些实施例的非易失性存储器件包括串选择晶体管、多个存储单元晶体管和地选择晶体管。串选择晶体管具有连接到串选择线SSL的串选择栅极120a。多个存储单元晶体管具有分别连接到多条字线的存储栅极120b。地选择晶体管具有连接到地选择线GSL的地选择栅极120c。可降低和/或防止泄漏电流的杂质区提供于串选择线SSL和与其紧邻的字线之间、以及地选择线FSL和与其紧邻的字线之间。
仍参考图2，根据本发明一些实施例的非易失性存储器件包括在半导体衬底100上的串选择栅极120a、多个存储单元栅极120b和地选择栅极120c。将多个存储单元栅极120b设置在串选择栅极120a和地选择栅极120c之间。多个存储单元栅极120b中的每一个都包括隧穿绝缘层121b、电荷存储层123b、阻挡电介质层125b以及栅极导电层127b。串选择栅极120a和地选择栅极120c具有与多个单元栅极120b基本相似的结构。即，在一些实施例中，串选择栅极120a包括隧穿绝缘层121a、电荷存储层123a、阻挡电介质层125a和栅极导电层127a。相似地，地选择栅极120c包括隧穿绝缘层121c、电荷存储层123c、阻挡电介质层125c和栅极导电层127c。串选择栅极120a和地选择栅极120c具有其中电荷存储层123a和123c分别电连接到栅极导电层127a和127c的结构。
半导体衬底100包括选自由单晶硅层、绝缘体上硅(SOI)、形成在硅锗(SiGe)层上的硅层、形成在绝缘层上的硅单晶层以及形成在绝缘层上的多晶硅层构成的组中的至少一层。隧穿绝缘层121a、121b和121c中的每一个都可以是通过热氧化半导体衬底100形成的硅热氧化层。电荷存储层是浮置栅极或者电荷捕获层。电荷捕获层可包括选自由氮化硅层(Si3N4)、纳米结晶硅层、纳米结晶硅锗层、纳米结晶金属层、氧化铝层(Al2O3)、氧化铪层(HfO2)、氧化铝铪层(HfAlO)以及氧化硅铪层(HfSiO)构成的组中的至少一层。栅极导电层127a、127b和127c可以包括具有4.0eV或更高功函数的材料。栅极导电层例如包括选自由多晶硅层、氮化钨层(WN)、氮化钛层(TiN)、氮化钽层(TaN)以及氮化钼层(MoN)构成的组中的至少一层。阻挡电介质层125a、125b和125c是能够阻挡存储在电荷存储层123a、123b和123c中的电荷逸入栅极导电层127a、127b和127c中的电介质层。例如，阻挡电介质层可包括选自由氧化硅、氮化硅、Al2O3、铝酸铪、HfAlO、HfAlON、硅酸铪、HfSiO以及HfSiON构成的组中的至少一种材料。
第一杂质区113提供于串选择栅极、多个存储单元栅极和地选择栅极之间。第一杂质区113具有与晶体管沟道区相反的导电类型。例如，当沟道区掺杂有P型杂质时，第一杂质区113掺杂有N型杂质离子。例如，第一杂质区113可掺杂有砷(As)离子。第一杂质区113可具有第一深度D1。第二杂质区115和116形成于串选择栅极SSL和与其紧邻的存储单元栅极WL1之间、以及地选择栅极GSL和与其紧邻的存储单元WLn之间。第二杂质区115和116具有大于第一杂质区113的第一深度D1的第二深度D2。第二杂质区115和116掺杂有杂质离子以使第二杂质区115和116具有比第一杂质区113低的杂质浓度。第二杂质区115和116具有与第一杂质区113相同的导电类型。例如，将磷(P)掺杂到第二杂质区115和116中。分别与串选择和地选择栅极的边缘部分相邻地对称提供第二杂质区115和116。第二杂质区115和116进一步延伸到串选择栅极和地选择栅极下方的有源区中。
以下将参考图1和3描述根据本发明其他实施例的非易失性存储器件。图3是沿着图1的线A-A’取得的截面图。
现在参考图3，根据本发明其他实施例的非易失性存储器件包括串选择栅极120a、多个存储单元栅极120b以及地选择栅极120c，其可具有与图1中所示非易失性存储器件中包括的那些相似的结构。
第一杂质区113提供于串选择栅极120a、多个存储单元栅极120b以及地选择栅极120c之间。第一杂质区113具有与晶体管沟道区相反的导电类型。例如，当沟道区掺杂有P型杂质时，第一杂质区113掺杂有N型杂质离子。例如，第一杂质区113掺杂有砷(As)离子。第一杂质区113可具有第一深度D1。第二杂质区117可提供于串选择栅极之间、地选择栅极之间、串选择栅极和与其紧邻的存储单元栅极WL1之间，以及地选择栅极和与其紧邻的存储单元栅极WLn之间。第二杂质区117具有大于第一杂质区113的第一深度D1的第二深度D2。第二杂质区117掺杂有杂质离子以使第二杂质区117具有比第一杂质区113低的杂质浓度。第二杂质区117具有与第一杂质区113相同的导电类型。例如，磷(P)可掺杂到第二杂质区117中。第二杂质区117可具有实质上对称的结构。
以下将参考图1和4描述根据本发明另一实施例的非易失性存储器件。图4是沿着图1的线A-A’取得的截面图。
现在参考图4，根据本发明另一实施例的非易失性存储器件包括串选择栅极120a、多个存储单元栅极120b以及地选择栅极120c，其具有与图1中所示非易失性存储器件的那些相似的结构。
第一杂质区113形成于串选择栅极120a、多个存储单元栅极120b以及地选择栅极120c之间。第一杂质区113具有与晶体管沟道区相反的导电类型。例如，当沟道区掺杂有P型杂质时，第一杂质区113可掺杂有N型杂质离子如砷(As)离子。第一杂质区113具有第一深度D1。第二杂质区118形成于串选择栅极之间、地选择栅极之间、串选择栅极和与其紧邻的存储单元栅极之间、以及地选择栅极和与其紧邻的存储单元栅极之间。第二杂质区118具有大于第一杂质区113的第一深度D1的第二深度D2。第二杂质区118掺杂有杂质离子以使第二杂质区118具有比第一杂质区113低的杂质浓度。第二杂质区118具有与第一杂质区113相同的导电类型。例如，磷(P)可掺杂到第二杂质区118中。第二杂质区118具有基本对称的结构。此外，如图4中所示，第二杂质区118可进一步延伸到串选择栅极120a和/或地选择栅极120c下方的部分有源区中。
以下将参考图5至7描述根据本发明的一些实施例制造非易失性存储器件的方法。
参考图5，串选择栅极120a、多个存储单元栅极120b以及地选择栅极120c形成于半导体衬底100上。多个存储单元栅极120b中的每一个都可以包括隧穿绝缘层121b、电荷存储层123b、阻挡电介质层125b和栅极导电层127b。串选择栅极120a和地选择栅极120c具有与多个存储单元栅极120b相似的结构。串选择栅极120a和地选择栅极120c具有其中电荷存储层123a和123c电连接到栅极导电层127a和127c的结构。可以在栅极导电层127a、127b和127c上形成额外导电层(未示出)。也可以在额外导电层上形成硬掩膜层(未示出)。额外导电层可包括金属层和金属硅化物层。
半导体衬底100可包括选自由单晶硅层、绝缘体上硅(SOI)、形成在硅锗(SiGe)层上的硅层、形成在绝缘层上的硅单晶层以及形成在绝缘层上的多晶硅层构成的组中的至少一层。隧穿绝缘层121a、121b和121c中的每一个都是通过热氧化半导体衬底100形成的硅热氧化层。电荷存储层是浮置栅极或者电荷捕获层。电荷捕获层可包括选自由氮化硅层(Si3N4)、纳米结晶硅层、纳米结晶硅锗层、纳米结晶金属层、氧化铝层(Al2O3)、氧化铪层(HfO2)、氧化铝铪层(HfAlO)以及氧化硅铪层(HfSiO)构成的组中的至少一层。栅极导电层127a、127b和127c包括具有4.0eV或更高功函数的材料。栅极导电层包括选自由多晶硅层、氮化钨层(WN)、氮化钛层(TiN)、氮化钽层(TaN)以及氮化钼层(MoN)构成的组中的至少一层。阻挡电介质层125a、125b和125c是能够阻挡存储在电荷存储层123a、123b和123c中的电荷逸入栅极导电层中的电介质层。阻挡电介质层125a、125b和125c可包括具有大于隧穿绝缘层的介电常数的材料。例如，阻挡电介质层可包括选自由氧化硅、氮化硅、Al2O3、铝酸铪、HfAlO、HfAlON、硅酸铪、HfSiO以及HfSiON构成的组中的至少一种材料。
第一杂质区113通过离子注入形成于串选择栅极、多个存储单元栅极和地选择栅极之间。第一杂质区113具有与沟道区相反的导电类型。例如，当沟道区掺杂有P型杂质时，杂质区113掺杂有N型杂质离子例如砷(As)离子和/或磷(P)离子。形成第一杂质区113至第一深度D1。
参考图6和7，具有大于第一深度D1的第二深度D2的第二和第三杂质区115和116形成于与多个存储单元栅极120b相邻的串和地选择晶体管120a和120b的结区中。特别地，第二和第三杂质区115和116形成于串选择栅极和与其紧邻的存储单元栅极之间、以及地选择栅极和与其紧邻的存储单元栅极之间。
参考如6，如上所述地形成第二杂质区115。例如，形成具有第一开口131h的第一光致抗蚀剂图形131，该开口暴露出在一组多个存储单元栅极的一端处的存储栅极和与其紧邻的串选择栅极之间的、和/或一组另外多个存储单元栅极的一端处的存储栅极和与其紧邻的地选择栅极之间的有源区。所述的一组多条字线的一端对应于图中的左侧。相似地，该组多条字线的另一端对应于图中的右侧。利用第一光致抗蚀剂图形131作为掩模，通过注入具有与第一杂质区113中的那些杂质离子相同的导电类型的杂质离子来进行第一倾斜角度离子注入工艺141。例如，磷(P)离子可注入到第二杂质区115中。第一倾斜角度离子注入工艺141可如下进行。例如，可通过以预定倾斜角度从相对的另一端到一端来向存储单元栅极的一端注入杂质离子，来进行第一倾斜角度离子注入工艺141。因此，与串选择栅极和地选择栅极的边缘部分相邻地对称形成第二杂质区115。第二杂质区115掺杂有杂质离子以使第二杂质区115具有比第一杂质区113低的浓度。
参考图7，去除第一光致抗蚀剂图形131，且之后形成第三杂质区116。第三杂质区116通过下述工艺形成。例如，在去除第一光致抗蚀剂图形131之后，形成具有第二开口133h的第二光致抗蚀剂图形133，该第二开口133h暴露出一组多个存储单元栅极的另一端部处的存储单元栅极和与其紧邻的地选择栅极之间的、和/或另一组多个存储单元栅极的另一端处的存储单元栅极和与其紧邻的串选择栅极之间的有源区。使用第二光致抗蚀剂图形133作为掩模，通过注入具有与第一杂质区113的那些杂质离子相同导电类型的杂质离子来进行第二倾斜角度离子注入工艺143。例如，可将磷(P)离子注入到第三杂质区116中。第二倾斜角度离子注入工艺143可如下进行。例如，可通过从存储单元栅极结构的一端以预定倾斜角度向着其另一端注入杂质离子进行第二倾斜角度离子注入工艺143。与串选择栅极和地选择栅极的边缘部分相邻地对称形成第三杂质区116。第三杂质区116掺杂有杂质离子以使第三杂质区116具有比第一杂质区113低的杂质浓度。因此，沿着一个方向(例如从WL1值WLn)以串结构设置多个存储单元栅极。这样，应当理解，在存储栅极结构一端处的存储单元栅极可以是连接到字线WL1的存储单元栅极，并且另一端的存储单元栅极可以是连接到字线WLn的存储单元栅极，反之亦然。
再次参考图6和7，在用于形成第二和第三杂质区115和116的第一和第二倾斜角度离子注入工艺141和143中，将L3定义为第一和第二光致抗蚀剂图形131和133的高度。将L1定义为串选择栅极和与其相邻的存储单元栅极之间的、以及地选择栅极和与其相邻的存储单元栅极之间的间隙。将L2定义为存储单元栅极的宽度。由此，以倾斜角度θ1进行离子注入，其中相对于半导体衬底，90°≥θ1≥tan-1(L3/(L1+L2/2))。可以考虑以下方面来计算该倾斜角度θ1：第一和第二光致抗蚀剂图形131和133分别覆盖了与串选择栅极和地选择栅极紧邻的存储单元栅极的约一半的上表面。第二和第三杂质区115和116延伸到串选择栅极和地选择栅极下方的部分有源区中。
以下，将参考图5和8描述根据本发明其它实施例形成非易失性存储器件的方法。
栅极和第一杂质区113可具有与参考图5所描述的相似的结构。
现在参考图8，第二杂质区117形成于地选择栅极和与其紧邻的存储单元栅极WLn之间、串选择栅极和与其紧邻的存储单元栅极WL1之间、相互相邻的串选择栅极120a之间以及相互相邻的地选择栅极120c之间。第二杂质区117具有比第一杂质区113的第一深度D1大的第二深度D2。
第二杂质区117如下所述形成。例如，形成光致抗蚀剂图形135，其覆盖多个存储单元栅极120b之间的结区、并暴露出与串选择栅极120a和地选择栅极120c相邻的结区。使用光致抗蚀剂图形135作为掩模进行离子注入工艺145。通过预定注入能量进行离子注入工艺以使第二杂质区117具有第二深度D2。第二杂质区117掺杂有杂质离子以使第二杂质区117具有比第一杂质区113低的杂质浓度。例如，磷(P)离子可注入到第二杂质区117中。离子注入工艺145可包括将具有与第一杂质区113相同导电类型的杂质离子垂直注入到半导体衬底中。
以下，将参考图5和9描述根据本发明再一实施例形成非易失性存储器件的方法。
栅极和第一杂质区113可具有相似的结构和/或通过参考图5所描述的相似的工艺形成。
现在参考图9，第二杂质区118形成于地选择栅极和与其紧邻的存储单元栅极WLn之间、串选择栅极和与其紧邻的存储单元栅极WL1之间、相互相邻的串选择栅极120a之间、以及相互相邻的地选择栅极120c之间。第二杂质区118具有比第一杂质区113的第一深度D1大的第二深度D2。
第二杂质区118如下形成。例如，具有与第一杂质区113的那些杂质离子相同导电类型的杂质离子以一倾斜角度θ2注入，以使杂质离子不能注入到多个存储单元栅极120b之间的结区中。倾斜角度θ2可基于比相邻存储单元栅极之间距离更大的、选择栅极和紧邻的存储单元栅极WL1和WLn之间的距离来计算。由此，不需要额外光致抗蚀剂图形。第二杂质区域118掺杂有杂质离子以使第二杂质区118具有比第一杂质区113低的浓度。例如，将磷(P)离子注入到第二杂质区118中。
每一存储单元栅极120b之间的间隙L5小于串选择栅极和与其紧邻的存储单元栅极WL1之间的、以及地选择栅极和与其紧邻的存储单元栅极WLn之间的间隙L1。因此，以预定倾斜角度注入的离子不注入到多个存储的单元栅极120b之间的结区中，该结区由存储单元栅极屏蔽。例如，当假设自半导体衬底至存储单元栅极测量的高度为L4时，倾斜角度θ2为约tan-1(L4/L5)≥θ2≥tan-1(L4/L1)。第二杂质区118可延伸到在串选择栅极和地选择栅极下方的部分有源区中。
根据如上所述的本发明一些实施例，以浅层的形式形成多个存储单元栅极之间的源极/漏极结区，且串选择晶体管和地选择晶体管之间的源极/漏极结区具有双扩散漏极(DDD)结构，从而，当将编程抑制电压施加到未选串时，降低和/或防止短沟道效应和/或由热载流子效应导致的“软”编程。而且，可以稳定地控制升压电平以增加编程效率。
虽然已经特别示出了本发明，并参考其优选实施例进行了描述，但是本领域技术人员应当理解，其中可对形式和细节做出各种变化，而不脱离如所附的权利要求所限定的本发明的精神和范围。
Claims (26)
1.一种非易失性存储器件，其包括：
半导体衬底，其上包括器件隔离区，所述器件隔离区限定了其间的有源区；
在所述衬底的有源区上的串选择栅极和地选择栅极；
在所述串选择栅极和地选择栅极之间的有源区上的多个存储单元栅极；
第一杂质区，其在所述多个存储单元栅极之间的部分有源区中，延伸到所述有源区中直至第一深度；以及
第二杂质区，其在所述串选择栅极和与其紧邻的所述多个存储单元栅极中的第一个存储单元栅极之间的部分有源区中、以及在所述地选择栅极和与其紧邻的所述多个存储单元栅极中的最后一个存储单元栅极之间的部分有源区中，延伸到所述有源区中直至大于所述第一深度的第二深度。
2.如权利要求1的非易失性存储器件，其中与所述串选择栅极和所述地选择栅极的边缘部分相邻地对称提供所述第二杂质区。
3.如权利要求2的非易失性存储器件，其中所述第二杂质区进一步延伸到所述串选择栅极和所述地选择栅极的边缘部分的下方。
4.如权利要求1的非易失性存储器件，其中与所述串选择栅极和地选择栅极紧邻的部分第二杂质区延伸到有源区中，直至比与所述多个存储单元栅极中的第一和最后一个存储单元栅极紧邻的部分第二杂质区更大的深度。
5.如权利要求1的非易失性存储器件，还包括：
在所述有源区上的第二串选择栅极，其与第一串选择栅极相邻，
其中在第一和第二串选择线之间，所述第二杂质区延伸到有源区中直至第二深度。
6.如权利要求1的非易失性存储器件，还包括：
在所述有源区上的第二地选择栅极，其与所述第一地选择栅极相邻，
其中在第一和第二地选择线之间，所述第二杂质区延伸到所述有源区中直至第二深度。
7.如权利要求1的非易失性存储器件，其中，在所述串选择栅极和所述多个存储单元栅极中的第一个存储单元栅极之间、以及在所述地选择栅极和所述多个存储单元栅极中的最后一个存储单元栅极之间的部分有源区中，所述第一杂质区延伸到有源区中直至第一深度。
8.如权利要求1的非易失性存储器件，其中所述第一杂质区具有比所述第二杂质区大的杂质浓度。
9.如权利要求1的非易失性存储器件，其中所述多个存储单元栅极中的每一个都包括隧穿绝缘层、电荷存储层、电介质层和栅极导电层。
10.如权利要求9的非易失性存储器件，其中所述栅极导电层包括具有约4eV或更高功函数的材料。
11.如权利要求9的非易失性存储器件，其中所述电介质层包括具有大于隧穿绝缘层的介电常数。
12.如权利要求1的非易失性存储器件，其中所述多个存储单元栅极中的每个包括电荷存储层和栅极导电层，且其中电荷存储层包括选自由氮化硅层、纳米结晶硅层、纳米结晶硅锗层、纳米结晶金属层、氧化铝层、氧化铪层、氧化铝铪层以及氧化硅铪层构成的组中的至少一层。
13.如权利要求1的非易失性存储器件，其中所述第一杂质区包括具有与衬底相反导电类型的杂质离子。
14.如权利要求1的非易失性存储器件，其中所述第一杂质区包括砷离子，且其中第二杂质区包括磷离子。
15.如权利要求1的非易失性存储器件，其中所述半导体衬底包括选自由单晶硅层、SOI(绝缘体上硅)、形成在硅锗层上的硅层、形成在绝缘层上的硅单晶层以及形成在绝缘层上的多晶硅层所构成的组中的至少一个。
16.一种制造非易失性存储器件的方法，该方法包括：
在半导体衬底的有源区上形成串选择栅极、地选择栅极以及介于其间的多个存储单元栅极；
在所述串选择栅极、所述地选择栅极和所述多个存储单元栅极之间的部分有源区中，形成延伸到有源区中直至第一深度的第一杂质区；以及
在所述串选择栅极和与其紧邻的所述多个存储单元栅极中的第一个存储单元栅极之间的部分有源区中、以及在所述地选择栅极和与其紧邻的所述多个存储单元栅极中的最后一个存储单元栅极之间的部分有源区中，形成延伸到有源区中直至大于所述第一深度的第二深度的第二杂质区。
17.如权利要求16的方法，其中形成第二杂质区包括：
在所述多个存储单元栅极和所述地选择栅极上形成第一光致抗蚀剂图形，该第一光致抗蚀剂图形暴露出在所述多个存储单元栅极中的第一个存储单元栅极和与其紧邻的所述串选择栅极之间的部分有源区；以及
利用所述第一光致抗蚀剂图形作为掩模，进行第一倾斜角度离子注入工艺。
18.如权利要求17的方法，其中进行第一倾斜角度离子注入工艺包括：
基于所述第一光致抗蚀剂图形的高度、所述多个存储单元栅极中的第一个存储单元栅极的宽度、和/或所述串选择栅极和所述多个存储单元栅极中的第一个存储单元栅极之间的距离，以预定倾斜角度向着与所述串选择栅极相邻的部分有源区注入杂质离子，使得与所述串选择栅极的边缘部分相邻地对称形成所述第二杂质区。
19.如权利要求17的方法，其中形成第二杂质区还包括：
在所述多个存储单元栅极和所述串选择栅极上形成第二光致抗蚀剂图形，该第二光致抗蚀剂图形暴露出在所述多个存储单元栅极中的最后一个存储单元栅极和与其紧邻的所述地选择栅极之间的部分有源区；以及
利用所述第二光致抗蚀剂作为掩模，进行第二倾斜角度离子注入工艺。
20.如权利要求19的方法，其中进行第二倾斜角度离子注入工艺包括：
基于所述第二光致抗蚀剂图形的高度、所述多个存储单元栅极中的最后一个存储单元栅极的宽度、和/或所述地选择栅极和所述多个存储单元栅极中的最后一个存储单元栅极之间的距离，以预定倾斜角度向着与所述地选择栅极相邻的部分有源区注入杂质离子，使得与所述地选择栅极的边缘部分相邻地对称形成所述第二杂质区。
21.如权利要求19的方法，其中进行第一和/或第二倾斜角度离子注入工艺包括：
在相对于所述衬底的表面约90°≥θ1≥tan-1(L3/(L1+L2/2))的范围内、以倾斜角度θ1注入杂质离子，其中L2是所述多个存储单元栅极中的一个的宽度，其中L1是所述串选择栅极和所述多个存储单元栅极中的第一个存储单元栅极之间的间隙和/或所述地选择栅极和所述多个存储单元栅极图形中最后一个存储单元栅极之间的间隙，且其中L3是第一和/或第二光致抗蚀剂图形的高度。
22.如权利要求16的方法，其中形成第二杂质区包括：
形成光致抗蚀剂图形，其覆盖所述多个存储单元栅极、并暴露出与所述多个存储单元栅极相对侧上的所述串选择栅极和所述地选择栅极相邻的部分有源区；以及
利用所述光致抗蚀剂图形作为掩模，进行离子注入工艺。
23.如权利要求16的方法，其中形成第二杂质区包括：
基于高度、宽度和/或所述多个存储单元栅极之间的间隔以预定倾斜角度进行离子注入工艺，使得不将杂质离子注入到所述多个存储单元栅极之间的部分有源区中。
24.如权利要求23的方法，其中形成第二杂质区还包括：
在所述有源区上形成第二串选择栅极，其与第一串选择栅极相邻；
在所述有源区上形成第二地选择栅极，其与第一地选择栅极相邻；和
以预定倾斜角度进行离子注入工艺，使得在所述第一串选择栅极和第二串选择栅极之间的部分有源区中、和在所述第一地选择栅极和第二地选择栅极之间的部分有源区中形成所述第二杂质区。
25.如权利要求23的方法，其中进行离子注入工艺包括：
在相对于衬底表面约tan-1(L4/L5)≥θ2≥tan-1(L4/L1)范围内、以倾斜角度θ2注入杂质离子，其中L5是字线之间的间隙，其中L1是所述串选择栅极和所述多个存储单元中的第一个存储单元栅极之间的间隙和/或所述地选择栅极和所述多个存储单元栅极中最后一个存储单元栅极之间的间隙，以及其中L4是所述多个存储单元栅极的高度。
26.一种NAND型快闪存储器件，包括：
衬底上的第一和第二选择栅极图形；
在第一和第二选择栅极图形之间的、衬底上的多个存储单元栅极图形；和
在第一和第二选择栅极图形与所述多个存储单元栅极图形中的各存储单元栅极之间的部分衬底中的多个源极/漏极区，
其中，与所述第一和/或第二选择栅极图形紧邻的、在所述部分衬底中的多个源极/漏极区中的各个源极/漏极区延伸到衬底中，直至比所述多个存储单元栅极图形之间的部分衬底中的多个源极/漏极区中的各源极/漏极区更大的深度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060101949A KR100816755B1 (ko) | 2006-10-19 | 2006-10-19 | 플래시 메모리 장치 및 그 제조방법 |
| KR1020060101949 | 2006-10-19 | ||
| KR10-2006-0101949 | 2006-10-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101165903A true CN101165903A (zh) | 2008-04-23 |
| CN101165903B CN101165903B (zh) | 2012-02-29 |
Family
ID=39317090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101818544A Active CN101165903B (zh) | 2006-10-19 | 2007-10-19 | 包括双扩散结区的非易失性存储器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7898039B2 (zh) |
| KR (1) | KR100816755B1 (zh) |
| CN (1) | CN101165903B (zh) |
| TW (1) | TW200822346A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101677089A (zh) * | 2008-09-19 | 2010-03-24 | 海力士半导体有限公司 | 非易失存储器件及其制造方法 |
| CN104733468A (zh) * | 2010-11-15 | 2015-06-24 | 三星电子株式会社 | 制造非易失性存储器装置的方法 |
| CN106158668A (zh) * | 2015-03-31 | 2016-11-23 | 旺宏电子股份有限公司 | 制造半导体装置的方法 |
| CN106941104A (zh) * | 2017-04-24 | 2017-07-11 | 上海华力微电子有限公司 | 一种结合耐高压晶体管的电荷捕获型非易失存储器制作方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771808B1 (ko) * | 2006-07-05 | 2007-10-30 | 주식회사 하이닉스반도체 | Ｓｏｎｏｓ 구조를 갖는 플래시 메모리 소자 및 그것의제조 방법 |
| KR20090056449A (ko) * | 2007-11-30 | 2009-06-03 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 형성 방법 |
| KR20090077300A (ko) * | 2008-01-10 | 2009-07-15 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 접합영역 및 그의 형성 방법 |
| KR101127381B1 (ko) * | 2008-12-24 | 2012-03-29 | 주식회사 하이닉스반도체 | 반도체 소자의 접합영역 형성 방법 |
| KR101083918B1 (ko) * | 2010-12-15 | 2011-11-15 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조 방법 |
| US8947122B2 (en) | 2013-01-14 | 2015-02-03 | Cypress Semiconductor Corporation | Non-volatile latch structures with small area for FPGA |
| US8897067B2 (en) | 2013-01-18 | 2014-11-25 | Cypress Semiconductor Corporation | Nonvolatile memory cells and methods of making such cells |
| KR102554495B1 (ko) * | 2016-01-22 | 2023-07-12 | 에스케이하이닉스 주식회사 | 수평적 커플링 구조를 갖는 불휘발성 메모리셀 및 이를 이용한 메모리 셀 어레이 |
| JP7089967B2 (ja) * | 2018-07-17 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| TWI727690B (zh) | 2020-03-05 | 2021-05-11 | 華邦電子股份有限公司 | 非揮發性記憶體裝置及其製造方法 |
| CN113451317B (zh) * | 2020-03-26 | 2023-10-10 | 华邦电子股份有限公司 | 非易失性存储器装置及其制造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3435786B2 (ja) * | 1994-03-31 | 2003-08-11 | 株式会社日立製作所 | 不揮発性半導体記憶装置の製造方法 |
| KR0155859B1 (ko) * | 1995-07-20 | 1998-10-15 | 김광호 | 플래쉬 메모리장치 및 그 제조방법 |
| JPH09148542A (ja) | 1995-11-17 | 1997-06-06 | Sharp Corp | 半導体記憶装置及びその製造方法 |
| KR100193449B1 (ko) * | 1995-12-11 | 1999-06-15 | 윤종용 | 분리된 소오스 라인을 가지는 비휘발성 기억소자 |
| US5780893A (en) * | 1995-12-28 | 1998-07-14 | Nippon Steel Corporation | Non-volatile semiconductor memory device including memory transistor with a composite gate structure |
| KR0183855B1 (ko) * | 1996-05-17 | 1999-03-20 | 김광호 | 플래쉬 메모리 장치 및 그 제조방법 |
| JP2924832B2 (ja) * | 1996-11-28 | 1999-07-26 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6008094A (en) * | 1997-12-05 | 1999-12-28 | Advanced Micro Devices | Optimization of logic gates with criss-cross implants to form asymmetric channel regions |
| KR100295149B1 (ko) * | 1998-03-26 | 2001-07-12 | 윤종용 | 셀프-얼라인소오스공정을이용하는비휘발성메모리장치의제조방법 |
| US20020008257A1 (en) * | 1998-09-30 | 2002-01-24 | John P. Barnak | Mosfet gate electrodes having performance tuned work functions and methods of making same |
| JP3516616B2 (ja) * | 1999-08-03 | 2004-04-05 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6284603B1 (en) * | 2000-07-12 | 2001-09-04 | Chartered Semiconductor Manufacturing Inc. | Flash memory cell structure with improved channel punch-through characteristics |
| KR100373855B1 (ko) * | 2001-01-20 | 2003-02-26 | 삼성전자주식회사 | 낸드형 플래시 메모리 장치 및 그 형성방법 |
| KR100387529B1 (ko) * | 2001-06-11 | 2003-06-18 | 삼성전자주식회사 | 랜덤 억세스 가능한 메모리 셀 어레이를 갖는 불휘발성반도체 메모리 장치 |
| JP4901048B2 (ja) * | 2001-06-28 | 2012-03-21 | 三星電子株式会社 | 浮遊トラップ型不揮発性メモリ素子 |
| KR100398955B1 (ko) * | 2001-08-02 | 2003-09-19 | 삼성전자주식회사 | 이이피롬 메모리 셀 및 형성 방법 |
| KR100524993B1 (ko) * | 2003-11-28 | 2005-10-31 | 삼성전자주식회사 | 높은 집적도 및 낮은 소스저항을 갖는 이이피롬셀,이이피롬소자 및 그 제조방법 |
| KR100983415B1 (ko) | 2003-12-30 | 2010-09-20 | 주식회사 하이닉스반도체 | 난드형 플래쉬 메모리 소자의 테스트 소자 및 이를 이용한테스트 방법 |
| KR20060066389A (ko) | 2004-12-13 | 2006-06-16 | 주식회사 하이닉스반도체 | 난드 플래시 메모리 소자 및 그 제조 방법 |
| KR100655291B1 (ko) * | 2005-03-14 | 2006-12-08 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 그 제조방법 |
| KR100624912B1 (ko) | 2005-03-22 | 2006-09-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100673001B1 (ko) * | 2005-04-04 | 2007-01-24 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| US7283392B2 (en) * | 2005-04-26 | 2007-10-16 | Samsung Electronics Co., Ltd. | NAND flash memory device and methods of its formation and operation |
| KR100678478B1 (ko) * | 2005-06-29 | 2007-02-02 | 삼성전자주식회사 | 낸드형 불휘발성 메모리 장치 및 그 제조 방법 |
| US7618867B2 (en) * | 2006-07-26 | 2009-11-17 | Infineon Technologies Ag | Method of forming a doped portion of a semiconductor and method of forming a transistor |
-
2006
- 2006-10-19 KR KR1020060101949A patent/KR100816755B1/ko active IP Right Grant
-
2007
- 2007-02-15 US US11/675,372 patent/US7898039B2/en active Active
- 2007-10-19 TW TW096139291A patent/TW200822346A/zh unknown
- 2007-10-19 CN CN2007101818544A patent/CN101165903B/zh active Active
-
2011
- 2011-01-20 US US13/010,583 patent/US8324052B2/en active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101677089A (zh) * | 2008-09-19 | 2010-03-24 | 海力士半导体有限公司 | 非易失存储器件及其制造方法 |
| CN104733468A (zh) * | 2010-11-15 | 2015-06-24 | 三星电子株式会社 | 制造非易失性存储器装置的方法 |
| CN104733468B (zh) * | 2010-11-15 | 2018-06-01 | 三星电子株式会社 | Nand型闪速存储器 |
| CN106158668A (zh) * | 2015-03-31 | 2016-11-23 | 旺宏电子股份有限公司 | 制造半导体装置的方法 |
| CN106158668B (zh) * | 2015-03-31 | 2019-08-13 | 旺宏电子股份有限公司 | 制造半导体装置的方法 |
| CN106941104A (zh) * | 2017-04-24 | 2017-07-11 | 上海华力微电子有限公司 | 一种结合耐高压晶体管的电荷捕获型非易失存储器制作方法 |
| CN106941104B (zh) * | 2017-04-24 | 2019-09-17 | 上海华力微电子有限公司 | 一种结合耐高压晶体管的电荷捕获型非易失存储器制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101165903B (zh) | 2012-02-29 |
| KR100816755B1 (ko) | 2008-03-25 |
| US20110111570A1 (en) | 2011-05-12 |
| US8324052B2 (en) | 2012-12-04 |
| TW200822346A (en) | 2008-05-16 |
| US20080093648A1 (en) | 2008-04-24 |
| US7898039B2 (en) | 2011-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101165903B (zh) | 包括双扩散结区的非易失性存储器件及其制造方法 | |
| US8629489B2 (en) | Nonvolatile memory devices | |
| JP4601287B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4195906B2 (ja) | 不揮発性電荷蓄積メモリセルをプログラムするための基板電子注入技法 | |
| US8860124B2 (en) | Depletion-mode charge-trapping flash device | |
| KR0126235B1 (ko) | 전기적으로 정보의 소거 및 기록이 가능한 반도체 기억 장치 및 그의 제조방법 | |
| US7315057B2 (en) | Split gate non-volatile memory devices and methods of forming same | |
| KR101393133B1 (ko) | 필드 측 서브-비트라인 ｎｏｒ 플래쉬 어레이 및 이를 제조하는 방법 | |
| JP2013093577A (ja) | ３次元不揮発性メモリ素子及びその製造方法 | |
| KR20080052020A (ko) | 메모리 소자 및 그 형성 방법 | |
| KR20080039786A (ko) | 소스 측이 소거된 부동 게이트 메모리 셀의 반도체 메모리배열을 형성하는 자기 정렬 방법 및 그에 의해 제작된메모리 배열 | |
| US7683421B2 (en) | NAND-type flash memory devices including selection transistors with an anti-punchthrough impurity region and methods of fabricating the same | |
| US8580662B2 (en) | Manufacture method of a split gate nonvolatile memory cell | |
| US20170221916A1 (en) | Flash Memory | |
| US20080179656A1 (en) | Semiconductor device, nonvolatile semiconductor memory device and manufacturing method of semiconductor device | |
| US6025229A (en) | Method of fabricating split-gate source side injection flash memory array | |
| US20080191263A1 (en) | Nonvolatile memory devices and methods of fabricating the same | |
| KR100243493B1 (ko) | 비대칭의 비휘발성 메모리셀, 어레이 및 그 제조방법 | |
| KR19980073727A (ko) | 부스터 플레이트를 갖는 플래시 메모리 반도체 장치 및 그의 제조 방법 | |
| CN105990365B (zh) | 存储元件及其制造方法 | |
| TWI612640B (zh) | 記憶元件及其製造方法 | |
| US20180137918A1 (en) | Method for operating memory array | |
| US20160218111A1 (en) | Memory device and method for fabricating the same | |
| KR19980019711A (ko) | 불휘발성 반도체 메모리 장치의 제조방법 | |
| KR20070087374A (ko) | 비휘발성 메모리 장치 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |