CN101901765A - 功率半导体装置的制造方法 - Google Patents

功率半导体装置的制造方法 Download PDF

Info

Publication number
CN101901765A
CN101901765A CN2009102217816A CN200910221781A CN101901765A CN 101901765 A CN101901765 A CN 101901765A CN 2009102217816 A CN2009102217816 A CN 2009102217816A CN 200910221781 A CN200910221781 A CN 200910221781A CN 101901765 A CN101901765 A CN 101901765A
Authority
CN
China
Prior art keywords
layer
power semiconductor
film
manufacture method
semiconductor arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102217816A
Other languages
English (en)
Other versions
CN101901765B (zh
Inventor
楢崎敦司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101901765A publication Critical patent/CN101901765A/zh
Application granted granted Critical
Publication of CN101901765B publication Critical patent/CN101901765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及功率半导体装置的制造方法。在第一层(2)上形成具有多个开口部的掩膜层。通过使用掩膜层导入杂质，从而在第一层(2)上形成具有与第一导电型不同的第二导电型的第二层(5)。通过使用掩膜层导入杂质，从而在第二层(5)上形成具有第一导电型的第三层(7)。通过使用至少包含掩膜层的蚀刻掩膜进行蚀刻，形成贯通第二层(5)和第三层(7)并到达第一层(2)的沟槽(10)。形成覆盖沟槽(10)的侧壁的栅极绝缘膜(11)。在栅极绝缘膜(11)上形成填充沟槽(10)的沟槽栅(12)。

Description

功率半导体装置的制造方法
技术领域
本发明涉及功率半导体装置的制造方法，特别涉及具有沟槽栅的功率半导体装置的制造方法。
背景技术
在功率半导体装置中，有作为用于控制大容量的功率的无触点开关而使用的功率半导体装置。这样的大容量的装置，例如应用于省能源化不断发展的空调、冰箱、洗衣机等的家电制品的逆变器电路，或应用于高速列车或地铁等的列车的电动机控制。进而，近年来考虑地球环境，功率半导体装置应用于并用电动机和发动机而行驶的混合动力汽车的逆变器(inverter)/变频器(converter)的控制中，或应用于太阳能发电或风力发电的变频器用途。像这样功率半导体装置的应用领域不断扩大。
此外，在功率半导体装置中，也有用于控制小容量的功率的功率半导体装置。作为这样的装置，例如有小容量用的功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)。这样的MOSFET由于是单极器件，所以适于高速开关，例如在便携式电话或游戏机中使用。此外，特别在低耐压型的功率MOSFET中，通过图案微细化导致的沟道宽度的扩张和高电流密度化，能够降低通电时漏极-源极间电阻(导通电阻)。
可是，由于图案微细化有极限，所以为了进一步降低低耐压型的功率MOSFET的导通电阻，有使用沟槽栅结构的情况。像这样具有沟槽栅的功率MOSFET及其制造方法，例如在日本专利申请特开平09-246550号公报的图14～图31中公开。
此外，沟槽栅不仅在MOSFET，也在IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)中使用。这样的IGBT例如在日本专利申请特开2007-311627号公报中公开。
在功率半导体装置中，与性能的提高一起，也要求芯片成本的降低。对于芯片成本的降低，芯片尺寸的缩小是有效的。可是，在便携式电话和便携式工具用途中需求量大并具有很大市场的1A以下的小容量用的功率半导体装置中，芯片尺寸几乎达到底限，难以进一步缩小芯片尺寸。因此为了降低芯片成本，要求芯片尺寸的缩小以外的对策，作为该方法的一种，要求制造方法的简单化。
发明内容
本发明正是鉴于上述课题而完成的，其目的在于提供一种具有沟槽栅的功率半导体装置的更简洁的制造方法。
本发明的功率半导体装置的制造方法，具有以下工序：
准备半导体衬底，该半导体衬底具有一方的主面和另一方的主面，并且包含第一层，该第一层具有第一导电型并在一方的主面侧配置。在第一层上形成具有多个开口部的掩膜层。通过使用掩膜层导入杂质，从而在第一层上形成具有与第一导电型不同的第二导电型的第二层。通过使用掩膜层导入杂质，从而在第二层上形成具有第一导电型的第三层。通过使用至少包含掩膜层的蚀刻掩膜进行蚀刻，形成贯通第二和第三层并到达第一层的沟槽。形成覆盖沟槽的侧壁的栅极绝缘膜。在栅极绝缘膜上形成填充沟槽的沟槽栅。
根据本发明的功率半导体装置的制造方法，在形成第二层、第三层、和沟槽的每一个时，能够共同使用掩膜层。由此，能够通过更简洁的制造方法得到具有沟槽栅的功率半导体装置。
本发明的上述和其它的目的、特征、方面、以及优点，通过与附图相关地理解的关于本发明的下面的详细的说明就能清楚了。
附图说明
图1是概略地表示本发明的实施方式1的功率半导体装置的结构的部分剖面图。
图2是本发明的实施方式1的功率半导体装置的制造方法的流程图。
图3是形成图2的沟槽栅的工序的流程图。
图4～图22是概略地表示本发明的实施方式1中的功率半导体装置的制造方法的第一～第十九工序的每一个的部分剖面图。
图23是比较例的功率半导体装置的制造方法的流程图。
图24是形成图23的p基极区域的工序的流程图。
图25是形成图23的n+源极区域的工序的流程图。
图26是形成图23的p+接触区域(contact region)的工序的流程图。
图27是形成图23的沟槽栅的工序的流程图。
图28～图47是概略地表示比较例的功率半导体装置的制造方法的第一～第二十工序的每一个的部分剖面图。
图48是概略地表示本发明的实施方式1的第一变形例的功率半导体装置的制造方法的一个工序的部分剖面图。
图49是概略地表示本发明的实施方式1的第二变形例的功率半导体装置的结构的部分剖面图。
图50是概略地表示本发明的实施方式2的功率半导体装置的结构的部分剖面图。
图51是概略地表示本发明的实施方式3的功率半导体装置的结构的部分剖面图。
图52是本发明的实施方式3的功率半导体装置的制造方法的流程图。
图53是图52的p基极形成的流程图。
图54～图74是概略地表示本发明的实施方式3中的功率半导体装置的制造方法的第一～第二十一工序的部分剖面图。
图75A是本发明的实施方式3的功率半导体装置的杂质分布图，是离子刚注入后的图。
图75B是本发明的实施方式3的功率半导体装置的杂质分布图，是驱入后的图。
图76A是本发明的实施方式3的第一变形例的功率半导体装置的杂质分布图，是离子刚注入后的图。
图76B是本发明的实施方式3的第一变形例的功率半导体装置的杂质分布图，是驱入后的图。
图77是概略地表示本发明的实施方式3的第二变形例的功率半导体装置的制造方法的一个工序的部分剖面图。
具体实施方式
下面，基于附图对本发明的一个实施方式进行说明。
(实施方式1)
参照图1，本实施方式的功率半导体装置D1是具有沟槽栅结构的n沟道型功率MOSFET。该功率半导体装置D1具有：n+层1、n层2、p基极区域5、p+接触区域6(高浓度区域)、n+源极区域7、栅极氧化膜11、沟槽栅12、氧化膜13、14、源极电极17、和漏极电极18。
n+层1、n层2和n+源极区域7由n型(第一导电型)半导体构成。此外，n+层1和n+源极区域7的每一个具有比n层2的杂质浓度高的杂质浓度。p基极区域5和p+接触区域6由p型(与第一导电型不同的第二导电型)半导体构成。源极电极17在以贯通氧化膜14的方式形成的源极触点(source contact)16中，以与p+接触区域6和n+源极区域7的每一个接触的方式设置。漏极电极18设置在n+层1的背面(图1中的下表面)上。
接着，对功率半导体装置D1的制造方法进行说明。
参照图4，首先，准备具有上表面(一方的主面)和背面(另一方的主面)的晶片WF1(半导体衬底)(图2，步骤S11)。晶片WF1具有n+层1和n层2(第一层)。n+层1由高浓度的n型(第一导电型)半导体构成。n层2由具有比n+层1的浓度低的浓度的n型半导体构成。n层2配置在晶片WF1的上表面侧。例如晶片WF1在作为n+层1的硅衬底上，通过进行硅的外延生长而形成。
接着，作为掩膜层，形成具有多个开口部的氧化膜3(图8)(图2：步骤S12)。具体地，进行以下的工序。
参照图5，在n层2上形成氧化膜3。氧化膜3的膜厚例如为0.5μm。
参照图6，在氧化膜3上通过光刻法形成第一抗蚀剂图案R11。第一抗蚀剂图案R11具有多个开口部。该多个开口部在一个方向(图6的横方向)中以与单元尺寸CS1相等的周期(一个周期)设置，并且各开口部在上述一个方向中具有开口宽度OW1。例如，单元尺寸CS1为5μm，开口宽度OW1为2μm。
参照图7和图8，将第一抗蚀剂图案R11作为掩膜对氧化膜3进行蚀刻。接着除去第一抗蚀剂图案R11。
通过上述图5～图8的工序形成由氧化膜3构成的掩膜层。由此，掩膜层的图案与第一抗蚀剂图案R11的图案对应。
参照图9，接着使用氧化膜3构成的掩膜层，作为用于赋予p型(第二导电型)的导电型的杂质，注入硼(B)离子。
参照图10，被注入的硼通过驱入(drive in)而扩散。由此，在n层2上、并且在俯视中的氧化膜3的开口部和其附近的位置，形成p基极区域5(第二层)(图2：步骤S13)。
在该p基极区域5形成时，在n层2上、且被氧化膜3覆盖的区域中，从氧化膜3的多个开口部中的相互相邻的1对开口部的每一个起扩散硼。由此，在n层2上、且在俯视中相互相邻的p基极区域5之间的区域形成p+接触区域6。p+接触区域6与p基极区域5不同，是在驱入中从两侧(图10的左右侧)接受硼的扩散的区域(二重扩散区域)。因此在表面侧(图10的上表面侧)，p+接触区域6(高浓度区域)的硼浓度(杂质浓度)变得比p基极区域5(第二层)的硼浓度高。
例如，p基极区域5的表面浓度是1×1017～5×1017cm-3，扩散深度DD是3μm。此外，p+接触区域6的扩散深度例如是2μm。
参照图11，接着使用氧化膜3构成的掩膜层，作为用于赋予n型的导电型的杂质，注入砷(As)离子。
参照图12，被注入的砷通过驱入而扩散。由此，在p基极区域5上、且在俯视中的氧化膜3的开口部和其附近的位置，形成n+源极区域7(第三层)(图2：步骤S14)。例如，n+源极区域7的表面浓度为1×1019～1×1020cm-3，扩散深度DD是0.5μm。
接着，形成沟槽栅12(图1)(图2：步骤S15)。具体地，进行以下的工序。
参照图13和图14，首先通过CVD(Chemical Vapor Deposition，化学气相沉积)法在上表面整体上形成氧化膜8。接着，通过各向异性干法蚀刻，对氧化膜8进行回蚀刻。由此，氧化膜8中的氧化膜3的侧壁上的部分被有选择地残留，由此形成侧壁氧化膜9(侧壁膜)(图3：步骤S15a)。侧壁氧化膜9通过对氧化膜3的开口部进行设框(frame)而使其狭窄。通过侧壁氧化膜9而缩窄的开口部的宽度例如是1μm。
参照图15和图16，使用氧化膜3和侧壁氧化膜9构成的蚀刻掩膜，形成贯通n+源极区域7和p基极区域5到达n层2的沟槽10(图3：步骤S15b)。沟槽10的深度例如是3.5μm。
接着除去氧化膜3和侧壁氧化膜9。
参照图17，在整个面堆积栅极氧化膜11。由此形成覆盖沟槽10的侧壁的栅极氧化膜11(图3：步骤S15c)。栅极氧化膜11的膜厚例如为0.1μm。
参照图18，在整个面堆积导电性的多晶硅膜，接着对该多晶硅膜进行回蚀刻。由此，通过仅在沟槽10内部残留多晶硅膜，从而在栅极氧化膜11上形成填充沟槽10的沟槽栅12(图3：步骤S15d)。
参照图19，为了绝缘沟槽栅12，形成氧化膜13，进而在上表面整体形成用于绝缘栅极电极的氧化膜14。氧化膜14的膜厚例如为1μm。
参照图20和图21，在氧化膜14上通过光刻法形成第二抗蚀剂图案R12。第二抗蚀剂图案R12具有对应于源极触点16(图1)的开口部。
接着，将第二抗蚀剂图案R12作为掩膜对氧化膜14进行蚀刻，由此形成源极触点16。源极触点16的宽度例如为2.5μm。
参照图22，形成源极电极17(图2：步骤S16)。源极电极17的材料例如是铝或铝硅(aluminum silicon)。源极电极17的膜厚能任意地设定。更具体地，例如源极电极17的材料是被添加了1％的硅的铝，源极电极17的膜厚是3.6μm。
再次参照图1，在n+层1的背面(图1中的下表面)上形成漏极电极18(图2：步骤S17)。由此，得到功率半导体装置D1。
再有，虽然在上述中没有说明，但也可以进行晶片的洗净工序、硼注入时的掩膜氧化形成工序、用于向沟槽栅的电连接的栅极电极的形成工序、源极电极的形成后的覆盖(overcoating)膜形成工序、阻挡金属的形成工序、以及半导体衬底的背面磨削工序。
接着，对比较例的功率半导体装置DZ(图47)的制造方法进行说明。
参照图28，准备具有n+层101和n层102的晶片(图23：步骤S91)。该晶片与晶片WF1(图4)相同。
接着，形成p基极区域103(图47)(图23：步骤S92)。具体地，进行以下的工序。
参照图29和图30，首先露出形成晶体管的区域，覆盖其之外的区域(终端区域，peripheral region)的抗蚀剂图案(未图示)通过光刻来形成(图24：步骤S92a)。使用该抗蚀剂图案构成的掩膜层注入硼(B)离子(图24：步骤S92b)。在除去该抗蚀剂图案之后，被注入的硼通过驱入而扩散(图24：步骤S92c)。由此，在n层102上形成p基极区域103。
接着，形成n+源极区域105(图47)(图23：步骤S93)。具体地，进行以下的工序。
参照图31～图33，在p基极区域103上通过光刻法形成抗蚀剂图案R91(图25：步骤S93a)。使用抗蚀剂图案R91构成的掩膜层注入砷(As)离子(图25：步骤S93b)。在除去抗蚀剂图案R91之后，被注入的砷通过驱入而扩散(图25：步骤S93c)。由此，形成n+源极区域105。
接着，形成P+接触区域107(图47)(图23：步骤S94)。具体地，进行以下的工序。
参照图34～图36，在n+源极区域105上通过光刻法形成抗蚀剂图案R92(图26：步骤S94a)。使用由抗蚀剂图案R92构成的掩膜层注入硼(B)离子(图26：步骤S94b)。在除去抗蚀剂图案R92之后，被注入的硼通过驱入而扩散(图26：步骤S94c)。由此，形成p+接触区域107。
接着，形成沟槽栅111(图47)(图23：步骤S95)。具体地，进行以下的工序。
参照图37～图42，形成覆盖上表面前表面的氧化膜108(图27：步骤S95a)。在氧化膜108上通过光刻法形成抗蚀剂图案R93(图27：步骤S95b)。将抗蚀剂图案R93作为掩膜进行使用，对氧化膜108进行蚀刻(图27：步骤S95c)。通过该蚀刻对氧化膜108进行构图。接着，将该被构图后的氧化膜108用于蚀刻掩膜，进行硅蚀刻，由此形成沟槽109(图27：步骤S95d)。在除去氧化膜108后，形成栅极氧化膜110(图27：步骤S95e)。接着，在整个面堆积导电性的多晶硅膜，接着对该多晶硅膜进行回蚀刻。由此，通过仅在沟槽109内部残留多晶硅膜，从而在栅极氧化膜110上形成填充沟槽109的沟槽栅111(图27：步骤S95f)。
接着形成源极电极116(图47)(图23：步骤S96)。具体地进行以下工序：
参照图43～图46，在上表面整体形成氧化膜113。在氧化膜113上通过光刻法形成具有对应于源极触点115(图47)的开口部的抗蚀剂图案R94。接着，将抗蚀剂图案R94作为掩膜进行使用，对氧化膜113进行蚀刻，由此形成源极触点115。接着形成源极电极116。
参照图47，在n+层101的背面(图47中的下表面)上形成漏极电极117(图23：步骤S97)。由此，得到比较例的功率半导体装置DZ。
在上述比较例中，至少进行对应于步骤S92a(图24)的光刻，和对应于抗蚀剂图案R91～R94的光刻的共计5次光刻工序。相对于此，根据本实施方式，只要进行对应于第一抗蚀剂图案R11(图6)和第二抗蚀剂图案R12(图20)的2次光刻工序即可，即根据本实施方式，能够减少3次光刻工序的量，因此，能够使功率半导体装置的制造方法简洁化。
此外，在上述比较例中，为了充分地降低在抗蚀剂图案R1～R93之间的重合误差，需要进行高精度的光刻。相对于此，根据本实施方式，基于通过第一抗蚀剂图案R11形成的图案，形成p+接触区域6、n+源极区域7和沟槽10的工序以自动调整的方式进行。由此，根据本实施方式，在光刻工序中不需要进行高精度的重合，因此功率半导体装置的制造方法被简洁化。
此外，在上述比较例中，需要用于形成p+接触区域107的独立的工序(图23：步骤S94)。相对于此，根据本实施方式，因为随着形成p基极区域5的工序(图2：步骤S13)而形成p+接触区域6，所以功率半导体装置的制造方法被简洁化。
再有，在本实施方式中，对应于步骤S15a(图3)形成侧壁氧化膜9(图14)，但为了进一步的制造方法的简洁化，也可以省略侧壁氧化膜9的形成。在该情况下，因为蚀刻掩膜不包含侧壁氧化膜9(图14)，所以通过该蚀刻掩膜形成的沟槽10V(图48)比沟槽10(图15)宽度宽。
此外，本实施方式的功率半导体装置D1(图1)具有p+接触区域6。用于对p+接触区域6赋予p型的硼浓度，在表面侧(图10的上表面侧)比p基极区域5的硼浓度高。通过像这样具有高硼浓度的p+接触区域6的表面侧的部分与源极电极17(图1)接触，能够更欧姆性地连接源极电极17。关于用于更可靠地形成该p+接触区域6的设计尺寸规定，在以下进行说明。
参照图49，作为本实施方式的功率半导体装置D1的变形例的功率半导体装置D1V，代替本实施方式的单元尺寸CS1(图6)，具有单元尺寸CSm。单元尺寸CSm，等于p基极区域5的扩散深度的0.8倍的2倍、即等于p基极区域5的扩散深度的1.6倍，与开口宽度OW1(图6)的和。例如，在开口宽度OW1为3μm，p基极区域5的扩散深度为3μm的情况下，单元尺寸CSm变为大约8μm。
根据上述单元尺寸CSm，相邻的p基极区域5在触点E6相接，并没有形成P+接触区域6(图1)。由此，通过使单元区域CS1比单元区域CSm小，能够可靠地形成p+接触区域6。
(实施方式2)
参照图50，本实施方式的功率半导体装置D1I是具有沟槽栅结构的IGBT，在功率半导体装置D1(图1)的漏极电极18和n+层1之间具有p+半导体区域63。p+半导体区域63具有p型，作为IGBT的集电极层而设置。此外，在本实施方式中，源极电极17、漏极电极18和n+源极区域7的每一个，作为发射极电极、集电极电极和n+集电极区域发挥功能。
再有，关于上述以外的结构，由于与上述实施方式1的结构大致相同，所以对同一或对应的要素赋予同一附图标记，不重复其说明。
该功率半导体装置D1I，通过对上述实施方式1的制造方法，附加在形成漏极电极18前在晶片WF1(图4)的背面(另一方的主面)上形成p+半导体区域63的工序而得到。
或者，功率半导体装置D1I，也能够在上述实施方式1的制造方法中，通过代替晶片WF1(图4)，使用依次层叠了p+半导体区域63、n+层1、n层2的晶片(半导体衬底)来得到。即，功率半导体装置D1I也能够通过代替晶片WF1(图4)，使用在上表面(一方的主面)侧配置n层2，在背面(另一方的主面)侧配置p+半导体区域63，在n层2和p+半导体区域63之间配置了n+层1的晶片来得到。这样的晶片，例如通过在作为p+半导体区域63的硅衬底上的硅的外延生长形成n+层1和n层2来获得。
根据本实施方式，在功率半导体装置为IGBT的情况下，能够得到与实施方式1相同的效果。
(实施方式3)
参照图51，本实施方式的功率半导体装置D2是具有沟槽栅结构的载流子蓄积型IGBT。该功率半导体装置D2具有：p+半导体区域31、n+层32、n层33、n+载流子蓄积层36、p基极区域37、p+接触区域38(高浓度区域)、n+发射极区域39、栅极氧化膜43(栅极绝缘膜)、沟槽栅44、氧化膜45、46、发射极电极49、和集电极电极50。
n+层32、n层33、n+载流子蓄积层36、和n+发射极区域39由n型(第一导电型)半导体构成。此外，n+层32和n+载流子蓄积层36、和n+发射极区域39的每一个具有比n层33的杂质浓度高的杂质浓度。
p基极区域37和p+接触区域38由p型(与第一导电型不同的第二导电型)半导体构成。p+接触区域38的杂质浓度，在上表面侧(面向发射极电极49的一侧)中，比p基极区域37的杂质浓度高。
发射极电极49在以贯通氧化膜46的方式形成的发射极触点48中，以与p+接触区域38和n+发射极区域39的每一个接触的方式设置。集电极电极50设置在p+半导体区域31的背面(图51的下表面)上。
接着，对功率半导体装置D2的制造方法进行说明。
参照图54，首先，准备具有上表面(一方的主面)和背面(另一方的主面)的晶片WF2(半导体衬底)(图52，步骤S21)。晶片WF2具有p+半导体区域31、n+层32、和n层33(第一层)。p+半导体区域31由高浓度的p型半导体构成。n层33由具有比n+层32的浓度低的浓度的n型半导体构成。n层33和p+半导体区域31的每一个配置在晶片WF2的上表面侧和下表面侧。例如，晶片WF2通过在作为p+半导体区域31的硅衬底上的硅的外延生长而形成。
接着，作为掩膜层，形成具有多个开口部的氧化膜34(图57)(图52：步骤S22)。具体地，进行以下的工序。
参照图55，在n层33上形成氧化膜34。氧化膜34的膜厚例如为0.5μm。
参照图56，在氧化膜34上通过光刻法形成第一抗蚀剂图案R21。第一抗蚀剂图案R21具有多个开口部。该多个开口部在一个方向(图56的横方向)中以与单元尺寸CS2相等的周期(一个周期)设置，并且各开口部在上述一个方向中具有开口宽度OW2。例如，单元尺寸CS2为10μm，开口宽度OW2为2μm。此外，第一抗蚀剂图案R2l的膜厚例如为1μm。
参照图57，将第一抗蚀剂图案R21作为掩膜对氧化膜34进行蚀刻。
通过上述图55～图57的工序，形成包含氧化膜34的掩膜层。由此，掩膜层的图案与第一抗蚀剂图案R21的图案对应。
接着，形成n+载流子蓄积层36(图52：步骤S23)。具体地，进行以下的工序。
参照图58，使用包含氧化膜34的掩膜层，作为用于赋予n型的导电型的杂质，注入磷(P)离子(图53：步骤S23a)。该离子注入的加速能量，例如是150keV。接着除去第一抗蚀剂图案R21。
参照图59和图60，由被注入的磷构成的杂质IP通过驱入而扩散(图53：步骤S23b)。
通过上述图58～图60的工序在n层33上形成n+载流子蓄积层36。例如，n+载流子蓄积层36的表面浓度是1×1015cm-3，扩散深度DD是5μm。
参照图61，接着使用由氧化膜34构成的掩膜层，作为用于赋予p型的导电型的杂质，注入硼(B)离子。
参照图62，被注入的硼通过驱入而扩散。由此，在隔着n+载流子蓄积层36的n层33上、且在俯视中的氧化膜34的开口部和其附近的位置，形成p基极区域37(第二层)(图52：步骤S24)。
在该p基极区域37形成时，对隔着n+载流子蓄积层36的n层33上、且被氧化膜34覆盖的区域，从氧化膜34的多个开口部中的相互相邻的1对开口部的每一个起扩散硼。由此，在隔着n+载流子蓄积层36的n层33上、且在俯视中相互相邻的p基极区域37之间的区域，形成p+接触区域38。p+接触区域38与p基极区域37不同，是在驱入中从两侧(图62的左右侧)接受硼的扩散的区域(二重扩散区域)。因此在表面侧(图62的上表面侧)，p+接触区域38(高浓度区域)的硼浓度(杂质浓度)变得比p基极区域37(第二层)的硼浓度高。
例如，p基极区域37的表面浓度是1×1017～5×1017cm-3，扩散深度是3μm。此外，p+接触区域38的扩散深度例如是2μm。
参照图63，接着使用氧化膜34构成的掩膜层，作为用于赋予n型的导电型的杂质，注入砷(As)离子。
参照图64，被注入的砷通过驱入而扩散。由此，在p基极区域37上、且在俯视中的氧化膜34的开口部和其附近的位置，形成n+发射极区域39(第三层)(图52：步骤S25)。例如，n+发射极区域39的表面浓度为1×1019～1×1020cm-3，扩散深度是0.5μm。
接着，形成沟槽栅44(图51)(图52：步骤S26)。具体地，与实施方式1的步骤S15a～S15d(图3)同样地，进行以下的工序。
参照图65和图66，首先通过CVD法在上表面整体上形成氧化膜40。接着，通过各向异性干法蚀刻，对氧化膜40进行回蚀刻。由此，氧化膜40中的氧化膜34的侧壁上的部分被有选择地残留，由此形成侧壁氧化膜41(侧壁膜)(图3：步骤S15a)。侧壁氧化膜41通过对氧化膜3的开口部进行设框而使其狭窄。通过侧壁氧化膜41而缩窄的开口部的宽度例如是1μm。
参照图67和图68，使用由氧化膜34和侧壁氧化膜41构成的蚀刻掩膜，形成贯通n+发射极区域39、p基极区域37和n+载流子蓄积层36并到达n层33的沟槽42(图3：步骤S15b)。沟槽42的深度例如是6μm。
接着除去氧化膜34和侧壁氧化膜41。
参照图69，在整个面堆积栅极氧化膜43。由此形成覆盖沟槽42的侧壁的栅极氧化膜43(图3：步骤S15c)。栅极氧化膜43的膜厚例如为0.1μm。
参照图70，在整个面堆积导电性的多晶硅膜，接着对该多晶硅膜进行回蚀刻。由此，通过仅在沟槽42内部残留多晶硅膜，从而在栅极氧化膜43上形成填充沟槽42的沟槽栅44(图3：步骤S15d)。
参照图71，为了绝缘沟槽栅44，形成氧化膜13，进而在上表面整体形成用于绝缘栅极电极的氧化膜46。氧化膜46的膜厚例如为1μm。
参照图72和图73，在氧化膜46上通过光刻法形成第二抗蚀剂图案R22。第二抗蚀剂图案R22具有对应于发射极触点48(图51)的开口部。
接着，将第二抗蚀剂图案R22作为掩膜进行使用，对氧化膜46进行蚀刻，由此形成发射极触点48。发射极触点48的宽度例如为8μm。
参照图74，形成发射极电极49(图52：步骤S27)。发射极电极49的材料例如是铝或铝硅。发射极电极49的膜厚能任意地设定。更具体地，例如发射极电极49的材料是被添加了1％的硅的铝，发射极电极49的膜厚是3.6μm。
再次参照图51，在p+半导体区域31的背面(图51中的下表面)上形成集电极电极50(图52：步骤S28)。由此，得到功率半导体装置D2。
再有，虽然在上述中没有说明，但也可以进行晶片的洗净工序、硼注入时的掩膜氧化形成工序、用于向沟槽栅的电连接的栅极电极的形成工序、发射极电极的形成后的覆盖膜形成工序、阻挡金属的形成工序、以及半导体衬底的背面磨削工序。
根据本实施方式，在功率半导体装置为载流子蓄积型IGBT的情况下，能够得到与实施方式1相同的效果。
再有，由于本实施方式的离子注入工序使用150keV左右的加速能量，所以如图75A所示那样，磷(P)被注入到比较浅的区域。因此，如图75B所示，即使在驱入后磷(P)也残留在比较浅的区域中。由此，对于通过硼(B)添加而形成的p基极区域37，较强地产生磷(P)导致的补偿掺杂(counter doping)的影响。
为了降低该补偿掺杂导致的影响，将离子注入机的加速能量条件作为MeV水平，对磷(P)进行注入也可。由此，如图76A所示，磷(P)与本实施方式相比能够被注入到较深的区域。因此，如图76B所示，在驱入后磷(P)集中在更深的区域中，因此减少了该补偿掺杂的影响。结果，可以预见晶体管的阈值电压的稳定化。
此外，在本实施方式中，对应于步骤S15a(图3)形成了侧壁氧化膜41(图66)，但为了进一步的制造方法的简洁化，也可以省略侧壁氧化膜41的形成。在该情况下，因为蚀刻掩膜不包含侧壁氧化膜41(图66)，所以通过该蚀刻掩膜形成的沟槽42V(图77)变得比沟槽42(图67)宽度宽。
再有，在上述各实施方式的说明中，第一和第二导电型的每一个是n型和p型，但本发明并不被限定于此，第一和第二导电型的每一个是p型和n型也可。
此外，作为形成具有多层结构的晶片(半导体衬底)的方法，针对利用外延生成的方法进行了说明，但本发明并不被限定于此，晶片例如通过FZ(Floating Zone，浮区)法形成也可。
此外，针对在形成侧壁氧化膜(侧壁膜)之前形成n+源极区域或n+发射极区域(第三层)的方法进行了说明，但本发明并不限定于此，在形成侧壁氧化膜(侧壁膜)之后形成n+源极区域或n+发射极区域(第三层)也可。
此外，针对功率半导体装置是硅器件的情况进行了说明，但本发明并不被限定于此，例如，也可以是近年来进行开发的、期待是高效率的碳化硅(silicon carbide)器件。
对本发明详细地进行了说明和表示，但这只是为了举例表示，并不是限定，可以很明确地理解本发明的范围是通过本发明的技术方案所要求的范围来解释的。

Claims (10)

1.一种功率半导体装置的制造方法，其中，具备：
准备半导体衬底的工序，该半导体衬底具有一方的主面和另一方的主面，并且包含第一层，该第一层具有第一导电型并在所述一方的主面侧配置；
在所述第一层上形成具有多个开口部的掩膜层的工序；
通过使用所述掩膜层导入杂质，从而在所述第一层上形成具有与所述第一导电型不同的第二导电型的第二层的工序；
通过使用所述掩膜层导入杂质，从而在所述第二层上形成具有所述第一导电型的第三层的工序；
通过使用至少包含所述掩膜层的蚀刻掩膜进行蚀刻，形成贯通所述第二层和所述第三层并到达所述第一层的沟槽的工序；
形成覆盖所述沟槽的侧壁的栅极绝缘膜的工序；以及
在所述栅极绝缘膜上形成填充所述沟槽的沟槽栅的工序。
2.根据权利要求1所述的功率半导体装置的制造方法，其中，还具备：在形成所述第二层的工序之后，为了缩窄所述多个开口部而在所述掩膜层的侧壁上形成侧壁膜的工序，
所述蚀刻掩膜包含所述侧壁膜。
3.根据权利要求1所述的功率半导体装置的制造方法，其中，在形成所述第二层的工序中，还包括如下工序，即，通过从所述多个开口部中的相互相邻的1对开口部的每一个，向所述第一层的被所述掩膜层覆盖的区域导入杂质，从而在表面侧中形成具有比所述第二层的杂质浓度高的杂质浓度的高浓度区域的工序。
4.根据权利要求1所述的功率半导体装置的制造方法，其中，所述掩膜层的所述多个开口部在一个方向以一个周期设置，并且所述掩膜层的所述多个开口部的每一个在所述一个方向具有一个宽度，
所述一个周期小于所述一个宽度与所述第二层的扩散深度的1.6倍的和。
5.根据权利要求1所述的功率半导体装置的制造方法，其中，还具备：在所述半导体衬底的所述另一方的主表面上形成具有所述第二导电型的半导体区域的工序。
6.根据权利要求5所述的功率半导体装置的制造方法，其中，还具备：通过使用所述掩膜层导入杂质，从而在所述第一层上形成具有所述第一导电型的载流子蓄积层的工序，
形成所述第二层的工序是通过在隔着所述载流子蓄积层的所述第一层上形成所述第二层来进行。
7.根据权利要求6所述的功率半导体装置的制造方法，其中，形成所述载流子蓄积层的工序使用离子注入机来进行。
8.根据权利要求1所述的功率半导体装置的制造方法，其中，所述半导体衬底包含：在所述另一方的主面侧配置的具有所述第二导电型的半导体区域。
9.根据权利要求8所述的功率半导体装置的制造方法，其中，还具备：通过使用所述掩膜层导入杂质，从而在所述第一层上形成具有所述第一导电型的载流子蓄积层的工序，
形成所述第二层的工序是通过在隔着所述载流子蓄积层的所述第一层上形成所述第二层来进行。
10.根据权利要求9所述的功率半导体装置的制造方法，其中，形成所述载流子蓄积层的工序使用离子注入机来进行。
CN2009102217816A 2009-03-17 2009-11-16 功率半导体装置的制造方法 Active CN101901765B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-064144 2009-03-17
JP2009064144A JP5472862B2 (ja) 2009-03-17 2009-03-17 電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101901765A true CN101901765A (zh) 2010-12-01
CN101901765B CN101901765B (zh) 2012-07-04

Family

ID=42629011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102217816A Active CN101901765B (zh) 2009-03-17 2009-11-16 功率半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8124533B2 (zh)
JP (1) JP5472862B2 (zh)
KR (1) KR101125608B1 (zh)
CN (1) CN101901765B (zh)
DE (1) DE102009053158B4 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187292A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种制造沟槽型半导体功率器件的方法
CN103187287A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种沟槽半导体分立器件的制备方法
CN103219241A (zh) * 2012-01-19 2013-07-24 立新半导体有限公司 一种制备沟槽半导体分立器件的方法
CN103715237A (zh) * 2012-10-04 2014-04-09 三垦电气株式会社 半导体装置以及半导体装置的制造方法
CN116646391A (zh) * 2023-07-26 2023-08-25 深圳市锐骏半导体股份有限公司 一种沟槽功率器件及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507945B2 (en) * 2008-03-31 2013-08-13 Mitsubishi Electric Corporation Semiconductor device including an insulated gate bipolar transistor (IGBT)
EP2319087A1 (en) 2008-06-11 2011-05-11 Solar Implant Technologies Inc. Solar cell fabrication with faceting and ion implantation
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
MY175007A (en) 2011-11-08 2020-06-02 Intevac Inc Substrate processing system and method
JP2013211512A (ja) * 2012-02-27 2013-10-10 Toshiba Corp 絶縁ゲート型バイポーラトランジスタ
MY178951A (en) 2012-12-19 2020-10-23 Intevac Inc Grid for plasma ion implant
US8980713B2 (en) * 2013-05-31 2015-03-17 Sony Corporation Method for fabricating a metal high-k gate stack for a buried recessed access device
JP6566512B2 (ja) 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6164201B2 (ja) * 2014-11-17 2017-07-19 トヨタ自動車株式会社 半導体装置
KR101745776B1 (ko) * 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
US10600649B2 (en) * 2017-09-21 2020-03-24 General Electric Company Systems and method for charge balanced semiconductor power devices with fast switching capability
JP7412246B2 (ja) * 2020-03-30 2024-01-12 三菱電機株式会社 半導体装置
KR102627999B1 (ko) * 2021-07-08 2024-01-23 현대모비스 주식회사 전력 반도체 소자 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63280458A (ja) * 1987-05-12 1988-11-17 Oki Electric Ind Co Ltd 縦型ｍｏｓ半導体素子の製造方法
GB9306895D0 (en) * 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
JP3362588B2 (ja) 1995-12-18 2003-01-07 株式会社豊田中央研究所 半導体装置の製造方法
JPH09246550A (ja) 1996-03-05 1997-09-19 Toyota Central Res & Dev Lab Inc 半導体装置，半導体装置の製造方法，絶縁ゲート型半導体装置および絶縁ゲート型半導体装置の製造方法
JPH10150187A (ja) * 1996-11-15 1998-06-02 Sanyo Electric Co Ltd 半導体装置の製造方法
GB9928285D0 (en) * 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP2001210730A (ja) * 2000-01-25 2001-08-03 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置の製造方法
KR100385859B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 트렌치 게이트 mosfet 전력소자 제조방법
US6683346B2 (en) * 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
JP3914120B2 (ja) * 2002-09-04 2007-05-16 株式会社日立製作所 半導体装置およびそれを用いる電力変換装置
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP2004342660A (ja) * 2003-05-13 2004-12-02 Toshiba Corp 半導体装置及びその製造方法
JP5228282B2 (ja) 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
JP2007311557A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 半導体装置及びその製造方法
JP5034315B2 (ja) 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187292A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种制造沟槽型半导体功率器件的方法
CN103187287A (zh) * 2011-12-29 2013-07-03 立新半导体有限公司 一种沟槽半导体分立器件的制备方法
CN103187292B (zh) * 2011-12-29 2016-06-29 立新半导体有限公司 一种制造沟槽型半导体功率器件的方法
CN103187287B (zh) * 2011-12-29 2016-08-10 立新半导体有限公司 一种沟槽半导体分立器件的制备方法
CN103219241A (zh) * 2012-01-19 2013-07-24 立新半导体有限公司 一种制备沟槽半导体分立器件的方法
CN103219241B (zh) * 2012-01-19 2016-06-22 立新半导体有限公司 一种制备沟槽半导体分立器件的方法
CN103715237A (zh) * 2012-10-04 2014-04-09 三垦电气株式会社 半导体装置以及半导体装置的制造方法
CN116646391A (zh) * 2023-07-26 2023-08-25 深圳市锐骏半导体股份有限公司 一种沟槽功率器件及其制造方法

Also Published As

Publication number Publication date
DE102009053158B4 (de) 2012-02-23
US8124533B2 (en) 2012-02-28
JP2010219277A (ja) 2010-09-30
CN101901765B (zh) 2012-07-04
US20100240183A1 (en) 2010-09-23
KR20100105329A (ko) 2010-09-29
JP5472862B2 (ja) 2014-04-16
DE102009053158A1 (de) 2010-09-23
KR101125608B1 (ko) 2012-03-27

Similar Documents

Publication Publication Date Title
CN101901765B (zh) 功率半导体装置的制造方法
US8080858B2 (en) Semiconductor component having a space saving edge structure
CN101689562B (zh) 半导体器件
CN101587912B (zh) 半导体装置
US20130240947A1 (en) Semiconductor device
KR101876573B1 (ko) 반도체 소자 및 그 제조 방법
CN107068759B (zh) 半导体器件及其制造方法
US20090072304A1 (en) Trench misfet
CN104425582B (zh) 半导体装置
CN105529262A (zh) 一种垂直双扩散金属氧化物半导体场效应管及其制作方法
KR101530579B1 (ko) 반도체 소자 및 이의 제조 방법
US20130026569A1 (en) Methods and apparatus related to hot carrier injection reliability improvement
CN115101592A (zh) 沟槽型晶体管及其制造方法
CN103426760B (zh) P型ldmos表面沟道器件的制造工艺
CN107342224B (zh) Vdmos器件的制作方法
CN101521232A (zh) 半导体器件及其制造方法
CN114530504A (zh) 一种高阈值SiC MOSFET器件及其制造方法
KR100940643B1 (ko) 반도체 소자의 제조방법
CN104037206A (zh) 超级结器件及制造方法
CN102184958B (zh) 垂直双扩散mos管及其制造方法
CN202736927U (zh) 耗尽型功率半导体器件
CN108365010B (zh) 一种具有超结结构的vdmos器件及其制作方法
US8138047B2 (en) Super junction semiconductor device
CN101136436A (zh) 半导体器件及其制造方法
US8072027B2 (en) 3D channel architecture for semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant