CN104425582B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN104425582B CN104425582B CN201410061644.1A CN201410061644A CN104425582B CN 104425582 B CN104425582 B CN 104425582B CN 201410061644 A CN201410061644 A CN 201410061644A CN 104425582 B CN104425582 B CN 104425582B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- basalis
- electrode
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 230000004888 barrier function Effects 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 101
- 238000000034 method Methods 0.000 description 36
- 238000000605 extraction Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Thyristors (AREA)
Abstract
一种半导体装置，具备第1导电型的第1基底层。第2导电型的第2基底层设在第1基底层上。第1导电型的第1半导体层设在第2基底层的与上述第1基底层相反的一侧。第2导电型的第2半导体层设在第1基底层的与第2基底层相反的一侧。多个第1电极隔着第1绝缘膜设在第1半导体层及第2基底层中。第2电极在相邻的第1电极之间、隔着第2绝缘膜设在第1半导体层及第2半导体层中。第2电极侧的第1基底层的电阻比栅极电极侧的第1基底层的电阻低。
Description
相关申请
本申请享受以日本专利申请2013－188304号（申请日：2013年9月11日）为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
以往，为了降低IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）的开启电压而考虑提高n型基底层与p型基底层之间的n型阻挡层的杂质浓度。如果提高n型阻挡层的杂质浓度，则n型阻挡层的势垒变大，蓄积在n型基底层中的空穴变多，所以IGBT的开启电压降低。
但是，如果提高n型阻挡层的杂质浓度，则被沿着MOS沟道的电子电流拉近而蓄积到沟槽型栅极的周围的空穴增多。如果蓄积到沟槽型栅极的周围的空穴变多，则在沟槽型栅极中被激发出负的电荷，沟槽型栅极的栅极输入电容变小（负性电容化）。这样，在沟槽型栅极的栅极输入电容出现负性电容化时，栅极电极的电位上升，在IGBT中流过过大的电流，有IGBT在发射极与集电极之间引起短路破坏的问题。
发明内容
本发明的实施方式提供一种能够抑制发射极与集电极之间的短路破坏的半导体装置。
本技术方案的半导体装置具备第1导电型的第1基底层。第2导电型的第2基底层设在第1基底层上。第1导电型的第1半导体层设在第2基底层的与上述第1基底层相反的一侧。第2导电型的第2半导体层设在第1基底层的与第2基底层相反的一侧。多个第1电极隔着第1绝缘膜设在第1半导体层及第2基底层中。第2电极在相邻的第1电极之间，隔着第2绝缘膜设在第1半导体层及第2半导体层中。第2电极侧的第1基底层的电阻比栅极电极侧的第1基底层的电阻低。
附图说明
图1是表示遵循第1实施方式的IGBT100的结构的一例的剖视图。
图2是沿着图1的2－2线的部分的俯视图。
图3是表示遵循第2实施方式的IGBT200的结构的一例的剖视图。
图4是表示遵循第3实施方式的IGBT300的结构的一例的剖视图。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，本发明并不限定于实施方式。
在以下的实施方式中，半导体装置的上下方向为了方便而表示相对方向，有与遵循重力加速度的上下方向不同的情况。
（第1实施方式）
图1是表示遵循第1实施方式的IGBT100的结构的一例的剖视图。IGBT100具备n－型的第1基底层10、n+型的第1阻挡层15、p型的第2基底层20、p+型的电荷抽取层30、n+型的发射极层40、发射极电极50、第1绝缘膜60（以后，称作栅极绝缘膜60）、第2绝缘膜65、第1电极70（以后，称作栅极电极70）、第2电极75、n+型的第2阻挡层80、p+型的集电极层90和集电极电极95。
第1基底层（以下，称作n基底层）10是载流子（电子或空穴）漂移的半导体层。在n基底层10之上设有第1阻挡层15。第1阻挡层15为了提高IE（Injection Enhanced，注入增强）效应、使开启电压降低而设置。在第1阻挡层15上设有第2基底层（以下，称作p基底层）20。当IGBT100动作时，在p基底层20上形成沟道区域。在p基底层20内设有电荷抽取层30。电荷抽取层30为了将在n基底层10中漂移移动来的空穴向发射极电极50抽取而设置。在p基底层20及电荷抽取层30上，设有作为第1半导体层的发射极层40。
在相互邻接的发射极层40间设有栅极电极70或第2电极75。栅极电极70及第2电极75从发射极层40的表面延伸到n基底层10。栅极电极70隔着栅极绝缘膜60而面向发射极层40、p基底层20及n基底层10。第2电极75隔着第2绝缘膜65而面向发射极层40、p基底层20及n基底层10。
进而，在发射极层40及第2电极75上设有发射极电极50，以使其与发射极层40及第2电极75电连接。在本实施方式中，从发射极电极50及发射极层40供给电子。在栅极电极70上设有层间绝缘膜ILD（Inter LayerDielectric，层间电介质）。由此，将栅极电极70与发射极电极50绝缘。此外，电荷抽取层30对于图1的纸面在垂直方向（栅极电极70的延伸方向）上直接连接在发射极电极50上。
图2是沿着图1的2－2线的部分的俯视图。在图2中表示电荷抽取层30及发射极层40的上表面。如图2所示，电荷抽取层30及发射极层40在栅极电极70的延伸方向上交替地出现在表面上。由此，电荷抽取层30及发射极层40在栅极电极70的延伸方向上交替地接触在发射极电极50上。
再次参照图1，在n基底层10的与阻挡层15相反的一侧，设有第2阻挡层80。在第2阻挡层80之下设有作为第2半导体层的集电极层90。第2阻挡层80是场截止层。场截止层是为了抑制当IGBT100从开启状态向关闭状态转移时、从p基底层20与阻挡层15的pn结延伸的空乏层到达p+集电极层90而设置的。在集电极层90之下设有集电极电极95，以使其与集电极层90电连接。在本实施方式中，从集电极电极95及集电极层90供给空穴。
在发射极层40、p基底层20及第1阻挡层15的两侧设有第1沟槽TR1及第2沟槽TR2。沟槽TR1、TR2设在从发射极层40经由p基底层20、第1阻挡层15而达到n基底层10的位置（深度）。换言之，沟槽TR1、TR2的一端位于发射极层40，沟槽TR1、TR2的另一端设在n基底层10中。
在沟槽TR1的内侧设有栅极绝缘膜60。进而，栅极电极70经由栅极绝缘膜60被埋入在沟槽TR1内。栅极电极70与沟槽TR1都对于图1的纸面在垂直方向上延伸。换言之，栅极电极70隔着栅极绝缘膜60设在发射极层40及p基底层20中。
在沟槽TR2的内侧设有第2绝缘膜65。进而，第2电极75隔着第2绝缘膜65埋入在沟槽TR2内。如图2所示，第2电极75也与沟槽TR2一起在图1的纸面的垂直方向上延伸。换言之，第2电极75隔着第2绝缘膜65设在发射极层40及p基底层20中。
沟槽TR1及TR2在相对于它们的延伸方向大致正交的方向D1上交替地配置。栅极电极70及第2电极75也在D1方向上交替地配置。因而，如图1所示，第2电极75对置于栅极电极70的两侧而设置。在IGBT100的动作时，在栅极电极70上施加电压（例如正电压），而第2电极75被维持为与发射极电极50大致同电位。即，第2电极75由于作为发射极电位电极发挥功能，所以也可以改称作第2发射极电极。另外，所谓大致同电位，不仅是电位差为零的情况，也包括被施加实质上相等的电压的情况。
n基底层10、p基底层20、电荷抽取层30、第1及第2阻挡层15、80、发射极层40、集电极层90例如使用硅形成。栅极绝缘膜60、第2绝缘膜65及层间绝缘膜ILD例如使用硅氧化膜或硅氮化膜等绝缘膜形成。栅极电极70及第2电极75例如使用掺杂的多晶硅等形成。进而，发射极电极50及集电极电极95例如使用铝、AlSi、钛、钨等低电阻金属形成。
接着，简单地说明IGBT100的动作。为了使IGBT100成为开启状态，对栅极电极70施加电压（例如正电压），在p基底层20中形成沟道。并且，对集电极电极95施加比发射极电极50高的电压（额定电压）。由此，在集电极－发射极间流过电流。此时，空穴被从集电极层90注入，电子被从发射极层40注入。首先，电子从发射极电极50经过p基底层20的沟道区域向n基底层10注入，电子到达集电极层90。然后，空穴在n基底层10中漂移后，经由第1阻挡层15及p基底层20被从电荷抽取层30及发射极层40排出。此时，空穴的多数在栅极电极70侧的n基底层10及第2电极75侧的n基底层10中漂移。另外，第2电极75由于被维持为发射极电压，所以如果对集电极电极95施加额定电压，则在第2电极75侧的n基底层10中形成p沟道。空穴也在该p沟道中漂移，而被从电荷抽取层30排出。
这里，在本实施方式中，IGBT100形成为，当为开启状态时，第2电极75侧的n基底层10的电阻变得比栅极电极70侧的n基底层10的电阻低。例如，在本实施方式中，第2绝缘膜65形成得比栅极绝缘膜60薄。由此，第2电极75侧的n基底层10中的p沟道的阈值电压变低，容易在第2电极75侧的n基底层10中形成p沟道。由此，当使IGBT100为开启状态时，第2电极75侧的n基底层10的电阻下降，空穴较多地流到第2电极75侧的n基底层10中。
若和第2绝缘膜65的膜厚与栅极绝缘膜60的膜厚相等的情况相比，则本实施方式中，在n基底层10内向第2电极75侧流动的空穴量变多。即，在n基底层10内，向第2电极75侧流动的空穴量相对于向栅极电极70侧流动的空穴量的比例（以下，也称作第2电极75的空穴量比率）在本实施方式中变得比第2绝缘膜65的膜厚与栅极绝缘膜60的膜厚相等的情况大。
假如向栅极电极70侧流动的空穴量较多（第2电极75的空穴量比率较低），则如上述那样，栅极电极的正电荷减少且栅极电极的电位上升。
此时，栅极电荷（Qg）相对于栅极电压（Vg）的变化的斜率（dQg/dVg）变负。这被称作所谓的负性电容，使流到IGBT中的电流增大，使IGBT的集电极与发射极之间短路破坏。
相对于此，根据本实施方式，使第2绝缘膜65的膜厚变得比栅极绝缘膜60的膜厚薄。由此，当使IGBT100动作为开启状态时，使第2电极75侧的n基底层10及第1阻挡层15的电阻比栅极电极70侧的n基底层10及第1阻挡层15的电阻低。由此，使第2电极75的空穴量比率上升，使在n基底层10内向栅极电极70侧流动的空穴量降低。通过使向栅极电极70侧流动的空穴量降低，能够抑制IGBT100的栅极电极70进入到负性电容。由此，本实施方式的IGBT100不易引起短路破坏。
此外，根据本实施方式，第2电极75被维持为发射极电位，不作为栅极电极发挥功能。因而，即使使第2绝缘膜65的膜厚变薄，也不使IGBT100的特性（例如阈值电压等）变化。因而，本实施方式能够不使IGBT100的特性变化而抑制短路破坏的发生。
（关于IGBT100的制造方法）
第1实施方式的IGBT100只要将栅极绝缘膜60及第2绝缘膜65独立地形成即可。
例如，在使用已知的工序在n基底层10上形成第1阻挡层15、p基底层20、电荷抽取层30及发射极层40后，使用光刻技术及蚀刻技术形成沟槽TR1、TR2。
接着，使用热氧化法将沟槽TR1、TR2的内面氧化。由此，形成栅极绝缘膜60。接着，使用光刻技术及蚀刻技术，使沟槽TR1内的栅极绝缘膜60残留而将沟槽TR2内的栅极绝缘膜60有选择地除去。
在将光致抗蚀剂除去后，使用热氧化法将沟槽TR1、TR2的内面再次氧化。由此形成第2绝缘膜65。此时，不仅是沟槽TR2，沟槽TR1的内面也被氧化，所以在两次氧化工序中以使栅极绝缘膜60成为希望的膜厚的方式设定氧化条件。此外，在第2次的氧化工序中，不仅是沟槽TR2，沟槽TR1的内面也被氧化，所以栅极绝缘膜60变得比第2绝缘膜65厚。
然后，使用已知的工序，将栅极电极70及第2电极75的材料（例如掺杂的多晶硅）埋入到沟槽TR1、TR2内。进而，形成第2阻挡层80、集电极层90、层间绝缘膜ILD、发射极电极50及集电极电极95。由此，IGBT10完成。
这样，本实施方式的IGBT100的制造方法只要对已有的IGBT制造工艺各追加1个光刻工序、蚀刻工序及热氧化工序就能够实现。因而，本实施方式的IGBT100能够不怎么使成本增大而制造。
（第2实施方式）
图3是表示遵循第2实施方式的IGBT200的结构的一例的剖视图。在IGBT200中，第2电极75侧的n基底层10的n型杂质浓度比栅极电极70侧的n基底层的n型杂质浓度小。在图3中，将n基底层10中的杂质浓度较小的区域设为低浓度区域11。低浓度区域11不仅设在n基底层10，也设在第1阻挡层15中。
第2实施方式的其他结构只要与第1实施方式的对应的结构同样就可以。另外，第2绝缘膜65的膜厚也可以与栅极绝缘膜60的膜厚相等，但也可以与第1实施方式同样比栅极绝缘膜60的膜厚薄。
根据第2实施方式，由于IGBT200具备低浓度区域11，所以第2电极75侧的n基底层10的p沟道阈值电压降低。由此，当使IGBT200动作为开启状态时，第2电极75侧的n基底层10及第1阻挡层15的电阻下降，空穴较多地流到第2电极75侧的n基底层10中。
因而，第2实施方式具有与第1实施方式同样的效果。进而，与第1实施方式同样，在第2绝缘膜65的膜厚比栅极绝缘膜60的膜厚薄的情况下，第2电极75侧的n基底层10及第1阻挡层15的P沟道阈值电压进一步降低。由此，当使IGBT200动作为开启状态时，第2电极75侧的n基底层10及第1阻挡层15的电阻进一步降低。因而，第2实施方式通过与第1实施方式组合，更不易引起短路破坏。
（关于IGBT200的制造方法）
第2实施方式的IGBT200只要在沟槽TR1、TR2的形成后将p型杂质向低浓度区域11离子注入就可以。
例如，在使用已知的工序在n基底层10上形成第1阻挡层15、p基底层20、电荷抽取层30及发射极层40后，使用光刻技术及蚀刻技术形成沟槽TR1、TR2。
接着，使用热氧化法，将沟槽TR1、TR2的内面氧化。由此，形成栅极绝缘膜60。接着，使用光刻技术及蚀刻技术，将沟槽TR1用光致抗蚀剂覆盖，使沟槽TR2露出。
接着，将p型杂质（例如硼）向沟槽TR2的内侧面从斜方向离子注入。由此，在沟槽TR2的内侧面形成低浓度区域11。此时，低浓度区域11沿着沟槽TR2的侧面形成到比沟槽TR2的底面深的位置。
然后，将光致抗蚀剂除去，使用已知的工序，将栅极电极70及第2电极75的材料埋入到沟槽TR1、TR2内。进而，形成第2阻挡层80、集电极层90、层间绝缘膜ILD、发射极电极50及集电极电极95。
由此，IGBT200完成。
这样，第2实施方式的IGBT200的制造方法只要各追加1个光刻工序，离子注入工序就能够实现。因而，本实施方式的IGBT200能够不怎么使成本增大而制造。
（第3实施方式）
图4是表示遵循第3实施方式的IGBT300的结构的一例的剖视图。在IGBT300中，p型的漂移扩散层12设在n基底层10与第2绝缘膜65之间。漂移扩散层12可以不仅设在n基底层10，也设在第1阻挡层15与第2绝缘膜65之间。
第3实施方式的其他结构可以与第1实施方式的对应的结构同样。另外，第2绝缘膜65的膜厚可以与栅极绝缘膜60的膜厚相等，但也可以与第1实施方式同样比栅极绝缘膜60的膜厚薄。
根据第3实施方式，由于IGBT300具备p型漂移扩散层12，所以当使IGBT300动作为开启状态时，第2电极75侧的n基底层10及第1阻挡层15的电阻进一步降低，空穴较多地流到第2电极75侧的n基底层10中。因而，第3实施方式具有与第1实施方式同样的效果。
（关于IGBT300的制造方法）
第3实施方式的IGBT300只要在沟槽TR1、TR2的形成后将p型杂质向p型的漂移扩散层12离子注入就可以。
例如，使用已知的工序在n基底层10上形成第1阻挡层15、p基底层20、电荷抽取层30及发射极层40后，使用光刻技术及蚀刻技术形成沟槽TR1、TR2。
接着，使用热氧化法，将沟槽TR1、TR2的内面氧化。由此，形成栅极绝缘膜60。接着，使用光刻技术及蚀刻技术将沟槽TR1用光致抗蚀剂覆盖，使沟槽TR2露出。
接着，将p型杂质（例如硼）向沟槽TR2的内侧面从斜方向离子注入。此时，将高浓度的p型杂质离子注入，以使n基底层10反转为p型。由此，在沟槽TR2的内侧面上形成p型的漂移扩散层12。此时，p型的漂移扩散层12沿着沟槽TR2的侧面形成到比沟槽TR2的底面深的位置。
然后，将光致抗蚀剂除去，使用已知的工序，将栅极电极70及第2电极75的材料埋入到沟槽TR1、TR2内。进而，形成第2阻挡层80、集电极层90、层间绝缘膜ILD、发射极电极50及集电极电极95。
由此，IGBT300完成。
这样，第3实施方式的IGBT300的制造方法只要对已有的IGBT制造工艺各追加1个光刻工序、离子注入工序就能够实现。
因而，本实施方式的IGBT300也能够不怎么使成本增大而制造。
说明了本发明的一些实施方式，但这些实施方式是作为例子提示的，并不意味着限定发明的范围。这些新的实施方式能够通过其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。
Claims (11)
1.一种半导体装置，其特征在于，
具备：
第1导电型的第1基底层；
第2导电型的第2基底层，设在上述第1基底层上；
第1导电型的第1半导体层，设在上述第2基底层的与上述第1基底层相反的一侧；
第2导电型的第2半导体层，设在上述第1基底层的与上述第2基底层相反的一侧；
多个第1电极，隔着第1绝缘膜设在上述第1半导体层及上述第2基底层中；
第2电极，在相邻的上述第1电极之间，隔着第2绝缘膜设在上述第1半导体层及上述第2基底层中；
集电极电极，与上述第2半导体层电连接；以及
发射极电极，与上述第1半导体层以及上述第2电极电连接，
上述第2电极是与上述第1半导体层大致相等的电压，
上述第2绝缘膜的膜厚比上述第1绝缘膜的膜厚薄。
2.如权利要求1所述的半导体装置，其特征在于，
上述第2电极侧的上述第1基底层的第1导电型杂质的浓度比上述第1电极侧的上述第1基底层的第1导电型杂质的浓度小。
3.如权利要求1所述的半导体装置，其特征在于，
还具备设在上述第2电极侧的上述第1基底层与上述第2绝缘膜之间的第2导电型的漂移扩散层。
4.如权利要求3所述的半导体装置，其特征在于，
上述漂移扩散层被设置到比上述第2电极的底部深的位置。
5.如权利要求1所述的半导体装置，其特征在于，还具备：
第1导电型的第1阻挡层，设在上述第1基底层与上述第2基底层之间；以及
第1导电型的第2阻挡层，设在上述第1基底层与上述第2半导体层之间。
6.如权利要求1所述的半导体装置，其特征在于，
设在上述第1基底层与上述第2电极之间的第2绝缘膜的膜厚比设在上述第1基底层与上述第1电极之间的第1绝缘膜的膜厚薄。
7.一种半导体装置，其特征在于，
具备：
第1导电型的第1基底层；
第2导电型的第2基底层，设在上述第1基底层上；
第1导电型的第1半导体层，设在上述第2基底层的与上述第1基底层相反的一侧；
第2导电型的第2半导体层，设在上述第1基底层的与上述第2基底层相反的一侧；
多个第1电极，隔着第1绝缘膜设在上述第1半导体层及上述第2基底层中；
第2电极，在相邻的上述第1电极之间，隔着第2绝缘膜设在上述第1半导体层及上述第2基底层中；
集电极电极，与上述第2半导体层电连接；以及
发射极电极，与上述第1半导体层以及上述第2电极电连接，
上述第2电极是与上述第1半导体层大致相等的电压，
上述第2电极侧的上述第1基底层的第1导电型杂质的浓度比上述第1电极侧的上述第1基底层的第1导电型杂质的浓度小。
8.如权利要求7所述的半导体装置，其特征在于，还具备：
第1导电型的第1阻挡层，设在上述第1基底层与上述第2基底层之间；以及
第1导电型的第2阻挡层，设在上述第1基底层与上述第2半导体层之间。
9.一种半导体装置，其特征在于，
具备：
第1导电型的第1基底层；
第2导电型的第2基底层，设在上述第1基底层上；
第1导电型的第1半导体层，设在上述第2基底层的与上述第1基底层相反的一侧；
第2导电型的第2半导体层，设在上述第1基底层的与上述第2基底层相反的一侧；
第1电极，隔着第1绝缘膜设在上述第1半导体层及上述第2基底层中；
第2电极，在相邻的上述第1电极之间，隔着第2绝缘膜设在上述第1半导体层及上述第2基底层中；
集电极电极，与上述第2半导体层电连接；
发射极电极，与上述第1半导体层以及上述第2电极电连接；以及
第2导电型的漂移扩散层，设在上述第2电极侧的上述第1基底层与上述第2绝缘膜之间，
上述第2电极是与上述第1半导体层大致相等的电压。
10.如权利要求9所述的半导体装置，其特征在于，还具备：
第1导电型的第1阻挡层，设在上述第1基底层与上述第2基底层之间；以及
第1导电型的第2阻挡层，设在上述第1基底层与上述第2半导体层之间。
11.如权利要求9所述的半导体装置，其特征在于，
上述漂移扩散层被设置到比上述第2电极的底部深的位置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013188304A JP5941448B2 (ja) | 2013-09-11 | 2013-09-11 | 半導体装置 |
| JP2013-188304 | 2013-09-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425582A CN104425582A (zh) | 2015-03-18 |
| CN104425582B true CN104425582B (zh) | 2017-09-29 |
Family
ID=52624698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410061644.1A Active CN104425582B (zh) | 2013-09-11 | 2014-02-24 | 半导体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9312337B2 (zh) |
| JP (1) | JP5941448B2 (zh) |
| CN (1) | CN104425582B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014162498A1 (ja) * | 2013-04-02 | 2014-10-09 | トヨタ自動車株式会社 | トレンチゲート電極を利用するｉｇｂｔ |
| JP6063915B2 (ja) * | 2014-12-12 | 2017-01-18 | 株式会社豊田中央研究所 | 逆導通ｉｇｂｔ |
| JP6445990B2 (ja) * | 2016-02-25 | 2018-12-26 | 株式会社東芝 | 半導体装置 |
| CN108604594B (zh) * | 2016-08-12 | 2021-10-08 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN109219888B (zh) * | 2016-12-08 | 2022-03-29 | 富士电机株式会社 | 半导体装置 |
| CN109314141B (zh) | 2016-12-08 | 2021-09-14 | 富士电机株式会社 | 半导体装置 |
| JP6645594B2 (ja) * | 2017-02-15 | 2020-02-14 | 富士電機株式会社 | 半導体装置 |
| JP6925250B2 (ja) * | 2017-12-08 | 2021-08-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP7199270B2 (ja) * | 2019-03-20 | 2023-01-05 | 株式会社東芝 | 半導体装置及び半導体回路 |
| CN115394834B (zh) * | 2022-07-29 | 2024-01-09 | 安世半导体科技(上海)有限公司 | 具有控制栅极及载流子存储层的igbt元胞结构及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347356A (zh) * | 2010-07-27 | 2012-02-08 | 株式会社电装 | 具有开关元件和续流二极管的半导体装置及其控制方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4864637B2 (ja) | 2006-10-20 | 2012-02-01 | 株式会社東芝 | 電力用半導体装置 |
| JP5228800B2 (ja) | 2008-10-29 | 2013-07-03 | 株式会社デンソー | 絶縁ゲート型半導体装置の駆動回路 |
| JP5470826B2 (ja) | 2008-12-08 | 2014-04-16 | 株式会社デンソー | 半導体装置 |
| JP2011018694A (ja) | 2009-07-07 | 2011-01-27 | Toyota Motor Corp | 半導体装置 |
| JP2011204711A (ja) | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP5229288B2 (ja) * | 2010-09-20 | 2013-07-03 | 株式会社デンソー | 半導体装置およびその制御方法 |
| JP5874893B2 (ja) * | 2011-05-23 | 2016-03-02 | サンケン電気株式会社 | 半導体装置 |
| JP5745650B2 (ja) * | 2011-12-15 | 2015-07-08 | 株式会社日立製作所 | 半導体装置および電力変換装置 |
-
2013
- 2013-09-11 JP JP2013188304A patent/JP5941448B2/ja active Active
-
2014
- 2014-02-24 CN CN201410061644.1A patent/CN104425582B/zh active Active
- 2014-03-10 US US14/202,970 patent/US9312337B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347356A (zh) * | 2010-07-27 | 2012-02-08 | 株式会社电装 | 具有开关元件和续流二极管的半导体装置及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150069461A1 (en) | 2015-03-12 |
| CN104425582A (zh) | 2015-03-18 |
| JP5941448B2 (ja) | 2016-06-29 |
| JP2015056482A (ja) | 2015-03-23 |
| US9312337B2 (en) | 2016-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104425582B (zh) | 半导体装置 | |
| CN102694009B (zh) | 半导体器件及其制造方法 | |
| US20180114857A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| CN101853850B (zh) | 一种超势垒半导体整流器件及其制造方法 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN105957891A (zh) | 半导体装置 | |
| CN103151377A (zh) | 横向晶体管组件及其制造方法 | |
| JP2012204590A (ja) | 半導体装置およびその製造方法 | |
| CN102983164A (zh) | 半导体器件及其制造方法 | |
| US11522075B2 (en) | Semiconductor device and method of manufacturing same | |
| CN104160512A (zh) | 半导体装置及其制造方法 | |
| CN103295907A (zh) | 半导体装置及其制造方法 | |
| CN103489916A (zh) | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 | |
| CN105810680A (zh) | Jfet及其制造方法 | |
| CN106057905A (zh) | 沟槽栅场效应晶体管及制造方法 | |
| JP2012089824A (ja) | 半導体素子およびその製造方法 | |
| JP2015159180A (ja) | 半導体装置 | |
| JP2011204711A (ja) | 半導体装置およびその製造方法 | |
| CN103633089B (zh) | 多晶硅电阻及其制造方法 | |
| US8723256B1 (en) | Semiconductor device and fabricating method thereof | |
| KR20150092003A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| JP2006108208A (ja) | Ｌｄｍｏｓトランジスタを含む半導体装置 | |
| JP7156170B2 (ja) | 半導体装置とその製造方法 | |
| CN103022123A (zh) | 超级结半导体器件及其制造方法 | |
| CN111223931B (zh) | 沟槽mosfet及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |