CN105810680A - Jfet及其制造方法 - Google Patents

Jfet及其制造方法 Download PDF

Info

Publication number
CN105810680A
CN105810680A CN201610144922.9A CN201610144922A CN105810680A CN 105810680 A CN105810680 A CN 105810680A CN 201610144922 A CN201610144922 A CN 201610144922A CN 105810680 A CN105810680 A CN 105810680A
Authority
CN
China
Prior art keywords
jfet
conduction type
ldmos
region
deep trap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610144922.9A
Other languages
English (en)
Other versions
CN105810680B (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610144922.9A priority Critical patent/CN105810680B/zh
Publication of CN105810680A publication Critical patent/CN105810680A/zh
Application granted granted Critical
Publication of CN105810680B publication Critical patent/CN105810680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种JFET，集成于LDMOS中，JFET的栅极区和LDMOS的沟道区共用，JFET和LDMOS的漂移区和漏区分别共用；JFET的栅极区底部的深阱组成JFET的沟道区，JFET的源漏区分别位于JFET的沟道区的两侧；JFET的源区由形成于深阱表面；在JFET的沟道区底部的第一导电类型深阱和第二导电类型半导体衬底的结位置处形成有第二导电类型埋层，埋层和JFET的栅极区一起实现对JFET的沟道区的耗尽，消除衬底和JFET的沟道区底部直接接触时衬底的掺杂浓度的波动对JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性。本发明还公开了一种JFET的制造方法。

Description

JFET及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种结型场效应晶体管(JFET)。本发明还涉及一种JFET的制造方法。
背景技术
JFET是采用PN结作为器件的栅控制沟道的开通和截止，当栅上加PN结负偏压，PN结两边耗尽，当沟道被完全耗尽，器件处于沟道夹断状态，器件截止。反之，器件导通。
超高压结型场效应晶体管需要漏端能承受高压，通常利用高压LDMOS的漂移区作为JFET的漂移区承受高压，高压LDMOS的沟道作为JFET的栅，这样既能制作出超高压JFET，又能与高压LDMOS共享光刻版，节约工艺成本。
JFET在沟道夹断时(以N型JFET为例)，需要在源极加正电压或者在栅极加负电压，使得N型沟道区域全部耗尽，以阻止源漏间的开启，使沟道夹断。耗尽N型沟道的P型区域有两部分：一是P型栅极部分，一是P型衬底部分。其中P型衬底参与耗尽的贡献占主导，因此P型衬底的掺杂浓度会显著改变JFET的夹断电压和导通电流。
超高压JFET都采用超高阻衬底，掺杂浓度很低，使得衬底的电阻率变化很大，从而造成JFET的性能不稳定。
发明内容
本发明所要解决的技术问题是提供一种JFET，能消除衬底掺杂浓度对JFET性能的影响，增加器件的稳定性。为此，本发明还提供一种JFET的制造方法。
为解决上述技术问题，本发明提供的JFET集成于LDMOS中，所述JFET的栅极区和所述LDMOS的沟道区采用同一第二导电类型阱区，所述JFET的漂移区和所述LDMOS的漂移区共用，所述JFET的漏区和所述LDMOS的漏区共用。
所述LDMOS的漂移区形成于第一导电类型深阱中，所述第二导电类型阱区形成于所述第一导电类型深阱中，所述第一导电类型深阱形成于第二导电类型半导体衬底中。
在所述LDMOS的沟道区表面依次形成有栅介质层和多晶硅栅，被所述多晶硅栅覆盖的所述沟道区表面用于形成所述LDMOS的沟道。
所述LDMOS的源区由形成于所述第二导电类型阱区表面第一导电类型重掺杂区组成，所述LDMOS的源区和所述多晶硅栅的第一侧自对准。
所述LDMOS的漏区由形成于所述第一导电类型深阱表面的第一导电类型重掺杂区组成，所述LDMOS的漏区位于所述多晶硅栅的第二侧外部；所述LDMOS的漂移区位于所述第二导电类型阱区和所述LDMOS的漏区之间。
在所述第二导电类型阱区表面还形成有由第二导电类型重掺杂区组成沟道引出区。
所述JFET的栅极区底部的所述第一导电类型深阱组成所述JFET的沟道区，所述JFET的源区和漏区分别位于所述JFET的沟道区的两侧；所述JFET的源区由形成于所述第一导电类型深阱表面的第一导电类型重掺杂区组成。
在所述JFET的沟道区底部的所述第一导电类型深阱和所述第二导电类型半导体衬底的结位置处形成有第二导电类型埋层，所述第二导电类型埋层和所述JFET的栅极区一起实现对所述JFET的沟道区的耗尽，消除所述第二导电类型半导体衬底和所述JFET的沟道区底部直接接触时所述第二导电类型半导体衬底的掺杂浓度的波动对所述JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性。
进一步的改进是，在所述LDMOS的漏区和所述LDMOS的沟道区之间的所述第一导电类型深阱表面形成有一个场氧化层，所述场氧化层和所述LDMOS的漏区自对准、所述场氧化层和所述LDMOS的沟道区相隔一定距离。
进一步的改进是，所述场氧化层为局部场氧化层或浅沟槽场氧化层。
进一步的改进是，所述LDMOS的漂移区由位于所述第二导电类型阱区和所述LDMOS的漏区之间的所述第一导电类型深阱组成。
进一步的改进是，所述LDMOS的漂移区的表面形成有第二导电类型TOP层。
进一步的改进是，所述第二导电类型埋层的掺杂浓度比所述第二导电类型半导体衬底的掺杂浓度大一个数量级以上。
进一步的改进是，所述第二导电类型埋层的横向位置位于所述JFET的沟道区的正下方，所述第二导电类型埋层的横向尺寸在满足大于最小的设计规则尺寸的调节下越小越好，以减少所述第二导电类型埋层对所述LDMOS的性能以及对所述LDMOS的漂移区和所述第二导电类型半导体衬底之间的结电容的影响。
进一步的改进是，所述第二导电类型埋层在纵向位置上覆盖所述第一导电类型深阱和所述第二导电类型半导体衬底的结并向该结的底部延伸。
进一步的改进是，所述第二导电类型埋层在纵向位置上还向所述第一导电类型深阱和所述第二导电类型半导体衬底的结的顶部延伸，所述第二导电类型阱区的结深根据所述第二导电类型埋层向所述第一导电类型深阱和所述第二导电类型半导体衬底的结的顶部延伸的值进行减少。
进一步的改进是，在所述第一导电类型深阱外的所述第二导电类型半导体衬底的表面形成有由第二导电类型重掺杂区组成的衬底引出区，在所述衬底引出区通过接触孔连接到由正面金属层形成的衬底电极。
进一步的改进是，所述LDMOS的漏区通过接触孔连接到由正面金属层形成的漏极；所述LDMOS的源区和所述沟道引出区分别通过接触孔连接到由正面金属层形成的所述LDMOS的源极，所述LMOS的源极也同时作为所述JFET的栅极；所述多晶硅栅通过接触孔连接到由正面金属层形成的所述LDMOS的栅极。
进一步的改进是，所述多晶硅栅的第二侧延伸到所述场氧化层表面。
进一步的改进是，在所述场氧化层的靠近所述LDMOS的漏区侧的表面形成有多晶硅场板，所述多晶硅场板通过接触孔连接到由正面金属层形成的漏极。
进一步的改进是，所述LDMOS和所述JFET都为N型器件，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，所述LDMOS为PLDMOS，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的JFET的制造方法的JFET集成于LDMOS中，包括如下步骤：
步骤一、提供第二导电类型半导体衬底，在所述第二导电类型半导体衬底中形成所述第一导电类型深阱；在所述JFET的沟道区的形成区域底部的所述第一导电类型深阱和所述第二导电类型半导体衬底的结位置处形成第二导电类型埋层。
步骤二、在所述第一导电类型深阱的选定区域中形成第二导电类型阱区，所述第二导电类型阱区为所述JFET的栅极区和所述LDMOS的沟道区共用。
所述JFET的栅极区底部的所述第一导电类型深阱组成所述JFET的沟道区，所述第二导电类型埋层和所述JFET的栅极区一起实现对所述JFET的沟道区的耗尽，消除所述第二导电类型半导体衬底和所述JFET的沟道区底部直接接触时所述第二导电类型半导体衬底的掺杂浓度的波动对所述JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性。
步骤三、在所述LDMOS的沟道区表面依次形成栅介质层和多晶硅栅，被所述多晶硅栅覆盖的所述沟道区表面用于形成所述LDMOS的沟道。
步骤四、采用第一导电类型重掺杂离子注入分别形成所述LDMOS的漏区、所述LDMOS的源区和所述JFET的源区。
所述LDMOS的源区形成于所述第二导电类型阱区表面并所述多晶硅栅的第一侧自对准。
所述LDMOS的漏区位于所述多晶硅栅的第二侧外部；所述JFET的漏区和所述LDMOS的漏区共用，所述JFET的源区和漏区分别位于所述JFET的沟道区的两侧。
所述JFET的漂移区和所述LDMOS的漂移区共用，所述LDMOS的漂移区位于所述第二导电类型阱区和所述LDMOS的漏区之间。
步骤五、采用第二导电类型重掺杂离子注入在所述第二导电类型阱区表面形成沟道引出区。
进一步的改进是，步骤一中所述第一导电类型深阱通过在所述第二导电类型半导体衬底表面进行外延生长工艺形成，所述第二导电类型埋层在所述第一导电类型深阱的外延生长工艺之前进行离子注入加快速热退火激活形成。
进一步的改进是，步骤一中所述第一导电类型深阱通过在在所述第二导电类型半导体衬底中掺杂并进行推阱工艺形成；所述第二导电类型埋层在所述第一导电类型深阱的推阱工艺之后进行离子注入加快速热退火激活形成。
进一步的改进是，步骤一中形成所述第一导电类型深阱后还包括在所述LDMOS的漏区和所述LDMOS的沟道区之间的所述第一导电类型深阱表面形成场氧化层的步骤，所述场氧化层和所述LDMOS的漏区自对准、所述场氧化层和所述LDMOS的沟道区相隔一定距离。
进一步的改进是，所述场氧化层采用局部场氧化工艺制作或采用浅沟槽场氧化工艺制作。
进一步的改进是，所述LDMOS的漂移区由位于所述第二导电类型阱区和所述LDMOS的漏区之间的所述第一导电类型深阱组成。
进一步的改进是，所述LDMOS的漂移区的表面形成有第二导电类型TOP层。
进一步的改进是，所述第二导电类型埋层的掺杂浓度比所述第二导电类型半导体衬底的掺杂浓度大一个数量级以上。
进一步的改进是，所述第二导电类型埋层的横向位置位于所述JFET的沟道区的正下方，所述第二导电类型埋层的横向尺寸在满足大于最小的设计规则尺寸的调节下越小越好，以减少所述第二导电类型埋层对所述LDMOS的性能以及对所述LDMOS的漂移区和所述第二导电类型半导体衬底之间的结电容的影响。
进一步的改进是，所述第二导电类型埋层在纵向位置上覆盖所述第一导电类型深阱和所述第二导电类型半导体衬底的结并向该结的底部延伸。
进一步的改进是，所述第二导电类型埋层在纵向位置上还向所述第一导电类型深阱和所述第二导电类型半导体衬底的结的顶部延伸，所述第二导电类型阱区的结深根据所述第二导电类型埋层向所述第一导电类型深阱和所述第二导电类型半导体衬底的结的顶部延伸的值进行减少。
进一步的改进是，步骤五中的所述第二导电类型重掺杂离子注入还同时在所述第一导电类型深阱外的所述第二导电类型半导体衬底的表面形成衬底引出区，在所述衬底引出区通过接触孔连接到由正面金属层形成的衬底电极。
进一步的改进是，步骤五之后还包括步骤：
形成层间膜。
形成穿过所述层间膜的接触孔。
形成正面金属层，对所述正面金属层金属光刻刻蚀形成漏极、所述LDMOS的源极和所述LDMOS的栅极；所述LDMOS的漏区通过接触孔连接到所述漏极；所述LDMOS的源区和所述沟道引出区分别通过接触孔连接到所述LDMOS的源极，所述LMOS的源极也同时作为所述JFET的栅极；所述多晶硅栅通过接触孔连接到所述LDMOS的栅极。
进一步的改进是，所述多晶硅栅的第二侧延伸到所述场氧化层表面。
进一步的改进是，在所述场氧化层的靠近所述LDMOS的漏区侧的表面形成有多晶硅场板，所述多晶硅场板通过接触孔连接到由正面金属层形成的漏极。
进一步的改进是，所述LDMOS和所述JFET都为N型器件，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，所述LDMOS为PLDMOS，第一导电类型为P型，第二导电类型为N型。
本发明通过在JFET的沟道区底部的第一导电类型深阱和第二导电类型半导体衬底的结位置处形成第二导电类型埋层，从而实现通过第二导电类型埋层和JFET的栅极区一起对JFET的沟道区进行耗尽，即JFET的沟道区的耗尽补正由衬底主导，从而能消除第二导电类型半导体衬底和JFET的沟道区底部直接接触时第二导电类型半导体衬底的掺杂浓度的波动对JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性，如本发明的JFET的夹断电压和导通电流能够保持稳定。
另外，本发明的埋层仅设置在JFET的沟道区的正下方，横向尺寸能制作的很小，能减小埋层对LDMOS性能和LDMOS的漂移区和衬底结电容的影响；同时，埋层的纵向位置设置在LDMOS的漂移区和衬底结的附近或更深，横向位置又仅位于JFET的沟道区的正下方，所以增加埋层后几乎不影响LDMOS的特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有JFET的结构示意图；
图2是本发明实施例JFET的结构示意图；
图3是图1所示的现有JFET的沟道区耗尽时的仿真图；
图4是图2所示的本发明实施例JFET的沟道区耗尽时的仿真图。
具体实施方式
如图1所示，是现有JFET的结构示意图；JFET集成在LDMOS中，以N型器件为例，在P型半导体衬底如P型硅衬底101中形成有N型深阱102，在形成有N型深阱102的P型硅衬底101表面形成有场氧化层103。P型阱区104形成有N型深阱102中，P型阱区104同时作为LDMOS的沟道区和JFET的栅极区；在场氧化层103的底部的N型深阱102的表面形成有PTOP层105。JFET和LDMOS共用的N+掺杂的漏区108形成于N型深阱102的表面，JFET和LDMOS共用的漂移区由漏区108和P型阱区104之间的N型深阱102组成，其中PTOP层105用于降低LDMOS的漂移区的表面电场。P型阱区104正下方的N型深阱102组成JFET的沟道区，如虚线框106所示。
JFET的源区111由形成于N型深阱102的表面的N+区组成；栅介质层如栅氧化层和多晶硅栅107形成于P型阱区104的表面并延伸到场氧化层103的表面上。LDMOS的源区109由形成于P型阱区104表面的N+区组成，沟道引出区110由形成于P型阱区104表面的P+区组成；在N型深阱102外的P型硅衬底101表面形成有由P+区组成的衬底引出区112。
层间膜覆盖在器件的正面，在接触孔113穿过层间膜实现底部掺杂区和正面金属层114的连接，正面金属层114图形化后形成电极结构。其中，漏区108通过接触孔113引出JFET和LDMOS共用的漏极，同时，形成于场氧化层103表面的多晶硅场板107a也通过接触孔113连接到漏极；多晶硅栅107通过接触孔113连接到LDMOS的栅极；LDMOS的源区109和沟道引出区110分别通过接触孔113连接到LDMOS的源极，LDMOS的源极同时作为JFET的栅极；JFET的源区111通过接触孔113连接到JFET的源极；衬底引出区112通过接触孔113连接到衬底电极。
如图2所示，是本发明实施例JFET的结构示意图；本发明实施例JFET集成于LDMOS中，本发明实施例以N型JFET为例进行说明，LDMOS也为N型LDMOS，第一导电类型为N型，第二导电类型为P型。所述JFET的栅极区4和所述LDMOS的沟道区4采用同一P型阱区4，所述JFET的漂移区和所述LDMOS的漂移区共用，所述JFET的漏区8和所述LDMOS的漏区8共用。
所述LDMOS的漂移区形成于N型深阱2中，所述P型阱区4形成于所述N型深阱2中，所述N型深阱2形成于P型半导体衬底如P型硅衬底1中。
在所述LDMOS的沟道区4表面依次形成有栅介质层如栅氧化层和多晶硅栅7，被所述多晶硅栅7覆盖的所述沟道区4表面用于形成所述LDMOS的沟道。
所述LDMOS的源区9由形成于所述P型阱区4表面N型重掺杂区即N+组成，所述LDMOS的源区9和所述多晶硅栅7的第一侧自对准。
所述LDMOS的漏区8由形成于所述N型深阱2表面的N型重掺杂区组成，所述LDMOS的漏区8位于所述多晶硅栅7的第二侧外部。
在所述LDMOS的漏区8和所述LDMOS的沟道区4之间的所述N型深阱2表面形成有一个场氧化层3，所述场氧化层3和所述LDMOS的漏区8自对准、所述场氧化层3和所述LDMOS的沟道区4相隔一定距离。较佳为，所述场氧化层3为局部场氧化层3或浅沟槽场氧化层3。
所述多晶硅栅7的第二侧延伸到所述场氧化层3表面。所述LDMOS的漂移区位于所述P型阱区4和所述LDMOS的漏区8之间。本发明实施例中，所述LDMOS的漂移区直接由位于所述P型阱区4和所述LDMOS的漏区8之间的所述N型深阱2组成。所述LDMOS的漂移区的表面形成有P型TOP层5即PTOP层。
在所述P型阱区4表面还形成有由P型重掺杂区即P+组成沟道引出区10。
所述JFET的栅极区4底部的所述N型深阱2组成所述JFET的沟道区如图2中的虚线框6所示，所述JFET的源区11和漏区8分别位于所述JFET的沟道区的两侧；所述JFET的源区11由形成于所述N型深阱2表面的N型重掺杂区组成。
在所述JFET的沟道区底部的所述N型深阱2和所述P型半导体衬底1的结位置处形成有P型埋层201，所述P型埋层201和所述JFET的栅极区4一起实现对所述JFET的沟道区的耗尽，消除所述P型半导体衬底1和所述JFET的沟道区底部直接接触时所述P型半导体衬底1的掺杂浓度的波动对所述JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性。
较佳为，所述P型埋层201的掺杂浓度比所述P型半导体衬底1的掺杂浓度大一个数量级以上，以保证所述P型埋层201对沟道夹断的主导作用。
所述P型埋层201的横向位置位于所述JFET的沟道区的正下方，所述P型埋层201的横向尺寸在满足大于最小的设计规则尺寸的调节下越小越好，以减少所述P型埋层201对所述LDMOS的性能以及对所述LDMOS的漂移区和所述P型半导体衬底1之间的结电容的影响。
所述P型埋层201在纵向位置上覆盖所述N型深阱2和所述P型半导体衬底1的结并向该结的底部延伸；再结合所述P型埋层201的横向位置位于所述JFET的沟道区的正下方，本发明实施例设置所述P型埋层201之后即能有效夹断沟道，又几乎不影响LDMOS的特性。
所述P型埋层201在纵向位置上还向所述N型深阱2和所述P型半导体衬底1的结的顶部延伸，所述P型阱区4的结深根据所述P型埋层201向所述N型深阱2和所述P型半导体衬底1的结的顶部延伸的值进行减少。也即，设置所述P型埋层201后，所述P型埋层201会向上扩散而使所述JFET的沟道区的宽度减小，针对这种情况，本发明实施例中采取了减少所述P型阱区4的结深的设置，这样能使所述JFET的沟道区的宽度保持不变，从而能保证JFET的夹断电压不变。其中，JFET的沟道区的宽度为虚线框6的纵向高度。
在所述N型深阱2外的所述P型半导体衬底1的表面形成有由P型重掺杂区组成的衬底引出区12，在所述衬底引出区12通过接触孔13连接到由正面金属层14形成的衬底电极。
所述LDMOS的漏区8通过接触孔13连接到由正面金属层14形成的漏极；所述LDMOS的源区9和所述沟道引出区10分别通过接触孔13连接到由正面金属层14形成的所述LDMOS的源极，所述LMOS的源极也同时作为所述JFET的栅极；所述多晶硅栅7通过接触孔13连接到由正面金属层14形成的所述LDMOS的栅极。
在所述场氧化层3的靠近所述LDMOS的漏区8侧的表面形成有多晶硅场板7a，所述多晶硅场板7a通过接触孔13连接到由正面金属层14形成的漏极。
本发明实施例中以N型器件为例进行说明，将第一导电类型换为P型，第二导电类型换为N型就得到P型JFET所对应的实施例，本文中对P型器件不再做详细的说明。
如图3所示，是图1所示的现有JFET的沟道区耗尽时的仿真图；标记301对应于P型半导体衬底101和N型深阱102之间的界面，虚线框302对应于JFET的沟道区耗尽区域，虚线框303表示P型半导体衬底101对JFET的沟道区进行耗尽时整个JFET的沟道区和底部的P型半导体衬底101形成的耗尽区域，由图3可知，虚线框302和303所对应的耗尽区域容易受到P型半导体衬底101的影响，P型半导体衬底101的掺杂浓度的波动会对对JFET的沟道区的耗尽产生的波动。
如图4所示，是图2所示的本发明实施例JFET的沟道区耗尽时的仿真图。标记401对应于P型半导体衬底1和N型深阱2之间的界面，虚线框402对应于JFET的沟道区耗尽区域，可知，虚线框402所对应的耗尽区和P型半导体衬底1之间间隔由P型埋层201，也即JFET的沟道区的耗尽由P型埋层201主导，从而能消除P型半导体衬底101的影响，从而能增加器件的稳定性，如本发明实施例的JFET的夹断电压和导通电流能够保持稳定。
本发明实施例JFET的制造方法中，JFET集成于LDMOS中，本发明实施例方法以N型JFET为例进行说明，LDMOS也为N型LDMOS，第一导电类型为N型，第二导电类型为P型，包括如下步骤：
步骤一、提供P型半导体衬底如P型硅衬底1，在所述P型半导体衬底1中形成所述N型深阱2；在所述JFET的沟道区的形成区域底部的所述N型深阱2和所述P型半导体衬底1的结位置处形成P型埋层201。
形成所述N型深阱2后还包括在所述LDMOS的漏区8和所述LDMOS的沟道区4之间的所述N型深阱2表面形成场氧化层3的步骤，所述场氧化层3和所述LDMOS的漏区8自对准、所述场氧化层3和所述LDMOS的沟道区4相隔一定距离。所述场氧化层3采用局部场氧化工艺制作或采用浅沟槽场氧化工艺制作。
一较佳选择为：所述N型深阱2通过在所述P型半导体衬底1表面进行外延生长工艺形成，所述P型埋层201在所述N型深阱2的外延生长工艺之前进行离子注入加快速热退火激活形成。
另一较佳选择为：所述N型深阱2通过在在所述P型半导体衬底1中掺杂并进行推阱工艺形成；所述P型埋层201在所述N型深阱2的推阱工艺之后进行离子注入加快速热退火激活形成。
步骤二、在所述N型深阱2的选定区域中形成P型阱区4，所述P型阱区4为所述JFET的栅极区4和所述LDMOS的沟道区4共用。
所述JFET的栅极区4底部的所述N型深阱2组成所述JFET的沟道区，所述P型埋层201和所述JFET的栅极区4一起实现对所述JFET的沟道区的耗尽，消除所述P型半导体衬底1和所述JFET的沟道区底部直接接触时所述P型半导体衬底1的掺杂浓度的波动对所述JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性。
较佳为，所述P型埋层201的掺杂浓度比所述P型半导体衬底1的掺杂浓度大一个数量级以上，以保证所述P型埋层201对沟道夹断的主导作用。
所述P型埋层201的横向位置位于所述JFET的沟道区的正下方，所述P型埋层201的横向尺寸在满足大于最小的设计规则尺寸的调节下越小越好，以减少所述P型埋层201对所述LDMOS的性能以及对所述LDMOS的漂移区和所述P型半导体衬底1之间的结电容的影响。
所述P型埋层201在纵向位置上覆盖所述N型深阱2和所述P型半导体衬底1的结并向该结的底部延伸；再结合所述P型埋层201的横向位置位于所述JFET的沟道区的正下方，本发明实施例设置所述P型埋层201之后即能有效夹断沟道，又几乎不影响LDMOS的特性。
所述P型埋层201在纵向位置上还向所述N型深阱2和所述P型半导体衬底1的结的顶部延伸，所述P型阱区4的结深根据所述P型埋层201向所述N型深阱2和所述P型半导体衬底1的结的顶部延伸的值进行减少。也即，设置所述P型埋层201后，所述P型埋层201会向上扩散而使所述JFET的沟道区的宽度减小，针对这种情况，本发明实施例方法中采取了减少所述P型阱区4的结深的设置，这样能使所述JFET的沟道区的宽度保持不变，从而能保证JFET的夹断电压不变。其中，JFET的沟道区的宽度为虚线框6的纵向高度。
步骤三、在所述LDMOS的沟道区4表面依次形成栅介质层如栅氧化层和多晶硅栅7，被所述多晶硅栅7覆盖的所述沟道区表面用于形成所述LDMOS的沟道。
所述多晶硅栅7的第二侧延伸到所述场氧化层3表面。
在形成所述多晶硅栅7的同时，还在所述场氧化层3的靠近所述LDMOS的漏区8侧的表面形成多晶硅场板7a，
步骤四、采用N型重掺杂离子注入分别形成所述LDMOS的漏区8、所述LDMOS的源区9和所述JFET的源区11。
所述LDMOS的源区9形成于所述P型阱区4表面并所述多晶硅栅7的第一侧自对准。
所述LDMOS的漏区8位于所述多晶硅栅7的第二侧外部；所述JFET的漏区8和所述LDMOS的漏区8共用，所述JFET的源区11和漏区8分别位于所述JFET的沟道区的两侧。
所述JFET的漂移区和所述LDMOS的漂移区共用，所述LDMOS的漂移区位于所述P型阱区4和所述LDMOS的漏区8之间。较佳为，所述LDMOS的漂移区直接由位于所述P型阱区4和所述LDMOS的漏区8之间的所述N型深阱2组成；所述LDMOS的漂移区的表面形成有P型TOP层即PTOP层5，该PTOP层5在所述场氧化层3形成后通过离子注入形成。
步骤五、采用P型重掺杂离子注入在所述P型阱区4表面形成沟道引出区10以及同时在所述N型深阱2外的所述P型半导体衬底1的表面形成衬底引出区12，在所述衬底引出区12通过接触孔13连接到由正面金属层14形成的衬底电极。
步骤五之后还包括步骤：
形成层间膜。
形成穿过所述层间膜的接触孔13。
形成正面金属层14，对所述正面金属层14金属光刻刻蚀形成漏极、所述LDMOS的源极和所述LDMOS的栅极；所述LDMOS的漏区8通过接触孔13连接到所述漏极；所述LDMOS的源区9和所述沟道引出区10分别通过接触孔13连接到所述LDMOS的源极，所述LMOS的源极也同时作为所述JFET的栅极；所述多晶硅栅7通过接触孔13连接到所述LDMOS的栅极。所述多晶硅场板7a通过接触孔13连接到由正面金属层14形成的漏极。
本发明实施例方法中以N型器件为例进行说明，将第一导电类型换为P型，第二导电类型换为N型就得到P型JFET所对应的实施例方法，本文中对P型器件的制造方法不再做详细的说明。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (32)

1.一种JFET，其特征在于：JFET集成于LDMOS中，所述JFET的栅极区和所述LDMOS的沟道区采用同一第二导电类型阱区，所述JFET的漂移区和所述LDMOS的漂移区共用，所述JFET的漏区和所述LDMOS的漏区共用；
所述LDMOS的漂移区形成于第一导电类型深阱中，所述第二导电类型阱区形成于所述第一导电类型深阱中，所述第一导电类型深阱形成于第二导电类型半导体衬底中；
在所述LDMOS的沟道区表面依次形成有栅介质层和多晶硅栅，被所述多晶硅栅覆盖的所述沟道区表面用于形成所述LDMOS的沟道；
所述LDMOS的源区由形成于所述第二导电类型阱区表面第一导电类型重掺杂区组成，所述LDMOS的源区和所述多晶硅栅的第一侧自对准；
所述LDMOS的漏区由形成于所述第一导电类型深阱表面的第一导电类型重掺杂区组成，所述LDMOS的漏区位于所述多晶硅栅的第二侧外部；所述LDMOS的漂移区位于所述第二导电类型阱区和所述LDMOS的漏区之间；
在所述第二导电类型阱区表面还形成有由第二导电类型重掺杂区组成沟道引出区；
所述JFET的栅极区底部的所述第一导电类型深阱组成所述JFET的沟道区，所述JFET的源区和漏区分别位于所述JFET的沟道区的两侧；所述JFET的源区由形成于所述第一导电类型深阱表面的第一导电类型重掺杂区组成；
在所述JFET的沟道区底部的所述第一导电类型深阱和所述第二导电类型半导体衬底的结位置处形成有第二导电类型埋层，所述第二导电类型埋层和所述JFET的栅极区一起实现对所述JFET的沟道区的耗尽，消除所述第二导电类型半导体衬底和所述JFET的沟道区底部直接接触时所述第二导电类型半导体衬底的掺杂浓度的波动对所述JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性。
2.如权利要求1所述的JFET，其特征在于：在所述LDMOS的漏区和所述LDMOS的沟道区之间的所述第一导电类型深阱表面形成有一个场氧化层，所述场氧化层和所述LDMOS的漏区自对准、所述场氧化层和所述LDMOS的沟道区相隔一定距离。
3.如权利要求2所述的JFET，其特征在于：所述场氧化层为局部场氧化层或浅沟槽场氧化层。
4.如权利要求1所述的JFET，其特征在于：所述LDMOS的漂移区由位于所述第二导电类型阱区和所述LDMOS的漏区之间的所述第一导电类型深阱组成。
5.如权利要求1或2所述的JFET，其特征在于：所述LDMOS的漂移区的表面形成有第二导电类型TOP层。
6.如权利要求1所述的JFET，其特征在于：所述第二导电类型埋层的掺杂浓度比所述第二导电类型半导体衬底的掺杂浓度大一个数量级以上。
7.如权利要求1或6所述的JFET，其特征在于：所述第二导电类型埋层的横向位置位于所述JFET的沟道区的正下方，所述第二导电类型埋层的横向尺寸在满足大于最小的设计规则尺寸的调节下越小越好，以减少所述第二导电类型埋层对所述LDMOS的性能以及对所述LDMOS的漂移区和所述第二导电类型半导体衬底之间的结电容的影响。
8.如权利要求1或6所述的JFET，其特征在于：所述第二导电类型埋层在纵向位置上覆盖所述第一导电类型深阱和所述第二导电类型半导体衬底的结并向该结的底部延伸。
9.如权利要求8所述的JFET，其特征在于：所述第二导电类型埋层在纵向位置上还向所述第一导电类型深阱和所述第二导电类型半导体衬底的结的顶部延伸，所述第二导电类型阱区的结深根据所述第二导电类型埋层向所述第一导电类型深阱和所述第二导电类型半导体衬底的结的顶部延伸的值进行减少。
10.如权利要求1所述的JFET，其特征在于：在所述第一导电类型深阱外的所述第二导电类型半导体衬底的表面形成有由第二导电类型重掺杂区组成的衬底引出区，在所述衬底引出区通过接触孔连接到由正面金属层形成的衬底电极。
11.如权利要求1所述的JFET，其特征在于：所述LDMOS的漏区通过接触孔连接到由正面金属层形成的漏极；所述LDMOS的源区和所述沟道引出区分别通过接触孔连接到由正面金属层形成的所述LDMOS的源极，所述LMOS的源极也同时作为所述JFET的栅极；所述多晶硅栅通过接触孔连接到由正面金属层形成的所述LDMOS的栅极。
12.如权利要求2所述的JFET，其特征在于：所述多晶硅栅的第二侧延伸到所述场氧化层表面。
13.如权利要求2或12所述的JFET，其特征在于：在所述场氧化层的靠近所述LDMOS的漏区侧的表面形成有多晶硅场板，所述多晶硅场板通过接触孔连接到由正面金属层形成的漏极。
14.如权利要求1或2或5或6所述的JFET，其特征在于：所述LDMOS和所述JFET都为N型器件，第一导电类型为N型，第二导电类型为P型。
15.如权利要求1或2或5或6所述的JFET，其特征在于：所述LDMOS为PLDMOS，第一导电类型为P型，第二导电类型为N型。
16.一种JFET的制造方法，其特征在于，JFET集成于LDMOS中，包括如下步骤：
步骤一、提供第二导电类型半导体衬底，在所述第二导电类型半导体衬底中形成所述第一导电类型深阱；在所述JFET的沟道区的形成区域底部的所述第一导电类型深阱和所述第二导电类型半导体衬底的结位置处形成第二导电类型埋层；
步骤二、在所述第一导电类型深阱的选定区域中形成第二导电类型阱区，所述第二导电类型阱区为所述JFET的栅极区和所述LDMOS的沟道区共用；
所述JFET的栅极区底部的所述第一导电类型深阱组成所述JFET的沟道区，所述第二导电类型埋层和所述JFET的栅极区一起实现对所述JFET的沟道区的耗尽，消除所述第二导电类型半导体衬底和所述JFET的沟道区底部直接接触时所述第二导电类型半导体衬底的掺杂浓度的波动对所述JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性；
步骤三、在所述LDMOS的沟道区表面依次形成栅介质层和多晶硅栅，被所述多晶硅栅覆盖的所述沟道区表面用于形成所述LDMOS的沟道；
步骤四、采用第一导电类型重掺杂离子注入分别形成所述LDMOS的漏区、所述LDMOS的源区和所述JFET的源区；
所述LDMOS的源区形成于所述第二导电类型阱区表面并所述多晶硅栅的第一侧自对准；
所述LDMOS的漏区位于所述多晶硅栅的第二侧外部；所述JFET的漏区和所述LDMOS的漏区共用，所述JFET的源区和漏区分别位于所述JFET的沟道区的两侧；
所述JFET的漂移区和所述LDMOS的漂移区共用，所述LDMOS的漂移区位于所述第二导电类型阱区和所述LDMOS的漏区之间；
步骤五、采用第二导电类型重掺杂离子注入在所述第二导电类型阱区表面形成沟道引出区。
17.如权利要求16所述的JFET的制造方法，其特征在于：步骤一中所述第一导电类型深阱通过在所述第二导电类型半导体衬底表面进行外延生长工艺形成，所述第二导电类型埋层在所述第一导电类型深阱的外延生长工艺之前进行离子注入加快速热退火激活形成。
18.如权利要求16所述的JFET的制造方法，其特征在于：步骤一中所述第一导电类型深阱通过在在所述第二导电类型半导体衬底中掺杂并进行推阱工艺形成；所述第二导电类型埋层在所述第一导电类型深阱的推阱工艺之后进行离子注入加快速热退火激活形成。
19.如权利要求16所述的JFET的制造方法，其特征在于：步骤一中形成所述第一导电类型深阱后还包括在所述LDMOS的漏区和所述LDMOS的沟道区之间的所述第一导电类型深阱表面形成场氧化层的步骤，所述场氧化层和所述LDMOS的漏区自对准、所述场氧化层和所述LDMOS的沟道区相隔一定距离。
20.如权利要求19所述的JFET的制造方法，其特征在于：所述场氧化层采用局部场氧化工艺制作或采用浅沟槽场氧化工艺制作。
21.如权利要求16所述的JFET的制造方法，其特征在于：所述LDMOS的漂移区由位于所述第二导电类型阱区和所述LDMOS的漏区之间的所述第一导电类型深阱组成。
22.如权利要求16或19所述的JFET的制造方法，其特征在于：所述LDMOS的漂移区的表面形成有第二导电类型TOP层。
23.如权利要求16所述的JFET的制造方法，其特征在于：所述第二导电类型埋层的掺杂浓度比所述第二导电类型半导体衬底的掺杂浓度大一个数量级以上。
24.如权利要求16所述的JFET的制造方法，其特征在于：所述第二导电类型埋层的横向位置位于所述JFET的沟道区的正下方，所述第二导电类型埋层的横向尺寸在满足大于最小的设计规则尺寸的调节下越小越好，以减少所述第二导电类型埋层对所述LDMOS的性能以及对所述LDMOS的漂移区和所述第二导电类型半导体衬底之间的结电容的影响。
25.如权利要求16或23所述的JFET的制造方法，其特征在于：所述第二导电类型埋层在纵向位置上覆盖所述第一导电类型深阱和所述第二导电类型半导体衬底的结并向该结的底部延伸。
26.如权利要求25所述的JFET的制造方法，其特征在于：所述第二导电类型埋层在纵向位置上还向所述第一导电类型深阱和所述第二导电类型半导体衬底的结的顶部延伸，所述第二导电类型阱区的结深根据所述第二导电类型埋层向所述第一导电类型深阱和所述第二导电类型半导体衬底的结的顶部延伸的值进行减少。
27.如权利要求16所述的JFET的制造方法，其特征在于：步骤五中的所述第二导电类型重掺杂离子注入还同时在所述第一导电类型深阱外的所述第二导电类型半导体衬底的表面形成衬底引出区，在所述衬底引出区通过接触孔连接到由正面金属层形成的衬底电极。
28.如权利要求16所述的JFET的制造方法，其特征在于：步骤五之后还包括步骤：
形成层间膜；
形成穿过所述层间膜的接触孔；
形成正面金属层，对所述正面金属层金属光刻刻蚀形成漏极、所述LDMOS的源极和所述LDMOS的栅极；所述LDMOS的漏区通过接触孔连接到所述漏极；所述LDMOS的源区和所述沟道引出区分别通过接触孔连接到所述LDMOS的源极，所述LMOS的源极也同时作为所述JFET的栅极；所述多晶硅栅通过接触孔连接到所述LDMOS的栅极。
29.如权利要求19所述的JFET的制造方法，其特征在于：所述多晶硅栅的第二侧延伸到所述场氧化层表面。
30.如权利要求19或29所述的JFET的制造方法，其特征在于：在所述场氧化层的靠近所述LDMOS的漏区侧的表面形成有多晶硅场板，所述多晶硅场板通过接触孔连接到由正面金属层形成的漏极。
31.如权利要求16至21,23,24,27,28,29中的任一权利要求所述的JFET的制造方法，其特征在于：所述LDMOS和所述JFET都为N型器件，第一导电类型为N型，第二导电类型为P型。
32.如权利要求16至21,23,24,27,28,29中的任一权利要求所述的JFET的制造方法，其特征在于：所述LDMOS为PLDMOS，第一导电类型为P型，第二导电类型为N型。
CN201610144922.9A 2016-03-15 2016-03-15 Jfet及其制造方法 Active CN105810680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610144922.9A CN105810680B (zh) 2016-03-15 2016-03-15 Jfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610144922.9A CN105810680B (zh) 2016-03-15 2016-03-15 Jfet及其制造方法

Publications (2)

Publication Number Publication Date
CN105810680A true CN105810680A (zh) 2016-07-27
CN105810680B CN105810680B (zh) 2019-06-11

Family

ID=56468337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610144922.9A Active CN105810680B (zh) 2016-03-15 2016-03-15 Jfet及其制造方法

Country Status (1)

Country Link
CN (1) CN105810680B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449768A (zh) * 2016-11-25 2017-02-22 东莞市联洲知识产权运营管理有限公司 一种jfet管
CN108962890A (zh) * 2018-07-27 2018-12-07 深圳市南硕明泰科技有限公司 集成半导体器件
CN110739349A (zh) * 2019-10-22 2020-01-31 深圳第三代半导体研究院 一种碳化硅横向jfet器件及其制备方法
CN113921592A (zh) * 2021-09-30 2022-01-11 上海华虹宏力半导体制造有限公司 结型场效应管器件及其形成方法
CN113948571A (zh) * 2021-10-18 2022-01-18 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN118136678A (zh) * 2024-05-07 2024-06-04 北京智芯微电子科技有限公司 双栅双沟道ldmos器件及制造方法
CN118136678B (zh) * 2024-05-07 2024-07-05 北京智芯微电子科技有限公司 双栅双沟道ldmos器件及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456578A (zh) * 2010-11-03 2012-05-16 凹凸电子（武汉）有限公司 高压晶体管及其制造方法
CN102822975A (zh) * 2010-03-30 2012-12-12 飞思卡尔半导体公司 半导体器件及方法
CN103681777A (zh) * 2012-08-31 2014-03-26 上海华虹宏力半导体制造有限公司 面结型场效应管
CN105226058A (zh) * 2014-06-30 2016-01-06 万国半导体股份有限公司 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822975A (zh) * 2010-03-30 2012-12-12 飞思卡尔半导体公司 半导体器件及方法
CN102456578A (zh) * 2010-11-03 2012-05-16 凹凸电子（武汉）有限公司 高压晶体管及其制造方法
CN103681777A (zh) * 2012-08-31 2014-03-26 上海华虹宏力半导体制造有限公司 面结型场效应管
CN105226058A (zh) * 2014-06-30 2016-01-06 万国半导体股份有限公司 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449768A (zh) * 2016-11-25 2017-02-22 东莞市联洲知识产权运营管理有限公司 一种jfet管
CN106449768B (zh) * 2016-11-25 2019-06-21 东莞市联洲知识产权运营管理有限公司 一种jfet管
CN108962890A (zh) * 2018-07-27 2018-12-07 深圳市南硕明泰科技有限公司 集成半导体器件
CN108962890B (zh) * 2018-07-27 2021-07-30 深圳市南硕明泰科技有限公司 集成半导体器件
CN110739349A (zh) * 2019-10-22 2020-01-31 深圳第三代半导体研究院 一种碳化硅横向jfet器件及其制备方法
CN113921592A (zh) * 2021-09-30 2022-01-11 上海华虹宏力半导体制造有限公司 结型场效应管器件及其形成方法
CN113921592B (zh) * 2021-09-30 2023-06-30 上海华虹宏力半导体制造有限公司 结型场效应管器件及其形成方法
CN113948571A (zh) * 2021-10-18 2022-01-18 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN113948571B (zh) * 2021-10-18 2023-08-25 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN118136678A (zh) * 2024-05-07 2024-06-04 北京智芯微电子科技有限公司 双栅双沟道ldmos器件及制造方法
CN118136678B (zh) * 2024-05-07 2024-07-05 北京智芯微电子科技有限公司 双栅双沟道ldmos器件及制造方法

Also Published As

Publication number Publication date
CN105810680B (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
US9184261B2 (en) Semiconductor device having field plate electrode and method for manufacturing the same
US8710582B2 (en) Semiconductor device and method for manufacturing same
US9054075B2 (en) Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
CN105810680A (zh) Jfet及其制造方法
CN105226101A (zh) 结型场效应晶体管及其制造方法
CN105679820A (zh) Jfet及其制造方法
CN103035730B (zh) 射频ldmos器件及其制造方法
US9853099B1 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
CN104518034A (zh) Jfet器件及其制造方法
CN105789311A (zh) 横向扩散场效应晶体管及其制造方法
US20150243769A1 (en) Semiconductor device and manufacturing method thereof
JP2016004873A (ja) 半導体装置
US10957771B2 (en) Transistor device with a field electrode that includes two layers
CN114464670B (zh) 一种超低比导的超结mosfet及其制备方法
CN102623495A (zh) 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法
CN108878533A (zh) Ldmos器件及其制造方法
US20160035889A1 (en) Strip-shaped gate tunneling field effect transistor using composite mechanism and fabrication method thereof
CN105514166A (zh) Nldmos器件及其制造方法
CN108258050A (zh) 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法
US10249707B2 (en) Laterally diffused metal oxide semiconductor field-effect transistor and manufacturing method therefor
US9105721B2 (en) Semiconductor device and manufacturing method thereof
US6541821B1 (en) SOI device with source/drain extensions and adjacent shallow pockets
US10868115B2 (en) High voltage device and manufacturing method thereof
CN103915498A (zh) 隆起源极/漏极mos晶体管及借助植入间隔件及外延间隔件形成所述晶体管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant