CN113921592B - 结型场效应管器件及其形成方法 - Google Patents

结型场效应管器件及其形成方法 Download PDF

Info

Publication number
CN113921592B
CN113921592B CN202111166261.7A CN202111166261A CN113921592B CN 113921592 B CN113921592 B CN 113921592B CN 202111166261 A CN202111166261 A CN 202111166261A CN 113921592 B CN113921592 B CN 113921592B
Authority
CN
China
Prior art keywords
region
well region
substrate
ion concentration
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111166261.7A
Other languages
English (en)
Other versions
CN113921592A (zh
Inventor
蔡莹
金锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202111166261.7A priority Critical patent/CN113921592B/zh
Publication of CN113921592A publication Critical patent/CN113921592A/zh
Application granted granted Critical
Publication of CN113921592B publication Critical patent/CN113921592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种结型场效应管器件及其形成方法，其中方法包括：在所述衬底内形成深阱区，所述深阱区具有第二导电类型，所述第二导电类型与所述第一导电类型相反，且位于所述第二区内的深阱区包括至少两个第一子阱区，在沿所述第一方向上，各所述第一子阱区的掺杂离子具有自第一离子浓度值向第二离子浓度值的梯度分布，或具有自第二离子浓度值向第一离子浓度值的梯度分布，所述第二离子浓度低值于所述第一离子浓度值；在所述第一区的深阱区表面形成场氧层；在所述第二区的深阱区内形成第一阱区，所述第一阱区具有第一导电类型，各所述第一子阱区可以使器件的场氧层附近的电场降低，进而提高器件的击穿电压稳定性，提高器件的可靠性能。

Description

结型场效应管器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种结型场效应管器件及其形成方法。
背景技术
BCD(Bipolar-CMOS-DMOS)工艺一种单片集成工艺技术，该技术在同一芯片上制作双极晶体管(Bipolar Junction Transistor，BJT)器件、互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor，CMOS)器件和双扩散金属氧化物半导体(Double-diffused Metal-Oxide Semiconductor，DMOS)器件的工艺。采用BCD工艺制造的器件广泛应用于电源管理、显示驱动、汽车电子、工业控制等领域。
目前高压BCD工艺中，常用高压LDMOS器件附带结型场效应晶体管(JunctionField-Effect Transistor，JFET)器件的做法，利用高压LDMOS的结构提供耐压，再在高压N阱的另一端引出JFET器件的源极(Source)形成高压JFET器件。通过利用隔离型高压LDMOS的漂移区作为JFET器件的漏极或源极(Drain/Source)，利用LDMOS器件的体区(Body)即沟道区的P阱(Pwell)作为JFET的栅区(Gate)，实现寄生在LDMOS里面的JFET，通过LDMOS的高耐压漂移区，实现JFET器件的高耐压性能。
然而，现有的结型场效应管器件技术形成的半导体结构有待进一步改善。
发明内容
本发明解决的技术问题是提供一种结型场效应管器件及其形成方法，以提高形成的器件的性能。
为解决上述技术问题，本发明技术方案提供一种结型场效应管器件，包括：衬底，所述衬底包括沿第一方向上排布的第一区、第二区和第三区，所述第二区两侧分别与所述第一区和所述第三区相邻，所述衬底具有第一导电类型；位于所述衬底内的深阱区，所述深阱区具有第二导电类型，所述第二导电类型与所述第一导电类型相反，且位于所述第二区内的深阱区包括至少两个第一子阱区，在沿所述第一方向上，各所述第一子阱区的掺杂离子具有自第一掺杂离子浓度向第二掺杂离子浓度的梯度分布，或具有自第二掺杂离子浓度向第一掺杂离子浓度的梯度分布，所述第二掺杂离子浓度低于所述第一掺杂离子浓度；位于所述第一区的深阱区表面的场氧层；位于所述第二区的深阱区内的第一阱区，所述第一阱区具有第一导电类型；位于部分所述场氧层表面的第一栅场板和第二栅场板，所述第二栅场板还延伸至部分所述第一阱区表面，所述第二栅场板包括栅氧化层和位于所述栅氧化层上的栅极层，所述第一栅场板位于所述第二栅场板远离所述第一阱区的一侧；位于所述衬底内的掺杂区、源极和漏极，所述掺杂区、所述源极和所述漏极具有第二导电类型，所述掺杂区位于所述第一阱区内，所述源极位于所述第三区的深阱区内，所述漏极位于所述第一区的深阱内，且所述漏极和所述第一阱区分别位于所述场氧层的两侧的衬底内；位于所述第一阱区内，且与所述掺杂区相邻的栅极引出区，所述栅极引出区具有第一导电类型，且所述栅极引出区较所述掺杂区远离所述场氧层。
可选的，还包括：位于所述衬底内的衬底引出区，所述衬底引出区具有第一导电类型，所述衬底引出区位于所述深阱区外，且与所述源极相邻。
可选的，还包括：位于所述衬底表面的介质层和位于所述介质层内的导电层，所述导电层包括第一导电结构、第二导电结构、第三导电结构、第四导电结构和第五导电结构，所述第一导电结构使所述栅极引出区和所述掺杂区电连接，所述第二导电结构使所述第一栅场板与所述漏极电互连，所述第三导电结构与所述衬底引出区电连接，所述第四导电结构与所述源极电连接，所述第五导电结构与所述第二栅场板电连接。
可选的，所述第一导电类型包括P型，所述第二导电类型包括N型。
可选的，包括：所述第一阱区环绕设置在所述漏极的外侧；所述源极设置在所述第一阱区的外侧，且所述源极的内边缘与所述第一阱区的外边缘相邻；所述至少两个第一子阱区依次环绕设置于所述漏极的外侧。
可选的，还包括：所述第一栅场板，环绕设置在所述漏极的外侧，且位于所述第一阱区内侧；所述第二栅场板，环绕设置所述第一栅场板外侧，且位于所述第一阱区内内侧，并延伸至部分所述第一阱区表面。
可选的，所述至少两个第二子阱依次环绕设置于所述漏极的外侧。
可选的，所述器件的形状包括圆形、椭圆形或子弹型。
相应的，本发明的技术方案还提供一种结型场效应管器件的形成方法，包括：提供衬底，所述衬底包括沿第一方向上排布的第一区、第二区和第三区，所述第二区两侧分别与所述第一区和所述第三区相邻，所述衬底具有第一导电类型；在所述衬底内形成深阱区，所述深阱区具有第二导电类型，所述第二导电类型与所述第一导电类型相反，且位于所述第二区内的深阱区包括至少两个第一子阱区，在沿所述第一方向上，各所述第一子阱区的掺杂离子具有自第一离子浓度值向第二离子浓度值的梯度分布，或具有自第二离子浓度值向第一离子浓度值的梯度分布，所述第二离子浓度低值于所述第一离子浓度值；在所述第一区的深阱区表面形成场氧层；在所述第二区的深阱区内形成第一阱区，所述第一阱区具有第一导电类型；在部分所述场氧层表面形成第一栅场板和第二栅场板，所述第二栅场板还延伸至部分所述第一阱区表面，所述第二栅场板包括栅氧化层和位于所述栅氧化层上的栅极层，所述第一栅场板位于所述第二栅场板远离所述第一阱区的一侧；形成所述衬底内的掺杂区、源极和漏极，所述掺杂区、所述源极和所述漏极具有第二导电类型，所述掺杂区位于所述第一阱区内，所述源极位于所述第三区的深阱区内，所述漏极位于所述第一区的深阱内，且所述漏极和所述第一阱区分别位于所述场氧层的两侧的衬底内；形成所述第一阱区内，且与所述掺杂区相邻的栅极引出区，所述栅极引出区具有第一导电类型，且所述栅极引出区较所述掺杂区远离所述场氧层。
可选的，所述深阱区的形成方法包括：在所述衬底表面形成掩膜层，所述掩膜层包括第一掩膜层和第二掩膜层，所述第一掩膜层覆盖除所述第一区、所述第二区和所述第三区外的衬底表面，所述第二掩膜层位于部分所述第二区表面，使部分所述第二区表面暴露；以所述掩膜层为掩膜，向所述衬底内注入第一掺杂离子，形成初始深阱区，所述初始深阱区包括位于所述第二区内的至少两个初始第一子阱区；采用高温推阱工艺，使所述初始第一子阱区内的所述第一掺杂离子相互扩散，直到相邻的两个初始第一子阱区相接触，以初始第一子阱区形成所述第一子阱区，以所述初始深阱区形成所述深阱区。
可选的，所述初始第一子阱区在沿所述第一方向上的尺寸范围为1微米至10微米。
可选的，相邻的初始第一子阱区之间在沿所述第一方向上的距离范围为2微米至10微米。
可选的，所述子阱区的数量范围为2个至10个。
可选的，所述高温推阱工艺的工艺参数包括：推进阶段温度范围为大于1000摄氏度，推进时间大于100分钟。
可选的，所述深阱区还包括：位于所述第一区内的深阱区包括至少两个第二子阱区，在沿所述第一方向上，各所述第二子阱区内的掺杂离子具有自第三离子浓度值向第四离子浓度值的梯度分布，或具有自第四离子浓度值向第三离子浓度值的梯度分布，所述第四离子浓度值低于所述第三离子浓度值。
可选的，还包括：形成所述衬底内的衬底引出区，所述衬底引出区具有第一导电类型，所述衬底引出区位于所述深阱区外，且与所述源极相邻。
可选的，在形成所述掺杂区、所述源极、所述漏极、衬底引出区和栅极引出区后，还包括：在所述衬底表面形成介质层；在所述介质层内形成导电层，所述导电层包括第一导电结构、第二导电结构、第三导电结构、第四导电结构和第五导电结构，所述第一导电结构使所述栅极引出区和所述掺杂区电连接，所述第二导电结构使所述第一栅场板与所述漏极电互连，所述第三导电结构与所述衬底引出区电连接，所述第四导电结构与所述源极电连接，所述第五导电结构与所述第二栅场板电连接。
可选的，所述场氧层的形成工艺包括局部氧化隔离工艺。
现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的结型场效应管器件的形成方法中，在所述衬底内形成深阱区，所述深阱区具有第二导电类型，所述第二导电类型与所述第一导电类型相反，且位于所述第二区内的深阱区包括至少两个第一子阱区，在沿所述第一方向上，各所述第一子阱区的掺杂离子具有自第一掺杂离子浓度向第二掺杂离子浓度的梯度分布，或具有自第二掺杂离子浓度向第一掺杂离子浓度的梯度分布，所述第二掺杂离子浓度低于所述第一掺杂离子浓度。一方面，各所述第一子阱区使得所述第一阱区下方的深阱区内的掺杂离子浓度有效净浓度降低，可以降低在深阱区形成过程中，扩散至场氧层附近的掺杂离子浓度，从而使场氧层附近的电场降低，进而提高器件的击穿电压稳定性，提高器件的可靠性能；另一方面，所述第一子阱区的存在只改变了局部的深阱区的掺杂离子浓度，不会改变深阱区整体的掺杂离子浓度，如不会影响器件漂移区(第一区)的掺杂离子浓度，从而不影响所形成的结型场效应管器件的电流能力，进而整体上提高器件的性能。
进一步，位于所述第一区内的深阱区包括至少两个第二子阱区，所述第二子阱区使所述第一区的局部掺杂离子浓度降低，使所述漂移区的更易于耗尽，可以提高器件的电流密度，提高器件的开态击穿电压，从而提高器件的可靠性。
本发明技术方案提供的结型场效应管器件中，一方面，各所述第一子阱区使得所述第一阱区下方的深阱区内的掺杂离子浓度有效净浓度降低，可以降低在深阱区形成过程中，扩散至场氧层附近的掺杂离子浓度，从而使场氧层附近的电场降低，进而提高器件的击穿电压稳定性，提高器件的可靠性能；另一方面，所述第一子阱区的存在只改变了局部的深阱区的掺杂离子浓度，不会改变深阱区整体的掺杂离子浓度，如不会影响器件漂移区的掺杂离子浓度，从而不影响所形成的结型场效应管器件的电流能力，进而整体上提高器件的性能。
附图说明
图1是一种结型场效应管器件的剖面结构示意图；
图2至图11是本发明一实施例的结型场效应管器件的形成方法各步骤的结构示意图。
具体实施方式
如背景技术所述，采用现有的结型场效应管器件技术形成的器件，性能亟需提升。现结合一种结型场效应管器件进行说明分析。
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图1是一种结型场效应器件的剖面结构示意图。
请参考图1，所述结型场效应管器件包括：衬底101；位于所述衬底101内的深阱区102，所述深阱区102具有第一导电类型；位于所述衬底101内的衬底引出区103，所述衬底引出区103具有第二导电类型，且所述衬底引出区103位于所述深阱区102以外；位于所述深阱区102表面的场氧层104；位于所述深阱区102内的第一阱区105，所述第一阱区105位于所述场氧层104和所述衬底引出区103之间；位于所述第一阱区105内的相邻的掺杂区106和栅极引出区107，所述掺杂区106具有第一导电类型，所述栅极引出区107具有第二导电类型，所述掺杂区106和所述栅极引出区107通过第一导电结构108电互接；位于所述第一阱区105表面的栅极结构，所述栅极结构包括栅氧化层109和位于所述栅氧化层109上的多晶硅栅极110，所述多晶硅栅极110还延伸至所述场氧层104表面；位于所述场氧层104表面还具有多晶硅场板111；位于所述深阱区102内的漏极112，且所述漏极112和所述第一阱区105分别位于所述场氧层104的两侧，所述多晶硅场板111与所述漏极112通过第二导电结构113电互连；位于所述深阱区102内的源极114，所述源极114还位于衬底引出区103和所述第一阱区105之间；位于衬底100表面的介质层(图中未标出)，所述介质层内具有导电层，所述导电层包括所述第一导电结构108、所述第二导电结构113，所述导电层还包括第三导电结构115、第四导电结构116和第五导电结构117，所述第三导电结构115与衬底引出区103电连接，所述第四导电结构116与所述源极114电连接，所述第五导电结构117与所述栅极结构电连接。
上述结构为基于BCD工艺制备得到的结型场效应管器件。在BCD工艺中，CMOS器件(图中未标出)的栅氧化层和JFET器件的所述栅氧化层109共用同一次栅氧(Gate Oxide，GOX)工艺沉积形成。由于CMOS器件的电流密度对于栅氧化层的厚度的依赖程度较高，为了提高CMOS器件的电流密度，通常需要减薄栅氧化层的厚度。但减薄CMOS器件的栅氧化层的同时，也必然会导致JFET器件的所述栅氧化层109也相应地减薄，使所述栅氧化层109在靠近多晶硅栅极110端(区域A)的电场强度提升，在一定程度上提高了对器件的击穿电压进行测试时的击穿风险，造成“烧管”现象，同时，也会带来高温反相偏压试验(HighTemperature Reverse Bias，HTRB)的失效风险。
为了解决上述问题，本发明提供的结型场效应管器件及其形成方法，在所述衬底内形成深阱区，所述深阱区具有第二导电类型，所述第二导电类型与所述第一导电类型相反，且位于所述第二区内的深阱区包括至少两个第一子阱区，在沿所述第一方向上，各所述第一子阱区的掺杂离子具有自第一掺杂离子浓度向第二掺杂离子浓度的梯度分布，或具有自第二掺杂离子浓度向第一掺杂离子浓度的梯度分布，所述第二掺杂离子浓度低于所述第一掺杂离子浓度。一方面，各所述第一子阱区使得所述第一阱区下方的深阱区内的掺杂离子浓度有效净浓度降低，可以降低在深阱区形成过程中，扩散至场氧层附近的掺杂离子浓度，从而使场氧层附近的电场降低，进而提高器件的击穿电压稳定性，提高器件的可靠性能；另一方面，所述第一子阱区的存在只改变了局部的深阱区的掺杂离子浓度，不会改变深阱区整体的掺杂离子浓度，如不会影响器件漂移区的掺杂离子浓度，从而不影响所形成的结型场效应管器件的电流能力，进而整体上提高器件的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图11是本发明一实施例的结型场效应管器件的形成方法各步骤的结构示意图。
请参考图2，提供衬底201，所述衬底201包括沿第一方向X上排布的第一区I、第二区II和第三区III，所述第二区II两侧分别与所述第一区I和所述第三区III相邻，所述衬底201具有第一导电类型。
所述第一导电类型包括P型。本实施例中，所述第一导电类型为P型。
所述第一区I用于形成器件的漂移区和漏极；所述第二区II用于形成器件的沟道区；所述第三区III用于形成器件的源极。
后续，在所述衬底201内形成深阱区，所述深阱区具有第二导电类型，所述第二导电类型与所述第一导电类型相反，且位于所述第二区II内的深阱区包括至少两个第一子阱区，在沿所述第一方向X上，各所述第一子阱区的掺杂离子具有自第一离子浓度值向第二离子浓度值的梯度分布，或具有自第二离子浓度值向第一离子浓度值的梯度分布，所述第二离子浓度值低于所述第一离子浓度值。
本实施例中，所述深阱区的形成方法请参考图3至图6。
请参考图3和图4，图3为图4中沿EE1方向的剖面结构示意图，图4为图3的俯视结构示意图，在所述衬底201表面形成掩膜层，所述掩膜层包括第一掩膜层202和第二掩膜层203，所述第一掩膜层202覆盖除所述第一区I、所述第二区II和所述第三区III外的衬底表面，所述第二掩膜层203位于部分所述第二区II表面，使部分所述第二区II表面暴露；以所述掩膜层为掩膜，向所述衬底201内注入第一掺杂离子，形成初始深阱区205，所述初始深阱区205包括位于所述第二区II内的至少两个初始第一子阱区205a。
所述第一掺杂离子为第二导电类型；所述第二导电类型包括N型，以形成第二导电类型的深阱区。本实施例中，所述第一掺杂离子为N型离子。
所述初始第一子阱区205a用于形成第一子阱区。
本实施例中，所述第二掩膜层203使所述第二区II内形成两个初始第一子阱区205a。其他实施例中，所述第二掩膜层可以具有暴露出所述第二区表面的多个开口，以使所述第二区II内形成两个以上的初始第一子阱区。
各个所述初始第一子阱区205a在沿所述第一方向X上的尺寸m范围为1微米至10微米。
相邻的两个所述初始第一子阱区205a之间在沿所述第一方向X上的距离n范围为2微米至10微米。
所述第一初始子阱区205a的数量范围为2个至10个。本实施例中，所述第一初始子阱区205a的数量为2个。
本实施例中，所述掩膜层还包括第三掩膜层204，所述第三掩膜层204位于部分所述第一区I表面，使部分所述第一区I表面暴露；所述初始深阱区205还包括所述至少两个初始第二子阱区205b。
所述初始第二子阱区205b的形成方法包括：以所述第三掩膜层204为掩膜，向所述第一区I内注入所述第一掺杂离子，形成所述第三掩膜层204暴露的所述第一区I内的至少两个初始第二子阱区205b。
本实施例中，所述第三掩膜层204具有暴露出第一区I表面的三个开口，故形成的初始第二子阱区205b的数量为3个。另一实施例中，所述初始第二子阱区的数量可以为2个或3个以上；又一实施例中，也可以不形成所述初始第二子阱区。
本实施例中，所述第一区I、第二区II和第三区III沿第一方向X上排布，并且：所述第二区II设置在所述第一区I外侧，且环绕所述第一区I设置；所述第三区III设置在所述第二区II外侧，且环绕所述第二区II设置。相应地，所述第一掩膜层202、所述第二掩膜层203和所述第三掩膜层204依次呈环状设置。其他实施例中，所述第一区I、第二区II和第三区III可以不呈环状设置。
请参考图5和图6，图5为图6中沿EE1方向的剖面结构示意图，图6为图5的俯视结构示意图，采用高温推阱工艺，使所述初始第一子阱区205a内的所述第一掺杂离子相互扩散，直到相邻的两个初始第一子阱区205a相接触，以初始第一子阱区205a形成所述第一子阱区206a，以所述初始深阱区205形成所述深阱区206。
所述高温推阱工艺的工艺参数包括：推进阶段温度范围为大于1000摄氏度，推进时间大于100分钟。
具体地，在所述高温推阱工艺下，所述第二区II中的第一掺杂离子由浓度高的所述初始第一子阱区205a向未掺杂的区域扩散，即所述第一掺杂离子的横向扩散使相邻的初始第一子阱区205a相接触，形成第一子阱区206a。
本实施例中，位于所述第一区I内的深阱区206包括至少两个第二子阱区206b，在沿所述第一方向上，各所述第二子阱区206b内的掺杂离子具有自第三掺杂离子浓度向第四掺杂离子浓度的梯度分布，或具有自第四掺杂离子浓度向第三掺杂离子浓度的梯度分布，所述第四掺杂离子浓度低于所述第三掺杂离子浓度。
具体地，在所述高温推阱工艺下，所述第一区I中的第一掺杂离子由浓度高的所述初始第二子阱区205b向未掺杂的区域扩散，即所述第一掺杂离子的横向扩散使相邻的初始第二子阱区205b相接触，形成第二子阱区206b。
所述第二子阱区206b使所述第一区I的局部掺杂离子浓度降低，使所形成的结型场效应器件的漂移区的更易于耗尽，可以提高器件的电流密度，提高器件的开态击穿电压，从而提高器件的可靠性。
本实施例中，形成所述深阱区206后，还去除所述掩膜层202。
请参考图7，图7的视图方向同图5，在所述第一区I的深阱区206表面形成场氧层209；在所述第二区II的深阱区206内形成第一阱区211，所述第一阱区211具有第一导电类型。
所述第一导电类型包括P型。本实施例中，所述第一导电类型为P型。
所述场氧层209的形成工艺包括局部氧化隔离工艺(local oxidation ofsilicon，LOCOS)。
本实施例中，还在部分所述衬底表面形成隔离层210。所述隔离层210的形成工艺包括局部氧化隔离工艺。
所述隔离层210和所述场氧层209用于隔离不同器件区域，所述隔离层210和所述场氧层209使部分所述衬底表面暴露，后续在暴露出的所述衬底内形成有源区。
本实施例中，所述场氧层209和所述隔离层210的形成方法包括：在所述衬底201表面形成掩蔽层(图中未标出)，所述掩蔽层暴露出部分衬底201表面；采用湿氧工艺在暴露出的所述衬底201表面形成所述场氧层209和所述隔离层210；形成所述场氧层209和所述隔离层210后，去除所述掩蔽层。
所述掩蔽层的材料为氮化硅。
所述第一阱区211下的深阱区206形成所述结型场效应器件的漂移区，一方面，各所述第一子阱区206a使得所述第一阱区211下方的深阱区206内的掺杂离子浓度有效净浓度降低，可以降低在深阱区206形成过程中，扩散至场氧层209附近的掺杂离子浓度，从而使场氧层209附近的电场降低，进而提高器件的击穿电压稳定性，提高器件的可靠性能；另一方面，所述第一子阱区206a的存在只改变了局部的深阱区206的掺杂离子浓度，不会改变深阱区206整体的掺杂离子浓度，如不会影响器件漂移区的掺杂离子浓度，从而不影响所形成的结型场效应管器件的电流能力，进而整体上提高器件的性能。
请参考图8，图8的视图方向同图5，在部分所述场氧层209表面形成第一栅场板213和第二栅场板212，所述第二栅场板212还延伸至部分所述第一阱区211表面，所述第二栅场板212包括栅氧化层(图中未标出)和位于所述栅氧化层上的栅极层(图中未标出)，所述第一栅场板213位于所述第二栅场板212远离所述第一阱区211的一侧。
所述第一栅场板213的材料包括多晶硅。本实施例中，所述栅极层的材料为多晶硅。
所述第二栅场板212的材料包括多晶硅。
请参考图9，图9是图10中沿EE1方向的剖面结构示意图，图10是图9的俯视结构示意图，形成所述衬底201内的掺杂区214、源极215和漏极216，所述掺杂区214、所述源极215和所述漏极216具有第二导电类型，所述掺杂区214位于所述第一阱区211内，所述源极215位于所述第三区III的深阱区206内，所述漏极216位于所述第一区I的深阱内，且所述漏极216和所述第一阱区211分别位于所述场氧层209的两侧的衬底201内；形成所述第一阱区211内，且与所述掺杂区214相邻的栅极引出区217，所述栅极引出区217具有第一导电类型，且所述栅极引出区217较所述掺杂区214远离所述场氧层209。
本实施例中，还形成所述衬底201内的衬底引出区218，所述衬底引出区218具有第一导电类型，所述衬底引出区218位于所述深阱区206外，且与所述源极215相邻。
需要说明的是，图10省略了场氧层209、隔离层210、栅极引出区217和掺杂区214，仅示出第一阱区211、源极215和漏极216等的相对位置。
本实施例中，所述第一阱区211环绕设置在所述漏极216极的外侧；所述源极215设置在所述第一阱区211的外侧，且所述源极215的内边缘与所述第一阱区211的外边缘相邻；所述至少两个第一子阱区206a依次环绕设置于所述漏极216的外侧。
本实施例中，所述第一栅场板213，环绕设置在所述漏极216的外侧，且位于所述第一阱区211内侧；所述第二栅场板212，环绕设置所述第一栅场板213外侧，且位于所述第一阱区211内内侧，并延伸至部分所述第一阱区211表面。
本实施例中，所述至少两个第一子阱206a依次环绕设置于所述漏极216的外侧。
本实施例中，所述场效应管器件的形状为圆形。其他实施例中，所述场效应管器件的形状可以为圆形、椭圆形或子弹型。
请参考图11，图11的视图方向同图5，在形成所述掺杂区214、所述源极215、所述漏极216、衬底引出区218和栅极引出区217后，还在所述衬底201表面形成介质层(图中未标出)；在所述介质层内形成导电层，所述导电层包括第一导电结构219、第二导电结构220、第三导电结构221、第四导电结构222和第五导电结构223，所述第一导电结构219使所述栅极引出区217和所述掺杂区214电连接，所述第二导电结构220使所述第一栅场板213与所述漏极216电互连，所述第三导电结构221与所述衬底引出区214电连接，所述第四导电结构222与所述源极215电连接，所述第五导电结构223与所述第二栅场板212电连接。
相应的，本发明实施例还提供一种采用上述方法所形成的结型场效应管器件，请继续参考图10和图11，包括：衬底201，所述衬底201包括沿第一方向X上排布的第一区I、第二区II和第三区III，所述第二区II两侧分别与所述第一区I和所述第三区III相邻，所述衬底201具有第一导电类型；位于所述衬底201内的深阱区206，所述深阱区206具有第二导电类型，所述第二导电类型与所述第一导电类型相反，且位于所述第二区II内的深阱区206包括至少两个第一子阱区206a，在沿所述第一方向X上，各所述第一子阱区206a的掺杂离子具有自第一掺杂离子浓度向第二掺杂离子浓度的梯度分布，或具有自第二掺杂离子浓度向第一掺杂离子浓度的梯度分布，所述第二掺杂离子浓度低于所述第一掺杂离子浓度；位于所述第一区I的深阱区206表面的场氧层209；位于所述第二区II的深阱区206内的第一阱区211，所述第一阱区211具有第一导电类型；位于部分所述场氧层209表面的第一栅场板213和第二栅场板212，所述第二栅场板212还延伸至部分所述第一阱区211表面，所述第二栅场板212包括栅氧化层(图中未标出)和位于所述栅氧化层上的栅极层(图中未标出)，所述第一栅场板213位于所述第二栅场板212远离所述第一阱区211的一侧；位于所述衬底内201的掺杂区214、源极215和漏极216，所述掺杂区214、所述源极215和所述漏极216具有第二导电类型，所述掺杂区214位于所述第一阱区211内，所述源极215位于所述第三区III的深阱区206内，所述漏极216位于所述第一区I的深阱内，且所述漏极216和所述第一阱区211分别位于所述场氧层209的两侧的衬底201内；位于所述第一阱区211内，且与所述掺杂区214相邻的栅极引出区217，所述栅极引出区217具有第一导电类型，且所述栅极引出区217较所述掺杂区214远离所述场氧层209。
所述第一阱区211下的深阱区206形成所述结型场效应器件的漂移区，一方面，各所述第一子阱区206a使得所述第一阱区211下方的深阱区206内的掺杂离子浓度有效净浓度降低，可以降低在深阱区206形成过程中，扩散至场氧层209附近的掺杂离子浓度，从而使场氧层209附近的电场降低，进而提高器件的击穿电压稳定性，提高器件的可靠性能；另一方面，所述第一子阱区206a的存在只改变了局部的深阱区206的掺杂离子浓度，不会改变深阱区206整体的掺杂离子浓度，如不会影响器件漂移区的掺杂离子浓度，从而不影响所形成的结型场效应管器件的电流能力，进而整体上提高器件的性能。
本实施例中，所述结型场效应管器件还包括：位于所述衬底201内的衬底引出区218，所述衬底引出区218具有第一导电类型，所述衬底引出区218位于所述深阱区206外，且与所述源极215相邻。
本实施例中，所述结型场效应管器件还包括：位于所述衬底201表面的介质层(图中未标出)和位于所述介质层内的导电层，所述导电层包括第一导电结构219、第二导电结构220、第三导电结构221、第四导电结构222和第五导电结构223，所述第一导电结构219使所述栅极引出区217和所述掺杂区214电连接，所述第二导电结构220使所述第一栅场板213与所述漏极216电互连，所述第三导电结构221与所述衬底引出区214电连接，所述第四导电结构222与所述源极215电连接，所述第五导电结构223与所述第二栅场板212电连接。
所述第一导电类型包括P型，所述第二导电类型包括N型。
本实施例中，所述第一阱区211环绕设置在所述漏极216极的外侧；所述源极215设置在所述第一阱区211的外侧，且所述源极215的内边缘与所述第一阱区211的外边缘相邻；所述至少两个第一子阱区206a依次环绕设置于所述漏极216的外侧。
本实施例中，所述第一栅场板213，环绕设置在所述漏极216的外侧，且位于所述第一阱区211内侧；所述第二栅场板212，环绕设置所述第一栅场板213外侧，且位于所述第一阱区211内侧，并延伸至部分所述第一阱区211表面。
本实施例中，所述至少两个第二子阱206b依次环绕设置于所述漏极216的外侧。
本实施例中，所述场效应管器件的形状为圆形。其他实施例中，所述场效应管器件的形状可以为圆形、椭圆形或子弹型。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种结型场效应管器件，其特征在于，包括：
衬底，所述衬底包括沿第一方向上排布的第一区、第二区和第三区，所述第二区两侧分别与所述第一区和所述第三区相邻，所述衬底具有第一导电类型；
位于所述衬底内的深阱区，所述深阱区具有第二导电类型，所述第二导电类型与所述第一导电类型相反，且位于所述第二区内的深阱区包括至少两个第一子阱区，在沿所述第一方向上，各所述第一子阱区的掺杂离子具有自第一掺杂离子浓度向第二掺杂离子浓度的梯度分布，或具有自第二掺杂离子浓度向第一掺杂离子浓度的梯度分布，所述第二掺杂离子浓度低于所述第一掺杂离子浓度；
位于所述第一区的深阱区表面的场氧层；
位于所述第二区的深阱区内的第一阱区，所述第一阱区具有第一导电类型；
位于部分所述场氧层表面的第一栅场板和第二栅场板，所述第二栅场板还延伸至部分所述第一阱区表面，所述第二栅场板包括栅氧化层和位于所述栅氧化层上的栅极层，所述第一栅场板位于所述第二栅场板远离所述第一阱区的一侧；
位于所述衬底内的掺杂区、源极和漏极，所述掺杂区、所述源极和所述漏极具有第二导电类型，所述掺杂区位于所述第一阱区内，所述源极位于所述第三区的深阱区内，所述漏极位于所述第一区的深阱内，且所述漏极和所述第一阱区分别位于所述场氧层的两侧的衬底内；
位于所述第一阱区内，且与所述掺杂区相邻的栅极引出区，所述栅极引出区具有第一导电类型，且所述栅极引出区较所述掺杂区远离所述场氧层。
2.如权利要求1所述的结型场效应管器件，其特征在于，还包括：位于所述衬底内的衬底引出区，所述衬底引出区具有第一导电类型，所述衬底引出区位于所述深阱区外，且与所述源极相邻。
3.如权利要求2所述的结型场效应管器件，其特征在于，还包括：位于所述衬底表面的介质层和位于所述介质层内的导电层，所述导电层包括第一导电结构、第二导电结构、第三导电结构、第四导电结构和第五导电结构，所述第一导电结构使所述栅极引出区和所述掺杂区电连接，所述第二导电结构使所述第一栅场板与所述漏极电互连，所述第三导电结构与所述衬底引出区电连接，所述第四导电结构与所述源极电连接，所述第五导电结构与所述第二栅场板电连接。
4.如权利要求1所述的结型场效应管器件，其特征在于，所述第一导电类型包括P型，所述第二导电类型包括N型。
5.如权利要求1所述的结型场效应管器件，其特征在于，包括：所述第一阱区环绕设置在所述漏极的外侧；所述源极设置在所述第一阱区的外侧，且所述源极的内边缘与所述第一阱区的外边缘相邻；所述至少两个第一子阱区依次环绕设置于所述漏极的外侧。
6.如权利要求1所述的结型场效应管器件，其特征在于，还包括：所述第一栅场板，环绕设置在所述漏极的外侧，且位于所述第一阱区内侧；所述第二栅场板，环绕设置所述第一栅场板外侧，且位于所述第一阱区内内侧，并延伸至部分所述第一阱区表面。
7.如权利要求6所述的结型场效应管器件，其特征在于，所述至少两个第二子阱依次环绕设置于所述漏极的外侧。
8.如权利要求6所述的结型场效应管器件，其特征在于，所述器件的形状包括圆形、椭圆形或子弹型。
9.一种结型场效应管器件的形成方法，其特征在于，包括：
提供衬底，所述衬底包括沿第一方向上排布的第一区、第二区和第三区，所述第二区两侧分别与所述第一区和所述第三区相邻，所述衬底具有第一导电类型；
在所述衬底内形成深阱区，所述深阱区具有第二导电类型，所述第二导电类型与所述第一导电类型相反，且位于所述第二区内的深阱区包括至少两个第一子阱区，在沿所述第一方向上，各所述第一子阱区的掺杂离子具有自第一离子浓度值向第二离子浓度值的梯度分布，或具有自第二离子浓度值向第一离子浓度值的梯度分布，所述第二离子浓度低值于所述第一离子浓度值；
在所述第一区的深阱区表面形成场氧层；
在所述第二区的深阱区内形成第一阱区，所述第一阱区具有第一导电类型；
在部分所述场氧层表面形成第一栅场板和第二栅场板，所述第二栅场板还延伸至部分所述第一阱区表面，所述第二栅场板包括栅氧化层和位于所述栅氧化层上的栅极层，所述第一栅场板位于所述第二栅场板远离所述第一阱区的一侧；
形成所述衬底内的掺杂区、源极和漏极，所述掺杂区、所述源极和所述漏极具有第二导电类型，所述掺杂区位于所述第一阱区内，所述源极位于所述第三区的深阱区内，所述漏极位于所述第一区的深阱内，且所述漏极和所述第一阱区分别位于所述场氧层的两侧的衬底内；
形成所述第一阱区内，且与所述掺杂区相邻的栅极引出区，所述栅极引出区具有第一导电类型，且所述栅极引出区较所述掺杂区远离所述场氧层。
10.如权利要求9所述的结型场效应管器件的形成方法，其特征在于，所述深阱区的形成方法包括：在所述衬底表面形成掩膜层，所述掩膜层包括第一掩膜层和第二掩膜层，所述第一掩膜层覆盖除所述第一区、所述第二区和所述第三区外的衬底表面，所述第二掩膜层位于部分所述第二区表面，使部分所述第二区表面暴露；以所述掩膜层为掩膜，向所述衬底内注入第一掺杂离子，形成初始深阱区，所述初始深阱区包括位于所述第二区内的至少两个初始第一子阱区；采用高温推阱工艺，使所述初始第一子阱区内的所述第一掺杂离子相互扩散，直到相邻的两个初始第一子阱区相接触，以初始第一子阱区形成所述第一子阱区，以所述初始深阱区形成所述深阱区。
11.如权利要求10所述的结型场效应管器件的形成方法，其特征在于，所述初始第一子阱区在沿所述第一方向上的尺寸范围为1微米至10微米。
12.如权利要求10所述的结型场效应管器件的形成方法，其特征在于，相邻的初始第一子阱区之间在沿所述第一方向上的距离范围为2微米至10微米。
13.如权利要求10所述的结型场效应管器件的形成方法，其特征在于，所述子阱区的数量范围为2个至10个。
14.如权利要求10所述的结型场效应管器件的形成方法，其特征在于，所述高温推阱工艺的工艺参数包括：推进阶段温度范围为大于1000摄氏度，推进时间大于100分钟。
15.如权利要求9所述的结型场效应管器件的形成方法，其特征在于，所述深阱区还包括：位于所述第一区内的深阱区包括至少两个第二子阱区，在沿所述第一方向上，各所述第二子阱区内的掺杂离子具有自第三离子浓度值向第四离子浓度值的梯度分布，或具有自第四离子浓度值向第三离子浓度值的梯度分布，所述第四离子浓度值低于所述第三离子浓度值。
16.如权利要求9所述的结型场效应管器件的形成方法，其特征在于，还包括：形成所述衬底内的衬底引出区，所述衬底引出区具有第一导电类型，所述衬底引出区位于所述深阱区外，且与所述源极相邻。
17.如权利要求16所述的结型场效应管器件的形成方法，其特征在于，在形成所述掺杂区、所述源极、所述漏极、衬底引出区和栅极引出区后，还包括：在所述衬底表面形成介质层；在所述介质层内形成导电层，所述导电层包括第一导电结构、第二导电结构、第三导电结构、第四导电结构和第五导电结构，所述第一导电结构使所述栅极引出区和所述掺杂区电连接，所述第二导电结构使所述第一栅场板与所述漏极电互连，所述第三导电结构与所述衬底引出区电连接，所述第四导电结构与所述源极电连接，所述第五导电结构与所述第二栅场板电连接。
18.如权利要求9所述的结型场效应管器件的形成方法，其特征在于，所述场氧层的形成工艺包括局部氧化隔离工艺。
CN202111166261.7A 2021-09-30 2021-09-30 结型场效应管器件及其形成方法 Active CN113921592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111166261.7A CN113921592B (zh) 2021-09-30 2021-09-30 结型场效应管器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111166261.7A CN113921592B (zh) 2021-09-30 2021-09-30 结型场效应管器件及其形成方法

Publications (2)

Publication Number Publication Date
CN113921592A CN113921592A (zh) 2022-01-11
CN113921592B true CN113921592B (zh) 2023-06-30

Family

ID=79238004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111166261.7A Active CN113921592B (zh) 2021-09-30 2021-09-30 结型场效应管器件及其形成方法

Country Status (1)

Country Link
CN (1) CN113921592B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510560A (zh) * 2009-03-30 2009-08-19 东南大学 减少热载流子效应的p型横向双扩散金属氧化物半导体管
CN105810680A (zh) * 2016-03-15 2016-07-27 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN105810740A (zh) * 2016-04-19 2016-07-27 上海华虹宏力半导体制造有限公司 高压ldmos器件及工艺方法
WO2018041082A1 (zh) * 2016-08-31 2018-03-08 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN109273529A (zh) * 2017-07-18 2019-01-25 比亚迪股份有限公司 Mos型功率器件及其制备方法
CN111128727A (zh) * 2019-12-10 2020-05-08 上海华虹宏力半导体制造有限公司 Jfet器件的制造方法、jfet器件及其版图结构
CN111403471A (zh) * 2020-03-02 2020-07-10 上海华虹宏力半导体制造有限公司 高压jfet器件及其制造方法、高压jfet器件的版图结构
CN111696984A (zh) * 2020-06-09 2020-09-22 杰华特微电子（杭州）有限公司 半导体器件及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510560A (zh) * 2009-03-30 2009-08-19 东南大学 减少热载流子效应的p型横向双扩散金属氧化物半导体管
CN105810680A (zh) * 2016-03-15 2016-07-27 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN105810740A (zh) * 2016-04-19 2016-07-27 上海华虹宏力半导体制造有限公司 高压ldmos器件及工艺方法
WO2018041082A1 (zh) * 2016-08-31 2018-03-08 无锡华润上华科技有限公司 集成有结型场效应晶体管的器件及其制造方法
CN109273529A (zh) * 2017-07-18 2019-01-25 比亚迪股份有限公司 Mos型功率器件及其制备方法
CN111128727A (zh) * 2019-12-10 2020-05-08 上海华虹宏力半导体制造有限公司 Jfet器件的制造方法、jfet器件及其版图结构
CN111403471A (zh) * 2020-03-02 2020-07-10 上海华虹宏力半导体制造有限公司 高压jfet器件及其制造方法、高压jfet器件的版图结构
CN111696984A (zh) * 2020-06-09 2020-09-22 杰华特微电子（杭州）有限公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
CN113921592A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
US9299831B2 (en) Field effect transistor and semiconductor device
US8722477B2 (en) Cascoded high voltage junction field effect transistor
US9153666B1 (en) LDMOS with corrugated drift region
US5589405A (en) Method for fabricating VDMOS transistor with improved breakdown characteristics
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
JP5098026B2 (ja) 高圧ｎｍｏｓトランジスタの製造方法
US10038082B2 (en) Cascoded high voltage junction field effect transistor
CN114361244B (zh) Ldmosfet器件、制作方法及芯片
KR100555280B1 (ko) 반도체 장치 및 그 제조 방법
US11532741B2 (en) Semiconductor device having vertical DMOS and manufacturing method thereof
CN112018187B (zh) Ldmos器件及其制造方法
CN111403471B (zh) 高压jfet器件及其制造方法、高压jfet器件的版图结构
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
US20120037980A1 (en) Edge termination region
CN113921592B (zh) 结型场效应管器件及其形成方法
JP2004022769A (ja) 横型高耐圧半導体装置
CN111128727B (zh) Jfet器件的制造方法、jfet器件及其版图结构
US10062778B2 (en) Semiconductor device
KR102374129B1 (ko) 부트스트랩 다이오드를 포함하는 고전압 반도체 소자
JP2001060634A (ja) 半導体装置およびその製造方法
CN113948571B (zh) 半导体结构及其形成方法
CN111524965B (zh) 降低高压互连影响的横向器件及制备方法
US11742422B2 (en) Semiconductor device and method of fabricating the same
US11417761B1 (en) Transistor structure and method for fabricating the same
TWI818371B (zh) 高壓元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant