CN208538866U - 宽沟槽栅igbt芯片 - Google Patents
宽沟槽栅igbt芯片 Download PDFInfo
- Publication number
- CN208538866U CN208538866U CN201821367528.2U CN201821367528U CN208538866U CN 208538866 U CN208538866 U CN 208538866U CN 201821367528 U CN201821367528 U CN 201821367528U CN 208538866 U CN208538866 U CN 208538866U
- Authority
- CN
- China
- Prior art keywords
- igbt chip
- wide
- groove
- wall
- trench gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及半导体技术领域,具体涉及一种宽沟槽栅IGBT芯片,包括IGBT芯片本体,IGBT芯片本体包括N‑型衬底,N‑型衬底的上表面开设有多个宽沟槽,宽沟槽的内部填充中部绝缘物,宽沟槽的内壁设置沟槽内氧化层,沟槽内氧化层的侧壁外侧设置多晶硅墙,所述中部绝缘物位于宽沟槽内的多晶硅墙之间;本实用新型采用宽沟槽栅设计,提升了IGBT芯片的电导调制效果,达到低VCEsat的功能,降低了IGBT芯片的通态功耗;另外,通过在宽沟槽中设置多晶硅墙,与现有技术的沟槽式IGBT结构相比,该宽沟槽栅IGBT芯片中宽沟槽底部多晶硅与集电极间的电容Cgc(米勒电容)减小,提高了IGBT的开关频率,降低了IGBT的开关损耗。
Description
技术领域
本实用新型涉及半导体技术领域,具体涉及一种宽沟槽栅IGBT芯片。
背景技术
目前,现有的沟槽式IGBT芯片,其结构如图2所示:包括N-型衬底7,在N-型衬底7的底部设置有N型电场中止层8、P型注入区9,在P型注入区9的下部设置底层金属层10并引出集电极,在N-型衬底7的上表面开设有若干沟槽,现有技术中沟槽宽度为1μm,在沟槽内设置沟槽内氧化层3,在沟槽内还填充多晶硅,自多晶硅引出栅极,沟槽之间设置有MOS结构,在MOS结构上开设接触孔引出发射极。
IGBT等功率电子器件在工作中,由于自身的功率损耗,将引起IGBT温度升高。引起功率器件发热的原因主要有两个,一是功率器件导通时产生的通态损耗,二是功率器件的开通与关断过程中产生的开关损耗。通态损耗主要与功率器件的导通压降、承载电流以及导通占空比有关;开关损耗主要与功率器件的承载电压、电流以及开关频率有关。
传统IGBT技术是以比较厚的硅片为基础的,意味着导通状态下衬底的内部电阻相当大,若为了降低电阻,调整衬底掺杂浓度会对器件其它参数带来不利的影响,衬底厚度是标志通态损耗大小的参数——饱和电压Vcesat的主要决定因素,衬底越厚,饱和电压越大。
为了改善IGBT的通态损耗,现有技术中有背面场中止(fieldstop)技术,通过在IGBT的衬底区和集电极区之间加入一个N型电场中止层8(如图2所示),使电场强度在这一层中基本降低到零,故IGBT的电压阻断能力与衬底厚度不再有关系,因此衬底可以研磨得更薄,这就使IGBT具有很低的饱和电压,因而有更低的通态损耗。
IGBT的电导调制效果可以降低器件的通态电阻,当对IGBT施加正向电压Vge时,栅极电流对栅极和发射极之间的电容Cge充电,但电压Vge大于开启电压Vth时,栅氧化层的外周圈形成薄薄的N型反型层,N型反型层将N+型区与N-衬底相连形成了导电通道,即IGBT芯片中的PNP电晶体的中的N-型衬底中形成电流,激发空穴从P型注入区注入到N-型衬底中,达到电导调制效果,大幅降低了N-型衬底的电阻,达到可以导通大电流及低VCEsat的功能。
现有技术中有通过改善IGBT中电导调制效果达到低VCEsat的功能,通过按比例开发射极接触孔4(如图2所示),提高了该MOS结构下的N-衬底7区中从P型注入区9注入的空穴电流密度,提升了IGBT的电导调制效果,但未开接触孔4下的MOS结构失去了其功能。
实用新型内容
为了解决上述技术问题中的不足,本实用新型的目的在于:提供一种宽沟槽栅IGBT芯片,结构简单,改善了IGBT芯片中电导调制效果,达到了降低导通压降的目的,降低了通态功耗。
本实用新型为解决其技术问题所采用的技术方案为:
所述宽沟槽栅IGBT芯片,包括IGBT芯片本体,IGBT芯片本体包括N-型衬底,N-型衬底的上表面开设有多个宽沟槽,宽沟槽的内部填充中部绝缘物,宽沟槽的内壁设置沟槽内氧化层,沟槽内氧化层的侧壁外侧设置多晶硅墙,所述中部绝缘物位于宽沟槽内的多晶硅墙之间。
进一步优选,IGBT芯片本体包括N-型衬底,N-型衬底的底部依次设置有N型电场中止层、P型注入区,在P型注入区的下部设置底层金属层并向外引出IGBT芯片的集电极,相邻的两个宽沟槽之间自上而下依次设置N+型源区和P型基区形成MOS结构,在MOS结构上设置顶层金属层,并通过开设接触孔引出IGBT芯片的发射极。
进一步优选,多晶硅墙向外引出IGBT芯片的栅极。
进一步优选,多晶硅墙采用多晶硅制成。
进一步优选,宽沟槽的宽度为1-10μm。
进一步优选,宽沟槽中的中部绝缘物为氧化硅或BPSG等绝缘材料。
与现有技术相比,本实用新型具有以下有益效果:
本实用新型采用宽沟槽栅设计,取消了现有技术中按比例开接触孔设计,MOS结构上的发射极接触孔全开,增加了IGBT芯片中MOS结构的密度,通过宽沟槽栅设计提高了沟槽两侧MOS结构下的N-衬底区中从P型注入区注入的空穴电流密度,提升了IGBT芯片的电导调制效果,达到低VCEsat的功能,降低了IGBT芯片的通态功耗;另外,通过在宽沟槽中设置多晶硅墙,与现有技术的沟槽式IGBT结构相比,该宽沟槽栅IGBT芯片中宽沟槽底部多晶硅与集电极间的电容Cgc(米勒电容)减小,提高了IGBT的开关频率,降低了IGBT的开关损耗。
附图说明
图1本实用新型结构示意图;
图2本实用新型背景技术中原结构示意图;
图3-11本实用新型实施例IGBT芯片制造流程图。
图中:1、顶层金属层;2、硼磷硅玻璃;3、沟槽内氧化层;4、接触孔;5、多晶硅墙;6、N+型源区;7、N-型衬底;8、N型电场中止层;9、P型注入区;10、底层金属层;11、中部绝缘物;12、P型基区;13、宽沟槽;14、第一层氧化层;15、多晶硅。
具体实施方式
下面结合附图对本实用新型实施例做进一步描述:
实施例1
如图1所示,本实用新型所述宽沟槽栅IGBT芯片,包括IGBT芯片本体,IGBT芯片本体包括N-型衬底7,N-型衬底7的底部依次设置有N型电场中止层8、P型注入区9,在P型注入区9的下部设置底层金属层10并向外引出IGBT芯片的集电极,相邻的两个宽沟槽13之间自上而下依次设置N+型源区6和P型基区12形成MOS结构,在MOS结构上设置顶层金属层1,并通过开设接触孔4引出IGBT芯片的发射极,N-型衬底7的上表面开设有多个宽沟槽13,宽沟槽13的内部填充中部绝缘物11,宽沟槽13的内壁设置沟槽内氧化层3,沟槽内氧化层3的侧壁外侧设置多晶硅墙5,所述中部绝缘物11位于宽沟槽13内的多晶硅墙5之间,多晶硅墙5向外引出IGBT芯片的栅极。
其中,多晶硅墙5采用多晶硅15制成;宽沟槽13的宽度为1-10μm;宽沟槽13中的中部绝缘物11为氧化硅或BPSG等绝缘材料;沟槽内氧化层3为氧化硅层。
如图3-图11所示,本实用新型的制造流程,包括如下步骤:
步骤1,在N-型衬底7的上表面进行第一次氧化处理,在N-型衬底7的表面形成第一层氧化层14,进行第一道光刻,用干法蚀刻形成宽沟槽13,如图3所示;
步骤2,在N-型衬底7的上表面进行第二次氧化处理,形成沟槽内氧化层3,如图4所示;
步骤3,在N-型衬底7上表面的宽沟槽13内进行多晶硅15沉积,如图5所示;
步骤4,对上步骤沉积的多晶硅15进行干法蚀刻,在宽沟槽13内形成两个多晶硅墙5,如图6所示;
步骤5,对宽沟槽13中空缺处填充绝缘物,形成中部绝缘物11,并将N-型衬底7上方的第一层氧化层14去除,露出N-型衬底7表面,如图7所示;
步骤6,在N-型衬底7上按常规的MOS结构的做法制作顶层P型基区12以及N+型源区6,如图8所示;
步骤7,在芯片正面进行硼磷硅玻璃2沉积,并进行第三道光刻,开IGBT的发射极接触孔4,如图9所示;
步骤8,在芯片正面进行金属层沉积,形成顶层金属层11,如图10所示;
步骤9,将芯片研磨减薄,并进行N型离子注入、高温退火等工序形成N型电场中止层8,同样工序形成P型注入区9,如图11所示;
步骤10,对芯片背面进行金属层沉积形成底层金属层10,制成如图1所示的宽沟槽13栅IGBT芯片。
以上实施例中把上述P型与N型材料层对换,基于相同的结构制作顺序可达到P通道宽沟槽13栅IGBT芯片相同的有益效果。
以上所述,仅是本实用新型的较佳实施例而已,并非是对本实用新型作其它形式的限制,任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本实用新型技术方案内容,依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与改型,仍属于本实用新型技术方案的保护范围。
Claims (6)
1.一种宽沟槽栅IGBT芯片,包括IGBT芯片本体,IGBT芯片本体包括N-型衬底(7),其特征在于,N-型衬底(7)的上表面开设有多个宽沟槽(13),宽沟槽(13)的内部填充中部绝缘物(11),宽沟槽(13)的内壁设置沟槽内氧化层(3),沟槽内氧化层(3)的侧壁外侧设置多晶硅墙(5),所述中部绝缘物(11)位于宽沟槽(13)内的多晶硅墙(5)之间。
2.根据权利要求1所述的宽沟槽栅IGBT芯片,其特征在于, N-型衬底(7)的底部依次设置有N型电场中止层(8)、P型注入区(9),在P型注入区(9)的下部设置底层金属层(10)并向外引出IGBT芯片的集电极,相邻的两个宽沟槽(13)之间自上而下依次设置N+型源区(6)和P型基区(12)形成MOS结构,在MOS结构上设置顶层金属层(1),并通过开设接触孔(4)引出IGBT芯片的发射极。
3.根据权利要求1所述的宽沟槽栅IGBT芯片,其特征在于,多晶硅墙(5)向外引出IGBT芯片的栅极。
4.根据权利要求1或3所述的宽沟槽栅IGBT芯片,其特征在于,多晶硅墙(5)采用多晶硅(15)制成。
5.根据权利要求1所述的宽沟槽栅IGBT芯片,其特征在于,宽沟槽(13)的宽度为1-10μm。
6.根据权利要求1或5所述的宽沟槽栅IGBT芯片,其特征在于,宽沟槽(13)中的中部绝缘物(11)为氧化硅或BPSG绝缘材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821367528.2U CN208538866U (zh) | 2018-08-23 | 2018-08-23 | 宽沟槽栅igbt芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821367528.2U CN208538866U (zh) | 2018-08-23 | 2018-08-23 | 宽沟槽栅igbt芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208538866U true CN208538866U (zh) | 2019-02-22 |
Family
ID=65377500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821367528.2U Active CN208538866U (zh) | 2018-08-23 | 2018-08-23 | 宽沟槽栅igbt芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208538866U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115207108A (zh) * | 2022-09-14 | 2022-10-18 | 淄博美林电子有限公司 | 一种低米勒电容igbt及其制作方法 |
-
2018
- 2018-08-23 CN CN201821367528.2U patent/CN208538866U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115207108A (zh) * | 2022-09-14 | 2022-10-18 | 淄博美林电子有限公司 | 一种低米勒电容igbt及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
CN105932042B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
CN105762176B (zh) | 碳化硅mosfet器件及其制作方法 | |
KR960043266A (ko) | 모오스 게이트형 전력 트랜지스터 | |
CN103165655A (zh) | 半导体装置及其制造方法 | |
CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
CN104103694A (zh) | 一种沟槽型绝缘栅场效应晶体管及其制造方法 | |
CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
CN103299426A (zh) | 在碳化硅中具有改进的击穿电压的双极结晶体管 | |
CN105489644A (zh) | Igbt器件及其制作方法 | |
US20130178012A1 (en) | Method for manufacturing a gate-control diode semiconductor device | |
CN208538866U (zh) | 宽沟槽栅igbt芯片 | |
CN103681817A (zh) | Igbt器件及其制作方法 | |
WO2021232806A1 (zh) | 沟槽栅金属氧化物半导体场效应管及其制备方法 | |
WO2021114437A1 (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
WO2023093132A1 (zh) | Iegt结构及其制作方法 | |
WO2020114073A1 (zh) | 绝缘栅双极型晶体管及其制备方法、电气设备 | |
CN203871337U (zh) | 沟槽型igbt器件 | |
CN106783993B (zh) | 具有衬底内复合介质层结构的氮化镓异质结场效应管 | |
WO2021232801A1 (zh) | Igbt器件及其制备方法 | |
CN109461769A (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
CN209434191U (zh) | 沟槽型功率器件 | |
CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
CN103762241B (zh) | 一种梳状栅纵向沟道soi ldmos单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |