CN205723550U - 一种mosfet - Google Patents

Abstract

本实用新型公开了一种MOSFET,包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧。一种MOSFET的制备方法，在掩蔽层的掩蔽下对外延层进行漏区通孔的刻蚀；淀积多晶硅，填充漏区通孔，并对多晶硅进行掺杂；多晶硅刻蚀，形成沟槽；栅氧生长和多晶硅栅淀积；多晶硅栅刻蚀和沟道区光刻和注入、退火、源区光刻、注入和退火；沉淀介质层；进行接触孔注入、退火，并淀积第一金属；对第一金属进行化学机械抛光；淀积第二金属；钝化层淀积及引出孔光刻、刻蚀。本实用新型将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。

Description

一种MOSFET

技术领域

本实用新型涉及半导体领域，更确切地说是一种MOSFET及其制备方法。

背景技术

随着封装技术的发展，电子行业中出现了多种新型的封装形式，这些封装形式对芯片的要求也发生了不同的变化，在某一些封装形式中，要求芯片的引出端必须都在芯片的表面，而传统MOSFET器件的漏端引出是在芯片背面。因此，传统MOSFET器件无法满足某些封装要求，特别是目前应用广泛的多芯片封装(MCP)和芯片尺寸封装(CSP)。

传统MOSFET器件的漏端引出是在芯片背面，无法满足在芯片正面打线接触的封装要求，本实用新型在传统MOSFET器件的工艺中引入通孔工艺，将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。

传统MOSFET器件工艺有五次光刻和四次光刻两种(实际工艺中钝化层光刻不计算在内)，五次光刻工艺按照先后顺序分别为沟槽，沟道区，源区，接触孔和金属层，四次光刻工艺按照先后顺序分别为沟槽，源区，接触孔和金属层。

现有技术的MOSFET的漏极在基片背面，因此在封装工艺中，漏极只能通过芯片背面引出。

实用新型内容

本实用新型的目的是提供一种MOSFET，其可以解决现有技术中的MOSFET的漏极在基片背面，因此在封装工艺中，漏极只能通过芯片背面引出的缺点。

本实用新型采用以下技术方案：

一种MOSFET,包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧。

还包括一基片及设于所述基片一侧的外延层，且所述外延层的另一侧还淀设有一栅氧化 层及一介质形成的介质层，且所述外延层内设有沟道注入区，且所述沟道注入区为所述外延层杂质注入形成。

还包括一漏极通孔，所述漏极通孔设于所述外延层、栅氧化层和介质层内，且所述第一金属与所述基片接触，所述漏极通孔内淀设有多晶硅栅，且所述多晶硅栅将所述漏极通孔淀设满。

还包括漏极接触孔，其设于所述漏极通孔内的多晶硅栅内，且所述漏极接触孔穿过所述介质层和栅氧化层，且所述漏极通孔内淀设有第一金属。

还包括一源区注入区，所述源区注入区为所述沟道区内杂质注入形成。

还包括若干第一栅极沟槽，且所述第一栅极沟槽设于所述沟道区注入区内，且所述第一栅极沟槽的底部设于所述外延层内，所述第一栅极沟槽内淀设有栅氧化层及多晶硅栅，且所述第一栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅栅将所述第一栅极沟槽内部填满，所述第一栅极沟槽的侧壁与源区注入区接触。

还包括若干源极接触孔，且所述源极接触孔设于所述沟道注入区内，且所述源极接触孔穿过所述栅氧化层及介质层，且所述源极接触孔内淀设有第一金属，且对所述源极接触孔的底部注入，形成源极接触孔注入区，所述第一栅极沟槽与所述源极接触孔间隔设置。

还包括第二栅极沟槽，且所述第二栅极沟槽设于所述沟道注入区内，且所述栅极沟槽的底部设于所述外延层内，所述第二栅极沟槽内设有栅氧化层及多晶硅栅，所述栅极侧壁上淀设有栅氧化层，多晶硅栅将所述第二栅极沟槽填满。

还包括栅极接触孔，且所述栅极接触穿过所述介质层及栅氧化层，所述栅极接触孔设于所述第二栅极沟槽的多晶硅栅内，且第一金属将所述栅极接触孔淀设满。

一种MOSFET的制备方法，包括以下步骤：

在掩蔽层的掩蔽下对外延层进行漏区通孔的刻蚀；

淀积多晶硅，填充漏区通孔，并对多晶硅进行掺杂；

多晶硅刻蚀，去除掩蔽层表面的多晶硅，去除掩蔽层，重新淀积掩蔽层，在掩蔽层的掩蔽下对外延层进行沟槽刻蚀，形成沟槽；

栅氧生长和多晶硅栅淀积；

多晶硅栅刻蚀和沟道区光刻和注入、退火、源区光刻、注入和退火；

淀积介质层，进行接触孔光刻，刻蚀；

进行接触孔注入、退火，并淀积第一金属；

对第一金属进行化学机械抛光；

淀积第二金属，并进行光刻，刻蚀；

钝化层淀积及引出孔光刻、刻蚀。

本实用新型的优点是：将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。

附图说明

下面结合实施例和附图对本实用新型进行详细说明，其中：

图1是本实用新型的MOSFET的结构示意图。

图2至图13是本实用新型的场效应晶体管制备方法的中间体的结构示意图。

具体实施方式

下面结合附图进一步阐述本实用新型的具体实施方式：

如图1所示，本实用新型公开了一种MOSFET,包括漏极130、源极120和栅极110，且所述漏极130、源极120和栅极110设于同侧。

本实用新型的MOSFET将漏端从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。

本实用新型包括一基片10及设于所述基片10一侧的外延层20，且所述外延层20的另 一侧还淀设有一栅氧化层30和一介质形成的介质层70，且所述外延层内设有沟道注入区60，且所述沟道注入区60为所述外延层杂质注入形成。本实用新型包括一源区注入区50，所述源区注入区50为沟道注入区内杂质注入形成。

本实用新型漏极通孔25内部淀设有多晶硅栅40，且所述漏极通孔25设于所述外延层20、栅氧化层30内，所述漏极通孔25的侧壁上淀设有多晶硅栅40，且多晶硅栅40与所述基片10接触，且所述多晶硅栅40将所述漏极通孔淀设满，还包括漏极接触孔85，其设于所述漏极通孔25内的多晶硅栅40内，且所述漏极接触孔85穿过所述栅氧化层30和介质层70，且所述漏极接触孔85内淀设有第一金属80。通过该漏极通孔和漏极接触孔将漏端从芯片的背面引到了芯片的正面，从而满足了封装的要求。

本实用新型还包括第二金属90，其淀设于介质层70上，且所述第二金属90与漏极接触孔85内的第一金属80接触，形成漏极的引出极。

本实用新型包括若干第一栅极沟槽24，且所述第一栅极沟槽设于所述源区注入区50内，且所述第一栅极沟槽24的底部设于所述外延层20内，所述第一栅极沟槽23内淀设有栅氧化层30及多晶硅栅40，且所述第一栅极沟槽24的底部及侧壁上淀设有栅氧化层30，所述多晶硅栅40将所述第一栅极沟槽24内部填满，所述第一栅极沟槽24的侧壁与源区注入区50接触。

本实用新型还包括第二栅极沟槽23，且所述第二栅极沟槽23设于所述沟道注入区50内，且所述栅极沟槽23的底部设于所述外延层20内，所述第二栅极沟槽内设有栅氧化层30及多晶硅栅40，所述栅极侧壁上淀设有栅氧化层30，多晶硅栅40将所述第二栅极沟槽填满。

本实用新型还包括栅极接触孔81，且所述栅极接触81穿过所述介质层70及栅氧化层30，所述栅极接触孔81设于所述第二栅极沟槽的多晶硅栅40内，且第一金属80将所述栅极接触孔81淀设满。

本实用新型还包括第二金属90，其淀设于介质层70上，且所述第二金属90与源极接触孔82、83内的第一金属80接触，形成源极的引出极。且所述第二金属90与栅极接触孔81 内的第一金属80接触，形成栅极的引出极。

本实用新型还公开了MOSFET的制备方法，具体包括以下步骤：

在基片上进行外延生长：根据MOSFET的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成，如图2所示。选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成，在外延层上生长一层掩蔽层，该掩蔽层的作用是为后面的漏区通孔刻蚀提供掩蔽，掩蔽层材料的成分可以为氧化硅、氮化硅或者两者结合；

淀积掩蔽层，进行漏区通孔光刻，掩蔽层刻蚀：进行漏区通孔光刻，并对掩蔽层进行刻蚀，刻蚀出漏区通孔刻蚀窗口251，如图3所示。去除光刻胶，进行漏区通孔刻蚀：去除光刻胶，进行漏区通孔刻蚀，在掩蔽层的掩蔽作用下形成漏区通孔25，如图4所示。

淀积多晶硅，填充漏区通孔，并对多晶硅进行掺杂，降低电阻率：淀积多晶硅，填充漏区通孔并对多晶硅栅40进行掺杂，降低电阻率，如图5所示。淀积多晶硅填充漏区通孔，并对多晶硅进行重掺杂，降低电阻率，掺杂方式可以为多晶硅淀积时直接掺杂，也可以为多晶硅淀积后，注入再退火。

多晶硅刻蚀，去除掩蔽层表面的多晶硅，去除掩蔽层，重新淀积掩蔽层，进行沟槽光刻，并刻蚀掩蔽层：该掩蔽层21的作用是为后面的沟槽刻蚀提供掩蔽，掩蔽层材料的成分可以为氧化硅、氮化硅或者两者结合，进行沟槽光刻光刻胶22，并对掩蔽层进行刻蚀，刻蚀出沟槽刻蚀窗口，如图6所示。

去除光刻胶，进行沟槽刻蚀：在掩蔽层的掩蔽作用下形成沟槽，且该沟槽包括第一栅极沟槽23和第二栅极沟槽24，如图7所示。

去除掩蔽层，生长栅氧，淀积多晶硅，并进行多晶硅掺杂：去除掩蔽层，进行牺牲氧化，并去掉氧化层；生长栅氧化层30，淀积多晶硅栅40，并对多晶硅栅40进行重掺杂，降低电阻率，如图8所示。去掉掩蔽层，进行牺牲氧化并去除氧化层，再生长栅氧，淀积多晶硅，填充沟槽，并对多晶硅进行掺杂，降低电阻率，掺杂方式可以为多晶硅淀积时直接掺杂，也可以为多晶硅淀积后，注入再退火。

多晶硅刻蚀，去除外延表面的多晶硅，进行沟道区光刻、注入、退火，源区光刻、注入、 退火：刻蚀掉多余的多晶硅栅40，使多晶硅栅表面40与源区表面相平，即源区表面的多晶硅栅被刻蚀掉，但沟槽内的多晶硅栅保留，形成MOSFET的栅极；进行沟道注入区50光刻、注入，去除光刻胶，并进行退火，得到期望的沟道区杂质分布，形成注入沟道区50；进行源区光刻、注入，去除光刻胶，并进行退火，激活杂质，形成源区注入区60，如图9所示。

淀积介质层，进行接触孔光刻，刻蚀介质层，并刻蚀外延层，深度应在源区结深与沟道区结深之间：淀积介质层70，介质层的成分为氧化硅，再淀积一层掩蔽层71，掩蔽层71材料为氮化硅，进行漏区通孔光刻，去除光刻胶72，形成漏区通孔的刻蚀窗口和掩蔽层刻蚀，将漏区通孔位置上的掩蔽层刻蚀掉，如图10所示。

进行接触孔注入、退火，并淀积第一金属：除光刻胶，进行接触孔注入，并进行退火；淀积第一金属，填充源极接触孔和漏极接触孔及栅极接触孔，如图11所示，第一金属的材料为钨。

化学机械抛光，去除介质表面的第一金属：对第一金属进行化学机械抛光，通过化学机械抛光去除硅片表面多余的第一层金属，保留源极接触孔、漏极通孔和栅极接触孔内的第一层金属，如图12所示。

淀积第二金属，并进行光刻、刻蚀：淀积第二金属，并进行光刻，刻蚀：淀积第二层金属90，并进行光刻、刻蚀，形成MOSFET引出电极，第二层金属材料为铝铜合金或者铝硅铜合金，其成分组成为半导体行业常用材料，如图13所示。

淀积钝化层，并进行引出孔的光刻、刻蚀：钝化层淀积及引出孔光刻、刻蚀，淀积钝化层100，钝化层材料为氧化硅、氮化硅或其复合材料制成，对芯片表面形成保护，进行光刻、刻蚀，将第二层金属表面的钝化层去除，留出封装打线接触的引出孔。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种MOSFET,其特征在于，包括漏极、源极和栅极，且所述漏极、源极和栅极设于同侧；还包括一基片及设于所述基片一侧的外延层，且所述外延层的另一侧还淀设有一栅氧化层及一介质形成的介质层，且所述外延层内设有沟道注入区，且所述沟道注入区为所述外延层杂质注入形成。

2.根据权利要求1所述的MOSFET，其特征在于，还包括一漏极通孔，所述漏极通孔设于所述外延层、栅氧化层和介质层内，所述漏极通孔内淀设有多晶硅栅，且所述多晶硅栅将所述漏极通孔淀设满,且所述多晶硅栅与所述基片接触。

3.根据权利要求2所述的MOSFET，其特征在于，还包括漏极接触孔，其设于所述漏极通孔内的多晶硅栅内，且所述漏极接触孔穿过所述介质层和栅氧化层，且所述漏极通孔内淀设有第一金属。

4.根据权利要求1至3中任意一项所述的MOSFET，其特征在于，还包括一源区注入区，所述源区注入区为所述沟道区内杂质注入形成。

5.根据权利要求4所述的MOSFET，其特征在于，还包括若干第一栅极沟槽，且所述第一栅极沟槽设于所述沟道区注入区内，且所述第一栅极沟槽的底部设于所述外延层内，所述第一栅极沟槽内淀设有栅氧化层及多晶硅栅，且所述第一栅极沟槽的底部及侧壁上淀设有栅氧化层，所述多晶硅栅将所述第一栅极沟槽内部填满，所述第一栅极沟槽的侧壁与源区注入区接触。

6.根据权利要求4所述的MOSFET，其特征在于，还包括第二栅极沟槽，且所述第二栅极沟槽设于所述沟道注入区内，且所述栅极沟槽的底部设于所述外延层内，所述第二栅极沟槽内设有栅氧化层及多晶硅栅，所述栅极侧壁上淀设有栅氧化层，多晶硅栅将所述第二栅极沟槽填满。

7.根据权利要求5所述的MOSFET，其特征在于，还包括若干源极接触孔，且所述源极接触 孔设于所述沟道注入区内，且所述源极接触孔穿过所述栅氧化层及介质层，且所述源极接触孔内淀设有第一金属，且对所述源极接触孔的底部注入，形成源极接触孔注入区，且所述源极接触孔注入区设于所述沟道注入区内，所述第一栅极沟槽与所述源极接触孔间隔设置。

8.根据权利要求6所述的MOSFET，其特征在于，还包括栅极接触孔，且所述栅极接触穿过所述介质层及栅氧化层，所述栅极接触孔设于所述第二栅极沟槽的多晶硅栅内，且第一金属将所述栅极接触孔淀设满。