CN103839823B - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN103839823B CN103839823B CN201210492208.0A CN201210492208A CN103839823B CN 103839823 B CN103839823 B CN 103839823B CN 201210492208 A CN201210492208 A CN 201210492208A CN 103839823 B CN103839823 B CN 103839823B
- Authority
- CN
- China
- Prior art keywords
- work function
- layer
- polysilicon layer
- transistor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 100
- 229920005591 polysilicon Polymers 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000001154 acute effect Effects 0.000 claims description 3
- 229910021478 group 5 element Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 12
- 238000009415 formwork Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 22
- 239000000463 material Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 11
- 239000000969 carrier Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- -1 phosphorus Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
一种晶体管的形成方法包括：提供半导体衬底，在半导体衬底上形成有介质层、位于介质层上的多晶硅层；对多晶硅层进行功函数调整，形成功函数多晶硅层，在沿栅长方向，所述功函数多晶硅层分为第一功函数区域和第二功函数区域，第二功函数区域位于第一功函数区域两侧，其中，当晶体管为NMOS晶体管时，第二功函数区域的功函数高于第一功函数区域的功函数，当晶体管为PMOS晶体管时，第二功函数区域的功函数低于第一功函数区域的功函数；去除功函数多晶硅层之外的多晶硅层部分，剩余的功函数多晶硅层作为栅极；在栅极两侧的半导体衬底上形成源极和漏极。使用本发明的晶体管，减弱甚至消除了短沟道效应。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶体管的形成方法。
背景技术
在半导体技术领域，晶体管作为最基本的半导体器件被广泛应用。在正常工作时，栅电极通电，栅电压产生电场控制源、漏间沟道区内载流子的产生。当栅电压达到晶体管的阈值电压时，使沟道区源端反型并允许沟道区中的载流子在源、漏间移动。例如，当晶体管为NMOS管时，栅电压为正电压，会吸引电子向栅极运动，从而形成导通沟道。但是，随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短，源、漏间的距离拉近，源端反型“消耗”大多数沟道区中的载流子，使得栅极中心区域相比边缘区域“分享”到的载流子量减少，栅极对沟道区在栅长方向上的控制不充分，进而影响到沟道区的导通。栅电压产生的电场对沟道区的控制能力下降，还会降低沟道区中的载流子迁移率，这种情形被称为短沟道效应，影响半导体器件的电学性能。
在现有技术中，在最小化短沟道效应的尝试中，近来提出各种各样改善短沟道效应的方法，包括对栅极进行功函数调整以改善短沟道效应。然而，现有技术的对栅极进行功函数调整的方法虽然改善了短沟道效应，但是半导体器件的性能并没有得到明显提升。
更多关于功函数调整方法的知识，请参照例2011年7月13日公开的公开号为CN1828902B的中国专利文献。
发明内容
本发明解决的问题是现有技术的功函数调整的方法并没有明显提升晶体管的性能。
为解决上述问题，本发明提供一种新的晶体管的形成方法，包括：
提供半导体衬底，在所述半导体衬底上形成有介质层、位于所述介质层上的多晶硅层；
对用于作为栅极的多晶硅层部分进行功函数调整，形成功函数多晶硅层，在沿栅长方向，所述功函数多晶硅层分为第一功函数区域和第二功函数区域，所述第二功函数区域位于第一功函数区域两侧，其中，当所述晶体管为NMOS晶体管时，所述第二功函数区域的功函数高于第一功函数区域的功函数，当所述晶体管为PMOS晶体管时，所述第二功函数区域的功函数低于第一功函数区域的功函数；
去除所述功函数多晶硅层之外的多晶硅层部分，所述功函数多晶硅层作为栅极；
在所述栅极两侧的半导体衬底上形成源极和漏极。
可选的，所述对用于作为栅极的多晶硅层部分进行功函数调整的方法，包括：
在所述多晶硅层上形成图形化的第一掩模层，定义栅极的位置；
以所述图形化的第一掩模层为掩模，使用倾斜注入方法对多晶硅层进行功函数调整离子注入，其中，倾斜注入的方向与所述多晶硅层表面的夹角为锐角。
可选的，所述对用于作为栅极的多晶硅层部分进行功函数调整的方法，包括：
在所述多晶硅层上形成图形化的第一掩模层，定义第一功函数区域的位置；
以所述图形化的第一掩模层为掩模，对所述多晶硅层进行功函数调整离子注入，在所述多晶硅层中形成第一功函数区域；
去除所述第一功函数区域两侧的部分第一掩模层，去除的部分第一掩膜层下的多晶硅层作为第二功函数区域。
可选的，所述去除第一功函数区域两侧的部分第一掩模层的方法，包括干法刻蚀或湿法刻蚀。
可选的，所述功函数调整离子注入的方法包括：在垂直于所述多晶硅层表面方向注入。
可选的，所述倾斜注入的方向与所述多晶硅层表面的夹角为10°～45°。
可选的，所述功函数调整离子注入的离子浓度范围为：1010～1020atom/cm2。
可选的，所述功函数调整离子包括III族元素或V族元素。
可选的，去除所述功函数多晶硅层之外的多晶硅层部分的方法包括：
形成第二掩模层，所述第二掩模层覆盖所述功函数多晶硅层；
以所述第二掩模层为掩模刻蚀去除图形化的第一掩模层、功函数多晶硅层之外的多晶硅层部分；
去除所述第二掩模层。
可选的，所述晶体管为NMOS晶体管时，所述第一功函数区域的功函数范围为4.4eV～4.6eV，所述第二功函数区域的功函数范围为4.6eV～4.8eV。
可选的，所述晶体管为PMOS晶体管时，所述第一功函数区域的功函数范围为4.6eV～4.8eV，所述第二功函数区域的功函数的范围为4.4eV～4.6eV。
可选的，在形成所述栅极后，形成所述源极、漏极之前，在所述栅极周围形成侧墙。
与现有技术相比，本发明具有以下优点：
本发明在形成晶体管的过程中，在半导体衬底上沉积多晶硅层之后，对多晶硅层进行功函数调整，在多晶硅层中形成功函数多晶硅层，所述功函数多晶硅层作为待形成的栅极。而且，在栅长方向上，栅极分为第一功函数区域和位于第一功函数区域两侧的第二功函数区域，它们的功函数不同：若晶体管为NMOS晶体管时，第二功函数区域的功函数高于第一功函数区域的功函数；若晶体管为PMOS晶体管时，第二功函数区域的功函数低于第一功函数区域的功函数。则最终晶体管的栅极在栅长方向的功函数得到调整，减小甚至消除短沟道效应。具体地，经过功函数调整，晶体管中栅极的栅电压产生的电场在栅长方向分布均匀且增强，可以更充分吸引沟道区的载流子向栅极运动，使沟道区导通。而且进一步控制沟道区中载流子的迁移率，使沟道区畅通。这减弱甚至消除了短沟道效应。而且，该方法形成的晶体管的性能相对于现有技术中利用调整功函数改善短沟道效应形成的晶体管的性能好。并且，本发明在源极和漏极形成之前对待形成的栅极进行功函数调整，该功函数调整过程不会构成对源极和漏极的额外掺杂，确保后续形成的源极和漏极中的其他掺杂离子的成分、位置等稳定，进一步稳定晶体管的性能。
另外，本发明将栅极功函数调整步骤和多晶硅栅极的形成步骤相结合，在形成栅极的过程中，对多晶硅层中待形成的栅极区域进行功函数调整。步骤简单，生产效率高。
附图说明
图1是本发明具体实施例的形成带有功函数调整栅极的晶体管的方法流程图；
图2～图8是本发明具体实施例的形成带有功函数调整栅极的晶体管的方法的剖面结构示意图；
具体实施方式
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
参照图2，并结合参照图1，执行步骤S11，提供半导体衬底300，在半导体衬底300上形成有介质层301、位于介质层301上的多晶硅层302。
在具体实施例中，半导体衬底300的材料可以为单晶硅、单晶锗或单晶硅锗；也可以是绝缘体上硅（SOI）；或者还可以包括其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
在具体实施例中，所述介质层301用于后续形成栅介质层。介质层301的材料选择氧化硅，氧化硅介质层的形成方法包括热氧化工艺或化学气相沉积方法，或其他可行工艺，此为本领域技术人员所熟知的现有技术，在此不再赘述。
在具体实施例中，形成多晶硅层302的方法包括使用化学气相沉积方法（CVD），例如低压化学气相沉积方法（LPCVD）。其中，所述多晶硅层302用于后续形成栅极。
参照图3、图4和图5，并结合图1，执行步骤S12，对用于作为栅极的多晶硅层部分进行功函数调整，形成功函数多晶硅层304，在沿栅长方向，所述功函数多晶硅层304分为第一功函数区域314和第二功函数区域324，所述第二功函数区域324位于第一功函数区域314两侧。其中，功函数多晶硅层304作为栅极。当待形成的晶体管为NMOS晶体管时，所述第二功函数区域的功函数高于第一功函数区域的功函数；当待形成的晶体管为PMOS晶体管时，所述第二功函数区域的功函数低于第一功函数区域的功函数。
在具体实施例中，参照图3，对用于作为栅极的多晶硅层部分进行功函数调整的方法，包括：在多晶硅层302上形成图形化的第一掩模层303，图形化的第一掩模层303定义栅极的位置；以图形化的第一掩模层303为掩模，使用倾斜注入方法对多晶硅层302进行功函数调整离子注入，其中，倾斜注入的方向与多晶硅层302表面的夹角α为锐角。使用倾斜注入的方法进行功函数调整离子注入，功函数调整离子注入区域为图3所示的阴影部分，所述阴影部分为靠近待形成的晶体管源极和漏极的栅极两侧。功函数调整离子注入区域形成第二功函数区域324，在第二功函数区域324之间的多晶硅层部分为第一功函数区域314。第一功函数区域314和第二功函数区域324构成功函数多晶硅层304。在具体生产中，图形化的第一掩模层303的开口的侧壁，可以对倾斜注入的功函数调整离子形成阻挡，功函数调整离子的注入区域可以相对确定。进一步调整功函数调整离子注入的角度，减小或增大功函数调整离子注入的区域面积，以确定所需的功函数调整区域面积。参照图3，在本实施例中，倾斜注入的方向与多晶硅层302表面的夹角α范围为10°～45°。第二功函数区域324的功函数与第一功函数区域314的功函数在栅长方向不同，具体根据待形成的晶体管的类型调整它们的功函数高低。功函数调整可以使后续形成的栅极对栅介质层下的沟道区的载流子迁移率的控制能力增强，进而减轻甚至消除短沟道效应。
可选的，在功函数调整离子注入过程中的功函数调整离子浓度范围为1010～1020个/cm2，其中，功函数调整离子的种类通常可以使用化学元素周期表中的III族和V族元素中的任何一种，包括硼、铝、磷、镓、铟、铊、砷、锑或铋等。在本实施例中，源极和漏极都未形成，倾斜注入不会造成对源极和漏极的离子掺杂，消除了功函数调整离子掺杂对源极和漏极可能造成的影响。
在具体实施例中，所述图形化的第一掩模层303的材料选择光刻胶或硬掩模材料，其中，硬掩模材料选择氮化硅、氧化硅、氮氧化硅、无定形碳或氮化硼。
在其他实施例中，参照图4和图5，对用于作为栅极的多晶硅层部分进行功函数调整的方法，包括：首先，参照图4，在多晶硅层302上形成图形化的第一掩模层303；以该图形化的第一掩模层303为掩模，对多晶硅层302进行功函数调整离子注入，形成第一功函数区域314；参照图4和图5，去除第一功函数区域314两侧的部分图形化的第一掩模层303，去除的部分第一掩模层下的多晶硅层部分作为第二功函数区域324。在本实施例中，对功函数调整离子注入的方向没有限制，可以是垂直注入。对照前述实施例，使用倾斜注入的方法，也是可行的。但是，倾斜注入的方向与多晶硅层表面的夹角会很大，在80°～90°之间，可以使离子近乎垂直注入多晶硅层，确保未被掩膜层遮挡的多晶硅层部分几乎均有离子注入，不会出现第一功函数区域边界围成的范围内还有离子未注入区域的现象。在本实施例中，功函数调整离子的离子种类、注入过程中离子的浓度范围，参照前述实施例，与前述实施例的离子种类、浓度相同。具体地，去除第一功函数区域314两侧的部分图形化的第一掩模层303的方法包括干法刻蚀或湿法刻蚀。在本实施例中，使用湿法刻蚀，刻蚀剂腐蚀图形化的第一掩模层303的上表面和第一功函数区域314两侧的图形化的第一掩模层303的侧壁。经过刻蚀剂处理，图形化的第一掩模层303的高度降低，且第一功函数区域314两侧的图形化的第一掩模层303的侧壁也被腐蚀掉，并暴露部分多晶硅层。所暴露的部分多晶硅层即为第二功函数区域324，第二功函数区域324的功函数与第一功函数区域314的功函数不同。在湿法刻蚀中，使用的刻蚀剂可根据图形化的第一掩模层303的材料选择：若图形化的第一掩模层303的材料为氧化硅，则使用稀释氢氟酸溶液；若图形化的第一掩模层303的材料为氮化硅，则使用稀释磷酸溶液；若图形化的第一掩模层303为其他可选材料，则根据材料属性选择合适的稀释剂。在本实施例中，功函数调整离子为垂直注入，功函数掺杂离子完全不会进入到待形成的源极和漏极中，保证源极和漏极中不会受到功函数掺杂离子的影响。
在具体实施例中，图形化的第一掩模层303的材料包括光刻胶或硬掩模材料，所述硬掩模材料包括氮化硅、氧化硅、氮氧化硅、无定形碳或氮化硼。
参照图5、图6和图7，并结合图1，执行步骤S13，去除功函数多晶硅层304之外的多晶硅层部分，剩余的功函数多晶硅层304作为栅极。其中，在形成栅极的过程中，功函数多晶硅层304之外的多晶硅层部分下的介质层301也被去除，剩余的功函数多晶硅层304下的介质层部分作为栅介质层。执行本步骤，以下介绍均以图4至图5所示的形成功函数多晶硅层的实施例为例进行说阐述。但以下所述介绍同样适用于图3所示的形成功函数多晶硅层的实施例，以下的所有步骤条件均可作为参照。
在具体实施例中，去除所述功函数多晶硅层304之外的多晶硅层部分的方法包括：参照图5和图6，在形成功函数多晶硅层304后，在功函数多晶硅层304上形成第二掩模层305，第二掩模层305覆盖功函数多晶硅层304；之后，以该第二掩模层305为掩模，刻蚀图形化的第一掩模层305、多晶硅层302，形成栅极。在该过程中，也刻蚀介质层301，形成位于栅极下的栅介质层306。在具体实施例中，形成第二掩模层305的方法包括：使用化学气相沉积，或其他本领域技术人员所熟知的方法，形成覆盖功函数多晶硅层304和图形化的第一掩模层303的薄膜；之后，使用化学机械抛光（CMP），对薄膜进行抛光处理，使第二掩模层305的表面与图形化的第一掩模层303的表面持平，第二掩模层305覆盖功函数多晶硅层304。此为本领域技术人员熟知的技术，在此不再赘述。
在具体实施例中，刻蚀图形化的第一掩模层303的方法包括干法刻蚀或湿法刻蚀。则图形化的第一掩模层303相比于第二掩模层305具有较高的刻蚀选择比，即在刻蚀图形化的第一掩模层303时不会去除第二掩模层305，这可以通过选择合适的材料来确定，如在干法刻蚀中的第二掩模层305为光刻胶，而图形化的第一掩模层303为氮化硅层。之后，刻蚀多晶硅层302和介质层301，通常使用干法刻蚀工艺。
在具体实施例中，在形成栅极后，还包括在栅极周围的半导体衬底300上形成侧墙（未示出），所述侧墙用于保护后续形成源极、漏极过程中的离子注入过于接近沟道区，以避免发生源极、漏极穿通。对于形成侧墙的方法，为本领域技术人员熟知的技术，在此不再赘述。
参照图7和图8，并结合图1，执行步骤S14，形成栅极、位于栅极下的栅介质层306后，在栅极两侧的半导体衬底300上形成源极和漏极（未标示）。
在具体实施例中，在执行步骤S13后，参照图6，第二掩模层305可以不去除，再以第二掩模层305为掩模，在栅极周围的半导体衬底300进行离子注入，形成源极和漏极。之后，再去除第二掩模层305，可以节省工艺步骤。在本实施例中，若要形成的晶体管为NMOS管，则离子注入的类型为磷等N型离子，形成N型源极和漏极；若要形成的晶体管为PMOS管，则离子注入的类型为硼等P型离子，形成P型源极和漏极。此为本领域技术人员熟知的现有技术，在此不再赘述。
在本发明中，最终形成的晶体管的栅极在栅长方向具有不同功函数。具体地，参照图8，若晶体管为NMOS晶体管时，第一功函数区域314的功函数低于第二功函数区域324的功函数，如第一功函数区域314的功函数范围为4.4eV～4.6eV，而第二功函数区域324的功函数范围为4.6eV～4.8eV；若晶体管为PMOS晶体管时，第一功函数区域314的功函数高于第二功函数区域324的功函数，第一功函数区域314的功函数范围为4.6eV～4.8eV，第二功函数区域324的功函数范围为4.4eV～4.6eV。
在具体实施例中，参照图8，以NMOS晶体管为例，第一功函数区域314为进行功函数调整离子的掺杂区域，具有较低功函数，相对地，第二功函数区域324具有较高功函数。当栅电压作用在栅极，功函数的不同使得栅电压产生的电场在栅长方向的分布更加均匀且得到明显增强，均匀且增强的电场能有效吸引沟道区中的电子向栅极运动，以保证沟道导通并畅通。进一步使得栅极下的沟道区的短沟道效应明显减轻甚至消除，进而提升了半导体器件的整体性能。
使用本发明的技术方案，相比于现有技术，本发明将形成栅极的步骤与功函数调整离子注入步骤相结合，简化了工艺步骤，提高了生产效率。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成有介质层、位于所述介质层上的多晶硅层；
对用于作为栅极的多晶硅层部分进行功函数调整，形成功函数多晶硅层，在沿栅长方向，所述功函数多晶硅层分为第一功函数区域和第二功函数区域，所述第二功函数区域位于第一功函数区域两侧，其中，当所述晶体管为NMOS晶体管时，所述第二功函数区域的功函数高于第一功函数区域的功函数，当所述晶体管为PMOS晶体管时，所述第二功函数区域的功函数低于第一功函数区域的功函数；
去除所述功函数多晶硅层之外的多晶硅层部分，所述功函数多晶硅层作为栅极；
在所述栅极两侧的半导体衬底中形成源极和漏极；
所述对用于作为栅极的多晶硅层部分进行功函数调整的方法，包括：
在所述多晶硅层上形成图形化的第一掩模层，定义栅极的位置；
以所述图形化的第一掩模层为掩模，使用倾斜注入方法对多晶硅层进行功函数调整离子注入，其中，倾斜注入的方向与所述多晶硅层表面的夹角为锐角；或者，
所述对用于作为栅极的多晶硅层部分进行功函数调整的方法，包括：
在所述多晶硅层上形成图形化的第一掩模层，定义第一功函数区域的位置；
以所述图形化的第一掩模层为掩模，对所述多晶硅层进行功函数调整离子注入，在所述多晶硅层中形成第一功函数区域；
去除所述第一功函数区域两侧的部分第一掩模层，去除的部分第一掩膜层下的多晶硅层作为第二功函数区域。
2.如权利要求1所述晶体管的形成方法，其特征在于，所述去除第一功函数区域两侧的部分第一掩模层的方法，包括干法刻蚀或湿法刻蚀。
3.如权利要求1所述晶体管的形成方法，其特征在于，所述功函数调整离子注入的方法包括：在垂直于所述多晶硅层表面方向注入。
4.如权利要求1所述晶体管的形成方法，其特征在于，所述倾斜注入的方向与所述多晶硅层表面的夹角为10°～45°。
5.如权利要求1所述晶体管的形成方法，其特征在于，所述功函数调整离子注入的离子浓度范围为：1010～1020atom/cm2。
6.如权利要求1所述晶体管的形成方法，其特征在于，所述功函数调整离子包括III族元素或V族元素。
7.如权利要求1所述晶体管的形成方法，其特征在于，去除所述功函数多晶硅层之外的多晶硅层部分的方法包括：
形成第二掩模层，所述第二掩模层覆盖所述功函数多晶硅层；
以所述第二掩模层为掩模刻蚀去除图形化的第一掩模层、功函数多晶硅层之外的多晶硅层部分；
去除所述第二掩模层。
8.如权利要求1所述晶体管的形成方法，其特征在于，所述晶体管为NMOS晶体管时，所述第一功函数区域的功函数范围为4.4eV～4.6eV，所述第二功函数区域的功函数范围为4.6eV～4.8eV。
9.如权利要求1所述晶体管的形成方法，其特征在于，所述晶体管为PMOS晶体管时，所述第一功函数区域的功函数范围为4.6eV～4.8eV，所述第二功函数区域的功函数的范围为4.4eV～4.6eV。
10.如权利要求1所述晶体管的形成方法，其特征在于，在形成所述栅极后，形成所述源极、漏极之前，在所述栅极周围形成侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210492208.0A CN103839823B (zh) | 2012-11-27 | 2012-11-27 | 晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210492208.0A CN103839823B (zh) | 2012-11-27 | 2012-11-27 | 晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103839823A CN103839823A (zh) | 2014-06-04 |
| CN103839823B true CN103839823B (zh) | 2016-12-28 |
Family
ID=50803207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210492208.0A Active CN103839823B (zh) | 2012-11-27 | 2012-11-27 | 晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103839823B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870020A (zh) * | 2015-01-23 | 2016-08-17 | 中国科学院微电子研究所 | 一种半导体器件及其形成方法 |
| CN109148290B (zh) * | 2017-06-28 | 2020-12-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4714519A (en) * | 1987-03-30 | 1987-12-22 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
| US4745079A (en) * | 1987-03-30 | 1988-05-17 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
| US5756365A (en) * | 1992-10-30 | 1998-05-26 | Kabushiki Kaisha Toshiba | Method of manufacturing MOS-type semiconductor device having electrode structure capable of coping with short-channel effects |
| CN102737966A (zh) * | 2011-04-07 | 2012-10-17 | 南亚科技股份有限公司 | 调整栅极功函数的方法与具有金属栅极的晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3719370B2 (ja) * | 2000-05-18 | 2005-11-24 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6664153B2 (en) * | 2002-02-08 | 2003-12-16 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate a single gate with dual work-functions |
| JP2007243117A (ja) * | 2006-03-13 | 2007-09-20 | Oki Electric Ind Co Ltd | 高耐圧ｍｏｓトランジスタの製造方法 |
-
2012
- 2012-11-27 CN CN201210492208.0A patent/CN103839823B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4714519A (en) * | 1987-03-30 | 1987-12-22 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
| US4745079A (en) * | 1987-03-30 | 1988-05-17 | Motorola, Inc. | Method for fabricating MOS transistors having gates with different work functions |
| US5756365A (en) * | 1992-10-30 | 1998-05-26 | Kabushiki Kaisha Toshiba | Method of manufacturing MOS-type semiconductor device having electrode structure capable of coping with short-channel effects |
| CN102737966A (zh) * | 2011-04-07 | 2012-10-17 | 南亚科技股份有限公司 | 调整栅极功函数的方法与具有金属栅极的晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103839823A (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101795875B1 (ko) | 반도체 구조물 및 이의 제조 방법 | |
| US10128366B2 (en) | Field-effect transistor | |
| CN107731918B (zh) | 半导体结构及其制造方法 | |
| US8815690B2 (en) | Tunneling device and method for forming the same | |
| US9660054B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
| JPH05109758A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US9679962B2 (en) | FinFET and method of manufacturing the same | |
| US9490363B2 (en) | Tunneling field effect transistor having a three-side source and fabrication method thereof | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| JPH06204469A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US9099525B2 (en) | Blanket EPI super steep retrograde well formation without Si recess | |
| US10269972B2 (en) | Fin-FET devices and fabrication methods thereof | |
| US20190326415A1 (en) | Semiconductor structure and method for manufacturing the same | |
| JP2005136258A (ja) | 半導体装置およびその製造方法 | |
| CN103839823B (zh) | 晶体管的形成方法 | |
| CN108281485B (zh) | 半导体结构及其形成方法 | |
| CN105826374B (zh) | P型鳍式场效应晶体管及其形成方法 | |
| CN111863725B (zh) | 半导体结构及其形成方法 | |
| US10453962B2 (en) | FinFET device and fabrication method thereof | |
| CN109285876B (zh) | 半导体结构及其形成方法 | |
| CN112713088A (zh) | 半导体结构及其形成方法 | |
| US10381465B2 (en) | Method for fabricating asymmetrical three dimensional device | |
| CN113113307B (zh) | 半导体结构及其形成方法 | |
| CN108735807B (zh) | 半导体器件及其形成方法 | |
| CN107045984B (zh) | 晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |