CN106033726A - 场效应晶体管的制作方法 - Google Patents

场效应晶体管的制作方法 Download PDF

Info

Publication number
CN106033726A
CN106033726A CN201510104438.9A CN201510104438A CN106033726A CN 106033726 A CN106033726 A CN 106033726A CN 201510104438 A CN201510104438 A CN 201510104438A CN 106033726 A CN106033726 A CN 106033726A
Authority
CN
China
Prior art keywords
effect transistor
field
polysilicon layer
substrat structure
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510104438.9A
Other languages
English (en)
Other versions
CN106033726B (zh
Inventor
王蛟
黄枫
赵龙杰
林峰
韩广涛
孙贵鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201510104438.9A priority Critical patent/CN106033726B/zh
Priority to PCT/CN2016/072470 priority patent/WO2016141784A1/zh
Publication of CN106033726A publication Critical patent/CN106033726A/zh
Application granted granted Critical
Publication of CN106033726B publication Critical patent/CN106033726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Abstract

一种场效应晶体管的制作方法，多晶硅层形成后，光刻和刻蚀多晶硅层以形成源端区域，然后保留光刻胶，与衬底结构表面呈70°～80°的注入角度进行杂质注入。因为杂质注入有一定的注入角度，源端区域边缘的多晶硅层和栅氧化层有一部份区域会被杂质注入射穿，并注入到衬底结构内部，由此可以形成一个稳定的、极小的沟道。从而，在不增加光刻版以及不降低BV的情况下，极大的减小沟道长度，使得Rdson比传统制造技术的Rdson大大降低。

Description

场效应晶体管的制作方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种场效应晶体管的制作方法。
背景技术
在半导体集成电路器件中，MOS管的击穿电压(BV，Breakdown Voltage)和导通电阻(Rdson)往往是矛盾的。Rdson的主要由漂移区电阻、沟道电阻、JEFT电阻以及源漏接触电阻组成，通常希望得到的是较大的BV和较低的Rdson。但当调整BV上升时，Rdson也会相应的升高；而降低Rdson时，BV也会随之降低。
而传统的MOS管制造技术，通常在栅氧化层形成前使用光刻胶阻挡注入形成沟道区域。这种技术形成的沟道必须达到一定长度来补偿光刻工艺波动造成的尺寸偏差和对位偏差，因此沟道长度不能做的很小，这样就限制了沟道电阻的大小，导致Rdson较大。
发明内容
基于传统MOS管制造技术Rdson较大的缺点，有必要提供一种场效应晶体管的制作方法，该场效应晶体管具有在保证BV与传统制造技术一样的情况下Rdson较小的优点。
一种场效应晶体管的制作方法，包括步骤：
提供衬底结构；
在所述衬底结构上形成栅氧化层；
在所述栅氧化层上形成多晶硅层；
在所述多晶硅层上形成光刻胶；
对所述光刻胶曝光和显影以暴露部分所述多晶硅层；
去除暴露所述多晶硅层的暴露区域的所述多晶硅层和栅氧化层；
保留所述光刻胶，与所述衬底结构表面呈70°～80°的注入角度对所述暴露 区域进行杂质注入，以在所述衬底结构上形成源端阱区。
在其中一个实施例中，所述注入角度为75°。
在其中一个实施例中，形成所述源端阱区后，还包括步骤：
去除所述光刻胶；
对所述多晶硅层和栅氧化层进行刻蚀形成栅极结构；
对所述衬底结构进行杂质注入形成源极结构和漏极结构。
在其中一个实施例中，在所述衬底结构上形成栅氧化层之前，还包括步骤：
在所述衬底结构上形成漏端阱区；
在所述衬底结构上形成浅沟槽隔离结构。
在其中一个实施例中，所述漏端阱区为N阱，所述源端阱区为P阱。
在其中一个实施例中，所述浅沟槽隔离结构包含硅的氧化物。
在其中一个实施例中，所述衬底结构的材料为硅、碳化硅、砷化镓、磷化铟或锗硅。
上述场效应晶体管的制作方法，多晶硅层形成后，光刻和刻蚀多晶硅层以形成源端区域，然后保留光刻胶，与衬底结构表面呈70°～80°的注入角度进行杂质注入。因为杂质注入有一定的注入角度，源端区域边缘的多晶硅层和栅氧化层有一部份区域会被杂质注入射穿，并注入到衬底结构内部，由此可以形成一个稳定的、极小的沟道。从而，在不增加光刻版以及不降低BV的情况下，极大的减小沟道长度，使得Rdson比传统制造技术的Rdson大大降低。
附图说明
图1是场效应晶体管的制作方法的流程图；
图2是形成多晶硅层后的器件结构示意图；
图3是显影后的器件结构示意图；
图4是对暴露区域进行杂质注入的示意图；
图5是场效应晶体管的器件结构示意图；
图6为传统器件和本法制造器件的BV-Rdson图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所引用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
下面结合附图，对本发明的具体实施方式进行详细描述，以N型场效应晶体管为例。
图1是场效应晶体管的制作方法的流程图。
一种场效应晶体管的制作方法，包括步骤：
步骤S110：提供衬底结构100。衬底结构100的材料为硅、碳化硅、砷化镓、磷化铟或锗硅。衬底结构100可为硅或含硅的P型衬底，例如包括硅晶圆的单层硅衬底，或者包括其他多层结构和硅层的衬底。
然后在衬底结构100上形成漏端阱区710和浅沟槽隔离结构800。漏端阱区710为N阱。浅沟槽隔离结构(STI，shallow trench isolation)800即场氧化层，可以包含硅的氧化物，例如可以是二氧化硅。浅沟槽隔离结构800主要用于分隔源极结构和漏极结构。浅沟槽隔离结构为现今0.18um以下的主流隔离工艺。
漏端阱区710和浅沟槽隔离结构800形成完成后，接着以下步骤。
步骤S120：在衬底结构100上形成栅氧化层200。栅氧化层200为二氧化硅层。栅氧化层200形成后接着以下步骤。
步骤S130：在栅氧化层200上形成多晶硅层300。采用淀积工艺在栅氧化 层200形成一层多晶硅层300。图2是形成多晶硅层后的器件结构示意图。
多晶硅层300形成后接着以下步骤。
步骤S140：在多晶硅层300上形成光刻胶400。在多晶硅层300上涂覆一层光刻胶400。
步骤S150：对光刻胶400曝光和显影以暴露部分多晶硅层300。此步骤主要对需要形成源极结构区域进行曝光和显影。图3是显影后的器件结构示意图。
显影后，接着步骤S160。
步骤S160：去除暴露多晶硅层的暴露区域310的多晶硅层和栅氧化层。采用刻蚀工艺去除暴露区域310的多晶硅层和栅氧化层，然后暴露出衬底结构100需要进行源端杂质注入的源极结构区域(暴露区域310)。
步骤S170：保留光刻胶400，与衬底结构100表面呈70°～80°的注入角度α对暴露区域310进行杂质注入以在衬底结构100上形成源端阱区610，即带胶注入。源端阱区610为P阱。注入角度α优选为75°，允许有合适的偏差。因为杂质注入有一定的注入角度，源端区域边缘的多晶硅层和栅氧化层有一部份区域会被杂质注入射穿，并注入到衬底结构100内部，由此可以形成一个稳定的、极小的沟道(见图4中圆形虚线部分)。见图4，可以对源端区域两侧都以注入角度α进行杂质注入，使得源端区域两侧都可以形成一个极小的沟道。
当然，对于杂质注入，既可以是呈70°～80°的注入角度，也可以伴随着正常的垂直注入。
图4是对暴露区域进行杂质注入的示意图。
对于制造场效应晶体管而言，形成源端阱区610后，还应该包括一些后续步骤：去除光刻胶400；对多晶硅层和栅氧化层进行刻蚀形成栅极结构500；对衬底结构100进行杂质注入形成源极结构600和漏极结构700。
图5是场效应晶体管的器件结构示意图。
上述场效应晶体管的制作方法，多晶硅层形成后，光刻和刻蚀多晶硅层以形成源端区域，然后保留光刻胶，与衬底结构表面呈70°～80°的注入角度进行杂质注入。因为杂质注入有一定的注入角度，源端区域边缘的多晶硅层和栅氧化层有一部份区域会被杂质注入射穿，并注入到衬底结构内部，由此可以形成 一个稳定的、极小的沟道(见图5中圆形虚线部分)。从而，在不增加光刻版以及不降低BV的情况下，极大的减小沟道长度，使得Rdson比传统制造技术的Rdson大大降低。
图6为传统器件和本法制造器件的BV-Rdson图。
可以理解，上述场效应晶体管的制作方法，仅描述一些主要步骤，并不代表制造场效应晶体管的所有步骤。图2～图5中的图示也是对场效应晶体管的一些主要结构的简单示例，并不代表场效应晶体管的全部结构。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种场效应晶体管的制作方法，其特征在于，包括步骤：
提供衬底结构；
在所述衬底结构上形成栅氧化层；
在所述栅氧化层上形成多晶硅层；
在所述多晶硅层上形成光刻胶；
对所述光刻胶曝光和显影以暴露部分所述多晶硅层；
去除暴露所述多晶硅层的暴露区域的所述多晶硅层和栅氧化层；
保留所述光刻胶，与所述衬底结构表面呈70°～80°的注入角度对所述暴露区域进行杂质注入，以在所述衬底结构上形成源端阱区。
2.根据权利要求1所述的场效应晶体管的制作方法，其特征在于，所述注入角度为75°。
3.根据权利要求1所述的场效应晶体管的制作方法，其特征在于，形成所述源端阱区后，还包括步骤：
去除所述光刻胶；
对所述多晶硅层和栅氧化层进行刻蚀形成栅极结构；
对所述衬底结构进行杂质注入形成源极结构和漏极结构。
4.根据权利要求1所述的场效应晶体管的制作方法，其特征在于，在所述衬底结构上形成栅氧化层之前，还包括步骤：
在所述衬底结构上形成漏端阱区；
在所述衬底结构上形成浅沟槽隔离结构。
5.根据权利要求4所述的场效应晶体管的制作方法，其特征在于，所述漏端阱区为N阱，所述源端阱区为P阱。
6.根据权利要求4所述的场效应晶体管的制作方法，其特征在于，所述浅沟槽隔离结构包含硅的氧化物。
7.根据权利要求1～6任一项所述的场效应晶体管的制作方法，其特征在于，所述衬底结构的材料为硅、碳化硅、砷化镓、磷化铟或锗硅。
CN201510104438.9A 2015-03-10 2015-03-10 场效应晶体管的制作方法 Active CN106033726B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510104438.9A CN106033726B (zh) 2015-03-10 2015-03-10 场效应晶体管的制作方法
PCT/CN2016/072470 WO2016141784A1 (zh) 2015-03-10 2016-01-28 场效应晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510104438.9A CN106033726B (zh) 2015-03-10 2015-03-10 场效应晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN106033726A true CN106033726A (zh) 2016-10-19
CN106033726B CN106033726B (zh) 2019-06-07

Family

ID=56879910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510104438.9A Active CN106033726B (zh) 2015-03-10 2015-03-10 场效应晶体管的制作方法

Country Status (2)

Country Link
CN (1) CN106033726B (zh)
WO (1) WO2016141784A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878275A (zh) * 2017-05-10 2018-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888887A (en) * 1997-12-15 1999-03-30 Chartered Semiconductor Manufacturing, Ltd. Trenchless buried contact process technology
US6465315B1 (en) * 2000-01-03 2002-10-15 Advanced Micro Devices, Inc. MOS transistor with local channel compensation implant
CN101431103A (zh) * 2007-11-07 2009-05-13 冲电气工业株式会社 半导体元件及其制造方法
CN102184871A (zh) * 2011-05-31 2011-09-14 上海先进半导体制造股份有限公司 基于标准cmos工艺的高压横向双扩散nmos的制作方法
CN104051498A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 具有阶梯氧化物的金属氧化物半导体场效应晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054675B (zh) * 2009-11-02 2012-03-07 中芯国际集成电路制造(上海)有限公司 偏移侧墙及mos晶体管的形成方法
US8114725B1 (en) * 2010-10-28 2012-02-14 Richtek Technology Corporation Method of manufacturing MOS device having lightly doped drain structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888887A (en) * 1997-12-15 1999-03-30 Chartered Semiconductor Manufacturing, Ltd. Trenchless buried contact process technology
US6465315B1 (en) * 2000-01-03 2002-10-15 Advanced Micro Devices, Inc. MOS transistor with local channel compensation implant
CN101431103A (zh) * 2007-11-07 2009-05-13 冲电气工业株式会社 半导体元件及其制造方法
CN102184871A (zh) * 2011-05-31 2011-09-14 上海先进半导体制造股份有限公司 基于标准cmos工艺的高压横向双扩散nmos的制作方法
CN104051498A (zh) * 2013-03-14 2014-09-17 台湾积体电路制造股份有限公司 具有阶梯氧化物的金属氧化物半导体场效应晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878275A (zh) * 2017-05-10 2018-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法

Also Published As

Publication number Publication date
CN106033726B (zh) 2019-06-07
WO2016141784A1 (zh) 2016-09-15

Similar Documents

Publication Publication Date Title
US9466700B2 (en) Semiconductor device and method of fabricating same
US11152459B2 (en) Lateral MOSFET with buried drain extension layer
US8158475B2 (en) Gate electrodes of HVMOS devices having non-uniform doping concentrations
CN102664165B (zh) 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法
US20080290411A1 (en) Semiconductor device and method for fabricating the same
US8502326B2 (en) Gate dielectric formation for high-voltage MOS devices
US20090256200A1 (en) Disconnected DPW Structures for Improving On-State Performance of MOS Devices
US20170186856A1 (en) Method for manufacturing ldmos device
US20140179079A1 (en) Manufacturing method of lateral double diffused metal oxide semiconductor device
CN106158957A (zh) 横向扩散金属氧化物半导体场效应管及其制造方法
US9508869B2 (en) High voltage depletion mode N-channel JFET
US8962397B2 (en) Multiple well drain engineering for HV MOS devices
CN209071275U (zh) 场效应晶体管
US10636896B2 (en) Semiconductor structure and method for manufacturing the same
CN106033727A (zh) 场效应晶体管的制作方法
CN105990139A (zh) 横向扩散金属氧化物半导体场效应管的制造方法
CN106033726A (zh) 场效应晶体管的制作方法
US10797177B2 (en) Method to improve FinFET device performance
CN106328590A (zh) Nmos器件及其集成工艺方法
KR20100020688A (ko) Ｌｄｍｏｓ 반도체 소자와 그 제조 방법
CN103094337B (zh) Ldnmos结构及其制造方法
CN112331649A (zh) 半导体器件及其制造方法
US9793375B2 (en) High voltage lateral DMOS transistor with optimized source-side blocking capability
TWI798825B (zh) 半導體元件的製造方法
CN109427584A (zh) 一种半导体器件的制造方法及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170519

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi CSMC Semiconductor Co., Ltd.

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170927

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

Applicant before: Wuxi Huarun Shanghua Technology Co., Ltd.

GR01 Patent grant
GR01 Patent grant