CN116705828A - 高压半导体器件及其制备方法 - Google Patents

高压半导体器件及其制备方法 Download PDF

Info

Publication number
CN116705828A
CN116705828A CN202210172693.7A CN202210172693A CN116705828A CN 116705828 A CN116705828 A CN 116705828A CN 202210172693 A CN202210172693 A CN 202210172693A CN 116705828 A CN116705828 A CN 116705828A
Authority
CN
China
Prior art keywords
region
doped
semiconductor device
doped region
voltage semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210172693.7A
Other languages
English (en)
Inventor
王芳
陈霞
陈晓妍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN202210172693.7A priority Critical patent/CN116705828A/zh
Publication of CN116705828A publication Critical patent/CN116705828A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种高压半导体器件及其制备方法，所述高压半导体器件包括：半导体衬底；阱区，形成于所述半导体衬底的上表面；两个第一掺杂区，形成于所述阱区内；其中，两个所述第一掺杂区之间形成有沟道区；第二掺杂区，形成于所述沟道区内；栅极结构，形成于所述沟道区的上表面，并向两侧延伸至部分所述第一掺杂区的上表面；源区，形成于所述沟道区一侧的所述第一掺杂区内；漏区，形成于所述沟道区另一侧的所述第一掺杂区内，其中，所述第一掺杂区的离子掺杂类型与所述阱区的离子掺杂类型不同，所述第二掺杂区的离子掺杂类型与所述阱区的离子掺杂类型相同。通过本发明解决了现有阈值电压浮动大的问题。

Description

高压半导体器件及其制备方法
技术领域
本发明属于半导体技术领域，特别是涉及一种高压半导体器件及其制备方法。
背景技术
CMOS工艺是将NMOS器件和PMOS器件同时制作在同一硅衬底上，制作CMOS集成电路。CMOS器件集成了PMOS和NMOS，其中，NMOS放置于P阱中，PMOS放置于N阱中。CMOS集成电路因具有功耗低、速度快、抗干扰能力强、集成度高等众多优点已成为当前大规模集成电路的主流工艺技术，绝大多数集成电路都是用CMOS工艺制造的。
在高压下，器件沟道内存在较强的横向电场，使得载流子在输运过程中发生碰撞电离，产生额外的电子空穴对，部分载流子注入栅氧化层，使得器件阈值电压上升，饱和电离和载流子迁移率下降等，这种现象称为HCI(热载流子注入)效应。热载流子注入效应是影响半导体晶体管器件性能的重要指标，也是晶体管器件可靠性测试的一个重要指标。
目前，在高压CMOS器件中，通过离子注入调节阈值电压时，高压器件需要在高温1150℃下进行高温退火，使得浅层离子的扩散不宜控制，而且，阈值电压浮动范围大。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高压半导体器件及其制备方法，用于解决现有阈值电压浮动范围大的问题。
为实现上述目的及其他相关目的，本发明提供一种高压半导体器件，所述高压半导体器件包括：
半导体衬底；
阱区，形成于所述半导体衬底的上表面；
两个第一掺杂区，形成于所述阱区内；其中，两个所述第一掺杂区之间形成有沟道区；
第二掺杂区，形成于所述沟道区内；
栅极结构，形成于所述沟道区的上表面，并向两侧延伸至部分所述第一掺杂区的上表面；
源区，形成于所述沟道区一侧的所述第一掺杂区内；
漏区，形成于所述沟道区另一侧的所述第一掺杂区内；
其中，所述第一掺杂区的离子掺杂类型与所述阱区的离子掺杂类型不同，所述第二掺杂区的离子掺杂类型与所述阱区的离子掺杂类型相同。
可选地，所述第一掺杂区与所述第二掺杂区之间具有一预设距离。
可选地，所述预设距离大于0且小于等于所述沟道区宽度的20％。
可选地，所述高压半导体器件还包括第一浅沟槽隔离区，形成于所述源区远离所述第二掺杂区的一侧及形成于所述漏区远离所述第二掺杂区的一侧。
可选地，所述高压半导体器件还包括第二浅沟槽隔离区，形成于所述源区靠近所述第二掺杂区的一侧及形成于所述漏区靠近所述第二掺杂区的一侧。
本发明还提供一种高压半导体器件的制备方法，所述制备方法包括：
提供一半导体结构，包括半导体衬底及形成于所述半导体衬底上表面的阱区；
于所述阱区内形成两个第一掺杂区，其中，两个所述第一掺杂区之间形成有沟道区；
于所述沟道区内形成第二掺杂区；
于所述沟道区的上表面形成栅极结构，其中，所述栅极结构向两侧延伸至部分所述第一掺杂区的上表面；
于所述沟道区一侧的所述第一掺杂区内形成源区；
于所述沟道区另一侧的所述第一掺杂区内形成漏区；
其中，所述第一掺杂区的离子掺杂类型与所述阱区的离子掺杂类型不同，所述第二掺杂区的离子掺杂类型与所述阱区的离子掺杂类型相同。
可选地，所述第一掺杂区与所述第二掺杂区之间具有一预设距离。
可选地，所述预设距离大于0且小于等于所述沟道区宽度的20％。
可选地，在形成所述第一掺杂区之前，所述制备方法还包括形成第一浅沟槽隔离区的步骤。
可选地，在形成所述第一掺杂区之前，所述制备方法还包括形成第二浅沟槽隔离区的步骤。
如上所述，本发明的高压半导体器件及制备方法，通过在所述高压半导体器件的沟道区引入第二掺杂区，改变沟道区内掺杂离子的浓度，从而调节所述高压半导体器件的阈值电压，使得阈值电压的浮动范围小；通过在所述第一掺杂区与第二掺杂区之间留有一定的距离，在所述沟道区内形成浓度梯度变化，形成缓变结，进而能够实现对阈值电压的进一步优化，同时还能够增大所述高压半导体器件的击穿电压。在生产过程中，能够修改原有的光罩实现第二掺杂区的形成，而不用增加新的光罩，从而能够减少生产成本。
附图说明
图1显示为本发明高压半导体器件结构示意图。
图2显示为本发明制备方法中高压半导体结构示意图。
图3显示为本发明制备方法中形成第一浅沟槽隔离区及第二浅沟槽隔离区的示意图。
图4显示为本发明制备方法中形成第一掺杂区的示意图。
图5显示为本发明制备方法中形成第二掺杂区的示意图。
图6显示为本发明制备方法中形成栅极结构的示意图。
图7显示为本发明制备方法中形成侧墙的示意图。
图8显示为本发明制备方法中形成源区和漏区的示意图。
元件标号说明
10 半导体衬底
20 阱区
31 第一掺杂区
32 沟道区
33 第二掺杂区
40 栅极结构
41 栅介质层
42 栅极
51 源区
52 漏区
60 侧墙
71 第一浅沟槽隔离区
72 第二浅沟槽隔离区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1所示，本实施例提供一种高压半导体器件，所述高压半导体器件包括：
半导体衬底10；
阱区20，形成于所述半导体衬底10的上表面；
两个第一掺杂区31，形成于所述阱区20内；其中，两个所述第一掺杂区31之间形成有沟道区32；
第二掺杂区33，形成于所述沟道区32内；
栅极结构40，形成于所述沟道区32的上表面，并向两侧延伸至部分所述第一掺杂区31的上表面；
源区51，形成于所述沟道区32一侧的所述第一掺杂区31内；
漏区52，形成于所述沟道区32另一侧的所述第一掺杂区31内；
其中，所述第一掺杂区31的离子掺杂类型与所述阱区20的离子掺杂类型不同，所述第二掺杂区33的离子掺杂类型与所述阱区20的离子掺杂类型相同。
作为示例，所述半导体衬底10包括但不限于硅衬底、碳衬底或三五族化合物衬底。
作为示例，所述阱区20通过离子注入的方式形成于所述半导体衬底10的上表面。所述高压半导体器件为高压PMOS时，所述阱区20为N型阱区，所述N型阱区通过注入N型掺杂而形成；所述高压半导体器件为高压NMOS时，所述阱区20为P型阱区，所述P型阱区通过注入P型掺杂而形成。本实施例中，N型掺杂包括但不限于磷离子、砷离子或氮离子。所述P型掺杂包括但不限于硼离子、镓离子、铟离子、铊离子或铝离子。
作为示例，所述第一掺杂区31通过离子注入的方式形成于所述阱区20内，所述第二掺杂区33通过离子注入的方式形成于所述沟道区32内。本实施例中，所述第二掺杂区33与所述第一掺杂区31之间的间距为0，也即是所述第二掺杂区33的宽度与所述沟道区32的宽度相同。所述高压半导体器件为高压PMOS时，两个所述第一掺杂31区中的掺杂类型为P型掺杂，所述第二掺杂区33中的掺杂类型为N型掺杂；所述高压半导体器件为高压NMOS时，两个所述第一掺杂区31的掺杂类型为N型掺杂，所述第二掺杂区33的掺杂类型为P型掺杂。
具体的，所述第一掺杂区31与所述第二掺杂区33之间具有一预设距离a。本实施例中，通过将所述第二掺杂区33设于两个所述第一掺杂区31之间的沟道区32内，并与所述第一掺杂区31之间设定一预设距离a，可以增加沟道区32内掺杂离子的浓度，并在沟道区32形成浓度梯度变化，形成缓变结，进而优化调整所述高压半导体器件的阈值电压。
作为示例，所述预设距离a大于0且小于等于所述沟道区32宽度的20％。本实施例中，通过将所述预设距离a设定在所述沟道区32宽度的20％以内，可以进一步优化调整所述高压半导体器件的阈值电压，同时还能够增大所述高压半导体器件的击穿电压。可选地，本实施例中，所述预设距离a为0.1μm～1.2μm。
作为示例，所述栅极结构40包括栅介质层41及栅极42，所述栅介质层41形成于所述沟道区32的上表面，所述栅极42形成于所述栅介质层41的上表面。本实施例中，所述栅介质层41包括氧化硅层、氮化硅层或高K介电材料层，优选地，本实施例中，所述栅介质层41为高K介电材料层，通过选用高K介电材料层可降低所述高压半导体器件的操作电压，从而降低所述高压半导体器件的功耗。而且，所述栅介质层41的厚度可根据实际需要进行设定，这对本实施例没有影响。所述栅极42包括但不限于多晶硅层。
作为示例，所述高压半导体器件中还包括侧墙60，所述侧墙60形成于所述栅极42及所述栅介质层41的两侧。本实施例中，所述侧墙60可以包括单层硅介电层或多晶硅化物介电层。
在一示例中，所述高压半导体器件为高压PMOS，所述源区51及所述漏区52的离子掺杂类型均为P型掺杂。所述源区51及所述漏区52的P型掺杂包括但不限于硼离子、镓离子、铟离子、铊离子或铝离子。
另一示例中，所述高压半导体器件为高压NMOS，所述源区51及所述漏区52的离子掺杂类型可以均为N型掺杂。所述源区51及所述漏区52的N型掺杂包括但不限于磷离子、砷离子或氮离子。
具体的，所述高压半导体器件还包括第一浅沟槽隔离区71，形成于所述源区51远离所述第二掺杂区33的一侧及形成于所述漏区52远离所述第二掺杂区33的一侧。
作为示例，所述高压半导体器件还包括第二浅沟槽隔离区72，形成于所述源区51靠近所述第二掺杂区33的一侧及形成于所述漏区52靠近所述第二掺杂区33的一侧。本实施例中，通过在所述源区51的两侧分别设置所述第一浅沟槽隔离区71区及所述第二浅沟槽隔离区72，以及在所述漏区52的两侧分别设置所述第一浅沟槽隔离区71及所述第二浅沟槽隔离区72，可以使得所述高压半导体器件防漏电的效果更好。
相应地，本实施例还提供了所述高压半导体器件的制备方法，所述制备方法包括：
提供一半导体结构，包括半导体衬底10及形成于所述半导体衬底10上表面的阱区20；
于所述阱区20内形成两个第一掺杂区31，其中，两个所述第一掺杂区31之间形成有沟道区32；
于所述沟道区32内形成第二掺杂区33；
于所述沟道区32的上表面形成栅极结构40，其中，所述栅极结构40向两侧延伸至部分所述第一掺杂区31的上表面；
于所述沟道区32一侧的所述第一掺杂区31内形成源区51；
于所述沟道区32另一侧的所述第一掺杂区31内形成漏区52；
其中，所述第一掺杂区31的离子掺杂类型与所述阱区20的离子掺杂类型不同，所述第二掺杂区33的离子掺杂类型与所述阱区20的离子掺杂类型相同。
下面结合图2～图8，对本实施例所述制备方法进行详细说明：
如图2所示，提供一半导体结构，包括半导体衬底10及形成于所述半导体衬底10上表面的阱区20。
在所述阱区20位置处的半导体衬底10上表面形成注入遮蔽氧化物(图中未示出)，在对需要形成阱区20的区域进行离子注入，形成阱区20，在形成所述阱区20后去除注入遮蔽氧化层，以便进行后续操作。在本实施例中，可通过注入N型掺杂形成N阱区，以便形成PMOS器件，或通过注入P型掺杂形成P阱区，以便于形成NMOS器件。所述半导体衬底10可以包括但不限于硅衬底、碳衬底或三五族化合物衬底。
具体的，在形成所述第一掺杂区31之前，所述制备方法还包括形成第一浅沟槽隔离区71的步骤。进一步的，在形成所述第一掺杂区31之前，所述制备方法还包括形成第二浅沟槽隔离区72的步骤。
如图3所示，在形成所述第一掺杂区31之前，形成所述第一浅沟槽隔离区71及所述第二浅沟槽隔离区72。具体来说，在所述半导体衬底10表面形成一层氧化物层，在所述氧化物层上淀积一层氮化物层，接着在所述氮化物层上形成图形化光刻胶层，干法刻蚀所述氮化物层及所述氧化层，形成图形化所述氮化物层及所述氧化层，然后采用干法刻蚀去除部分所述半导体衬底10从而在所述半导体衬底10内形成第一浅沟槽及第二浅沟槽；接着在所述第一浅沟槽的槽体内填充氧化物以形成第一浅沟槽隔离区71，在所述第二浅沟槽的槽体内填充氧化物以形成第二浅沟槽隔离区72。本实施例中，通过设置所述第一浅沟槽隔离区71及所述第二浅沟槽隔离区72可有效防止所述高压半导体器件漏电。
如图4所示，于所述阱区20内形成两个第一掺杂区31，其中，两个所述第一掺杂31区形成有沟道区32。
具体来说，在所述阱区20的上表面形成光刻胶，对所述光刻胶进行图形化处理，打开所述第一掺杂区31的掺杂注入区域，向所述阱区20内注入第一类型掺杂以形成所述第一掺杂区31。本实施例中，所述高压半导体器件为高压PMOS时，所述第一类型掺杂可以是P型掺杂，所述高压半导体器件为高压NMOS时，所述第二类型掺杂可以是N型掺杂。
如图5所示，于所述沟道区32内形成第二掺杂区33。
具体来说，所述阱区20的上表面形成光刻胶，对所述光刻胶进行图形化处理，打开所述第二掺杂区33的掺杂注入区域，向所述阱区20内注入第二类型掺杂形成所述第二掺杂区33。本实施例中，所述高压半导体器件为高压NMOS时，所述第二类型掺杂可以是P型掺杂，所述高压半导体器件为高压PMOS时，所述第二类型掺杂可以是N型掺杂。
具体的，所述第一掺杂区31与所述第二掺杂区33之间具有一预设距离a。
作为示例，所述预设距离a大于0且小于等于所述沟道区32宽度的20％。本实施例中，通过将所述预设距离a设定在所述沟道区32宽度的20％以内，可以进一步优化所述高压半导体器件的阈值电压，同时还能够增大所述高压半导体器件的击穿电压。
如图6所示，于所述沟道区32的上表面形成栅极结构40，其中，所述栅极结构40向两侧延伸至部分所述第一掺杂区31的上表面。
作为示例，所述栅极结构40包括栅介质层41及形成于所述栅介质层上方41的栅极42。具体来说，在已经形成所述第一掺杂区31和所述第二掺杂区33的器件上表面覆盖一层介质层，在所述介质层上覆盖一层多晶硅层，在所述多晶硅层上形成一层抗反射层，在抗反射层上形成图形化光刻胶，通过刻蚀所述多晶硅层及所述介质层以形成上栅极42及栅介质层41，然后除去光刻胶及下方的抗反射涂层。
如图7所示，在形成所述源区51和漏区52之前，所述制备方法包括形成侧墙60的步骤。
具体来说，沉积薄高温氧化物膜(HTO)，并通过刻蚀形成所述侧墙60，所述侧墙60用以保护所述栅介质层41及所述栅极42。
如图8所示，于所述沟道区32一侧的所述第一掺杂区31内形成源区51；与所述沟道区32另一侧的所述第一掺杂区31内形成漏区52。
具体来说，在形成侧墙60后的器件上表面涂覆一层光刻胶，通过图形化处理所述光刻胶，在形成所述源区51位置处的光刻胶上形成源区注入窗口，向所述源区注入窗口进行离子注入，形成所述源区51，此时，所述源区注入窗口以外的所述器件表面被光刻胶覆盖保护；通过图形化处理所述光刻胶，在形成所述漏区52位置处的光刻胶上形成漏区注入窗口，向所述漏区注入窗口进行离子注入，形成所述漏区52，此时，所述漏区注入窗口以外的所述器件表面被光刻胶覆盖保护。
后续工艺中，包括：采用干法刻蚀工艺完成器件接触孔加工，采用钨溅射工艺和钨化学机械平坦化工艺完成器件接触孔填充加工。所述源区及漏区可通过接触孔引出。溅射铝硅铜膜层并完成金属连线刻蚀加工。
综上所述，本发明的一种高压半导体器件及制备方法，通过在所述高压半导体器件的沟道区引入第二掺杂区，改变沟道区内离子掺杂的浓度，从而调节所述高压半导体器件的阈值电压，使得阈值电压的浮动范围小；通过在所述第一掺杂区与第二掺杂区之间留有一定的距离，在所述沟道区内形成浓度梯度变化，形成缓变结，进而能够实现对阈值电压的进一步优化，同时还能够增大所述高压半导体器件的击穿电压。在生产过程中，能够修改原有的光罩实现第二掺杂区的形成，而不用增加新的光罩，从而能够减少生产成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种高压半导体器件，其特征在于，所述高压半导体器件包括：
半导体衬底；
阱区，形成于所述半导体衬底的上表面；
两个第一掺杂区，形成于所述阱区内；其中，两个所述第一掺杂区之间形成有沟道区；
第二掺杂区，形成于所述沟道区内；
栅极结构，形成于所述沟道区的上表面，并向两侧延伸至部分所述第一掺杂区的上表面；
源区，形成于所述沟道区一侧的所述第一掺杂区内；
漏区，形成于所述沟道区另一侧的所述第一掺杂区内；
其中，所述第一掺杂区的离子掺杂类型与所述阱区的离子掺杂类型不同，所述第二掺杂区的离子掺杂类型与所述阱区的离子掺杂类型相同。
2.根据权利要求1所述的高压半导体器件，其特征在于，所述第一掺杂区与所述第二掺杂区之间具有一预设距离。
3.根据权利要求2所述的高压半导体器件，其特征在于，所述预设距离大于0且小于等于所述沟道区宽度的20％。
4.根据权利要求1所述的高压半导体器件，其特征在于，所述高压半导体器件还包括第一浅沟槽隔离区，形成于所述源区远离所述第二掺杂区的一侧及形成于所述漏区远离所述第二掺杂区的一侧。
5.根据权利要求4所述的高压半导体器件，其特征在于，所述高压半导体器件还包括第二浅沟槽隔离区，形成于所述源区靠近所述第二掺杂区的一侧及形成于所述漏区靠近所述第二掺杂区的一侧。
6.一种高压半导体器件的制备方法，其特征在于，所述制备方法包括：
提供一半导体结构，包括半导体衬底及形成于所述半导体衬底上表面的阱区；
于所述阱区内形成两个第一掺杂区，其中，两个所述第一掺杂区之间形成有沟道区；
于所述沟道区内形成第二掺杂区；
于所述沟道区的上表面形成栅极结构，其中，所述栅极结构向两侧延伸至部分所述第一掺杂区的上表面；
于所述沟道区一侧的所述第一掺杂区内形成源区；
于所述沟道区另一侧的所述第一掺杂区内形成漏区；
其中，所述第一掺杂区的离子掺杂类型与所述阱区的离子掺杂类型不同，所述第二掺杂区的离子掺杂类型与所述阱区的离子掺杂类型相同。
7.根据权利要求6所述的高压半导体器件的制备方法，其特征在于，所述第一掺杂区与所述第二掺杂区之间具有一预设距离。
8.根据权利要求7所述的高压半导体器件的制备方法，其特征在于，所述预设距离大于0且小于等于所述沟道区宽度的20％。
9.根据权利要求6所述的高压半导体器件的制备方法，其特征在于，在形成所述第一掺杂区之前，所述制备方法还包括形成第一浅沟槽隔离区的步骤。
10.根据权利要求9所述的高压半导体器件的制备方法，其特征在于，在形成所述第一掺杂区之前，所述制备方法还包括形成第二浅沟槽隔离区的步骤。
CN202210172693.7A 2022-02-24 2022-02-24 高压半导体器件及其制备方法 Pending CN116705828A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210172693.7A CN116705828A (zh) 2022-02-24 2022-02-24 高压半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210172693.7A CN116705828A (zh) 2022-02-24 2022-02-24 高压半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116705828A true CN116705828A (zh) 2023-09-05

Family

ID=87836172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210172693.7A Pending CN116705828A (zh) 2022-02-24 2022-02-24 高压半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116705828A (zh)

Similar Documents

Publication Publication Date Title
US11677028B2 (en) PMOS FinFET
US7419867B2 (en) CMOS gate structure comprising predoped semiconductor gate material with improved uniformity of dopant distribution and method of forming the structure
US10804260B2 (en) Semiconductor structure with doped layers on fins and fabrication method thereof
US6365475B1 (en) Method of forming a MOS transistor
US6350639B1 (en) Simplified graded LDD transistor using controlled polysilicon gate profile
TW201501243A (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
US7521342B2 (en) Semiconductor structure with high-voltage sustaining capability and fabrication method of the same
US6373102B1 (en) Process for fabricating a channel region of a transistor device with ion implantation and the transistor device formed therefrom
CN110265359B (zh) 半导体器件及其制造方法
WO2009026403A2 (en) Semiconductor device formed with source/drain nitrogen implant
US8063439B2 (en) Semiconductor device and fabrication method thereof
US8796130B2 (en) Diffusion barrier for oppositely doped portions of gate conductor
US6287922B1 (en) Method for fabricating graded LDD transistor using controlled polysilicon gate profile
US9455335B2 (en) Techniques for ion implantation of non-planar field effect transistors
CN108470680B (zh) 半导体结构的制作方法
US6943116B2 (en) Method for fabricating a p-channel field-effect transistor on a semiconductor substrate
CN116705828A (zh) 高压半导体器件及其制备方法
CN112366179A (zh) 半导体器件结构和制备方法
CN111785689A (zh) Cmos器件及其形成方法
CN111129156A (zh) Nmos器件的制作方法及以其制作的半导体器件
CN113675087B (zh) 半导体结构及其形成方法
US20220028855A1 (en) Semiconductor structure and fabrication method thereof
CN111243956B (zh) 半导体制作工艺
CN114792629A (zh) 半导体结构的形成方法
KR100223994B1 (ko) 고집적 엔형 전계효과 금속산화물반도체 구조 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination