KR101563684B1 - 임프린트용 마스터 및 그 제조 방법 - Google Patents

임프린트용 마스터 및 그 제조 방법 Download PDF

Info

Publication number
KR101563684B1
KR101563684B1 KR1020080111218A KR20080111218A KR101563684B1 KR 101563684 B1 KR101563684 B1 KR 101563684B1 KR 1020080111218 A KR1020080111218 A KR 1020080111218A KR 20080111218 A KR20080111218 A KR 20080111218A KR 101563684 B1 KR101563684 B1 KR 101563684B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
etching process
master
type
Prior art date
Application number
KR1020080111218A
Other languages
English (en)
Other versions
KR20100052272A (ko
Inventor
이두현
이병규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080111218A priority Critical patent/KR101563684B1/ko
Priority to US12/588,107 priority patent/US8105884B2/en
Publication of KR20100052272A publication Critical patent/KR20100052272A/ko
Priority to US13/338,902 priority patent/US8586962B2/en
Application granted granted Critical
Publication of KR101563684B1 publication Critical patent/KR101563684B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

임프린트용 마스터 및 그 제조 방법에 대해 개시된다. 다양한 구조의 패턴 형상을 포함하는 마스터 및 이를 제조하기 위하여 다양한 형태의 식각 방법을 이용한 임프린트용 마스터의 제조 방법이 개시된다.

Description

임프린트용 마스터 및 그 제조 방법{Master for imprint and method of manufacturing the same}
본 발명의 실시예는 임프린트용 마스터에 관한 것으로, 다양한 형태의 패턴을 지닌 임프린트용 마스터 및 그 제조 방법에 관한 것이다.
반도체 패턴 전사 기술은 다양한 형태로 발전되어 왔다. 패턴 전사 기술 중 가장 많이 이용되는 기술이 포토리소그래피(photo lithography)이다. 구체적으로 포토리소그래피용 마스크 제작과 미세 패턴 형성 등에는 전자선 빔 리소그래피 기술, 방사광 등을 이용하는 X선 노광 기술이 이용되고 있다. 이와 같은 기술은 반도체 패턴이 정밀해짐에 따라 비용이 증가한다. 또한, 포토리소그래피의 경우, 형성된 패턴의 형태는 노광된 영역과 그렇지 않은 영역의 형상이 단순한 2차원 구조를 지니기 때문에 다양한 형태의 패턴 형성에 한계가 있다.
효율적이고 경제적인 패턴 형성 기술로 나노 임프린트 기술(nano-imprint lithography, 이하 NIL)이 주목받아왔다. NIL은 초미세 가공인 나노 가공(1 ~ 100㎚)을 실현하기 위해 제안된 기술로 프레스로 몰드 패턴을 기판에 직접 전사하는 것으로, 기판 위에 열가소성 수지나 광경화성 수지를 도포한 다음 열 또는 자외선 등을 이용하여 나노 크기의 몰드로 압력을 가해 경화시켜 패턴을 전사하는 기술을 말한다. NIL을 이용하면, 피가공 기판에 복잡한 단차를 비교적 간편하게 형성할 수 있다. 지금까지 여러 번의 포토리소그래피 프로세스가 필요하던 것이 한 번의 프레스 전사로 완료되므로 특히 다단 형상을 제작할 때 매우 효과적인 리소그래피 기술이다. NIL은 종래의 리소그래피 공정을 대신하여 MOS-FET 등의 전자 디바이스나 광학 소자의 제조 공정에 응용 가능한 것으로 보고되었다.
본 발명의 실시예에서는 다양한 형태의 패턴을 형성할 수 있는 임프린트용 마스터 및 그 제조 방법에 대해 개시한다.
본 발명의 실시예에서는, 3차원 형상의 패턴을 지닌 임프린트용 마스터를 제공할 수 있다.
임프린트용 마스터는 제 1형 패턴 및 제 2형 패턴을 포함하며, 상기 제 1형 패턴과 상기 제 2형 패턴은 서로 다른 형태일 수 있다.
상기 제 1형 패턴 및 상기 제 2형 패턴은 경사형 패턴, 수직형 패턴 또는 라운드형 패턴 중 어느 하나일 수 있다.
상기 마스터는 다층 구조로 형성되며, 상기 제 1형 패턴 및 상기 제 2형 패턴을 각각 다른 층에 형성된 것일 수 있다.
상기 제 1형 패턴 및 상기 제 2형 패턴의 폭은 서로 다른 것일 수 있다.
상기 마스터는 제 1층 상에 순차적으로 형성된 제 2층 및 제 3층을 포함하며, 상기 제 3층에는 상기 제 1형 패턴이 형성되어 있으며, 상기 제 2층에는 상기 제 2형 패턴이 형성된 것일 수 있다.
상기 제 2형 패턴은 상기 제 1형 패턴보다 폭이 좁은 것일 수 있다.
상기 제 2층은 실리콘 산화물 또는 실리콘 질화물로 형성되며, 상기 제 3층은 실리콘으로 형성된 것일 수 있다.
본 발명의 실시예에서는 기판을 마련하는 단계;
상기 기판 표면을 일부 노출시키는 마스크층을 형성하는 단계;
상기 노출된 기판 표면에 대해 제 1식각 공정에 의해 제 1형 패턴을 형성하는 단계; 및
상기 기판 내에 제 2식각 공정에 의해 제 2형 패턴을 형성하는 단계;를 포함하는 임프린트용 마스터의 제조 방법을 제공할 수 있다.
상기 제 1식각 공정 또는 상기 제 2식각 공정은 건식 식각 공정 또는 습식 식각 공정 중 어느 하나일 수 있다.
상기 제 1식각 공정은 습식 식각 공정이며, 상기 제 1형 패턴은 경사형 패턴일 수 있다. 여기서, 상기 기판 표면은 Si(100)으로 형성되며, 상기 습식 공정은 KOH 또는 THAM 용액을 이용한 식각 공정일 수 있다.
상기 제 1식각 공정은 건식 식각 공정이며, 상기 제 1형 패턴은 수직형 패턴일 수 있다. 여기서, 상기 기판 표면은 Si(100)으로 형성되며, 상기 건식 식각은 Cl2, CF4 또는 CF4/O2의 가스를 이용한 식각 공정일 수 있다.
상기 제 1식각 공정은 습식 식각 공정이며, 상기 제 1형 패턴은 라운드형 패턴일 수 있다. 여기서, 상기 기판 표면은 Si로 형성되며, 상기 습식 식각은 HF/HNO3/H2O 또는 HF/HNO3/CH3COOH를 이용한 식각 공정일 수 있다.
본 발명의 실시예에 따르면 다양한 형태의 패턴을 지닌 임프린트용 마스터를 그 제조 방법을 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 임프린트용 마스터 및 그 제조 방법에 대해 상세히 설명하도록 한다. 도면에 있어서, 각 영역의 두께 및 폭은 설명을 위하여 다소 과장된 것임을 명심하여야 한다.
도 1은 본 발명의 실시예에 의한 임프린트용 마스터를 나타낸 도면이다. 도 1을 참조하면, 본 발명의 실시예에 의한 임프린트용 마스터(10)는 3차원 형상의 패턴(h1, h2)을 포함하고 있으며, 패턴(h1, h2)은 제 1형 패턴(h1) 및 제 2형 패턴(h2)을 포함한다. 도 1에서는 제 1형 패턴(h1)으로 경사 형태의 패턴을 나타내었고, 제 2형 패턴(h2)으로 수직 형태의 패턴을 나타내었으나 이에 한정되지 않으며, 각각 경사형 패턴, 수직형 패턴 또는 라운드형 패턴 등일 수 있다. 그리고, 각 패턴의 폭도 서로 다르게 형성된 것일 수 있다. 예를 들어, 임프린트용 마스터(10)는 라운드 패턴과 경사 패턴을 포함한 형태, 라운드 패턴과 수직 패턴을 포함하는 형태 및 라운드 패턴, 경사 패턴 및 수직 패턴을 포함한 형태 등 다양한 형태를 포함할 수 있으며, 원기둥형, 깔대기형, 피라미드 형태 등을 포함할 수 있다. 본 발명의 실시예에 의한 임프린터용 마스터는 다수의 물질로 형성된 다층 구조의 기판으로 형성되며, 각각의 층은 서로 다른 형태의 패턴을 지닌 구조일 수 있다. 구체적으로 예를 들어 기판 제 1층 상에 순차적으로 형성된 제 2층 및 제 3층을 포함하며, 제 3층에는 제 1형상의 패턴이 형성되며, 제 2층에는 제 2형상의 패턴이 형성된 구조일 수 있다. 여기서, 제 1형상의 패턴 및 제 2형상의 패턴은 경사 패턴, 수직 패턴 또는 라운드 패턴일 수 있다. 또한, 하나의 층에 서로 다른 형태의 패턴들 이 형성된 것일 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 임프린트용 마스터의 제조 방법에 대해 상세히 설명하고자 한다. 본 발명의 실시예에 의한 임프린트용 마스터의 제조 방법은 기판을 마련하고, 기판 표면을 일부 노출시키는 마스크층을 형성한 뒤, 노출된 기판 표면에 대해 제 1식각 공정에 의해 제 1형 패턴을 형성하고, 기판 내에 제 2식각 공정에 의해 제 2형 패턴을 형성하는 단계를 포함할 수 있다.
도 2a 내지 도 2e는 본 발명의 실시예에 의한 임프린트용 마스터의 제조 방법을 나타낸 도면이다.
도 2a를 참조하면, 먼저 기판(21)을 마련한다. 기판(21)은 제 1층(21a), 제 2층(21b) 및 제 3층(21b)를 포함하는 구조일 수 있다. 예를 들어, 제 1층(21a)은 실리콘, 글래스 기타 반도체 물질일 수 있으며, 제 2층(21b)은 실리콘 산화물 또는 질화물일 수 있으며, 제 3층(21c)은 실리콘일 수 있다.
도 2b를 참조하면, 제 3층(21b) 상에 마스크층(22)을 형성한다. 예를 들어, 제 3층(21c) 상에 마스크층(22)으로 실리콘 질화물 또는 실리콘 산화물로 형성한 뒤, 패터닝을 하여 제 3층(21c)의 일부 영역을 노출시킨다.
도 2c를 참조하면, 노출된 제 3층(21c)에 대해 식각 공정을 실시한다. 여기서, 다양한 식각 방법을 이용할 수 있으며, 예를 들어, 이방성 습식 식각(anisotropic wet etching) 공정을 이용하여 식각을 진행하여 경사 패턴(h11)을 형성할 수 있다. 제 3층(21c)의 식각 공정은 제 2층(21b)이 노출될 때까지 진행한다. 제 2층(21b)은 식각 중단층(etching stop layer)로 작용할 수 있다.
제 3층(21c)이 Si(100)으로 형성된 경우, 경사 식각을 진행하기 위하여, KOH 또는 TMAH(teramethylammonium hydroxide)용액을 사용할 수 있다. 이를 상세히 설명하면 다음과 같다. 먼저 선택적으로 HF용액을 D.I water에 대해 1:6 ~ 1:10vol%로 희석시킨 용액으로 Si(100) 표면의 자연 산화막을 제거한다. 그리고, KOH 또는 TMAH 용액으로 Si(100)의 이방성 식각을 진행한다. TMAH 용액의 경우, D.I water에 대해 20wt%로 희석 시킨 뒤, 섭씨 약 70도의 온도의 Bath에서 식각 공정을 진행한다. 이 때의 식각 속도는 약 400nm/min일 수 있다. 이에 따라, Si(100)는 약 54.7도의 기울기로 경사식각이 된다. 만일 제 3층(21c)이 Si(100)아닌 다른 물질로 형성된 경우에는 기판 물질에 따른 식각 물질 및 방법을 선택할 수 있다.
도 2d를 참조하면, 노출된 제 2층(21b)에 대해 건식 식각 또는 습식 식각 공정에 의한 식각 공정을 진행하여 수직 방향의 패턴(h12)를 형성할 수 있다. 예를 들어, 제 2층(21b)이 실리콘 산화물 또는 실리콘 질화물로 형성된 경우 식각 방법을 예시하면 다음과 같다.
제 2층(21b)이 실리콘 산화물로 형성된 경우, CF4, C2F5 또는 C3F8 등의 C-F 계열의 가스를 이용하여 RIE(reaction ion etching) 공정으로 건식 식각을 진행할 수 있다. 그리고, 제 2층(21b)이 실리콘 질화물로 형성된 경우, CF4/CHF3 가스를 이용한 건식 식각 공정을 진행할 수 있다.
그리고, 도 2e에 나타낸 바와 같이 마스크층(22)을 제거하면 기판(21)에 경사 패턴(h11) 및 수직 패턴(h12)을 모두 포함하는 임프린트용 마스터를 제조할 수 있다.
도 3a 내지 도 3f는 본 발명의 실시예에 의한 임프린트용 마스터의 제조 방법을 나타낸 도면이다.
도 3a를 참조하면, 먼저 기판(31)을 마련한다. 기판(31)은 제 1층(31a), 제 2층(31b) 및 제 3층(31b)를 포함하는 구조일 수 있다. 제 1층(31a)은 실리콘, 글래스 또는 기타 반도체 물질일 수 있으며, 제 2층(31b)은 실리콘 산화물 또는 질화물로 형성된 것일 수 있으며, 제 3층(31c)은 실리콘일 수 있다.
도 3b를 참조하면, 제 3층(31b) 상에 마스크층(32)을 형성한다. 마스크층(32)은 예를 들어, 실리콘 질화물 또는 실리콘 산화물로 형성할 수 있으며, 마스크층(32)을 패터닝하여 제 3층(31c)의 일부 영역을 노출시킬 수 있다.
도 3c를 참조하면, 노출된 제 3층(31c)에 대해 식각 공정을 실시한다. 여기서는 건식 식각 공정에 의해 수직 방향의 패턴(h21)을 형성할 수 있다. 제 3층(31c)의 식각 공정은 제 2층(31b)이 노출되기 전까지 진행할 수 있다.
제 3층(31c)이 Si(100)으로 형성된 경우, Cl2, CF4 또는 CF4/O2 등의 가스를 이용하여 건식 식각을 진행하는 경우, Si(100)은 수직 방향의 패턴(h21)을 지니게 된다.
도 3d를 참조하면, 제 3층(31c)의 일부 영역까지 수직 방향의 건식 식각을 진행한 뒤, 다시 습식 식각을 진행하여, 경사 패턴(h22)을 형성할 수 있다. 만일 제 3층(31c)이 Si(100)으로 형성된 경우, 경사 식각을 진행하기 위하여, KOH 또는 TMAH(teramethylammonium hydroxide)용액을 사용하여 습식 식각 공정을 진행할 수 있다. 경사 식각 공정은 제 2층(31b)이 노출될 때까지 진행할 수 있다.
도 3e를 참조하면, 노출된 제 2층(31b)에 대해 건식 식각 또는 습식 식각 공정에 의한 식각 공정을 진행하여 수직 방향의 패턴(h23)를 형성할 수 있다. 예를 들어, 제 2층(31b)이 실리콘 산화물로 형성된 경우, CF4, C2F5 또는 C3F8 등의 C-F 계열의 가스를 이용할 수 있으며, 제 2층(21b)이 실리콘 질화물로 형성된 경우, CF4/CHF3 가스를 이용한 건식 식각 공정을 진행할 수 있다.
도 3f를 참조하면, 마스크층(32)을 제거하면 기판(31)에 수직 패턴(h21), 경사 패턴(h22) 및 수직 패턴(h23)이 결합한 3차원 패턴을 포함하는 임프린트용 마스터를 제조할 수 있다.
도 4a 내지 도 4e는 본 발명의 실시예에 의한 임프린트용 마스터의 제조 방법을 나타낸 도면이다.
도 4a를 참조하면, 기판(41)을 마련한다. 기판(41)은 제 1층(41a), 제 2층(41b) 및 제 3층(41b)를 포함하는 구조일 수 있다. 여기서, 제 1층(41a)은 실리콘, 글래스 기타 반도체 물질일 수 있으며, 제 2층(41b)은 실리콘 산화물 또는 실리콘 질화물로 형성된 것일 수 있으며, 제 3층(41c)은 실리콘으로 형성된 것일 수 있다.
도 4b를 참조하면, 제 3층(41b) 상에 마스크층(42)을 형성한다. 마스크층(42)은 예를 들어, 실리콘 질화물 또는 실리콘 산화물로 형성할 수 있으며, 마스크층(42)을 패터닝을 하여 제 3층(41c)의 일부 영역을 노출시킨다.
도 4c를 참조하면, 노출된 제 3층(41c)에 대해 식각 공정을 실시한다. 도 4c에서는 라운드형 식각 패턴(h31)이 형성되는 것을 나타내었다. 만일 제 3층(41c)이 실리콘 물질로 형성된 경우, 라운드형 패턴(h31)을 형성하기 위하여, HF/HNO3/H2O 또는 HF/HNO3/CH3COOH 등을 이용한 습식 식각 공정을 실시할 수 있다. 이 때, 제 3층(41c)의 식각 공정은 제 2층(41b)이 노출될 때까지 진행할 수 있으며, 제 2층(41b)은 식각 중단층로 작용할 수 있다.
도 4d를 참조하면, 노출된 제 2층(41b)에 대해 건식 식각 또는 습식 식각 공정에 의한 식각 공정을 진행하여 수직 방향의 패턴(h32)를 형성할 수 있다. 예를 들어, 제 2층(21b)이 실리콘 산화물로 형성된 경우, CF4, C2F5 또는 C3F8 등의 C-F 계열의 가스를 이용할 수 있으며, 제 2층(21b)이 실리콘 질화물로 형성된 경우, CF4/CHF3 가스를 이용한 건식 식각 공정을 진행할 수 있다.
도 4e를 참조하면, 마스크층(42)을 제거하면 기판(41)에 라운드형 패턴(h31) 및 수직 패턴(h32)을 모두 포함하는 임프린트용 마스터를 제조할 수 있다.
도 5는 본 발명의 실시예에 의한 임프린트용 마스터를 이용하여 형성한 스탬프를 나타낸 도면이다. 스탬프(11)는 임프린트용 마스터(10)와 역상의 관계를 지니며, 마스터(10)의 패턴(h1, h2)에 대응되는 경사형 패턴(11) 및 돌출 형태의 수직형 패턴(12)이 포함될 수 있다. 나노임프린트 공정에서 사용되는 스탬프(11)는 마스터(10)를 이용하여 패턴을 복제함으로써 제작가능하며, 마스터(10) 상에 몰드용 레진, 폴리머 등을 도포하여 패턴을 복사하거나, 도금 등에 의하여 금속 형태로 패턴을 복사하거나, 쿼쯔나 글래스 또는 다른 Si 웨이퍼 위에 마스터와 폴리머를 이용하여 패턴을 전사한 후 에칭 등에 의하여 제장하는 방법 등을 통하여 제조 가능하다. 예를 들어, 마스터(10)에 몰드용 레진을 도포하고, UV 등을 조사하여 경화시 킨 뒤, 분리하여 스탬프(11)를 형성할 수 있다. 여기서, 물드용 레진은 아크릴레이트 그룹(Acrylate Group)을 포함하는 기능성 프리폴리머(functionalized prepolymer)와 UV 반응성을 갖도록 광개시제(photo initiator)를 포함할 수 있다. 또한, 마스터(10)와의 이형을 용이하게 위해 Releasing Agent를 포함할 수 있다.
상술한 바와 같은 본 발명의 실시예에 의한 임프린트용 마스터는 다양한 형태의 소자 제조에 이용될 수 있다. 본 발명의 실시예에 의한 임프린트용 마스터를 이용하여 제조한 스탬프를 크로스 포인트형 메모리 소자의 제조에 사용하는 예를 도 6a 내지 도 6d에 나타내었다.
도 6a를 참조하면, 먼저 기판(61) 상에 전도성 물질을 도포하고 패터닝하여 하부 전극(62)을 형성한다. 하부 전극(62)은 전도성 물질로 형성될 수 있으며, 전도성 물질로는 예를 들어 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir, Ti 또는 IZO, ITO와 같은 전도성 금속 산화물 등을 사용할 수 있다.
도 6b 및 도 6c를 참조하면, 기판(61) 및 하부 전극(62) 상에 절연층(63)을 형성한 후, 본 발명의 실시예에 의한 임프린트용 마스터로 형성된 스탬프(11)를 이용하여 나노임프린트 공정을 진행한다. 절연층(63)은 스핀코팅, 디스펜싱, 스프레이코팅 등의 박막형성법으로 형성될 수 있다. 여기서, 스탬프(11)는 경사 패턴(12) 및 돌출형 수직 패턴(13)을 포함하는 깔데기 형태로 형성된 것일 수 있다. 선택적으로 스탬프(11)는 원기둥형이나, 피라미드 형상 등의 다양한 입체적 형상이 성형된 것일 수 있다. 나노 임프린트 공정에 의하여, 하부 전극(62) 상에는 절연층(63)은 스탬프(10)의 형상의 역상이 되며, 경사 패턴(12) 및 수직 패턴(13)과 역상인 패턴(h)을 포함하여 형성될 수 있다. 나노 임프린트 공정에 의해 마치 절연층(63) 내에는 하부 전극(62)의 일부 영역을 노출시키는 홀이 형성된 구조가 된다.
다음으로 도 6d를 참조로 하면, 나노임프린팅 공정이 진행된 뒤, 하부 전극(62)이 노출된 패턴(h) 내부에 스위치 구조체 및 스토리지 노드를 형성할 수 있다. 예를 들어 저항성 메모리 어레이의 경우, 저항 변환 물질을 도포하여 메모리 저항체(64)를 형성한다. 저항 변환 물질로는 정보의 저장과 소거가 같은 방향의 펄스 인가에 의해 이루어지는 Unipolar 물질을 사용가능하며, 이러한 Unipolar 물질로는 전이금속 산화물이 있을 수 있다. 전이금속 산화물로는 Ni 산화물, Ti 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Co 산화물, Cu 산화물, Nb 산화물, 또는 이들 중 이종 이상의 물질을 포함하는 산화물 등이 예시된다. 스탬프(11)의 형태에 따라, 하부 전극(62)이 노출되는 면적 및 형상을 조절할 수 있으며, 노출 면적을 감소시킴에 따라 메모리 저항체64)와 하부 전극(63)의 콘택 면적을 감소시킬 수 있다. 즉, 스탬프(11)의 수직형 패턴(13)은 하부 전극(63)과 메모리 저항체(64)의 콘택 면적을 결정할 수 있다.
상기 메모리 저항체(64)를 형성한 뒤, 전도성 물질인 Al, Hf, Zr, Zn, W, Co, Au, Pt, Ru, Ir, Ti 또는 전도성 금속 산화물 등을 도포하여 중간 전극(65)을 형성한 뒤, 중간 전극(65) 상에 스위치 구조체(66)를 형성한다. 스위치 구조체(66)는 다이오드로 형성될 수 있으며, 예를 들어 n형 산화물 반도체층와 p형 산화물 반도체층을 형성할 수 있다. n형 산화물 반도체층과 p형 산화물 반도체층의 적층 순서는 서로 바뀔 수 있으며, n 형 산화물 반도체로는 ZnO, InZnO 등이 예시되며, p 형 산화물 반도체로는 CuO가 사용될 수 있다. 그리고, 표면 처리를 실시한 뒤, 스위치 구조체(66) 상에 하부 전극(62) 방향과 교차하는 방향으로 상부 전극(67)을 형성하여 크로스 포인트형 메모리 어레이를 형성할 수 있다.
상술한 바와 같이, 다양한 패턴 형태를 지닌 마스터로 형성된 스탬프로 나노 임프린트 공정에 의해 절연층 내에 홀을 형성하고, 그 내부에 반도체 소자를 구성하는 메모리 저항체, 중간 전극 및 스위치 구조체 등을 형성하는 경우 에칭 공정수를 줄일 수 있으며, 에칭에 의한 소자 데미지를 감소시킬 수 있다. 또한 전체 공정 측면에서 공정 효율이 높아질 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 본 발명의 실시예에 의한 임프린트용 마스터를 나타낸 도면이다.
도 2a 내지 도 2e는 본 발명의 실시예에 의한 임프린트용 마스터의 제조 방법을 나타낸 도면이다.
도 3a 내지 도 3f는 본 발명의 실시예에 의한 임프린트용 마스터의 제조 방법을 나타낸 도면이다.
도 4a 내지 도 4e는 본 발명의 실시예에 의한 임프린트용 마스터의 제조 방법을 나타낸 도면이다.
도 5는 본 발명의 실시예에 의한 임프린트용 마스터를 이용하여 형성한 스탬프를 나타낸 도면이다.
도 6a 내지 도 6d는 본 발명의 실시예에 의한 임프린트용 마스터를 이용하여 형성된 스템프를 이용한 크로스 포인트형 메모리 어레이의 제조 공정을 나타낸 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10... 임프란트용 마스터 11... 템플릿
21, 31, 41... 기판 21a, 31a, 41a... 제 1층
21b, 31b, 41b... 제 2층 21c, 31c, 41c... 제 3층
22, 32, 42... 마스크층 61... 하부 구조체
62... 하부 전극 63... 절연층
64... 메모리 저항체 65... 중간 전극
66... 스위치 구조체 67... 상부 전극

Claims (15)

  1. 임프린트용 마스터에 있어서,
    제 1형 패턴 및 제 2형 패턴을 포함하며, 상기 제 1형 패턴과 상기 제 2형 패턴은 서로 다른 형태이며, 상기 마스터는 다층 구조로 형성되며, 상기 제 1형 패턴 및 상기 제 2형 패턴은 각각 다른 층에 형성된 임프린트용 마스터.
  2. 제 1항에 있어서, 상기 제 1형 패턴 및 상기 제 2형 패턴은 경사형 패턴, 수직형 패턴 또는 라운드형 패턴 중 어느 하나인 임프린트용 마스터.
  3. 삭제
  4. 제 1항에 있어서,
    상기 제 1형 패턴 및 상기 제 2형 패턴의 폭은 서로 다른 임프린트용 마스터.
  5. 제 4항에 있어서,
    상기 마스터는 제 1층 상에 순차적으로 형성된 제 2층 및 제 3층을 포함하며, 상기 제 3층에는 상기 제 1형 패턴이 형성되어 있으며, 상기 제 2층에는 상기 제 2형 패턴이 형성된 임프린트용 마스터.
  6. 제 5항에 있어서,
    상기 제 2형 패턴은 상기 제 1형 패턴보다 폭이 좁은 임프린트용 마스터.
  7. 제 5항에 있어서,
    상기 제 2층은 실리콘 산화물 또는 실리콘 질화물로 형성되며, 상기 제 3층은 실리콘으로 형성된 임프린트용 마스터.
  8. 다층 구조의 기판을 마련하는 단계;
    상기 기판 표면을 일부 노출시키는 마스크층을 형성하는 단계;
    상기 노출된 기판 표면에 대해 제 1식각 공정에 의해 제 1형 패턴을 형성하는 단계; 및
    상기 기판 내에 제 2식각 공정에 의해 제 2형 패턴을 형성하는 단계;를 포함하며,
    상기 제 1형 패턴 및 상기 제 2형 패턴을 상기 기판의 각각 다른 층에 형성하는 임프린트용 마스터의 제조 방법.
  9. 제 8항에 있어서,
    상기 제 1식각 공정 또는 상기 제 2식각 공정은 건식 식각 공정 또는 습식 식각 공정 중 어느 하나인 임프린트용 마스터의 제조 방법.
  10. 제 8항에 있어서,
    상기 제 1식각 공정은 습식 식각 공정이며, 상기 제 1형 패턴은 경사형 패턴인 임프린트용 마스터의 제조 방법.
  11. 제 10항에 있어서,
    상기 기판 표면은 Si(100)으로 형성되며, 상기 습식 공정은 KOH 또는 THAM 용액을 이용한 식각 공정인 임프린트용 마스터의 제조 방법.
  12. 제 8항에 있어서,
    상기 제 1식각 공정은 건식 식각 공정이며, 상기 제 1형 패턴은 수직형 패턴인 임프린트용 마스터의 제조 방법.
  13. 제 12항에 있어서,
    상기 기판 표면은 Si(100)으로 형성되며, 상기 건식 식각은 Cl2, CF4 또는 CF4/O2의 가스를 이용한 식각 공정인 임프린트용 마스터의 제조 방법.
  14. 제 8항에 있어서,
    상기 제 1식각 공정은 습식 식각 공정이며, 상기 제 1형 패턴은 라운드형 패턴인 임프린트용 마스터의 제조 방법.
  15. 제 14항에 있어서,
    상기 기판 표면은 Si로 형성되며, 상기 습식 식각은 HF/HNO3/H2O 또는 HF/HNO3/CH3COOH를 이용한 식각 공정인 임프린트용 마스터의 제조 방법.
KR1020080111218A 2008-10-06 2008-11-10 임프린트용 마스터 및 그 제조 방법 KR101563684B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080111218A KR101563684B1 (ko) 2008-11-10 2008-11-10 임프린트용 마스터 및 그 제조 방법
US12/588,107 US8105884B2 (en) 2008-10-06 2009-10-05 Cross point memory arrays, methods of manufacturing the same, masters for imprint processes, and methods of manufacturing masters
US13/338,902 US8586962B2 (en) 2008-10-06 2011-12-28 Cross point memory arrays, methods of manufacturing the same, masters for imprint processes, and methods of manufacturing masters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111218A KR101563684B1 (ko) 2008-11-10 2008-11-10 임프린트용 마스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100052272A KR20100052272A (ko) 2010-05-19
KR101563684B1 true KR101563684B1 (ko) 2015-10-28

Family

ID=42277659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111218A KR101563684B1 (ko) 2008-10-06 2008-11-10 임프린트용 마스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101563684B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682582B1 (ko) * 2010-12-16 2016-12-13 삼성전자주식회사 나노 임프린트 리소그래피 패턴 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580497B2 (ja) 1993-12-11 1997-02-12 財団法人韓国電子通信研究所 異方性エッチングと基板接合による微細構造製造方法
JP2000340553A (ja) 1999-04-29 2000-12-08 Lg Electronics Inc エッチング方法
KR100591017B1 (ko) 2003-10-20 2006-06-22 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP2008265028A (ja) 2007-04-16 2008-11-06 Dainippon Printing Co Ltd インプリントモールドの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580497B2 (ja) 1993-12-11 1997-02-12 財団法人韓国電子通信研究所 異方性エッチングと基板接合による微細構造製造方法
JP2000340553A (ja) 1999-04-29 2000-12-08 Lg Electronics Inc エッチング方法
KR100591017B1 (ko) 2003-10-20 2006-06-22 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP2008265028A (ja) 2007-04-16 2008-11-06 Dainippon Printing Co Ltd インプリントモールドの製造方法

Also Published As

Publication number Publication date
KR20100052272A (ko) 2010-05-19

Similar Documents

Publication Publication Date Title
US6517977B2 (en) Lithographic template and method of formation and use
TWI338615B (en) Self-aligned process for fabricating imprint templates containing variously etched features
US20140017614A1 (en) Method of forming large-area masters for replication of transfer lithography templates
KR100566700B1 (ko) 반도체 공정에서 포토레지스트 패턴 형성 방법,포토레지스트 패턴 형성용 템플레이트 및 이의 제조 방법.
CN102119363B (zh) 用于光刻的高深宽比模板、制作相同模板的方法、以及这种模板在纳米级基板射孔中的应用
KR102176758B1 (ko) 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법
US20070128549A1 (en) Method of fabricating nanoimprint mold
KR102247829B1 (ko) 임프린트 템플레이트 복제 프로세스 중에 압출을 제어하기 위한 방법
US20080182070A1 (en) Method of manufacturing an imprinting template using a semiconductor manufacturing process and the imprinting template obtained
TW201513184A (zh) 金屬光柵的製備方法
TW201513183A (zh) 金屬光柵的製備方法
KR101563684B1 (ko) 임프린트용 마스터 및 그 제조 방법
JP2006048060A (ja) 回折光学素子の製造方法
JP6357753B2 (ja) ナノインプリントモールドの製造方法
JP6089451B2 (ja) ナノインプリントモールドおよびその製造方法
KR20050075581A (ko) 나노 임프린트용 쿼츠 스템프 제작 방법
KR100670835B1 (ko) 나노임프린트 몰드 제작 방법
JP6015140B2 (ja) ナノインプリントモールドおよびその製造方法
KR20100025363A (ko) 나노 패턴 제조방법, 마스크 제조방법 및 나노 임프린트 리소그래피 방법
TWI508148B (zh) 金屬光柵的製備方法
KR20050099888A (ko) 나노 와이어 제조 방법
KR101327310B1 (ko) 임프린트 리소그래피와 다층 박막을 이용한 패터닝 방법
KR101616178B1 (ko) 태양열 흡수체의 제조방법
KR101682582B1 (ko) 나노 임프린트 리소그래피 패턴 형성 방법
US7128559B1 (en) Programmable imprint lithography template

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 4