KR100591017B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100591017B1 KR100591017B1 KR1020030073071A KR20030073071A KR100591017B1 KR 100591017 B1 KR100591017 B1 KR 100591017B1 KR 1020030073071 A KR1020030073071 A KR 1020030073071A KR 20030073071 A KR20030073071 A KR 20030073071A KR 100591017 B1 KR100591017 B1 KR 100591017B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- etching
- film
- insulating film
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 57
- 239000010410 layer Substances 0.000 claims abstract description 49
- 238000001039 wet etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 27
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 11
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 11
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000009977 dual effect Effects 0.000 abstract description 13
- 238000010030 laminating Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 20
- 239000007789 gas Substances 0.000 description 13
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000010949 copper Substances 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- -1 Boro Phosphorous Chemical compound 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 듀얼 다마신 공정에서의 비아홀 및 트렌치 형성 공정을 간략화하고 미세 프로파일을 조절할 수 있는 반도체 소자의 제조방법에 관한 것으로서,
본 발명에 따른 반도체 소자의 제조방법은 반도체 기판 상에 식각 저지층을 적층하는 단계;와, 상기 식각 저지층 상에 제 1 층간절연막을 적층하는 단계;와, 상기 제 1 층간절연막 상에 상기 제 1 층간절연막에 비해 상대적으로 식각 속도가 빠른 제 2 층간절연막을 적층하는 단계;와, 상기 제 2 층간절연막 상에 비아홀 영역에 상응하는 제 2 층간절연막을 노출시키는 식각 마스크 패턴을 형성하는 단계;와, 상기 식각 마스크 패턴을 이용하여 노출된 상기 제 2 층간절연막 및 하부의 제 1 층간절연막을 식각, 제거하여 비아홀을 형성하는 단계;와, 상기 식각 마스크 패턴을 제거하여 상기 제 2 층간절연막의 상부를 노출시킨 상태에서, 습식 식각 공정을 진행하여 비아홀 주변의 제 2 층간절연막을 부분 식각함으로써 트렌치를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
듀얼 다마신, 트렌치, 비아홀, 습식, 식각, 에천트
Description
도 1a 내지 1d는 종래 기술에 따른 비아 퍼스트법을 이용한 듀얼 다마신 공정을 나타낸 공정 단면도.
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
도 3은 본 발명의 실시예에 의해 형성된 트렌치를 찍은 현미경 사진.
<도면의 주요 부분에 대한 설명>
201 : 반도체 기판 202 : 식각 저지층
203 : 제 1 층간절연막 204 : 제 2 층간절연막
206 : 비아홀 207 : 트렌치
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 듀얼 다마신 공정에서의 비아홀 및 트렌치 형성 공정을 간략화하고 미세 프로파일을 조절할 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 배선의 미세화가 진행되고 있다. 반도체 소자에서의 미세 배선은 배선의 저항 상승을 가져오고 나아가 신호 전달 지연을 가져온다. 이러한 신호 전달 지연을 해결하기 위해 기존의 단층 배선 구조를 대신하여 다층 배선 구조가 도입되기 시작하였다.
그러나, 다층 배선 구조에서 배선간의 거리 축소가 가속화됨에 따라 동일층 배선간의 기생 용량(Parasitic Capacitance)이 증가하고 반도체 소자의 신호 전달 지연이 더욱 심화되고 있다. 특히, 미세 선폭의 배선의 경우, 배선의 기생 용량으로 인한 신호 전달 지연이 반도체 소자의 동작 특성에 크게 영향을 미친다. 이러한 배선간의 기생 용량을 저감시키기 위해서는 배선의 두께를 줄이고 층간절연막의 두께를 늘리는 것이 바람직하다. 따라서, 배선을 비저항이 낮은 물질로 형성시키고 층간절연막을 유전율이 낮은 물질로 형성시키는 방안의 하나로 배선 물질로서, 구리(Cu)가 현재 사용되고 층간절연막 물질로서 다양한 물질들이 제안되고 있다. 하지만, 구리의 경우 식각 부산물의 증기압이 낮기 때문에 건식 식각의 어려움이 많다.
이러한 문제점을 해결하기 위해 최근에는, 층간절연막에 비아홀(via hole)이나 콘택홀(contact hole)을 형성시키고 상기 비아홀 또는 콘택홀에 구리를 매립시키고 평탄화시킴으로써 구리 배선을 형성시키는 다마신(Damascene) 공정이 사용되고 있다.
한편, 듀얼 다마신 공정은 크게 비아 퍼스트(Via first)법, 트렌치 퍼스트(Trench first)법, 자기정렬(Self-aligned)법으로 구분되는데, 상기 비아 퍼스트법은 층간절연막을 식각하여 비아홀을 먼저 형성한 후, 상기 층간절연막을 다시 식각하여 비아홀 상부에 트렌치를 형성하는 방법이고, 상기 트렌치 퍼스트법은 반대로 트렌치를 먼저 형성한 후, 비아홀을 형성하는 방법이며, 상기 자기정렬 방법은 트렌치 구조 하부에 비아홀 영역이 정렬되어 있는 상태에서 트렌치 식각시 비아홀도 동시에 형성하는 방법이다. 상기의 방법 중에서 비아 퍼스트법이 널리 사용되고 있다.
상기 비아 퍼스트법을 이용한 종래의 듀얼 다마신 공정을 도면을 참조하여 설명하면 다음과 같다. 먼저, 도 1a에 도시한 바와 같이 트랜지스터(도시하지 않음) 등이 미리 형성되어 있는 반도체 기판(101) 상에 저유전율의 제 1 층간절연막(102) 예를 들어, BPSG(Boro Phosphorous Silicate Glass) 막을 적층한다. 이어, 상기 제 1 층간절연막(102) 상에 실리콘 질화막 등의 재질로 식각 저지층(103)을 적층한 다음, 상기 식각 저지층 상에 저유전율 특성을 갖는 제 2 층간절연막(104) 예를 들어, SiH4막을 적층한다. 그런 다음, 상기 제 2 층간절연막(104) 상에 감광막을 도포한 후, 선택적으로 패터닝하여 비아홀 영역에 상응하는 부위의 제 2 층간절연막(104)을 노출시키는 제 1 감광막 패턴(105)을 형성한다.
이와 같은 상태에서, 도 1b에 도시한 바와 같이 상기 제 1 감광막 패턴(105)을 식각 마스크로 이용하여 노출된 상기 제 2 층간절연막(104)을 식각하여 제거한 다. 상기 제 2 층간절연막(104)이 식각되어 식각 저지층(103)이 드러난 상태에서, 식각 공정을 계속 진행하여 상기 노출된 식각 저지층 및 제 1 층간절연막(102)을 차례로 식각하여 제거한다. 이에 따라, 비아홀(106)이 형성된다.
비아홀이 형성된 상태에서, 도 1c에 도시한 바와 같이 상기 제 2 층간절연막(104)을 포함한 기판 전면 상에 감광막을 도포한 후 포토리소그래피 공정을 통해 선택적으로 패터닝하여 트렌치 영역에 상응하는 부위의 제 2 층간절연막(104)을 노출시키도록 제 2 감광막 패턴(107)을 형성한다.
상기 제 2 감광막 패턴(107)을 식각 마스크로 이용하여 도 1d에 도시한 바와 같이 노출된 상기 제 2 층간절연막(104)을 식각, 제거하면 트렌치(108)가 형성된다. 이후, 도면에 도시하지 않았지만 상기 비아홀 및 트렌치에 금속층을 매립한 후 화학기계적 연마 공정을 통하여 평탄화시키면 비아 퍼스트법을 이용한 종래의 듀얼 다마신 공정은 완료된다.
비아 퍼스트법을 적용한 종래의 듀얼 다마신 공정은 전술한 바와 같이, 비아홀 및 트렌치를 형성하기 위해 각각 독립적인 식각 공정을 수행하여야 하고 그에 따른 식각 마스크 즉, 제 1 및 제 2 감광막 패턴을 형성하여야 함에 따라 미세 프로파일의 패턴을 형성하기 위한 포토리소그래피 공정 및 식각 공정의 부담이 가중되는 문제가 있다.
상기의 비아 퍼스트법 이외에 트렌치 퍼스트법 또는 자기정렬 방법을 적용한 듀얼 다마신 공정에서도 적어도 2개 이상의 식각 마스크 패턴이 요구되어 종래의 듀얼 다마신 공정에 있어 공정 효율성의 문제가 상존하고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 듀얼 다마신 공정에서의 비아홀 및 트렌치 형성 공정을 간략화하고 미세 프로파일을 조절할 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 반도체 기판 상에 식각 저지층을 적층하는 단계;와, 상기 식각 저지층 상에 제 1 층간절연막을 적층하는 단계;와, 상기 제 1 층간절연막 상에 상기 제 1 층간절연막에 비해 상대적으로 식각 속도가 빠른 제 2 층간절연막을 적층하는 단계;와, 상기 제 2 층간절연막 상에 비아홀 영역에 상응하는 제 2 층간절연막을 노출시키는 식각 마스크 패턴을 형성하는 단계;와, 상기 식각 마스크 패턴을 이용하여 노출된 상기 제 2 층간절연막 및 하부의 제 1 층간절연막을 식각, 제거하여 비아홀을 형성하는 단계;와, 상기 식각 마스크 패턴을 제거하여 상기 제 2 층간절연막의 상부를 노출시킨 상태에서, 습식 식각 공정을 진행하여 비아홀 주변의 제 2 층간절연막을 부분 식각함으로써 트렌치를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 제 1 및 제 2 층간절연막은 각각 LP-TEOS막, O3-TEOS막, d-TEOS막, FSG막, USG막, SiH4막, BPSG막 중 어느 한 재료를 사용하여 형성할 수 있 다.
바람직하게는, 상기 트렌치를 형성하는 단계에서의 습식 식각 공정에서, 불화암모늄(NH4F)과 불산(HF)을 소정 비율로 혼합한 용액을 습식 식각 에천트로 사용할 수 있다.
바람직하게는, 상기 습식 식각 에천트는, 불화암모늄(NH4F)과 불산(HF)을 6 : 1 또는 7∼20 : 1 또는 3∼1 : 1의 비율중 어느 한 비율로 혼합할 수 있다.
바람직하게는, 상기 식각 저지층은 300∼400Å 정도의 두께로 형성할 수 있다.
바람직하게는, 트렌치를 형성하는 단계에서, 상기 제 1 및 제 2 층간절연막 사이의 식각 선택비를 고려하여 특정의 직경의 트렌치를 형성하도록 식각 시간을 결정할 수 있다.
본 발명의 특징에 따르면, 식각 속도가 상이한 재료를 각각 제 1 및 제 2 층간절연막으로 적층하고, 비아홀을 형성한 후 별도의 식각 마스크의 형성 없이 상기 제 2 층간절연막의 상부를 모두 노출시킨 상태에서 습식 식각 공정을 진행하여 상대적으로 식각 속도가 빠른 제 2 층간절연막의 부분 식각, 제거에 따라 소정의 직경을 갖는 트렌치를 형성할 수 있게 된다. 이에 따라, 종래의 듀얼 다마신 공정에 비해 현저히 단위 공정의 수를 줄일 수 있는 효과를 얻게 된다.
이하, 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법을 상세히 설 명하기로 한다. 도 2a 내지 2d는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2a 도시한 바와 같이 반도체 기판(201) 상에 식각 저지층(202)을 형성한다. 상기 식각 저지층(202)은 후속 공정으로 적층되는 제 1 및 제 2 층간절연막(203),(204)과 높은 식각 선택비를 갖는 물질로 형성되어야 하며 실리콘 질화막을 형성하는 경우 약 300∼400Å의 두께로 적층할 수 있다. 한편, 도면에 도시하지 않았지만 상기 기판(201)에는 기판의 액티브 영역을 구분하기 위한 소자분리막, 상기 액티브 영역 상의 트랜지스터 및 캐패시터 등이 미리 형성되어 있음은 자명한 사실이다.
이어, 상기 식각 저지층(202) 상에 저유전율의 제 1 층간절연막(203)을 적층한다. 저유전율의 제 1 층간절연막(203)을 적층한다. 상기 제 1 층간절연막(203)은 다양한 재료를 사용하여 형성할 수 있는데 구체적으로, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate), O3-TEOS, d-TEOS 등과 같은 TEOS 계열의 산화막 또는 고밀도 플라즈마 화학기상증착법(High Density Plasma CVD)을 이용하여 적층하는 FSG(Fluorine Silicate Glass), USG(Undoped Silicate Glass) 또는 SiH4 막 또는 BPSG를 사용하여 형성할 수 있다.
이 때, 상기의 제 1 층간절연막(203)으로 사용되는 각종 막들의 형성 공정을 간략히 설명하면 다음과 같다. 먼저, TEOS 계열의 산화막 중 LP-TEOS막은 700℃ 정도의 온도에서 TEOS 가스와 질소 가스를 이용하여 형성하고 후속의 열처리 공정을 통하여 적층된 LP-TEOS막을 치밀화한다. O3-TEOS막은 TEOS 가스와 오존(O3)가스를 원료 가스로 하여 550∼600℃의 온도에서 형성하며, d-TEOS막은 TEOS 가스와 산소(O2)가스를 원료 가스로 하여 400℃의 온도에서 형성한다.
고밀도 플라즈마 화학기상증착법을 이용하여 적층하는 FSG막 및 USG막의 경우, FSG막은 SiH4 가스, SiF4가스 및 산소 가스를 이용하여 350∼400℃의 온도에서 형성하고, USG막은 SiH4 가스와 산소 가스를 이용하여 350∼400℃의 온도에서 형성한다.
BPSG막은 TEOS, TMOP, TEB 가스를 이용하여 400℃ 정도의 온도에서 붕소(B)와 인(P)이 도핑된 산화막으로 형성되며, SiH4막은 SiH4 가스, 질소 가스 및 산화 질소(N2O) 가스를 플라즈마 처리하여 형성된다.
이와 같이 상기 제 1 층간절연막(203)이 적층된 상태에서, 상기 제 1 층간절연막(203) 상에 저유전율의 제 2 층간절연막(204)을 적층한다. 상기 제 2 층간절연막(204)은 상기 제 1 층간절연막(203)의 적층에 사용된 재료 중 어느 한 물질을 사용하여 적층할 수 있다. 즉, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate), O3-TEOS, d-TEOS 등과 같은 TEOS 계열의 산화막 또는 고밀도 플라즈마 화학기상증착법(High Density Plasma CVD)을 이용하여 적층하는 FSG(Fluorine Silicate Glass), USG(Undoped Silicate Glass) 또는 SiH4 막 또는 BPSG막 중 어느 한 물질을 사용하여 제 2 층간절연막(204)을 형성한다.
한편, 상기 제 1 및 제 2 층간절연막(203),(204)의 형성 두께는 후속의 공정을 형성되는 비아홀 및 트렌치의 설계 룰(design rule)에 따라 유동적이지만, 본 발명에서는 상기 제 1 및 제 2 층간절연막을 각각 3000Å의 두께로 적층한 실시예를 중심으로 기술하기로 한다.
상기 제 1 및 제 2 층간절연막이 적층된 상태에서 도 2b에 도시한 바와 같이, 상기 제 2 층간절연막(204) 상에 감광막을 도포하고 포토리소그래피 공정을 이용하여 비아홀 영역에 상응하는 부위의 상기 제 2 층간절연막(204)을 노출시키도록 감광막 패턴(205)을 형성한다. 그런 다음, 상기 감광막 패턴(205)을 식각 마스크로 이용하여 습식 식각을 통해 노출된 제 2 층간절연막(204) 및 그 하부의 제 1 층간절연막(203)을 차례로 식각, 제거하여 상기 식각 저지층(202)이 드러나도록 하여 비아홀(206)을 형성한다.
이와 같은 상태에서, 도 2c에 도시한 바와 같이 상기 감광막 패턴을 제거한 다음, 트렌치 형성 공정을 진행한다. 상기 트렌치 형성 공정은 상기 제 2 층간절연막(204)을 식각하여 형성하는데 종래의 기술과는 달리 상기 제 2 층간절연막 상부를 모두 노출시킨 상태에서 습식 식각 공정을 진행한다. 이러한 본 발명의 트렌치 형성 공정은 상기 제 1 층간절연막(203)과 제 2 층간절연막(204)의 식각 속도의 차이를 이용하는 것이다.
예를 들어 설명하면, 상기 제 1 층간절연막(203)으로 BPSG막이 사용되고, 상기 제 2 층간절연막(204)으로 SiH4막이 사용된 상태에서, 트렌치를 형성하기 위한 습식 식각 공정을 진행한다. 이 때, 식각 에천트로는 불화암모늄(NH4F)과 불산(HF)을 6 : 1로 혼합한 용액을 사용한다. 이 용액에 대한 상기 BPSG막과 SiH4막의 식각 속도는 아래의 <표 1>에 도시한 바와 같다.
| 식각 속도 ( Å / 분 ) | |||
| BPSG막 | 876.9 | (1) | |
| SiH 4 막 | 2756.0 | (3.14) | |
<표 1>에 도시한 바와 같이, 제 1 층간절연막(203)으로 사용된 BPSG막은 분당 876.9Å의 식각 속도를 갖고 제 2 층간절연막(204)으로 사용된 SiH4막은 분당 2756.0Å의 식각 속도를 갖음에 따라, 상기 식각 에천트(NH4F:HF=6:1)를 사용할 경우 SiH4막의 BPSG막에 대한 식각선택비는 3.14 에 달한다.
이와 같이 제 2 층간절연막(SiH4막)의 식각 속도가 제 1 층간절연막(BPSG막)보다 빠르기 때문에 제 2 층간절연막의 상부를 모두 노출시킨 상태에서 습식 식각을 진행하더라고, 상기 제 2 층간절연막의 식각량 즉, 식각 두께가 많기 때문에 상기 제 2 층간절연막이 식각되어 제거되는 영역에 해당되는 트렌치가 형성되는 것이다.
도 3은 상기 습식 식각 공정을 통해 형성된 트렌치를 현미경으로 찍은 사진을 나타내고 있다. 도 3에서의 공정 조건은 전술한 바와 동일한 조건으로, 제 1 및 제 2 층간절연막(203),(204)의 두께는 각각 3000Å이고, 식각 에천트로 불화암모늄(NH4F)과 불산(HF)을 6 : 1로 혼합한 용액을 사용하였으며, 식각 시간은 5초간 진행한 것이다. 도 3에 도시한 바와 같이, 트렌치 형성 공정에 의해 형성된 제 2 층간절연막(204)의 트렌치 직경이 제 1 층간절연막(203)에 형성된 비아홀의 직경보다 명확히 큼을 알 수 있다.
이와 같이, 본 발명은 핵심적인 특징은 트렌치 형성에 있어서 제 1 층간절연막 및 제 2 층간절연막 사이의 식각 속도 차이를 이용함에 있다. 따라서, 상기와 같은 BPSG막, SiH4막 이외에도 다양한 재료를 이용할 수 있음은 물론이다. 또한, 식각 에천트로 상기의 불화암모늄(NH4F)과 불산(HF)을 6 : 1로 혼합한 용액 이외에 다른 화학 용액을 사용할 수도 있다.
아래의 <표 2>는 제 1 및 제 2 층간절연막(203),(204)으로서의 사용 가능한 재료 및 이들 재료의 특정 식각 에천트에 대한 식각 속도를 나타내고 있다.
| 식각 속도 ( Å / 분 ) | ||||
| NH4F:HF=6:1 | NH4F:HF=37.7:3.2 | |||
| BPSG막 | 876.9 | 611.7 | ||
| SiH 4 막 | 2756.0 | 1030.0 | ||
| LP-TEOS | 1177.0 | 562.4 | ||
| O 3 -TEOS | 1075.8 | 507.7 | ||
| d-TEOS | 2145.2 | 773.8 | ||
| HDP-USG | 2069.2 | 747.9 | ||
| HDP-FSG | 4412.6 | 1415.1 | ||
<표 2>에 기재한 각 재료의 식각 특성을 고려하여 제 1 및 제 2 층간절연막(203),(204)의 재료를 적절히 조합할 수 있으며, 또한 각 재료의 식각 속도를 이용하여 트렌치 및 비아홀의 프로파일을 설계할 수 있게 된다. 그리고, 불화암모늄(NH4F)과 불산(HF)의 혼합 비율을 상기 <표 2>에서의 혼합 비율 이외에도 7 ∼20 : 1 또는 3∼1 : 1의 비율을 적용하는 것도 가능하다.
한편, 상기와 같이 트렌치의 형성이 완료되면, 도 2d에 도시한 바와 같이 기판 상의 식각 저지층(202)을 제거한다. 이후 도면에 도시하지 않았지만 상기 비아홀 및 트렌치에 금속층을 매립한 후 화학기계적 연마 공정을 통하여 평탄화시키면 본 발명에 따른 반도체 소자의 제조방법은 완료된다.
본 발명에 따른 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
식각 속도가 상이한 재료를 각각 제 1 및 제 2 층간절연막으로 적층하고, 비아홀을 형성한 후 별도의 식각 마스크의 형성 없이 상기 제 2 층간절연막의 상부를 모두 노출시킨 상태에서 습식 식각 공정을 진행하여 상대적으로 식각 속도가 빠른 제 2 층간절연막의 부분 식각, 제거에 따라 소정의 직경을 갖는 트렌치를 형성할 수 있게 된다. 이에 따라, 종래의 듀얼 다마신 공정에 비해 현저히 단위 공정의 수를 줄일 수 있는 효과를 얻게 된다.
또한, 제 1 및 제 2 층간절연막으로 사용되는 각 재료의 식각 속도 및 식각 선택비 등을 이용하여 트렌치 및 비아홀의 프로파일을 설계할 수 있게 된다.
Claims (6)
- 반도체 기판 상에 식각 저지층을 적층하는 단계;상기 식각 저지층 상에 제 1 층간절연막을 적층하는 단계;상기 제 1 층간절연막 상에 상기 제 1 층간절연막에 비해 상대적으로 식각 속도가 빠른 제 2 층간절연막을 적층하는 단계;상기 제 2 층간절연막 상에 비아홀 영역에 상응하는 제 2 층간절연막을 노출시키는 식각 마스크 패턴을 형성하는 단계;상기 식각 마스크 패턴을 이용하여 노출된 상기 제 2 층간절연막 및 하부의 제 1 층간절연막을 식각, 제거하여 비아홀을 형성하는 단계;상기 식각 마스크 패턴을 제거하여 상기 제 2 층간절연막의 상부를 노출시킨 상태에서, 습식 식각 공정을 진행하여 비아홀 주변의 제 2 층간절연막을 부분 식각함으로써 트렌치를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 제 1 및 제 2 층간절연막은 각각 LP-TEOS막, O3-TEOS막, d-TEOS막, FSG막, USG막, SiH4막, BPSG막 중 어느 한 재료를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 트렌치를 형성하는 단계에서의 습식 식각 공정에서,불화암모늄(NH4F)과 불산(HF)을 소정 비율로 혼합한 용액을 습식 식각 에천트로 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 3 항에 있어서, 상기 습식 식각 에천트는,불화암모늄(NH4F)과 불산(HF)을 6 : 1 또는 7∼20 : 1 또는 3∼1 : 1의 비율중 어느 한 비율로 혼합한 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 식각 저지층은 300∼400Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 트렌치를 형성하는 단계에서,상기 제 1 및 제 2 층간절연막 사이의 식각 선택비를 고려하여 특정의 직경의 트렌치를 형성하도록 식각 시간을 결정하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030073071A KR100591017B1 (ko) | 2003-10-20 | 2003-10-20 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030073071A KR100591017B1 (ko) | 2003-10-20 | 2003-10-20 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050037800A KR20050037800A (ko) | 2005-04-25 |
| KR100591017B1 true KR100591017B1 (ko) | 2006-06-22 |
Family
ID=37240405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030073071A KR100591017B1 (ko) | 2003-10-20 | 2003-10-20 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100591017B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101563684B1 (ko) | 2008-11-10 | 2015-10-28 | 삼성전자주식회사 | 임프린트용 마스터 및 그 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719727B1 (ko) * | 2005-12-28 | 2007-05-17 | 동부일렉트로닉스 주식회사 | 반도체 장치 형성 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153131A (ja) * | 1984-01-23 | 1985-08-12 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH034526A (ja) * | 1989-05-31 | 1991-01-10 | Sharp Corp | 半導体装置の製造方法 |
| KR960026292A (ko) * | 1994-12-13 | 1996-07-22 | 김주용 | 반도체 소자의 스텝커버리지 특성 개선방법 |
| JPH08191147A (ja) * | 1995-01-12 | 1996-07-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR19990069616A (ko) * | 1998-02-11 | 1999-09-06 | 윤종용 | 식각저지층을 이용한 콘택홀 형성방법 |
-
2003
- 2003-10-20 KR KR1020030073071A patent/KR100591017B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153131A (ja) * | 1984-01-23 | 1985-08-12 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPH034526A (ja) * | 1989-05-31 | 1991-01-10 | Sharp Corp | 半導体装置の製造方法 |
| KR960026292A (ko) * | 1994-12-13 | 1996-07-22 | 김주용 | 반도체 소자의 스텝커버리지 특성 개선방법 |
| JPH08191147A (ja) * | 1995-01-12 | 1996-07-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR19990069616A (ko) * | 1998-02-11 | 1999-09-06 | 윤종용 | 식각저지층을 이용한 콘택홀 형성방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101563684B1 (ko) | 2008-11-10 | 2015-10-28 | 삼성전자주식회사 | 임프린트용 마스터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050037800A (ko) | 2005-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337282B2 (en) | Method for forming a dielectric layer | |
| US6297162B1 (en) | Method to reduce silicon oxynitride etch rate in a silicon oxide dry etch | |
| US7687381B2 (en) | Method of forming electrical interconnects within insulating layers that form consecutive sidewalls including forming a reaction layer on the inner sidewall | |
| US7067364B1 (en) | Gate structures having sidewall spacers using selective deposition and method of forming the same | |
| KR100330438B1 (ko) | 집적회로제조방법 | |
| KR100591017B1 (ko) | 반도체 소자의 제조방법 | |
| US7375392B1 (en) | Gate structures having sidewall spacers formed using selective deposition | |
| US7687394B2 (en) | Method for forming inter-layer dielectric of low dielectric constant and method for forming copper wiring using the same | |
| KR20030050951A (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20020072217A1 (en) | Method for improving contact reliability in semiconductor devices | |
| KR20180030280A (ko) | 배선 구조체를 갖는 반도체 소자 | |
| US6399482B1 (en) | Method and structure for a conductive and a dielectric layer | |
| US7326645B2 (en) | Methods for forming copper interconnect of semiconductor devices | |
| KR100588665B1 (ko) | 반도체 소자의 장벽금속층 형성 방법 | |
| KR19990057932A (ko) | 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 | |
| KR100389041B1 (ko) | 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법 | |
| KR100367852B1 (ko) | 포토레지스트에 대해 고선택비를 갖는 에칭 방법 | |
| KR100772077B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100356476B1 (ko) | 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법 | |
| KR100764452B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100513798B1 (ko) | 유동성 절연막의 평탄화 특성을 개선한 반도체 소자의제조방법 | |
| JP2001223270A (ja) | ビットラインの製造方法 | |
| KR100315026B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR20030056917A (ko) | 반도체 장치의 커패시터의 제조방법 | |
| KR19980036987A (ko) | 반도체장치의 다층배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |