KR19990069616A - 식각저지층을 이용한 콘택홀 형성방법 - Google Patents

Abstract

콘택홀 모서리에서 발생하는 예리한 부분을 억제하고, 종횡비를 좀더 개선시킬 수 있는 식각저지층을 이용한 콘택홀 형성방법에 관하여 개시한다. 이를 위하여 본 발명은 하부구조가 있는 반도체 기판에 습식으로 식각되지 않는 식각저지층을 형성하는 제1 단계와, 상기 식각저지층 위에 습식으로 식각되는 제3 절연막을 형성하는 제2 단계와, 상기 제3 절연막 위에 마스크 패턴을 형성하는 제3 단계와, 상기 마스크 패턴을 이용하여 상기 제3 절연막 일부를 이방성 식각하는 제4 단계와, 상기 제3 절연막을 상기 식각저지층의 표면이 드러날 때까지 등방성 식각하는 제5 단계와, 상기 등방성 식각이 진행된 결과물에 이방성 식각을 진행하여 식각저지층 및 하부 구조에 콘택홀을 형성하는 제6 단계를 구비하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법을 제공한다.

Description

식각저지층을 이용한 콘택홀 형성방법

본 발명은 반도체 집적회로의 제조방법에 관한 것으로, 더욱 상세하게는 금속배선 공정에서 미세한 콘택홀 형성방법에 관한 것이다.

반도체 소자의 배선 방법은 반도체 소자의 속도(operation speed), 수율(yield) 및 신뢰성(reliability)을 결정하는 요인이 되기 때문에 반도체 소자의 제조공정 중에서 가장 중요한 위치를 점유하고 있다. 최근에는, 반도체 소자의 고집적화 및 미세화가 진전됨에 따라 콘택 사이즈(contact size)는 매우 작아지고 있고, 종횡비(Aspect ratio)는 증가하고 있다. 특히, 64 메가 비트(Mega bit) 이상의 고집적화된 반도체 메모리의 콘택홀 사이즈(Contact size)는 0.5㎛ 이하, 종횡비(aspect ratio)는 3 이상이 되고 있다. 따라서, 반도체 소자의 수율, 속도 및 신뢰성을 유지하기 위해서는 다층배선을 형성하여 종횡비가 높고, 미세 패턴을 형성하기 위해 콘택 사이즈(contact size)가 작은 금속이나 절연층을 단차가 없이 평탄하게 매립할 수 있어야 한다. 이때, 금속배선층이 단차나 기타 원인에 의해 두께가 얇아질 경우에는 단락(open) 결함이 유발되고, 금속 배선층 간의 층간절연막의 두께 얇아질 경우에는 금속배선층에 쇼트 결함(Short Defect)이 발생된다.

도 1은 종래 기술에 의한 반도체 소자의 콘택홀 형성방법을 설명하기 위해 도시한 단면도이다.

도 1을 참조하면, 반도체 기판(51)에 게이트 전극(53)을 형성하고 제1 절연막(55)을 형성한다. 이어서, 상기 제1 절연막(55) 위에 콘택홀(미도시)을 뚫고 비트라인 패턴(57)을 형성한 후, 제2 절연막(58)을 침적한 후, 평탄화 공정(planarization process)을 진행한다. 계속해서, 평탄화 공정이 진행된 반도체 기판에 비교적 단단한 막질인 플라즈마 화학 기상증착(PECVD: Plasma Enhanced Chemical Vapor Deposition)에 의한 산화막(PEOX, 59)을 적층하고, 습식(wet etching)으로 제거가 용이한 제3 절연막(61)을 침적(deposition)한 다음, 콘택홀 형성을 위한 마스크 패턴(63)을 상기 결과물 상에 형성한다. 상기 마스크 패턴(63)을 이용하여 등방성 습식식각을 1차 진행하여 1차 콘택홀(65)을 형성한다. 이때, 1차 콘택홀(65)이 형성되는 공간은 비트라인 패턴(57)과의 쇼트 결함(short defect)을 방지하기 위해 제3 절연막 내에서 형성되어야 한다. 계속해서, 습식 식각에 의해 1차 콘택홀(65)이 형성된 상기 결과물 상에 건식식각에 의한 이방성 식각을 진행하여 반도체 기판의 일부를 노출시키는 2차 콘택홀(67)을 형성한다.

그러나, 상술한 종래 기술을 이용한 콘택홀 형성방법은 다음과 같은 문제점이 있다. 건식식각에 의한 이방성 식각을 진행할 때에 2차 콘택홀(67) 모서리(edge)에서 발생하는 예리한 부분(A)을 없애기 위해서는 등방성의 습식식각을 깊게 진행하는 것이 바람직한데, 이때 등방성이 습식식각이 지나치게 진행되면 비트라인 패턴(57)과 상부에 형성되는 배선층(미도시) 사이에 존재하는 제3 절연막(61) 및 PEOX막(59)의 두께가 얇아져서 쇼트 결함(short defect)이 발생하여 반도체 소자의 수율 및 신뢰성을 떨어뜨린다. 또한, 등방성 습식식각을 충분히 진행하지 못함으로 인해 2차 콘택홀(67)을 형성할 때, 종횡비가 커지는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 비트라인 패턴 위에 습식식각에 의해 제거되지 않는 식각저지층을 형성하고 등방성 습식식각을 충분한 깊이로 진행함으로써, ① 후속되는 건식식각 공정에서 콘택홀 모서리(edge)의 예리한 부분 및 쇼트 결함(short defect)을 억제하고, ② 식각되는 콘택홀의 종횡비(aspect ratio)를 낮출 수 있는 식각저지층을 이용한 콘택홀 형성방법을 제공하는데 있다.

도 1은 종래 기술에 의한 반도체 소자의 콘택홀 형성방법을 설명하기 위해 도시한 단면도이다.

도 2 내지 도 8은 본 발명에 의한 식각저지층을 이용한 콘택홀 형성방법을 설명하기 위해 도시한 단면도들이다.

* 도면의 주요부분에 대한 부호의 설명 *

100: 반도체 기판, 102: 게이트 전극,

104: 제1 절연막, 106: 비트라인 패턴,

108: 제2 절연막, 110: 제1 식각저지층,

112: 제2 식각저지층, 114: 제3 절연막,

116: 식각마스크 패턴, 118: 1차 콘택홀,

120: 2차 콘택홀, 122: 3차 콘택홀.

상기 기술적 과제를 달성하기 위하여 본 발명은, 하부구조가 있는 반도체 기판에 습식으로 식각되지 않는 식각저지층을 형성하는 제1 단계와, 상기 식각저지층 위에 습식으로 식각되는 제3 절연막을 형성하는 제2 단계와, 상기 제3 절연막 위에 마스크 패턴을 형성하는 제3 단계와, 상기 마스크 패턴을 이용하여 상기 제3 절연막 일부를 이방성 식각하는 제4 단계와, 상기 제3 절연막을 상기 식각저지층의 표면이 드러날 때까지 등방성 식각하는 제5 단계와, 상기 등방성 식각이 진행된 결과물에 이방성 식각을 진행하여 식각저지층 및 하부 구조에 콘택홀을 형성하는 제6 단계를 구비하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법을 제공한다.

본 발명의 바람직한 실시예에 의하면, 상기 제1 단계의 하부구조를 형성하는 방법은, 반도체 기판에 게이트 전극을 형성하고, 상기 게이트 전극 위에 제1 절연막을 형성하고, 상기 제1 절연막 위에 비트라인 패턴을 형성하고, 상기 비트라인 패턴을 덮는 제2 절연막을 형성하는 단계를 포함하는 것이 적합하다.

상기 제1 단계의 식각저지층을 형성하는 방법은 PEOX(Plasma Enhanced Oxide layer)를 재질로 하는 제1 식각저지층 및 질화막(SiN)을 재질로 하는 제2 식각저지층으로 형성하는 것이 바람직하다.

바람직하게는, 상기 제2 단계의 제3 절연막은 BPSG(Boron Phosphorus Silicate Glass)막 또는 BPSG(Boron Phosphorus Silicate Glass)막을 포함하는 복합막을 사용하여 구성하는 것이 적합하고, 상기 제3 단계의 마스크 패턴은 포토레지스트를 이용하여 한 개 이상의 구멍을 갖도록 형성하는 것이 적합하다.

본 발명에 따르면, 비트라인 패턴 위에 습식식각에 의해 제거되지 않는 식각저지층을 형성하고 등방성 습식식각을 충분한 깊이로 진행함으로써, ① 후속되는 건식식각 공정에서 콘택홀 모서리(edge)의 예리한 부분 및 쇼트 결함(short defect)을 억제하고, ② 식각되는 콘택홀의 종횡비(aspect ratio)를 낮출 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

아래의 바람직한 실시예에서 설명되는 게이트 전극 및 비트라인 패턴은 일반적으로 사용되는 것으로 가장 넓은 의미로 사용하고 있으며 도면에 도시된 바와 같은 특정 형상을 한정하는 것이 아니다. 따라서, 아래의 실시예에서 기재한 내용은 설명을 위한 예시적인 의미이지 한정하는 의미가 아니다.

도 2 내지 도 8은 본 발명에 의한 식각저지층을 이용한 콘택홀 형성방법을 설명하기 위해 도시한 단면도들이다.

도 2를 참조하면, 반도체 기판(100)에 게이트 도전층과 실리사이드와 게이트 스페이서를 포함하는 게이트 전극(102)을 형성한다. 이어서, 층간절연막으로 제1 절연막(104)을 적층한다. 이어서, 상기 제1 절연막 상에 비트라인으로 사용될 도전층을 적층한 후, 사진 및 식각공정을 진행하여 비트라인 패턴(106)을 형성한다. 이러한, 비트라인 패턴(106)은 장벽층(barrier layer) 및 접착층(adhesion layer)을 포함할 수 있다. 계속해서, 제2 절연막(108)을 적층한 후, 에치백(etch back) 또는 화학기계적 연마(CMP: Chemical Mechanical Polishing) 공정을 진행하여 제2 절연막(108)을 평탄화시킨다. 이어서, 상기 평탄화된 제2 절연막(108) 위에 제1 식각저지층(110)을 플라즈마 화학기상증착(PECVD)으로 형성된 산화막(PEOX)을 이용하여 형성한다.

도 3을 참조하면, 상기 제1 식각저지층(110)이 형성된 결과물 상에 최종 식각저지층(etching stopper)의 역할을 하는 제2 식각저지층(112)을 질화막(SiN)을 이용하여 형성한다. 이러한 제2 식각저지층(112)은 후속되는 콘택홀 형성을 위한 습식식각(Wet Etching)에서 하부 막질이 식각되어 쇼트 결함(short defect)이 발생하는 것을 방지하는 중요한 역할을 한다.

도 4를 참조하면, 상기 제2 식각저지층(112)이 형성된 반도체 기판에 층간절연막으로 사용될 제3 절연막(114)을 습식식각(Wet etching)에 비교적 식각이 잘 되는 BPSG(Boron Phosphorus Silicate Glass)와 같은 절연막 재질을 사용하여 형성한다.

도 5를 참조하면, 상기 제3 절연막(114)이 형성된 반도체 기판에 미세한 콘택홀(contact hole)을 형성하기 위한 마스크층(mask layer, 미도시)을 포토레지스트막을 사용하여 형성한다. 상기 마스크층에 노광 및 현상(Exposure & Development) 공정을 진행하여 마스크 패턴(116)을 형성한다.

도 6을 참조하면, 마스크 패턴(116)을 이용하여 건식식각에 의한 이방성 식각을 진행하여 1차 콘택홀(118)을 형성한다. 이때, 1차 콘택홀(118)이 형성되는 깊이는 제3 절연막(114)내에서 형성되도록 하는 것이 적합하다.

도 7을 참조하면, 상기 1차 콘택홀(118)이 형성된 반도체 기판에 등방성의 습식식각(wet etch)을 진행하여 2차 콘택홀(120)을 형성한다. 이때, 제3 절연막(114) 하부에 습식식각에 의해 잘 제거되지 않는 제2 식각저지층(112)이 있기 때문에 종래 기술과는 다르게 쇼트 결함(short defect)에 유의하지 않고 충분한 깊이로 등방성 습식식각을 진행하는 것이 가능하다. 따라서, 깊이 등방성으로 식각된 1차 콘택홀은 후속공정에서 이방성식각으로 최종적인 3차 콘택홀을 형성할 때, 콘택홀 모서리(edge)에서 발생하는 예리한 부분을 좀더 둥글게 해주고, 콘택홀의 종횡비(aspect ratio)를 낮추어서 미세한 크기를 갖는 콘택홀을 용이하게 형성하도록 한다.

도 8을 참조하면, 상기 2차 콘택홀(120)이 형성된 반도체 기판에 건식식각을 진행하여 반도체 기판의 일부를 노출시키는 3차 콘택홀(122)을 형성한다. 이때, 2차 콘택홀이 충분한 깊이로 형성되었기 때문에 이방성의 건식식각을 진행할 때, 종횡비(aspect ratio)가 낮아져 미세 패턴 콘택홀을 용이하게 형성된다. 따라서, 배선층인 도전물질이 1차, 2차 및 3차로 이방성과 등방성의 식각을 조합하여 구성된 콘택홀을 매립(filling)할 때, 보다 안정되게 매몰능력이 향상된다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

따라서, 상술한 본 발명에 따르면, 비트라인 패턴 위에 습식식각에 의해 제거되지 않는 식각저지층을 형성하고 등방성 습식식각을 충분한 깊이로 진행함으로써, 첫째 후속되는 건식식각 공정에서 콘택홀 모서리(edge)의 예리한 부분 및 쇼트 결함(short defect)을 억제하고, 둘째 식각되는 콘택홀의 종횡비(aspect ratio)를 낮출 수 있다.

Claims (8)

1. 하부구조가 있는 반도체 기판에 습식으로 식각되지 않는 식각저지층을 형성하는 제1 단계;

   상기 식각저지층 위에 습식으로 식각되는 제3 절연막을 형성하는 제2 단계;

   상기 제3 절연막 위에 마스크 패턴을 형성하는 제3 단계;

   상기 마스크 패턴을 이용하여 상기 제3 절연막 일부를 이방성 식각하는 제4 단계;

   상기 제3 절연막을 상기 식각저지층의 표면이 드러날 때까지 등방성 식각하는 제5 단계;

   상기 등방성 식각이 진행된 결과물에 이방성 식각을 진행하여 식각저지층 및 하부 구조에 콘택홀을 형성하는 제6 단계를 구비하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법.
2. 제1항에 있어서, 상기 제1 단계의 하부구조를 형성하는 방법은,

   반도체 기판에 게이트 전극을 형성하고,

   상기 게이트 전극 위에 제1 절연막을 형성하고,

   상기 제1 절연막 위에 비트라인 패턴을 형성하고,

   상기 비트라인 패턴을 덮는 제2 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법.
3. 제1항에 있어서,

   상기 제1 단계의 식각저지층을 형성하는 방법은 제1 및 제2 식각저지층으로 형성하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법.
4. 제3항에 있어서,

   상기 제1 식각저지층은 PEOX(Plasma Enhanced Oxide layer)를 사용하여 형성하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법.
5. 제3항에 있어서,

   상기 제2 식각저지층은 질화막(SiN)을 사용하여 형성하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법.
6. 제1항에 있어서,

   상기 제2 단계의 제3 절연막은 BPSG(Boron Phosphorus Silicate Glass)를 이용하여 형성하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법.
7. 제1항에 있어서,

   상기 제2 단계의 제3 절연막은 BPSG를 포함하는 복합막을 사용하여 형성하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법.
8. 제1항에 있어서,

   상기 제3 단계의 마스크 패턴은 포토레지스트를 이용하여 한 개 이상의 구멍을 갖도록 형성하는 것을 특징으로 하는 식각저지층을 이용한 콘택홀 형성방법.