CN101071787A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101071787A
CN101071787A CNA200610145973XA CN200610145973A CN101071787A CN 101071787 A CN101071787 A CN 101071787A CN A200610145973X A CNA200610145973X A CN A200610145973XA CN 200610145973 A CN200610145973 A CN 200610145973A CN 101071787 A CN101071787 A CN 101071787A
Authority
CN
China
Prior art keywords
insulating barrier
groove
insulating
etching selectivity
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610145973XA
Other languages
English (en)
Other versions
CN101071787B (zh
Inventor
赵挥元
金正根
金奭中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101071787A publication Critical patent/CN101071787A/zh
Application granted granted Critical
Publication of CN101071787B publication Critical patent/CN101071787B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种制造半导体器件的方法，包括在半导体衬底的预定区域至形成沟槽。在整个表面上形成第一绝缘层和第二绝缘层，使沟槽被间隙填充。抛光第一和第二绝缘层，直至暴露衬底的上表面。实施低选择性湿蚀刻过程，使得在剥离第二绝缘层的同时，部分第一绝缘层保留在沟槽的侧面上。在整个表面上形成第三绝缘层，使沟槽被间隙填充，由此形成隔离结构。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，更具体涉及隔离沟槽可被完全间隙填充而没有空隙的半导体器件的制造方法。
背景技术
局部氧化隔离(LOCOS)和浅沟槽隔离(STI)是产生隔离结构的两种常用方法。随着半导体器件的集成度增大，形成隔离结构的过程更加困难，尤其是对于LOCOS法。因此，高度集成器件的隔离结构通过浅沟槽隔离(STI)法在半导体衬底中形成沟槽和填充沟槽的间隙来形成。
STI法可通过几种方法实现。以NAND快闪存储器件作为例子，方法之一是顺序蚀刻通道氧化物层、多晶硅层和硬掩模层以形成沟槽，随后通过间隙填充沟槽，而在整个表面上形成氧化物层。然而，高度集成器件具有深度比沟槽进口宽度深的沟槽，这使得难以间隙填充沟槽而不产生空隙。
在利用氧化物膜间隙填充沟槽时，沟槽开口具有快于沟槽底部的沉积速度。因此，产生悬垂(over-hang)现象，其中当沉积氧化物层时，堵塞沟槽进口。
用于解决该问题的沟槽间隙填充方法通常包括以下方法之一。第一方法涉及通过采用高密度等离子体(HDP)在沟槽中形成氧化物层，蚀刻形成在沟槽进口部分处的厚氧化物层，以防止产生空隙。第二方法涉及改变间隙填充材料，亦即使用电介质上旋涂(SOD)材料来间隙填充沟槽。
第一沟槽间隙填充方法可应用于90nm器件。然而，在应用于70nm器件时优点较少，这是因为必须重复实施的沉积、湿蚀刻和沉积增加了生产时间和成本。而且，该方法甚至更加难以应用于60nm器件。此外，存在由于使用氟(F)所引起的可靠性问题。也就是在使用氟(F)的间隙填充过程中，氟(F)会与通道氧化物结合，并且导致EOT(电氧化物厚度)增加和物理通道氧化物厚度增加。因而，快闪存储器的编程Vt和编程速度下降。
第二沟槽间隙填充方法在器件可靠性和材料成本方而同样存在问题，这是因为由所用的SOD材料类型所决定的单位成本增加所致。也就是由于在SOD材料中所含杂质，导致通道氧化物的质量会劣化。通常，根据所用SOD材料的体积，“循环Vt偏移”变大。
发明内容
因此，本发明寻求解决上述问题，并描述制造半导体器件的方法，其中可以通过采用抛光过程和低选择性湿蚀刻过程来间隙填充沟槽而不产生空隙。
根据本发明的一个方面，提供一种制造半导体器件的方法，包括以下步骤：在半导体衬底的预定区域中形成沟槽；在整个表面上顺序形成第一绝缘层和第二绝缘层，使沟槽被间隙填充；抛光第一和第二绝缘层，直至暴露半导体衬底的上表面；实施低选择性湿蚀刻过程，使得在剥离第二绝缘层的同时，部分第一绝缘层保留在沟槽的侧壁上；和在整个表面上形成第三绝缘层，使沟槽被间隙填充，由此形成隔离结构。
附图说明
图1A-1C是顺序显示来说明根据本发明实施方案制造半导体器件的方法的截面图。
具体实施方式
以下将参考附图说明根据本专利的各种实施方案。
参考图1A，在半导体衬底100上顺序形成通道氧化物层102、用于浮动栅极的多晶硅层104、缓冲层106和硬掩模层108。缓冲层106可以由氧化物层构成，硬掩模层108可以由氮化物层构成。硬掩模层108通过光刻过程被图案化。利用图案化的硬掩模层108作为掩模，顺序蚀刻缓冲层106、多晶硅层104、通道氧化物层102和半导体衬底100至预定深度，从而形成沟槽110。
参考图1B，在包括沟槽110的整个表面上形成第一绝缘层112。此时，第一绝缘层112可使用HDP氧化物层形成。当沟槽110被部分间隙填充时，在沟槽110的开口处发生悬空现象。
在整个表面上形成第二绝缘层114，使其完全间隙填充沟槽110。第二绝缘层114可使用玻璃上旋涂(SOG)、硼磷硅酸盐玻璃(BPSG)或O3-TEOS(原硅酸四乙酯)形成。抛光第一和第二绝缘层112和114，直至暴露硬掩模层108的上表面。
参考图1C，通过低选择性湿蚀刻过程和干蚀刻过程剥离第二绝缘层114。第二绝缘层114：第一绝缘层112的蚀刻选择性可设定为2∶1-8∶1。当剥离第二绝缘层114时，部分第一绝缘层112保留在多晶硅层104的侧面上，同时消除在沟槽110开口处的悬空现象。
在整个表而上形成第三绝缘层116，使沟槽110被完全间隙填充。抛光第三绝缘层116，直至暴露硬掩模108的上表面，由此形成隔离结构118。第三绝缘层116可以由HDP氧化物层构成。由此，沟槽110被完全间隙填充而没有空隙。
如上所述，按照根据本发明制造半导体器件的方法，可以通过将廉价的SOG应用于工艺而降低成本。
此外，沟槽可以通过应用低选择性湿蚀刻过程来进行没有空隙的间隙填充。
尽管已经参考各种实施方案进行了前述说明，但是应该理解本领域技术人员可以在不背离本专利和所附权利要求的实质和范围的前提下进行各种变化和改变。

Claims (15)

1.一种制造半导体器件的方法，包括以下步骤：
在半导体衬底的预定区域至形成沟槽；
在沟槽内和半导体衬底上提供第一绝缘层，以至少部分填充沟槽，第一绝缘层在沟槽开口处具有悬垂物；
在沟槽内和第一绝缘层上提供第二绝缘层；
移除第二绝缘层和第一绝缘层的悬垂物；和
在沟槽内和第一绝缘层上提供第三绝缘层以形成隔离结构。
2.权利要求1的方法，其中在衬底上提供硬掩模并限定沟槽的开口，所述方法还包括：
在移除第二绝缘层和悬垂物之前，抛光第一和第二绝缘层，直至暴露硬掩模。
3.权利要求2的方法，其中移除步骤包括湿蚀刻过程。
4.权利要求3的方法，其中湿蚀刻过程包括低选择性过程，使得在剥离第二绝缘层的同时，部分第一绝缘层保留在沟槽的侧面上。
5.权利要求4的方法，其中第二绝缘层对第一绝缘层的蚀刻选择性不大于8∶1。
6.权利要求5的方法，其中所述蚀刻选择性为至少2∶1。
7.权利要求1的方法，其中第二绝缘层基本从衬底上移除。
8.权利要求7的方法，其中从沟槽中剥离第二绝缘层。
9.权利要求1的方法，其中第一和第三绝缘层由HDP氧化物层形成。
10.权利要求1的方法，其中第二绝缘层由SOG、BPSG或O3-TEOS形成。
11.权利要求1的方法，其中第一和第三绝缘层具有相同的类型，第二绝缘层具有不同的类型。
12.权利要求1的方法，其中移除步骤包括干蚀刻过程。
13.权利要求12的方法，其中湿蚀刻过程包括低选择性过程，使得在剥离第二绝缘层的同时，部分第一绝缘层保留在沟槽的侧面上。
14.权利要求13的方法，其中第二绝缘层对第一绝缘层的蚀刻选择性不大于8∶1。
15.权利要求14的方法，其中所述蚀刻选择性为至少2∶1。
CN200610145973XA 2006-05-12 2006-11-28 半导体器件的制造方法 Expired - Fee Related CN101071787B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060042992 2006-05-12
KR1020060042992A KR100854870B1 (ko) 2006-05-12 2006-05-12 반도체 소자의 제조방법
KR10-2006-0042992 2006-05-12

Publications (2)

Publication Number Publication Date
CN101071787A true CN101071787A (zh) 2007-11-14
CN101071787B CN101071787B (zh) 2011-06-29

Family

ID=38685654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610145973XA Expired - Fee Related CN101071787B (zh) 2006-05-12 2006-11-28 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US20070264790A1 (zh)
JP (1) JP2007305958A (zh)
KR (1) KR100854870B1 (zh)
CN (1) CN101071787B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066008A (zh) * 2012-12-26 2013-04-24 上海宏力半导体制造有限公司 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7648921B2 (en) * 2006-09-22 2010-01-19 Macronix International Co., Ltd. Method of forming dielectric layer
TW200913169A (en) * 2007-09-13 2009-03-16 Powerchip Semiconductor Corp Method of fabricating flash memory
KR20220111758A (ko) 2021-02-01 2022-08-10 삼성전자주식회사 반도체 장치 및 그의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780346A (en) * 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US6077790A (en) * 1997-03-14 2000-06-20 Micron Technology, Inc. Etching process using a buffer layer
US6149828A (en) * 1997-05-05 2000-11-21 Micron Technology, Inc. Supercritical etching compositions and method of using same
TW434786B (en) * 1999-03-04 2001-05-16 Mosel Vitelic Inc Method for fabricating a trench isolation
US6335261B1 (en) * 2000-05-31 2002-01-01 International Business Machines Corporation Directional CVD process with optimized etchback
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
KR100497610B1 (ko) * 2003-02-14 2005-07-01 삼성전자주식회사 반도체 장치의 절연막 형성방법
TWI222160B (en) * 2003-04-08 2004-10-11 Nanya Technology Corp Method of reducing trench aspect ratio
US7015113B2 (en) * 2004-04-01 2006-03-21 Micron Technology, Inc. Methods of forming trench isolation regions
US7332409B2 (en) * 2004-06-11 2008-02-19 Samsung Electronics Co., Ltd. Methods of forming trench isolation layers using high density plasma chemical vapor deposition
JP2006156471A (ja) * 2004-11-25 2006-06-15 Toshiba Corp 半導体装置および半導体装置の製造方法
KR100624327B1 (ko) * 2004-12-30 2006-09-19 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법
JP4886219B2 (ja) * 2005-06-02 2012-02-29 株式会社東芝 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066008A (zh) * 2012-12-26 2013-04-24 上海宏力半导体制造有限公司 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法

Also Published As

Publication number Publication date
KR100854870B1 (ko) 2008-08-28
JP2007305958A (ja) 2007-11-22
KR20070109676A (ko) 2007-11-15
US20070264790A1 (en) 2007-11-15
CN101071787B (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
KR101096186B1 (ko) 패턴의 무너짐을 방지하는 반도체장치 제조 방법
JP2009010326A (ja) フラッシュメモリ素子の製造方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
KR100807112B1 (ko) 플래쉬 메모리 및 그 제조 방법
CN101071787B (zh) 半导体器件的制造方法
JP2009200464A (ja) フラッシュメモリ素子及びその製造方法
US6667221B2 (en) Method of manufacturing semiconductor device
US8017992B2 (en) Flash memory device and method of fabricating the same
KR100772722B1 (ko) 플래쉬 메모리 소자의 소자분리 방법
JP2009010319A (ja) フラッシュメモリ素子の製造方法
CN100527381C (zh) 制造快闪存储器件的方法
KR100859831B1 (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
US11482448B2 (en) Planarization method of a capping insulating layer, a method of forming a semiconductor device using the same, and a semiconductor device formed thereby
KR100652288B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20100013948A (ko) 반도체 소자 및 그 제조 방법
KR100611779B1 (ko) 반도체소자의 제조 방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR19990069616A (ko) 식각저지층을 이용한 콘택홀 형성방법
KR20010064598A (ko) 플래시 메모리 장치의 필드 절연막 형성 방법
KR20090000327A (ko) 반도체 소자의 콘택홀 형성 방법
KR100494647B1 (ko) 얕은 트렌치 소자분리구조 형성방법
KR100905781B1 (ko) 반도체 소자의 제조 방법
KR20050112996A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110629

Termination date: 20131128