JP2006048060A - 回折光学素子の製造方法 - Google Patents
回折光学素子の製造方法 Download PDFInfo
- Publication number
- JP2006048060A JP2006048060A JP2005229476A JP2005229476A JP2006048060A JP 2006048060 A JP2006048060 A JP 2006048060A JP 2005229476 A JP2005229476 A JP 2005229476A JP 2005229476 A JP2005229476 A JP 2005229476A JP 2006048060 A JP2006048060 A JP 2006048060A
- Authority
- JP
- Japan
- Prior art keywords
- optical element
- substrate
- mask
- thin film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 120
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 239000010409 thin film Substances 0.000 claims description 73
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000010076 replication Effects 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000001017 electron-beam sputter deposition Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001494 step-and-flash imprint lithography Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1847—Manufacturing methods
- G02B5/1852—Manufacturing methods using mechanical means, e.g. ruling with diamond tool, moulding
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
- C23C16/042—Coating on selected surface areas, e.g. using masks using masks
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1847—Manufacturing methods
- G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Diffracting Gratings Or Hologram Optical Elements (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】
回折光学素子を製造するための新規の方法を提供する。
【解決手段】
回折光学素子の製造方法が、基板１０４の一部分を露出させて第１のマスク１０２を形成するステップと、基板上１０４に第１の膜１１０を堆積させるステップと、第１のマスク１０２を除去して基板１０４上に第１の光学素子１１０Ａを形成するステップと、第１の光学素子１１０Ａの一部分を露出させて第２のマスク１１２を形成するステップと、基板１０４上に第２の膜１２０を堆積させるステップと、第２のマスク１１２を除去して第２の光学素子１２０Ａを形成するステップとを含む。
【選択図】図４
回折光学素子を製造するための新規の方法を提供する。
【解決手段】
回折光学素子の製造方法が、基板１０４の一部分を露出させて第１のマスク１０２を形成するステップと、基板上１０４に第１の膜１１０を堆積させるステップと、第１のマスク１０２を除去して基板１０４上に第１の光学素子１１０Ａを形成するステップと、第１の光学素子１１０Ａの一部分を露出させて第２のマスク１１２を形成するステップと、基板１０４上に第２の膜１２０を堆積させるステップと、第２のマスク１１２を除去して第２の光学素子１２０Ａを形成するステップとを含む。
【選択図】図４
Description
本発明は、回折光学素子（ＤＯＥ）の製造方法に関する。
回折光学素子（ＤＯＥ）の製造方法は公知であり、特に、マスクを設けた後にエッチングを連続的に行う方法が知られている（例えば、特許文献１参照）。各マスクのエッチング深度は、バイナリ加重されている（深さの値が２つまたは多数になっている）。このような方法によれば、Ｎ枚のマスクを使用するだけで２Ｎの位相レベルを得ることができる。
本発明の課題は、回折光学素子（ＤＯＥ）を製造するための新規の方法を提供することである。
本発明の一実施態様では、回折光学素子（ＤＯＥ）を製造する方法は、基板の一部分を露出させて第１のマスクを形成するステップと、基板上に第１の膜を堆積させるステップと、第１のマスクを除去して基板上に第１の光学素子を形成するステップと、第１の光学素子の一部分を露出させて第２のマスクを形成するステップと、基板上に第２の膜を堆積させるステップと、第２のマスクを除去して第２の光学素子を形成するステップとを含んでいる。
本発明の別の態様では、ＤＯＥを製造する方法は、第１の材料をパターンニングして基板の一部分を露出させるステップと、基板上に第１の膜を堆積させるステップと、第１の膜と第１の材料を平坦化して第１の光学素子を形成するステップと、第２の材料をパターンニングして第１の光学素子の一部分を露出させるステップと、基板上に第２の膜を堆積させるステップと、第２の膜および第２の材料を平坦化して第２の光学素子を形成するステップとを含む。
以下に、本発明を図面に基づき詳説する。
異なる図面においても、同じ参照符合は同様または同一の要素を示す。図面は、精確な縮尺では描かれておらず、説明を目的としただけのものである。
図１〜図５に、本発明の一実施態様の、回折光学素子（ＤＯＥ）を製造するためのリフトオフ法を示す。
図１で、リフトオフマスク１０２を基板１０４上に形成する。このマスク１０２は、リエントリ側面形状（上にいくほどせり出す形状）をした側壁１０６を有する。この側壁１０６は、基板１０４の一部分を露出させる窓１０８を画定する。基板１０４はシリコン基板であり、マスク１０２は、スピンコートされ、露光され、現像されたフォトレジストとすることができる。
図２で、基板１０４上に薄膜１１０を堆積させる。これにより、薄膜１１０は、マスク１０２上および基板１０４の露出部分上に設けられる。この薄膜１１０は、電子線蒸着またはスパッタリングにより堆積された誘電体（例えばＳｉ、ＳｉＯ２またはＴｉＯ２）である。薄膜を蒸着により堆積させる場合には、蒸着装置に設けられたその場厚みモニタ（インサイトゥでの厚みを監視する装置）を利用することにより、その厚みを高い精度（例えばターゲット厚みの１０％以内）で制御することができる。
図３で、マスク１０２を除去すると、その上に設けられた薄膜がリフトオフされ、基板１０４上に堆積させた薄膜が残される。残された薄膜は光学素子１１０Ａを形成する。マスク１０２はレジスト剥離剤により化学的に除去することができる。
図４で、リフトオフマスク１１２を基板１０４上に形成する。マスク１１２は、リエントリ側面形状をした側壁１１６を有する。この側壁１１６は、光学素子１１０Ａの一部分を露出させる窓１１８を画定する。マスク１１２は、光学素子１１０Ａの側壁１１５も覆っているので、光学素子１１０Ａ上にさらに別の光学素子を形成するために適切なオフセット（ずれ）が得られる。
次いで、薄膜１２０を基板１０４上に形成する。これにより、薄膜１２０は、マスク１１２上および光学素子１１０Ａの露出部分上に設けられる。マスク１１２を除去すると、その上に堆積させた薄膜はリフトオフされ、光学素子１１０Ａ上に堆積させた薄膜は残される。残された薄膜１２０は光学素子１２０Ａ（図５）を形成する。
図５で、リフトオフマスク１２２を基板１０４上に形成する。このマスク１２２は、リエントリ側面形状をした側壁１２６を有する。側壁１２６は、光学素子１２０Ａの一部分を露出させる窓１２８を画定する。マスク１２２は光学素子１２０Ａの側壁１２５も覆っているので、光学素子１２０Ａ上にさらに別の光学素子を形成するために適切なオフセットが得られる。
次いで、薄膜１３０を基板１０４上に堆積させる。これにより、薄膜１３０は、マスク１２２上および光学素子１２０Ａの露出部分上に設けられる。マスク１２２を除去すると、その上に堆積した薄膜はリフトオフされ、光学素子１２０Ａ上に堆積した薄膜は残される。残された薄膜１３０は光学素子１３０Ａを形成する（図６）。
上記のように同じ処理を複数回繰り返すことにより、所望の厚みと形状を有する光学素子のスタックを製造することができる。
図６は、上述のプロセスから形成された光学素子１１０Ａ、１２０Ａ、１３０Ａおよび１４０Ａを有する構造体１００を示す。一態様では、構造体１００は透過型グレーティングのようなＤＯＥである。もちろん、反射性の薄膜を使用すれば反射型グレーティングも製造することができる。
別の実施態様では、構造体１００は、従来の紫外線（ＵＶ）複製プロセスを用いてＤＯＥを製造するための型となる。
別の態様では、１つ以上の構造体１００が、従来の射出成形プロセスを用いてＤＯＥを製造するための型１４２を形成する。この態様では、基板１０４は金属基板であり、光学素子１１０Ａ、１２０Ａ、１３０Ａおよび１４０Ａは金属薄膜（例えばＮｉ）からなっている。
別の態様では、構造体１００は、従来のステップアンドフラッシュインプリントリソグラフィーを用いてＤＯＥを製造するためのインプリントマスクを形成する。この態様では、基板１０４は金属基板であり、光学素子１１０Ａ、１２０Ａ、１３０Ａおよび１４０Ａは金属薄膜（例えばＮｉ）からなっている。
図７〜図１０に示した別の実施態様では、構造体１００はｍ、ＤＯＥの製造に用いられる型のための原型である。この態様では、基板１０４は金属基板であり、光学素子１１０Ａ、１２０Ａ、１３０Ａおよび１４０Ａは金属薄膜（例えばＣｕ、ＡｕまたはＷ）からなっている。図７では、原型１００を金属１５０（例えばＮｉ）で覆うことによって、金属１５０の層を原型１００上に形成する。
図８で、原型１００と基板１０４を除去し、型１５０Ａを形成する。型１５０Ａは、ＤＯＥの形状を有する空洞１５２を画定している。原型１００および基板１０４は、化学湿式エッチングにより除去することができる。図９では、型１５０Ａ中に材料を堆積させ、ＤＯＥ１６０を形成する。図１０では、ＤＯＥ１６０を型１５０Ａから外し、使用のために準備する。その材料によって、ＤＯＥ１６０は透過型グレーティングまたは反射型グレーティングとなりうる。
図１１〜図１６は、本発明の一態様で、バイナリ加重マスクを用いてＤＯＥを製造するためのリフトオフ法を示す。
図１１で、リフトオフマスク２０２を基板２０４上に形成する。マスク２０２は、基板２０４の一部分を露出させる窓２０８を画定する。基板２０４はシリコン基板であり、マスク２０２は、その上にスピンコートされ、露出され、現像されたフォトレジストである。図示していないが、マスク２０２の側壁がリエントリ側面形状を有していてもよいことが理解される。
次いで、薄膜２１０を基板２０４上に形成する。この薄膜２１０は、マスク２０２上および基板２０４の露出部分上に設けられる。薄膜２１０は、電子線蒸着またはスパッタリングにより堆積させた誘電体（例えばＳｉ、ＳｉＯ２またはＴｉＯ２）である。
図１２で、マスク２０２を除去すると、その上に設けられた薄膜がリフトオフされ、基板２０４上に設けられた薄膜が残される。残された薄膜は、光学素子２１０Ａを形成する。マスク２０２は、レジスト剥離剤により化学的に除去することができる。
図１３で、リフトオフマスク２１２を基板２０４上に形成する。バイナリ加重方式を実現するために、マスク２１２は光学素子２１０Ａの一部分と基板２０４の一部分を露出させる窓２１８Ａを画定する。マスク２１２は、基板２０４の他の部分を露出させる窓２１８Ｂも画定する。図示していないが、マスク２１２の側壁がリエントリ側面形状を有していてもよいことが理解される。
次いで、薄膜２２０を基板２０４上に形成し、マスク２１２上、ならびに光学素子２１０Ａおよび基板２０４の露出部分上に堆積させる。バイナリ加重方式を実現するために、薄膜２２０の厚みは薄膜２１０の半分となっている。
図１４で、マスク２１２を除去することにより、その上に設けられた薄膜がリフトオフされ、光学素子２１０Ａおよび基板２０４上に設けられた薄膜が残される。残された薄膜は、光学素子２２０Ａ、２２０Ｂおよび２２０Ｃを形成する。２つのマスクの使用することにより、４階層構造が形成される。
図１５で、リフトオフマスク２２２を基板２０４上に形成する。バイナリ加重方式を実現するために、マスク２２２は窓２２８Ａ、２２８Ｂ、２２８Ｃおよび２２８Ｄを画定する。窓２２８Ａは、光学素子２２０Ａの一部分を露出させている。窓２２８Ｂは、光学素子２１０Ａの一部分を露出させている。窓２２８Ｃは、光学素子２２０Ｂの一部分を露出させている。窓２２８Ｄは、光学素子２２０Ｃの一部分および基板２０４の一部分を露出させている。図示していないが、マスク２２２の側壁がリエントリ側面形状を有していてもよいことが理解される。
次いで、薄膜２３０を基板２０４上に形成し、マスク２２２上、ならびに基板２０４および光学素子２１０Ａ、２２０Ａ、２００Ｂ、２２０Ｃの露出部分上に堆積させる。バイナリ加重方式を実現するために、薄膜２３０の厚みは薄膜２２０の半分である。
図１６で、マスク２２２を除去すると、その上に設けられた薄膜がリフトオフされ、基板２０４上および光学素子２１０Ａ、２２０Ａ、２２０Ｂおよび２２０Ｃ上に設けられた薄膜が残される。残された薄膜は光学素子２３０Ａ、２３０Ｂ、２３０Ｃ、２３０Ｄおよび２３０Ｅを形成する。３つのマスクを使用することにより、８階層構造体２００が形成される。一態様においては、構造体２００は透過型グレーティングのようなＤＯＥである。もちろん、反射性薄膜を使用すれば反射型グレーティングを作ることもできる。
上述のように、同じプロセスを複数回繰り返すことにより、所望の厚みおよび形状を有する光学素子のスタックを製造することができる。さらに、薄膜層の層厚は、順次薄くなっているが、その代わりに順次厚くなっていくように堆積させることもできる。このように順次厚くなっていくように薄膜を堆積させる場合には、フォトレジストのリフトオフマスクを、より均一にスピンコートすることができる。
別の態様では、構造体２００は、従来のＵＶ複製プロセスを用いてＤＯＥを製造するための型である。
別の態様では、構造体２００は、従来の射出成型プロセスを用いてＤＯＥを製造するための型を形成する。この態様では、基板２０４は金属基板であり、薄膜２１０、２２０および２３０は金属薄膜（例えばＮｉ）である。
別の実施態様では、構造体２００は、従来のステップアンドリフトインプリントリソグラフィーを用いてＤＯＥを製造するためのインプリントマスクを形成する。この態様では、基板２０４は金属基板であり、薄膜２１０、２２０および２３０は金属薄膜（例えばＮｉ）である。
図１７〜図２０に示す別の態様では、構造体２００は、ＤＯＥを製造するのに用いられる型のための原型となる。この態様では、基板２０４は金属基板であり、薄膜２１０、２２０および２３０は金属薄膜（例えばＣｕ、ＡｕまたはＷ）である。図１７では、原型２００を金属２５０（例えばＮｉ）で覆うことにより、金属２５０の層が原型２００上に形成される。
図１８で、原型２００および基板２０４を除去し、型２５０Ａを形成する。型２５０ＡはＤＯＥの形状を有する空洞２５２を画定している。原型２００および基板２０４は化学湿式エッチングにより除去することができる。図１９では、型２５０Ａ中に材料を堆積させ、ＤＯＥ２６０を形成する。図２０では、ＤＯＥ２６０は型２５０Ａから外して、使用のために準備する。その材料によって、ＤＯＥ２６０は透過型グレーティングまたは反射型グレーティングとなりうる。
図２１〜図２７に、本発明の一態様に基づき、ＤＯＥを製造するためのダマシン法に類似の方法を示す。
図２１で、酸化物層３０２を基板３０４上に形成する。酸化物層３０２は、プラズマ化学気相蒸着法（ＰＥＣＶＤ）により堆積させたＳｉＯ２であり、基板３０４は、シリコン基板である。次に、エッチングマスク３０５を酸化物層３０２上に形成する。エッチングマスク３０５は、スピンコートされ、露出され、現像されたフォトレジストである。エッチングマスク３０５は、酸化物層３０２の一部分を露出させる窓３０６を画定する。
図２２で、酸化物層３０２の露出部分を除去する。酸化膜３０２の露出部分は、乾式または湿式エッチングにより除去することができる。
図２３で、エッチングマスク３０５を除去する。このエッチングマスク３０５は、レジスト剥離剤により化学的に除去することができる。残された酸化膜３０２は基板３０４の一部分を露出させる窓３０８を画定している。
図２４で、薄膜３１０を基板３０４上に形成する。これにより、薄膜３１０は、酸化膜３０２上および基板３０４の露出部分上に設けられる。薄膜３１０は、ＰＥＣＶＤにより堆積させたＳｉであってもよい。
図２５で、酸化物層３０２および薄膜３１０を、所望の厚みに平坦化する。酸化物層３０２および薄膜３１０は、化学機械研磨（ＣＭＰ）により平坦化することができる。薄膜の残された部分が光学素子３１０Ａを形成する。
上述したように、同じプロセスを複数回繰り返すことにより、所望の厚みおよび形状を有する光学素子のスタックを製造することができる。平坦化された表面は、次の光学素子の形成に用いるフォトレジストエッチングマスクをスピンコートするための滑らかな表面を提供する。このプロセスは、相補型金属酸化物半導体（ＣＭＯＳ）のプロセスにおいて銅の導体を形成するのに現在用いられているダマシン法に似ており、光学素子の厚み（例えば層間位置合わせ）および形状（例えばフィーチャサイズ）を、高い精度（例えば、それぞれ０．０４μｍおよび０．４μｍ）で制御することができる。
図２６および図２７に、上述したプロセスから形成された光学素子３１０Ａ、３２０Ａ、３３０Ａ、３４０Ａおよび３５０Ａを含む５階層構造体３００を示す。残された酸化物３０２、３１２、３２２および３３２は、乾式エッチングまたは湿式エッチングにより任意に除去することができる。しかし、一部の条件下では、残った酸化物をそのまま残しておく方が望ましい場合がある。一態様では、構造体３００は透過型グレーティングのようなＤＯＥである。もちろん、反射性薄膜を使用すれば、反射型グレーティングを製造することも可能である。
別の態様では、構造体３００は、従来のＵＶ複製プロセスを用いてＤＯＥを製造するための型である。
別の態様では、構造体３００は、従来の射出成型プロセスを用いてＤＯＥを製造するための型を形成する。この態様では、基板３０４は金属基板であり、光学素子３１０Ａ、３２０Ａ、３３０Ａ、３４０Ａおよび３５０Ａは金属薄膜（例えばＮｉ）からなっている。
別の態様では、構造体３００は、従来のステップアンドリフトリソグラフィーを用いてＤＯＥを製造するためのインプリントマスクを形成するものである。この実施例においては、基板３０４は金属基板であり、光学素子３１０Ａ、３２０Ａ、３３０Ａ、３４０Ａおよび３５０Ａは金属薄膜（例えばＮｉ）からなっている。
図２８〜図３１に示す別の実施態様では、構造体３００は、ＤＯＥを製造するのに用いられる型のための原型となっている。この態様で、光学素子３１０Ａ、３２０Ａ、３３０Ａ、３４０Ａおよび３５０Ａは金属薄膜（例えばＣｕ、ＡｕまたはＷ）である。図２８で、原型３００に金属３５０（例えばＮｉ）を被せることにより、金属３５０の層が原型３００上に形成される。
図２９で、原型３００および基板３０４を除去して、型３５０Ａを形成する。型３５０Ａは、ＤＯＥの形状を有する空洞３５２を画定している。原型３００および基板３０４は、化学湿式エッチングにより除去することができる。図３０では、型３５０Ａに材料を堆積させ、ＤＯＥ３６０が形成されている。図３１では、ＤＯＥ３６０が型３５０Ａから外されて使用のために準備されている。その材料によって、ＤＯＥ３６０は透過型グレーティングまたは反射型グレーティングとなりうる。
上述したプロセスは、ＣＭＯＳの製造およびオプトエレクトロニクスデバイスの製造の両方において実施することができる。ＣＭＯＳ製造での利点は、ＤＯＥを高い精度で量産することが可能となる点である。オプトエレクトロニクスデバイス製造での利点としては、ＤＯＥをオプトエレクトロニクスデバイスと共に同じ基板上に形成できるという点が挙げられる。
上記に開示した実施態様の別の様々な適応形態や特徴の組み合わせも、本発明の範囲内にある。このような多数の実施態様は、本発明の特許請求の範囲に包含されている。
１００、１６０、２００、２６０、３００、３６０ 回折光学素子、原型
１０２、２０２ 第１のリフトオフ・マスク
１０４、２０４、３０４ 基板
１１０、２１０、３１０ 第１の薄膜
１１０Ａ、２１０Ａ、３１０Ａ 第１の光学素子
１１２、２１２ 第２のリフトオフ・マスク
１１５ 第１の光学素子の側壁
１２０、２２０ 第２の薄膜
１２０Ａ、２２０Ａ、３２０Ａ 第２の光学素子
１５０、２５０、３５０ 金属層
１５０Ａ、２５０Ａ、３５０Ａ 型
２１０Ａ、２２０Ａ、２２０Ｂ、２２０Ｃ 第３の光学素子
３０２ 第１の材料
３１２ 第２の材料
１０２、２０２ 第１のリフトオフ・マスク
１０４、２０４、３０４ 基板
１１０、２１０、３１０ 第１の薄膜
１１０Ａ、２１０Ａ、３１０Ａ 第１の光学素子
１１２、２１２ 第２のリフトオフ・マスク
１１５ 第１の光学素子の側壁
１２０、２２０ 第２の薄膜
１２０Ａ、２２０Ａ、３２０Ａ 第２の光学素子
１５０、２５０、３５０ 金属層
１５０Ａ、２５０Ａ、３５０Ａ 型
２１０Ａ、２２０Ａ、２２０Ｂ、２２０Ｃ 第３の光学素子
３０２ 第１の材料
３１２ 第２の材料
Claims (10)
- 回折光学素子（１００、１６０、２００、２６０）の製造方法であって、
基板（１０４、２０４）の一部分を露出させる第１のリフトオフマスク（１０２、２０２）を形成するステップと、
第１の薄膜（１１０、２１０）を前記基板上に形成するステップと、
前記第１のリフトオフマスクを除去して、これにより、第１の光学素子（１１０Ａ、２１０Ａ）を、前記基板の露出させた前記一部分上に残すステップと、
前記第１の光学素子の一部分を露出させる第２のリフトオフマスク（１１２、２１２）を形成するステップと、
第２の薄膜（１２０、２２０）を前記基板上に形成するステップと、
前記第２のリフトオフマスクを除去して、これにより、第２の光学素子（１２０Ａ、２２０Ａ）を、前記第１の光学素子の露出させた前記一部分上に残すステップとを含む方法。 - 前記第２のリフトオフマスク（１１２）が、前記第１の光学素子（１１０Ａ）の側壁（１１５）を覆うものであり、
前記第１および第２の光学素子（１１０Ａ、１２０Ａ）が、前記回折光学素子または当該回折光学素子を製造するための型を含む、請求項１に記載の方法。 - 前記第２の薄膜（２２０）の厚みが前記第１の薄膜（２１０）の厚みと異なり、
前記第２のリフトオフマスク（２１２）を形成する前記ステップにより、前記基板（２０４）の第２の部分がさらに露出し、
前記第２のリフトオフマスクを除去するステップにより、前記基板の前記第２の部分上に第３の光学素子（２２０Ｂ、２２０Ｃ）が残される、請求項１に記載の方法。 - 前記第１、第２および第３の光学素子（２１０Ａ、２２０Ａ、２２０Ｂまたは２２０Ｃ）が、（ｉ）前記回折光学素子、（ｉｉ）前記回折光学素子を製造するための型、または（ｉｉｉ）前記型（２５０Ａ）を形成するための原型（２００）を含む、請求項３に記載の方法。
- 前記第１および第２の薄膜（１１０、１２０、２１０、２２０）が金属薄膜であって、前記第１および第２の光学素子（１１０Ａ、１２０Ａ、２１０Ａ、２２０Ｂ）が、前記回折光学素子用の型（１５０Ａ、２５０Ａ）を形成するための原型（１００、２００）を含んでおり、
前記原型（１００、２００）上に金属層（１５０、２５０）を形成するステップと、
前記基板（１０４、２０４）および前記原型を除去して、これにより、前記金属層に型を形成するステップと、
前記型中に材料を堆積させ、前記回折光学素子（１６０；２６０）を形成するステップとを有する、請求項１に記載の方法。 - 回折光学素子（３００、３６０）の製造方法であって、
基板（３０４）上で第１の材料（３０２）をパターニングして、前記基板の一部分を露出させるステップと、
第１の薄膜（３１０）を前記基板上に堆積させるステップと、
前記第１の薄膜および前記第１の材料を平坦化して、第１の光学素子（３１０Ａ）を形成するステップと、
前記基板上で第２の材料（３１２）をパターニングして、前記第１の光学素子の少なくとも一部分を露出させるステップと、
第２の薄膜を前記基板上に形成するステップと、
前記第２の薄膜および前記第２の材料を平坦化して、第２の光学素子（３２０Ａ）を形成するステップとを含む方法。 - 前記第１および第２の光学素子（３１０Ａ、３２０Ａ）が、前記回折光学素子（３００）または前記回折光学素子を製造するための型を含む、請求項６に記載の方法。
- 前記第１および第２の薄膜がシリコンからなり、
前記第１および第２の材料が二酸化シリコンからなっている、請求項７に記載の方法。 - 前記第１および第２の薄膜が金属薄膜からなっており、
前記第１および第２の光学素子（３１０Ａ、３２０Ａ）が、前記回折光学素子（３６０）の型（３５０Ａ）を形成するための原型（３００）を含む、請求項７に記載の方法。 - 前記第１および第２の材料（３０２、３１２）を除去するステップと、
前記原型（３００）上に金属層（３５０）を形成するステップと、
前記基板（３０４）および前記原型を除去して、型（３５０Ａ）を形成するステップと、
前記型中に材料を堆積させて、前記回折光学素子（３６０）を形成するステップとをさらに含む、請求項９に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/913,745 US20060029889A1 (en) | 2004-08-06 | 2004-08-06 | Method to fabricate diffractive optics |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006048060A true JP2006048060A (ja) | 2006-02-16 |
Family
ID=34984105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005229476A Withdrawn JP2006048060A (ja) | 2004-08-06 | 2005-08-08 | 回折光学素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060029889A1 (ja) |
| JP (1) | JP2006048060A (ja) |
| CN (1) | CN1731225B (ja) |
| GB (1) | GB2417730B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9443993B2 (en) | 2013-03-28 | 2016-09-13 | Seiko Epson Corporation | Spectroscopic sensor and method for manufacturing same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101711646B1 (ko) * | 2009-12-11 | 2017-03-03 | 엘지디스플레이 주식회사 | 임프린트용 몰드의 제조방법 및 임프린트용 몰드를 이용한 패턴 형성방법 |
| JP5834458B2 (ja) * | 2011-04-13 | 2015-12-24 | 株式会社ニコン | 光学素子の製造方法および光学素子 |
| US20140003777A1 (en) * | 2012-07-02 | 2014-01-02 | Commscope, Inc. Of North Carolina | Light focusing structures for fiber optic communications systems and methods of fabricating the same using semiconductor processing and micro-machining techniques |
| US10241244B2 (en) * | 2016-07-29 | 2019-03-26 | Lumentum Operations Llc | Thin film total internal reflection diffraction grating for single polarization or dual polarization |
| FI127799B (en) | 2017-06-02 | 2019-02-28 | Dispelix Oy | Process for producing a diffraction grating |
| CN109116454B (zh) * | 2017-06-26 | 2020-08-11 | 清华大学 | 光栅的制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4539222A (en) * | 1983-11-30 | 1985-09-03 | International Business Machines Corporation | Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed |
| US4541168A (en) * | 1984-10-29 | 1985-09-17 | International Business Machines Corporation | Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes |
| US5161059A (en) * | 1987-09-21 | 1992-11-03 | Massachusetts Institute Of Technology | High-efficiency, multilevel, diffractive optical elements |
| EP0513755A3 (en) * | 1991-05-14 | 1994-05-18 | Canon Kk | A method for producing a diffraction grating |
| US6670105B2 (en) * | 1998-09-18 | 2003-12-30 | Canon Kabushiki Kaisha | Method of manufacturing diffractive optical element |
| JP2001100018A (ja) * | 1999-09-29 | 2001-04-13 | Canon Inc | 光学素子及び素子製造方法 |
| CN1195240C (zh) * | 2002-07-13 | 2005-03-30 | 华中科技大学 | 一种制作多位相衍射光学元件的工艺 |
-
2004
- 2004-08-06 US US10/913,745 patent/US20060029889A1/en not_active Abandoned
-
2005
- 2005-08-02 CN CN200510089105.XA patent/CN1731225B/zh not_active Expired - Fee Related
- 2005-08-04 GB GB0516072A patent/GB2417730B/en not_active Expired - Fee Related
- 2005-08-08 JP JP2005229476A patent/JP2006048060A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9443993B2 (en) | 2013-03-28 | 2016-09-13 | Seiko Epson Corporation | Spectroscopic sensor and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2417730A (en) | 2006-03-08 |
| CN1731225A (zh) | 2006-02-08 |
| CN1731225B (zh) | 2011-01-19 |
| US20060029889A1 (en) | 2006-02-09 |
| GB0516072D0 (en) | 2005-09-14 |
| GB2417730B (en) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10049878B2 (en) | Self-aligned patterning process | |
| US9129906B2 (en) | Self-aligned double spacer patterning process | |
| US6852454B2 (en) | Multi-tiered lithographic template and method of formation and use | |
| US7368779B2 (en) | Hemi-spherical structure and method for fabricating the same | |
| TWI493626B (zh) | 使蝕刻底蝕最小化並提供完全金屬剝落（ｌｉｆｔｏｆｆ）的方法 | |
| TWI501043B (zh) | 在基板上形成圖案的方法 | |
| JP2006048060A (ja) | 回折光学素子の製造方法 | |
| US20170301552A1 (en) | Method for Patterning a Substrate Using a Layer with Multiple Materials | |
| US8956962B2 (en) | Method for fabricating large-area nanoscale pattern | |
| TW200908093A (en) | Method for fabricating semiconductor device | |
| US9035408B2 (en) | Nanometer-scale level structures and fabrication method for digital etching of nanometer-scale level structures | |
| US7846345B2 (en) | Method of manufacturing an imprinting template using a semiconductor manufacturing process and the imprinting template obtained | |
| TW201017337A (en) | Method for manufacturing semiconductor device | |
| JPS6366939A (ja) | 集積回路の製法 | |
| TW201513184A (zh) | 金屬光柵的製備方法 | |
| CN101246307B (zh) | 使用半导体工艺制造压印模板的方法及所制得的压印模板 | |
| US7585334B2 (en) | Manufacturing method for molecular rulers | |
| JP5983322B2 (ja) | パターン構造体の形成方法 | |
| KR100843948B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100816210B1 (ko) | 반도체 장치 형성 방법 | |
| JP2006220793A (ja) | 孤立した微細構造体の製造方法 | |
| TWI381449B (zh) | 半導體元件之蝕刻方法 | |
| JP6019966B2 (ja) | パターン形成方法 | |
| JP2018160537A (ja) | パターン形成方法 | |
| KR100734664B1 (ko) | 랭뮤어 블로젯막의 배향 원리를 이용한 미세 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070320 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080808 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091015 |