JPWO2008117718A1 - ショットキーバリアダイオードおよびその製造方法 - Google Patents
ショットキーバリアダイオードおよびその製造方法 Download PDFInfo
- Publication number
- JPWO2008117718A1 JPWO2008117718A1 JP2009506303A JP2009506303A JPWO2008117718A1 JP WO2008117718 A1 JPWO2008117718 A1 JP WO2008117718A1 JP 2009506303 A JP2009506303 A JP 2009506303A JP 2009506303 A JP2009506303 A JP 2009506303A JP WO2008117718 A1 JPWO2008117718 A1 JP WO2008117718A1
- Authority
- JP
- Japan
- Prior art keywords
- barrier diode
- schottky barrier
- manufacturing
- schottky
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 82
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 21
- 238000001020 plasma etching Methods 0.000 claims description 20
- 238000001039 wet etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 23
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 17
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 16
- 239000007864 aqueous solution Substances 0.000 description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 description 3
- 238000005275 alloying Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
ショットキーバリアダイオードは、基板の上に形成された、メサ部を有するエピタキシャル成長層と、メサ部上に形成されたショットキー電極とを備え、ショットキー電極の端部と、メサ部の上面端部との間の距離は、２μｍ以下であり、距離ｘが２μｍ以下であることにより、リーク電流が顕著に低減され、ブレークダウン電圧が向上し、耐圧特性の優れたショットキーバリアダイオードを提供する。
Description
本発明は、ショットキーバリアダイオードに係り、特に、耐圧特性の改善対策に関する。
従来より、高電圧スイッチング素子（パワー素子）として、たとえば特許文献１の図６Ａおよび図６Ｂに開示されるように、サファイア基板上に、ＧａＮ層をエピタキシャル成長させて、エピタキシャル成長層の上にメサ型やプレーナ型のショットキーバリアダイオードを設ける技術が知られている。同文献の図１には、エピタキシャル成長層のドーピング濃度を低減することにより、理論的に予測されるＧａＮ整流器の逆耐圧特性が開示されている。
しかしながら、同文献には、現実にいかなる逆耐圧が得られるのかが開示されておらず、かつ、プレーナダイオードと、メサダイオードとの差異についても明確に言及されていない。すなわち、パワー用ショットキーバリアダイオード、特に、メサ構造を設けたショットキーバリアダイオードについて、特性改善のための有意義な提案は、なされていないのが現状である。
本発明の目的は、メサ構造とショットキー電極との構造の改善により、耐圧特性の良好なショットキーバリアダイオードを提供することにある。
本発明のショットキーバリアダイオードは、メサ部を有するｎ型化合物半導体層の上に形成されたショットキー電極を備えており、ショットキー電極の側端部とメサ部の上面端部との間の距離を所定値以下に制限したものである。
本発明のショットキーバリアダイオードにより、メサ部の上面端部において電界の緩和作用が得られる。そして、図５Aに示すように、ショットキー電極の端部とメサ部の端部との距離が小さいほど、リーク電流が低減し、リーク電流値で規定されるブレークダウン耐圧が向上することがわかった。よって、ショットキーバリアダイオードの種類に応じて、ショットキー電極の端部とメサ部の端部との距離を所定値以下に制限することにより、耐圧特性の向上を図ることができる。
特に、図５Aに示すように、ショットキー電極の端部とメサ部の端部との距離を２μｍ以下に制限することにより、顕著な耐圧の向上が可能となる。
図６に示すように、メサ部の段差が０．２μｍよりも大きいことにより、さらに耐圧の高いショットキーバリアダイオードが得られる。
本発明の第１のショットキーバリアダイオードの製造方法（製法１）は、ショットキー電極を形成してから、マスク膜を用いて、メサ部形成のためのエッチングを行う方法である。
この方法により、マスク膜とショットキー電極とのオーバーラップ量を小さくすれば、上記本発明のショットキーバリアダイオードの構造が容易に実現される。
特に、マスク膜とショットキー電極とのオーバーラップ量を２μｍ以下にすることにより、耐圧特性が特に優れたショットキーバリアダイオードが得られる。
本発明の第２のショットキーバリアダイオードの製造方法（製法２）は、メサ部を形成してから、裏面電極を形成し、その後、ショットキー電極を形成する方法であって、この製法２によって、図５Bに示すように、ショットキー電極の端部とメサ部の端部との距離が所定値以下の場合に、第１の製造方法と同じ作用効果が得られる。
上記製法１または製法２において、メサ部を形成する際には、プラズマエッチングによりメサ部の外形を形成した後、ウエットエッチングにより表面層を除去することにより、プラズマエッチングによって比較的正確なメサ形状を能率よく仕上げるとともに、プラズマエッチングによって形成されるダメージ層をウエットエッチングにより除去することができる。
メサ部の表面部にダメージ層が残存していると、ダメージ層中の欠陥準位等に起因して、リーク電流が発生しやすいことがわかってきた。特に、製法１のごとく、ショットキー電極の側端部とメサ部の上面端部との間の距離を所定値以下に制限した場合、ダメージ層によるリーク電流が発生しやすい。そこで、ウエットエッチングにより、ダメージ層を除去することにより、リーク電流の発生を抑制することができ、さらに耐圧の高いショットキーバリアダイオードが得られる。
メサ部の表面部にダメージ層が残存していると、ダメージ層中の欠陥準位等に起因して、リーク電流が発生しやすいことがわかってきた。特に、製法１のごとく、ショットキー電極の側端部とメサ部の上面端部との間の距離を所定値以下に制限した場合、ダメージ層によるリーク電流が発生しやすい。そこで、ウエットエッチングにより、ダメージ層を除去することにより、リーク電流の発生を抑制することができ、さらに耐圧の高いショットキーバリアダイオードが得られる。
本発明のショットキーバリアダイオードまたはその製造方法によると、耐圧特性の向上を図ることができる。
１０ ショットキーバリアダイオード
１１ ＧａＮ基板
１１ａ 上部
１３ エピタキシャル成長層
１３ａ メサ部
１３ｂ 上面端部
１５ ショットキー電極
１５ａ 端部
１６ 裏面電極
２０ レジストマスク
１１ ＧａＮ基板
１１ａ 上部
１３ エピタキシャル成長層
１３ａ メサ部
１３ｂ 上面端部
１５ ショットキー電極
１５ａ 端部
１６ 裏面電極
２０ レジストマスク
以下、本発明の実施の形態を説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
（実施の形態１）
−ショットキーバリアダイオードの構造−
図１は、本発明の実施の形態に係るショットキーバリアダイオードの構造を示す断面図である。
−ショットキーバリアダイオードの構造−
図１は、本発明の実施の形態に係るショットキーバリアダイオードの構造を示す断面図である。
図１に示すように、本実施の形態に係るショットキーバリアダイオード１０は、厚さ約４００μｍの自立のＧａＮ基板１１と、ＧａＮ基板１１の上に形成された、厚さ約７μｍのエピタキシャル成長層１３とを備えている。エピタキシャル成長層１３は、底部から上方に突出したメサ部１３ａを有している。本実施の形態においては、メサ部１３ａの側面は、傾斜した形状を有しているが、側面が垂直な壁であってもよい。そして、メサ部１３ａの上面上には、Ａｕからなるショットキー電極１５が設けられている。ショットキー電極１５の平面形状は、径が約２００μｍの円形である。また、ＧａＮ基板１１の裏面には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕからなるオーミックの裏面電極１６が形成されている。
ＧａＮ基板１１の本体部は、約３×１０１８ｃｍ−３の比較的高濃度のｎ型ドーパントを含んでいる。また、エピタキシャル成長層１３（ドリフト層）は、５×１０１５ｃｍ−３程度の低濃度のｎ型ドーパントを含んでいる。エピタキシャル成長層１３とＧａＮ基板１１との間の厚さ１μｍ程度の領域は、バッファ層１４であり、１×１０１７ｃｍ−３程度の比較的低濃度のドーパントを含んでいる。
そして、本実施の形態におけるショットキーバリアダイオード１０においては、ショットキー電極１５の端部１５ａと、メサ部１３ａの上面端部１３ｂとの間の距離ｘが、２μｍ以下となっている。このような構造は、後述する製法１または製法２によって、実現する。また、本実施の形態におけるメサ部１３ａと底部との段差であるメサｄ（＝メサ厚さ）は、０．２μｍ以上、たとえば約１μｍである。
−ショットキーバリアダイオードの製造工程−
（製法１−１）
図２A〜図２Dは、製法１に係るショットキーバリアダイオードの製造工程を示す断面図である。
まず、図２Aに示す工程で、ＧａＮ基板１１の上に、バッファ層１４およびエピタキシャル成長層１３を成長させる。成長に際しては、周知の有機金属成長法を用い、バッファ層１４には、キャリア濃度が約１×１０１７ｃｍ−３のｎ型ドーパントを含ませ、エピタキシャル成長層１３には、キャリア濃度が約５×１０１５ｃｍ−３（１×１０１６ｃｍ−３以下）のｎ型ドーパントを含ませる。なお、エピタキシャル成長層１３は、アンドープ層であってもよい。次に、有機洗浄を行ない、さらに、１０％塩酸にて３分間の洗浄を行なった後、ＧａＮ基板１１の裏面に、多層膜であるＴｉ／Ａｌ／Ｔｉ／Ａｕ膜（厚さ２０／１００／２０／２００ｎｍ）を蒸着法によって堆積し、６００℃、２分間の合金化熱処理を行うことにより、ＧａＮ基板１１にオーミック接触する裏面電極１６を形成する。
（製法１−１）
図２A〜図２Dは、製法１に係るショットキーバリアダイオードの製造工程を示す断面図である。
まず、図２Aに示す工程で、ＧａＮ基板１１の上に、バッファ層１４およびエピタキシャル成長層１３を成長させる。成長に際しては、周知の有機金属成長法を用い、バッファ層１４には、キャリア濃度が約１×１０１７ｃｍ−３のｎ型ドーパントを含ませ、エピタキシャル成長層１３には、キャリア濃度が約５×１０１５ｃｍ−３（１×１０１６ｃｍ−３以下）のｎ型ドーパントを含ませる。なお、エピタキシャル成長層１３は、アンドープ層であってもよい。次に、有機洗浄を行ない、さらに、１０％塩酸にて３分間の洗浄を行なった後、ＧａＮ基板１１の裏面に、多層膜であるＴｉ／Ａｌ／Ｔｉ／Ａｕ膜（厚さ２０／１００／２０／２００ｎｍ）を蒸着法によって堆積し、６００℃、２分間の合金化熱処理を行うことにより、ＧａＮ基板１１にオーミック接触する裏面電極１６を形成する。
次に、図２Bに示す工程で、有機洗浄を行ない、さらに、１０％塩酸にて３分間の洗浄を行なった後、エピタキシャル成長層１３の上に、周知のリフトオフ法により、厚さ約４００ｎｍの蒸着によるＡｕ膜からなるショットキー電極１５を形成する。ショットキー電極１５の平面形状は、上述のように、径が２００μｍの円形である。
次に、図２Cに示す工程で、ショットキー電極１５の上面および側面を覆うレジストマスク２０を形成する。レジストマスク２０は、ノボラック樹脂等のフォトレジスト樹脂からなり、ショットキー電極１５よりも２μｍ大きい径を有している。したがって、マスクのアライメント誤差を考慮しても、ショットキー電極１５の全周において、レジストマスク２０でショットキー電極１５は、確実に覆われている。そして、ショットキー電極１５のいずれかの部位においも、レジストマスク２０とショットキー電極１５の端部との距離ｘは、２μｍ以下である。ただし、ショットキー電極１５の少なくとも上面が覆われていればよい。エッチングマスクを構成する材料として、フォトレジスト樹脂以外に、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、Ａｕ、Ｐｔ、Ｗ、Ｎｉ、Ｔｉ等を用いることができる。また、ショットキー電極自体を、エッチングマスクとして用いることもできる。その場合には、セルフアライメントにより、距離ｘをゼロにすることができる。
そして、レジストマスク２０を付けた状態で、平行平板型プラズマ装置（ＲＩＥ）を用い、エッチングガスとして、Ｃｌ２およびＢＣｌ２を流しながら、エピタキシャル成長層１３をエッチングする。本例のエッチング条件は、電力密度が０．００４Ｗ／ｍｍ２、チャンバ内圧力が１０mTorr〜２００mTorr、電極温度が２５℃〜４０℃、ガス流量は、Ｃｌ２が４０ｓｃｃｍ、ＢＣｌ２が４ｓｃｃｍである。ただし、以上の条件に限定されるものではない。
なお、エッチングガスとして、Ｃｌ２単体でもよく、Ｃｌ２とＡｒ、Ｃｌ２とＮ２、Ｃｌ２とＢＣｌ２、Ｎ２、などを用いてもよい。これらのエッチングガスを用いることにより、エピタキシャル成長層１３に与えるダメージを極力抑制することができる。なお、プラズマ発生装置は、ＲＩＥタイプに限定されるものではなく、ＩＣＰ等、他のタイプの装置を用いることも可能である。
次に、図２Dに示す工程で、エピタキシャル成長層１３を深さ１μｍまでエッチングした時点で、エッチングを終了して、アッシング等により、レジストマスク２０を除去する。これにより、メサ部１３ａの外形が形成される。そして、ショットキーバリアダイオードの製造工程を終了する。この状態で、メサ部１３ａの上面端部１３ｂとショットキー電極１５の端部１５ａとの距離ｘは、ショットキー電極１５の全周において、２μｍ以下となっている。
（製法１−２）
図３A〜図３Eは、製法１−２に係るショットキーバリアダイオードの製造工程を示す断面図である。
まず、図３Aに示す工程で、製法１−１と同じ条件で、ＧａＮ基板１１の上に、バッファ層１４およびエピタキシャル成長層１３を成長させる。ただし、裏面電極１６は形成しない。
図３A〜図３Eは、製法１−２に係るショットキーバリアダイオードの製造工程を示す断面図である。
まず、図３Aに示す工程で、製法１−１と同じ条件で、ＧａＮ基板１１の上に、バッファ層１４およびエピタキシャル成長層１３を成長させる。ただし、裏面電極１６は形成しない。
次に、図３Bおよび図３Cに示す工程で、製法１-１と同じ条件で、Ａｕ膜またはＮｉ／Ａｕ膜からなるショットキー電極１５を形成した後、ショットキー電極１５の上面および側面を覆うレジストマスク２０を形成する。
ただし、図３Ｃに示す距離ｘは、少なくとも次のウエットエッチングによる除去量以上であることが好ましい。
ただし、図３Ｃに示す距離ｘは、少なくとも次のウエットエッチングによる除去量以上であることが好ましい。
そして、レジストマスク２０を付けた状態で、平行平板型プラズマ装置（ＲＩＥ）を用い、エピタキシャル成長層１３をプラズマエッチングする。このとき、製法１-１と同じエッチングガスを同じ条件で、用いることができる。また、使用するプラズマ発生装置は、ＲＩＥタイプに限定されるものではなく、ＩＣＰ等、他のタイプのプラズマ発生装置を用いることも可能である。
次に、図３Ｄに示す工程で、エピタキシャル成長層１３を深さ１μｍまでエッチングした時点で、プラズマエッチングを終了して、アッシング等により、レジストマスク２０を除去する。このプラズマエッチングにより、メサ部１３ａの外形が形成される。
その後、基板全体を、２５％ＴＭＡＨ水溶液（水酸化テトラメチルアンモニウム水溶液）に浸漬し、温度薬８５℃で、ＧａＮのウエットエッチングを行なう。この処理により、上記プラズマエッチングによって、エピタキシャル成長層１３の表面部に生じたダメージ層を除去する。用いるプラズマ発生装置やプラズマエッチングの条件によって異なるが、メサ部１３ａを含むエピタキシャル成長層１３ａの表面部には、深さ数ｎｍ（１ｎｍ〜２０ｎｍ程度）に亘ってエッチングダメージ層が発生している。このウエットエッチング工程は、エッチングダメージ層が実質的に除去されるまで行われる。「実質的に除去される」とは、エッチングダメージ層が完全に除去されていなくても、後述するリーク電流に影響を及ぼさない程度まで除去されていればよいことを意味している。
なお、図３Ｄに示す工程では、アッシング等により、レジストマスク２０を除去する処理は、必ずしも必要でない。２５％ＴＭＡＨ水溶液によるウエットエッチングの時間によっては、レジストマスク２０を除去することも可能だからである。
また、上記ウエットエッチングを行なうためのエッチング液は、ＴＭＡＨ水溶液に限られず、基板の材質（本実施形態では、ＧａＮ）に応じて適切なものを用いることができる。ＴＭＡＨ水溶液を用いる場合でも、その濃度は、２５％に限られるものではなく、温度等の条件も含め、適宜選択することができる。
次に、図３Ｅに示す工程で、有機洗浄を行ない、さらに、１０％塩酸にて３分間の洗浄を行なった後、ＧａＮ基板１１の裏面に、多層膜であるＴｉ／Ａｌ／Ｔｉ／Ａｕ膜（厚さ２０／１００／２０／２００ｎｍ）を蒸着法によって堆積し、４５０℃，２分間（注：この条件を確認してください。）の合金化熱処理を行なうことにより、ＧａＮ基板１１にオーミック接触する裏面電極１６を形成する。このとき、ショットキー電極１５と、エピタキシャル成長層１３とのショットキー接触が保たれる温度，時間で、裏面電極１６の合金化処理を行なう。
（製法２−１）
図４A〜図４Cは、製法２−１に係るショットキーバリアダイオードの製造工程を示す断面図である。
まず、図４Aに示す工程で、エピタキシャル成長層を製法１−１と同様の条件で成長させた後、メサ部１３ａに、製法１−１と同様のレジストマスク２０を形成し、レジストマスク２０を付けた状態で、エピタキシャル成長層１３をプラズマエッチングする。用いるプラズマ発生装置およびプラズマエッチング条件は、製法１−１と同じである。
図４A〜図４Cは、製法２−１に係るショットキーバリアダイオードの製造工程を示す断面図である。
まず、図４Aに示す工程で、エピタキシャル成長層を製法１−１と同様の条件で成長させた後、メサ部１３ａに、製法１−１と同様のレジストマスク２０を形成し、レジストマスク２０を付けた状態で、エピタキシャル成長層１３をプラズマエッチングする。用いるプラズマ発生装置およびプラズマエッチング条件は、製法１−１と同じである。
次に、図４Bに示す工程で、レジストマスク２０を除去した後、ＧａＮ基板１１の裏面上に裏面電極１６を形成する。裏面電極１６の形成条件，材質，合金化処理条件は、製法１−１と同じである。
さらに、図４Cに示す工程で、レジストマスク２０よりも径が２μｍ小さいショットキー電極１５を形成する。形成方法は、製法１−１と同じである。
つまり、製法２−１では、処理手順のみを製法１−１と変えている。
以上の処理によって、メサ部１３ａの上面端部１３ｂとショットキー電極１５の端部１５ａとの距離ｘが２μｍ以下である、ショットキーバリアダイオードが形成される。
ただし、後述するデータに示されるように、製法２−１の製造工程を採用した場合も、メサ部１３ａの上面端部１３ｂとショットキー電極１５の端部１５ａとの距離ｘが所定値（この例では、２μｍ）以下にすることで、リーク電流を抑制することが可能である。
つまり、製法２−１では、処理手順のみを製法１−１と変えている。
以上の処理によって、メサ部１３ａの上面端部１３ｂとショットキー電極１５の端部１５ａとの距離ｘが２μｍ以下である、ショットキーバリアダイオードが形成される。
ただし、後述するデータに示されるように、製法２−１の製造工程を採用した場合も、メサ部１３ａの上面端部１３ｂとショットキー電極１５の端部１５ａとの距離ｘが所定値（この例では、２μｍ）以下にすることで、リーク電流を抑制することが可能である。
（製法２−２）
製法２−２においては、製法２−１における図４Ａ〜図４Cに示す処理と基本的に同じ処理を行なう。
ただし、製法２−２においては、図４Bに示す工程で、裏面電極１６を形成する前に、製法１−２と同じ条件で、２５％ＴＭＡＨ水溶液によるウエットエッチングを行なうことにより、プラズマエッチングによってエピタキシャル成長層１３の表面部に生じたダメージ層を除去する。
製法２−２においては、製法２−１における図４Ａ〜図４Cに示す処理と基本的に同じ処理を行なう。
ただし、製法２−２においては、図４Bに示す工程で、裏面電極１６を形成する前に、製法１−２と同じ条件で、２５％ＴＭＡＨ水溶液によるウエットエッチングを行なうことにより、プラズマエッチングによってエピタキシャル成長層１３の表面部に生じたダメージ層を除去する。
なお、裏面電極１６を形成してから、２５％ＴＭＡＨ水溶液によるウエットエッチングを行なってもよい。その場合、ＧａＮ基板１１の裏面に、裏面電極１６を覆うように、エッチング保護膜を形成することが好ましい。エッチング保護膜としては、２５％ＴＭＡＨ水溶液に対する耐性を有する絶縁膜，たとえばシリコン酸化膜やシリコン窒化膜を用いることができる。その後、上記絶縁膜をその材質に応じた周知のエッチング液によって除去してから、図４Cに示す工程を実施すればよい。
−ショットキーバリアダイオードの特性−
図５Aおよび図５Bは、順に、製法１−１および製法２−１によるショットキーバリアダイオードのリーク電流特性の実測データを示す図である。図５Aおよび図５Bにおいて、横軸は、メサ部１３ａの上面端部１３ｂとショットキー電極１５の端部１５ａとの距離ｘを表し、縦軸は、逆電圧２００Ｖを印加したときのリーク電流（Ａ）を表している。
図５Aおよび図５Bは、順に、製法１−１および製法２−１によるショットキーバリアダイオードのリーク電流特性の実測データを示す図である。図５Aおよび図５Bにおいて、横軸は、メサ部１３ａの上面端部１３ｂとショットキー電極１５の端部１５ａとの距離ｘを表し、縦軸は、逆電圧２００Ｖを印加したときのリーク電流（Ａ）を表している。
図５Aに示すように、製法１−１によって形成されたショットキーバリアダイオードの場合、距離ｘが小さくなるほどリーク電流が低減される傾向が顕著に表れている。リーク電流は、降伏電圧（ブレークダウン電圧）を判断する閾値のパラメータとなっているので、リーク電流が小さいことは、耐圧が高いことを意味する。したがって、本発明のごとく、メサ部１３の上面端部１３ｂとショットキー電極１５の端部１５ａとの間の距離ｘを所定値以下に制限することにより、ショットキーバリアダイオードの耐圧の向上を図ることができる。
特に、距離ｘを２μｍ以下に制限することにより、リーク電流が顕著に低減されているので、耐圧も大幅に向上することがわかる。
一方、特許文献１のように、自立ＧａＮ基板でなく、他基板（たとえばサファイア基板）上にエピタキシャル成長された半導体層を用いた場合は、転位等の欠陥を多く含んでいるために、メサ構造やショットキー電極の構造を改善しても、十分な特性の向上につながらない場合もあり得る。それに対し、自立のＧａＮ基板（バルク基板）を用いることで、本発明の効果をより顕著に発揮することができる。
一方、特許文献１のように、自立ＧａＮ基板でなく、他基板（たとえばサファイア基板）上にエピタキシャル成長された半導体層を用いた場合は、転位等の欠陥を多く含んでいるために、メサ構造やショットキー電極の構造を改善しても、十分な特性の向上につながらない場合もあり得る。それに対し、自立のＧａＮ基板（バルク基板）を用いることで、本発明の効果をより顕著に発揮することができる。
また、図５Bに示すように、製法２−１によって形成されたショットキーバリアダイオードの場合にも、距離ｘが小さくなるほどリーク電流が低減される傾向が表れている。したがって、製法２によって製造されたショットキーバリアダイオードも、製法１の場合と同様に耐圧の向上効果を発揮することができる。
図６は、製法１−１、２−１によって形成されたショットキーバリアダイオードのメサ段差ｄに対する耐圧値の実測データを示す図である。同図に示すように、メサ段差ｄが、０のときに比べて、いずれも耐圧が向上し、大きいほど耐圧は、向上している。すなわち、プレーナ型のショットキーバリアダイオードに比べて、メサ型構造を採用することにより、耐圧が向上することがわかる。そして、メサ段差ｄが０．２μｍ以上の場合には、耐圧が８００（Ｖ）程度ないしそれ以上となっており、顕著な耐圧の向上が見られる。
ところで、製法１−１，２−１においては、メサ部１３ａを形成するためのプラズマエッチングを行なったときに、メサ部１３ａを含むエピタキシャル成長層１３の表面部にプラズマエッチングによるダメージ層が残存している。このダメージ層中の欠陥準位により、リーク電流が発生しやすい状態となっている。しかも、本発明のように、メサ部１３ａの上面端部１３ｂとショットキー電極１５の端部１５ａとの間の距離ｘを所定値以下に制限した場合、ダメージ層によるリーク電流が発生しやすいことがわかっている。
そこで、ダメージ層を除去することにより、図５Aおよび図５Bに示すリーク電流を、さらに低減することが期待できる。
そこで、ダメージ層を除去することにより、図５Aおよび図５Bに示すリーク電流を、さらに低減することが期待できる。
すなわち、上記製法１−２，２−２のように、プラズマエッチングによるダメージ層を除去するためのウエットエッチングを行なうことにより、さらに耐圧の高いショットキーバリアダイオードの提供を図ることができる。
また、メサ部１３ａを形成するためのプラズマエッチングは、エッチング能率を高くしようとすると、ダメージ層も深くなり、ダメージ深さを抑制しようとすると、プラズマエッチングを緩やかな条件で行なうために、エッチング能率が悪化する。したがって、プラズマエッチング後にウエットエッチングを導入することで、メサ部１３ａを形成するための能率を向上させることもできる。
また、メサ部１３ａを形成するためのプラズマエッチングは、エッチング能率を高くしようとすると、ダメージ層も深くなり、ダメージ深さを抑制しようとすると、プラズマエッチングを緩やかな条件で行なうために、エッチング能率が悪化する。したがって、プラズマエッチング後にウエットエッチングを導入することで、メサ部１３ａを形成するための能率を向上させることもできる。
上記実施の形態においては、半導体層としてＧａＮ基板およびＧａＮエピタキシャル成長層を設けた例について説明したが、本発明のショットキーバリアダイオードは、ＳｉＣ、Ｓｉに対しても適用することができる。
なお、上記実施の形態、特に製法２において、ショットキー電極１５がメサ部１３の上面からはみ出た構造となっていてもよい。
上記開示された本発明の実施の形態の構造は、あくまで例示であって、本発明の範囲は、これらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
本発明は、携帯電話などの電気機器に搭載される多心同軸ケーブルと他の配線板との配線間の電気接続を行うコネクタとして利用することができる。
Claims (8)
- メサ部を有する半導体層と、
前記メサ部の上面上に形成されたショットキー電極とを備え、
前記ショットキー電極の側端部と前記メサ部の上面端部との間の距離は、所定値以下である、ショットキーバリアダイオード。 - 請求項１記載のショットキーバリアダイオードにおいて、
前記所定値は、２μｍである、ショットキーバリアダイオード。 - 請求項１または２記載のショットキーバリアダイオードにおいて、
前記メサ部の段差は、０．２μｍよりも大きい、ショットキーバリアダイオード。 - 半導体層の上に、ショットキー電極を形成する工程Aと、
前記工程Aの後で、ショットキー電極またはマスク膜を用いて、前記半導体層をエッチングして、メサ形状を形成する工程Bと、
を含むショットキーバリアダイオードの製造方法。 - 請求項４記載のショットキーバリアダイオードの製造方法において、
前記工程Bでは、前記マスク膜として、前記ショットキー電極とのオーバーラップ量が２μｍ以下であるレジスト膜を用いる、ショットキーバリアダイオードの製造方法。 - 請求項４または５記載のショットキーバリアダイオードの製造方法において、
前記工程Aでは、プラズマエッチングによりメサ部の外形を形成した後、ウエットエッチングにより表面層を除去する、ショットキーバリアダイオードの製造方法。 - 基板の主面側の半導体層をエッチングして、メサ部を形成する工程Aと、
前記工程Aの後で、前記基板の裏面上に裏面電極を形成する工程Bと、
前記工程Bの後で、前記メサ部の上に、ショットキー電極を形成する工程Cと、
を含むショットキーバリアダイオードの製造方法。 - 請求項７記載のショットキーバリアダイオードの製造方法において、
前記工程Aでは、プラズマエッチングによりメサ部の外形を形成した後、ウエットエッチングにより表面層を除去する、ショットキーバリアダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009506303A JP5644105B2 (ja) | 2007-03-26 | 2008-03-19 | ショットキーバリアダイオードの製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007078275 | 2007-03-26 | ||
| JP2007078275 | 2007-03-26 | ||
| PCT/JP2008/055089 WO2008117718A1 (ja) | 2007-03-26 | 2008-03-19 | ショットキーバリアダイオードおよびその製造方法 |
| JP2009506303A JP5644105B2 (ja) | 2007-03-26 | 2008-03-19 | ショットキーバリアダイオードの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014166682A Division JP2014241436A (ja) | 2007-03-26 | 2014-08-19 | ショットキーバリアダイオードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008117718A1 true JPWO2008117718A1 (ja) | 2010-07-15 |
| JP5644105B2 JP5644105B2 (ja) | 2014-12-24 |
Family
ID=39788454
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009506303A Expired - Fee Related JP5644105B2 (ja) | 2007-03-26 | 2008-03-19 | ショットキーバリアダイオードの製造方法 |
| JP2014166682A Pending JP2014241436A (ja) | 2007-03-26 | 2014-08-19 | ショットキーバリアダイオードおよびその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014166682A Pending JP2014241436A (ja) | 2007-03-26 | 2014-08-19 | ショットキーバリアダイオードおよびその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20100224952A1 (ja) |
| EP (1) | EP2043157A4 (ja) |
| JP (2) | JP5644105B2 (ja) |
| KR (1) | KR20090127035A (ja) |
| CN (1) | CN101542736A (ja) |
| CA (1) | CA2652948A1 (ja) |
| TW (1) | TW200845401A (ja) |
| WO (1) | WO2008117718A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011210751A (ja) * | 2010-03-26 | 2011-10-20 | Nec Corp | Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置 |
| US8772144B2 (en) * | 2011-11-11 | 2014-07-08 | Alpha And Omega Semiconductor Incorporated | Vertical gallium nitride Schottky diode |
| CN103208534A (zh) * | 2013-04-03 | 2013-07-17 | 上海安微电子有限公司 | 一种制程简化的肖特基器件及制造方法 |
| CN103199120A (zh) * | 2013-04-23 | 2013-07-10 | 上海安微电子有限公司 | 一种台平面肖特基势垒二极管及其制备方法 |
| WO2015006712A2 (en) * | 2013-07-11 | 2015-01-15 | Sixpoint Materials, Inc. | An electronic device using group iii nitride semiconductor and its fabrication method and an epitaxial multi-layer wafer for making it |
| JP6260553B2 (ja) * | 2015-02-27 | 2018-01-17 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3523223A (en) * | 1967-11-01 | 1970-08-04 | Texas Instruments Inc | Metal-semiconductor diodes having high breakdown voltage and low leakage and method of manufacturing |
| JPS4813273B1 (ja) * | 1968-10-18 | 1973-04-26 | ||
| JPS4822390B1 (ja) * | 1969-03-18 | 1973-07-05 | ||
| US3562606A (en) * | 1969-08-13 | 1971-02-09 | Varian Associates | Subsurface gallium arsenide schottky-type diode and method of fabricating same |
| NL167277C (nl) * | 1970-08-29 | 1981-11-16 | Philips Nv | Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting. |
| JPS5158866A (ja) * | 1974-11-18 | 1976-05-22 | Matsushita Electronics Corp | Shotsutokiishohekigatahandotaisochi oyobi sonoseizohoho |
| JPS5712565A (en) * | 1980-06-26 | 1982-01-22 | Nec Corp | Schottky barrier element |
| JPS5982774A (ja) * | 1982-11-02 | 1984-05-12 | Nec Corp | 半導体装置 |
| JPS59232467A (ja) * | 1983-06-16 | 1984-12-27 | Toshiba Corp | ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド |
| GB8413170D0 (en) * | 1984-05-23 | 1984-06-27 | British Telecomm | Production of semiconductor devices |
| JPH08139341A (ja) * | 1994-11-11 | 1996-05-31 | Murata Mfg Co Ltd | ショットキ−バリアダイオ−ド |
| US5895260A (en) * | 1996-03-29 | 1999-04-20 | Motorola, Inc. | Method of fabricating semiconductor devices and the devices |
| DE19804580C2 (de) * | 1998-02-05 | 2002-03-14 | Infineon Technologies Ag | Leistungsdiode in Halbleitermaterial |
| US6362495B1 (en) * | 1998-03-05 | 2002-03-26 | Purdue Research Foundation | Dual-metal-trench silicon carbide Schottky pinch rectifier |
| AU2003228736A1 (en) * | 2002-04-30 | 2003-11-17 | Advanced Technology Materials, Inc. | High voltage switching devices and process for forming same |
| US7253015B2 (en) * | 2004-02-17 | 2007-08-07 | Velox Semiconductor Corporation | Low doped layer for nitride-based semiconductor device |
| WO2005093796A1 (ja) * | 2004-03-26 | 2005-10-06 | The Kansai Electric Power Co., Inc. | バイポーラ型半導体装置およびその製造方法 |
| TWI375994B (en) * | 2004-09-01 | 2012-11-01 | Sumitomo Electric Industries | Epitaxial substrate and semiconductor element |
| JP2007036052A (ja) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | 半導体整流素子 |
| US8026568B2 (en) * | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
-
2008
- 2008-03-19 US US12/301,944 patent/US20100224952A1/en not_active Abandoned
- 2008-03-19 JP JP2009506303A patent/JP5644105B2/ja not_active Expired - Fee Related
- 2008-03-19 CA CA002652948A patent/CA2652948A1/en not_active Abandoned
- 2008-03-19 KR KR1020087027687A patent/KR20090127035A/ko not_active Application Discontinuation
- 2008-03-19 WO PCT/JP2008/055089 patent/WO2008117718A1/ja active Application Filing
- 2008-03-19 CN CNA2008800002601A patent/CN101542736A/zh active Pending
- 2008-03-19 EP EP08722464A patent/EP2043157A4/en not_active Withdrawn
- 2008-03-26 TW TW097110859A patent/TW200845401A/zh unknown
-
2014
- 2014-08-19 JP JP2014166682A patent/JP2014241436A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008117718A1 (ja) | 2008-10-02 |
| KR20090127035A (ko) | 2009-12-09 |
| EP2043157A1 (en) | 2009-04-01 |
| JP2014241436A (ja) | 2014-12-25 |
| TW200845401A (en) | 2008-11-16 |
| US20100224952A1 (en) | 2010-09-09 |
| CN101542736A (zh) | 2009-09-23 |
| JP5644105B2 (ja) | 2014-12-24 |
| EP2043157A4 (en) | 2011-11-16 |
| CA2652948A1 (en) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5056658B2 (ja) | ガードリング構造，その形成方法および半導体デバイス | |
| US7679104B2 (en) | Vertical type semiconductor device and manufacturing method of the device | |
| JP5561371B2 (ja) | 半導体装置及びその製造方法 | |
| JP2014241436A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP2014241436A5 (ja) | ||
| JP5792922B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
| JP5817833B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
| JP2011192834A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2012256698A (ja) | 半導体ダイオード | |
| TWI624872B (zh) | 氮化物半導體元件 | |
| JP5445899B2 (ja) | ショットキーバリアダイオード | |
| JP5678402B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP5682098B2 (ja) | ウェル構造，その形成方法および半導体デバイス | |
| JP4999065B2 (ja) | パワー半導体素子 | |
| US9991345B2 (en) | Semiconductor device | |
| JPWO2019009111A1 (ja) | 半導体装置およびその製造方法 | |
| JP2008172085A (ja) | 窒化物半導体装置及びその製造方法 | |
| CN109755308B (zh) | 半导体结构和高电子迁移率晶体管的制造方法 | |
| JP5580012B2 (ja) | ショットキーバリアダイオード及びその製造方法 | |
| JP5648307B2 (ja) | 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法 | |
| JP2010166012A (ja) | オーミック電極、半導体装置、オーミック電極の製造方法および半導体装置の製造方法 | |
| TWI788692B (zh) | 功率半導體元件及其形成方法 | |
| TW201917789A (zh) | 半導體結構和高電子遷移率電晶體的製造方法 | |
| JP5171996B2 (ja) | パワーデバイス | |
| JP2012160746A (ja) | パワー半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100924 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131007 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140819 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141020 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5644105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |