KR102437528B1 - 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법 - Google Patents

쇼트키 배리어 다이오드 수동소자 및 그 제조 방법 Download PDF

Info

Publication number
KR102437528B1
KR102437528B1 KR1020200180837A KR20200180837A KR102437528B1 KR 102437528 B1 KR102437528 B1 KR 102437528B1 KR 1020200180837 A KR1020200180837 A KR 1020200180837A KR 20200180837 A KR20200180837 A KR 20200180837A KR 102437528 B1 KR102437528 B1 KR 102437528B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
schottky
barrier diode
passive device
manufacturing
Prior art date
Application number
KR1020200180837A
Other languages
English (en)
Other versions
KR20220090048A (ko
Inventor
이완규
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020200180837A priority Critical patent/KR102437528B1/ko
Priority to PCT/KR2021/007839 priority patent/WO2022139088A1/ko
Publication of KR20220090048A publication Critical patent/KR20220090048A/ko
Application granted granted Critical
Publication of KR102437528B1 publication Critical patent/KR102437528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

본 발명은 반도체 기판; 상기 반도체 기판 상에 형성되되 관통홀을 구비하는 절연막; 상기 관통홀을 충전하면서 상기 절연막 상에 형성된 쇼트키 금속 패턴; 및 상기 쇼트키 금속 패턴과 상기 반도체 기판 사이의 상기 절연막 중 일부를 제거하여 형성된 공간으로 구성된 에어 브릿지;를 포함하는, 쇼트키 배리어 다이오드 수동소자를 제공한다.

Description

쇼트키 배리어 다이오드 수동소자 및 그 제조 방법{Schottky Barrier Diode passive device and methods of fabricating the same}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 더 상세하게는 테라헤르쯔 통신시스템용 초고속, 고성능의 반도체 수동소자인 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법에 관한 것이다.
4차 산업혁명 시대의 도래로 인하여 모든 사람-사물-환경 간의 원활한 정보 또는 지식의 흐름을 위해 초연결, 초저지연, 초절감의 특성을 갖는 혁신적인 차세대 통신을 위한 공공 인프라의 고도화와 관련 산업의 진화가 빠르게 성장하고 있으며 다양한 무선통신 응용분야의 출현에 맞출 수 있는 가용 주파수 자원의 수요가 더욱 증가하고 있다. 향후 10년 뒤 도래할 것으로 예상되는 6G 이동통신시스템에서는 셀당 최소 100Gbp/s급의 트래픽 수용이 가능할 것으로 예상된다.
따라서 이러한 미래기술로 접근하기 위한 길목 기술로서, 차세대 통신 인프라 구축 및 산업화에 기여할 수 있는 테라헤르쯔(THz) 전송과 관련한 핵심 기술 (또는 반도체 수동부품)인 초고속, 고성능의 쇼트키 배리어 다이오드(SBD; Schottky Barrier Diode)의 기술개발 및 국산화가 절실히 필요하다.
그 뿐만 아니라, 고성능의 반도체 검출기를 사용하면 이를 탑재하는 모든 기기의 소형화가 가능하며, 관련 상품(소자, 모듈, 및 그 부품)의 상용화가 가능하다. 특히, 종래의 연구개발 자료 및 결과물들은 포토닉스 기반으로 THz 신호를 생성, 복원, 전송하기 때문에 장치의 덩치가 크고 매우 무거우며 가격이 매우 비싸다는 단점들을 가지고 있어서 이를 상용화 하는데 있어서 많은 제약이 따른다.
쇼트키 장벽 박막 트랜지스터 제조 방법(10-2007-0096342, 2009.02.21.)
본 발명은 테라헤르쯔 통신시스템용 초고속, 고성능의 반도체 수동소자인 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 절연막을 형성하는 단계; 상기 절연막을 관통하는 콘택홀을 형성하는 단계; 상기 콘택홀을 충전하면서 상기 절연막 상에 증착되는 쇼트키 금속막을 형성하는 단계; 및 상기 쇼트키 금속막을 패터닝하여 쇼트키 금속 패턴을 형성하는 단계;를 포함하는, 쇼트키 배리어 다이오드 수동소자의 제조 방법을 제공한다.
상기 쇼트키 배리어 다이오드 수동소자의 제조 방법에서, 상기 쇼트키 금속막을 패터닝하는 과정에서 상기 반도체 기판에 손상이 발생하지 않도록 상기 절연막은 상기 쇼트키 금속 패턴 대비 면적이 더 넓고 상기 쇼트키 금속 패턴의 경계에는 상기 절연막이 존재할 수 있다.
상기 쇼트키 배리어 다이오드 수동소자의 제조 방법에서, 상기 쇼트키 금속막은 일함수가 4.25~4.45 eV 범위를 만족하는 금속으로 이루어질 수 있다.
상기 쇼트키 배리어 다이오드 수동소자의 제조 방법에서, 상기 반도체 기판은 수직으로 불순물의 분포가 달라지는 적어도 2개의 영역을 포함할 수 있다.
상기 쇼트키 배리어 다이오드 수동소자의 제조 방법에서, 상기 적어도 2개의 영역은 n형 불순물의 농도가 상대적으로 낮은 상부 영역과 n형 불순물의 농도가 상대적으로 높은 하부 영역을 포함할 수 있다.
상기 쇼트키 배리어 다이오드 수동소자의 제조 방법에서, 상기 콘택홀의 바닥면은 상기 반도체 기판 중 상기 상부 영역에 위치할 수 있다.
상기 쇼트키 배리어 다이오드 수동소자의 제조 방법은, 상기 쇼트키 금속 패턴과 상기 반도체 기판 사이의 상기 절연막 중 일부를 제거하여 에어 브릿지를 형성하는 단계;를 더 포함할 수 있다.
상기 쇼트키 배리어 다이오드 수동소자의 제조 방법에서, 상기 에어 브릿지를 형성하는 단계는 상기 쇼트키 금속 패턴이 노출되되 상기 반도체 기판은 노출되지 않도록 상기 절연막 중 일부를 제거하여 구현될 수 있다.
상기 쇼트키 배리어 다이오드 수동소자의 제조 방법은, 반도체 기판의 하면에 구리층 또는 구리 리드 프레임을 접합하는 단계;를 더 포함할 수 있다.
상기 쇼트키 배리어 다이오드 수동소자의 제조 방법은, 상기 접합하는 단계 이전에 상기 반도체 기판의 하면을 그라인딩하여 박형화하는 단계;를 더 포함할 수 있다.
본 발명의 다른 관점에 따르면, 반도체 기판; 상기 반도체 기판 상에 형성되되 관통홀을 구비하는 절연막; 상기 관통홀을 충전하면서 상기 절연막 상에 형성된 쇼트키 금속 패턴; 및 상기 쇼트키 금속 패턴과 상기 반도체 기판 사이의 상기 절연막 중 일부를 제거하여 형성된 공간으로 구성된 에어 브릿지;를 포함하는, 쇼트키 배리어 다이오드 수동소자를 제공한다.
상기 쇼트키 배리어 다이오드 수동소자에서, 상기 에어 브릿지에는 상기 쇼트키 금속 패턴이 노출되되 상기 반도체 기판은 노출되지 않도록 상기 절연막 중 일부를 제거하여 구현될 수 있다.
상기 쇼트키 배리어 다이오드 수동소자에서, 상기 반도체 기판은 수직으로 불순물의 분포가 달라지는 적어도 2개의 영역을 포함하되, 상기 적어도 2개의 영역은 n형 불순물의 농도가 상대적으로 낮은 상부 영역과 n형 불순물의 농도가 상대적으로 높은 하부 영역을 포함하며, 상기 콘택홀의 바닥면은 상기 반도체 기판 중 상기 상부 영역에 위치할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, THz 통신시스템용 초고속, 고성능 쇼트키 배리어 다이오드 수동소자를 구현하며, 상기 쇼트키 배리어 다이오드 수동소자를 저비용으로 제작하는 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법을 도해하는 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자를 도해하는 사시도이다.
도 9는 본 발명의 비교예에 따른 쇼트키 배리어 다이오드 수동소자를 구성하는 적층 구조를 도해하는 도면이다.
도 10은 본 발명의 다른 비교예에 따른 쇼트키 배리어 다이오드 수동소자를 도해하는 사시도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
발명의 배경이 되는 기술에서 설명한 바와 많은 문제에 대하여 초고속의 반도체 검출기는 작고, 가벼워서 훌륭한 대안이 되고 있다. 그러나 초고속의 고성능 고체 전자소자인 SBD(Schottky Barrier Diode) 반도체 검출기는 화합물을 기반으로 제작되어 가격이 비싸며 웨이퍼 당 얻을 수 있는 칩의 개수도 적어 상용화에 많은 걸림돌이 되고 있다. 이는 원천적으로 화합물 기반의 고체 반도체 내에서 신호를 전달하는 전자의 이동도의 값이, 화합물 반도체가 실리콘 반도체보다 6배 가량 우수하기 때문에 선택된 문제이다. 따라서, 가격 경쟁력은 실리콘 기판과 실리콘 집적공정기술로 제작할 때 월등히 싸게 제작할 수 있다. 하지만, 물리적으로 매우 낮은 이동도를 갖는 실리콘 기판을 사용하면 검출기의 속도와 성능이 크게 나빠질 가능성이 매우 높다. 한편, 검출기의 고성능, 고속화 문제를 결정짓는 또 다른 인자는 소자 제작을 '에어 브릿지 형태'로 제작하는 기술로 이는 실리콘 집적공정기술로 제작하는데 있어서도 전혀 문제될 것이 없다. 그러므로, 고체 전자소자의 고속화 성능을 결정짓는 2가지 주요 인자 중에서 '에어 브릿지 형태'의 제작은 실리콘 기판을 사용해도 동일하게 구현 가능 하므로, 전하의 이동도 문제를 해결하거나 보상하면 성능까지도 화합물 기판을 사용한 경우와 동일하게 얻을 수 있게 된다.
이 발명에서는 초고속, 고성능을 결정짓는 인자로 SBD칩의 컨덕턴스를 향상시키는 방안을 제시한다. 이는 반도체 검출기의 신호처리 속도가 반도체 기판의 주 운반자와 관련된 제조 공정상의 여러 가지 인자들에 따라 매우 많이 달라지므로 이를 개선하여 전하의 이동도는 낮을지라도 최종적인 결과인 반도체 검출기의 신호처리 속도는 대등한 값을 갖도록 하는 방안이다.
요컨대, 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 초고속, 고성능의 SBD 소자 또는 그 모듈 및 부품으로 6G용 테라헤르쯔 주파수에 사용할 수 있는 스펙을 갖는 SBD 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법을 도해하는 단면도들이다.
본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법은 반도체 기판을 제공하는 단계; 상기 반도체 기판 상에 절연막을 형성하는 단계; 상기 절연막을 관통하는 콘택홀을 형성하는 단계; 상기 콘택홀을 충전하면서 상기 절연막 상에 증착되는 쇼트키 금속막을 형성하는 단계; 및 상기 쇼트키 금속막을 패터닝하여 쇼트키 금속 패턴을 형성하는 단계;를 포함한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법은 반도체 기판(10)을 제공하는 단계를 포함한다.
상기 반도체 기판(10)은 수직으로 불순물의 분포가 달라지는 적어도 2개의 영역을 포함할 수 있다. 상기 적어도 2개의 영역은 n형 불순물의 농도가 상대적으로 낮은 상부 영역(10b)과 n형 불순물의 농도가 상대적으로 높은 하부 영역(10a)을 포함할 수 있다. n형 불순물의 농도가 상대적으로 낮은 상부 영역(10b)은, 예를 들어, 드리프트층(drift layer)으로 이해될 수 있다.
본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법에서 반도체 기판(10)은 화합물 반도체 기판이 아닌, 예를 들면, 실리콘 기판 또는 게르마늄 기판 등일 수 있다. 실리콘 기판 또는 게르마늄 기판 등은 화합물 기판에 비하여, 가격이 싸고 대면적인 기판이라는 점에서 유리하다.
반도체 기판(10)은, 예컨대, 단결정 실리콘 기판을 포함할 수 있다. 상기 단결정 실리콘 기판(10)을 사용한 초고속, 고성능 SBD 수동소자의 경우, 기판의 단가가 매우 저렴하고 대면적이며, 에피 층 성장(버퍼 에피 층, 오믹 에피 층, 쇼트키 에피 층)이 없어서 제조 단가를 획기적으로 줄일 수 있다.
상기 반도체 기판(10)은 수직으로 불순물의 분포가 달라지는 불술물의 배열(수평방향으로 불순물이 다른 영역을 만들지 않는 불순물 분포)을 포함할 수 있다. 예를 들어, 수직 방향의 깊이에 따른 불순물의 분포는 크게 2층으로 구성되며, 상부 층의 n-형 불순물 농도는 n-의 농도범위이고, 하부 층의 n-형 불순물 농도는 n+의 농도범위로 구성될 수 있다. 이러한 불순물의 도핑(doping)은 여러 가지 방법으로 형성할 수 있다. 예를 들면, 전통 방식의 확산 로를 이용하여 완성할 수도 있고, 불순물을 이온주입 후 열처리 하거나, 이와는 달리, 저농도(N-) 불순물을 갖도록 에피 성장을 이용하여 형성할 수도 있다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법은 상기 반도체 기판(10) 상에 절연막(20)을 형성하는 단계를 포함한다. 절연막(20)은, 예를 들어, 산화막을 포함할 수 있다. 상기 산화막은 실리콘 산화막(SiO2)일 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법은 상기 절연막(20)을 관통하는 콘택홀(30)을 형성하는 단계를 포함한다.
콘택홀(30)의 바닥면은 반도체 기판(10)의 상부 영역(10b)의 표면이거나 상부 영역(10b)의 내부일 수 있다. 형성되는 콘택홀(30)의 모양을 원형으로 패터닝하면 최종적인 쇼트키 배리어 다이오드 수동소자에서 전기장이 밀집하는 효과를 만들어 내어 출력이 증대될 수 있다. 엄격히 구별하면 전기장의 집중을 높여주는 효과, Electric Field Focus이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법은 상기 콘택홀(30)을 충전(filling)하면서 상기 절연막(20) 상에 증착되는 쇼트키 금속막(40)을 형성하는 단계를 포함한다.
이로써, 콘택홀(30)을 충전하면서 콘택홀(30)의 상부에 금속배선을 위한 금속전극을 동시에 형성할 수 있다. 쇼트키 금속의 콘택홀(30) 매립과 배선금속의 증착을 동시에 형성하는 방법은 물리증착 방식, 화학증착방식 또는 물리증착방식과 화학증착방식을 합하여 형성하는 방식을 포함할 수 있다. 한편, 콘택홀(30) 패터닝 단계 후 쇼트키 금속의 증착 전 세정 공정은 RF 스퍼터링을 통하여 기판 실리콘을 식각하는 단계를 포함할 수 있다. 콘택홀(30)의 크기가 작아지고 깊이가 깊어질수록(종횡비가 커질수록) 화학증착방식으로 또는 화학증착방식을 우선 적용하고 물리증착방식을 연이어 조합하여 수행할 수 있다.
쇼트키 금속막(40) 중 콘택홀(30)을 충전하는 부분은 콘택패턴(45)으로 명명할 수 있으며, 콘택패턴(45)과 반도체 기판(10)이 접촉하는 영역은 쇼트키 금속과 n-형 실리콘의 쇼트키 접합 영역으로 이해될 수 있다.
상기 반도체 기판(10)의 상면의 표면 또는 표면에서 수직 깊이를 갖는 쇼트키 금속의 접합면(쇼트키 금속/반도체 기판)은 반도체 기판(10)을 구성하는 수직방향의 농도 깊이의 2층 중에서 상부 영역(10b)에만 또는 상부 영역(10b)의 표면에만 위치할 수 있다.
콘택홀(30)을 채우고 절연막(20) 상에 형성하는 쇼트키 금속막(40)을 이루는 쇼트키 금속은 통신용 SBD에 요구되는 특성을 만족시키기 위하여 쇼트키 배리어(Schottky Barrier)가 가급적 0.4eV 보다 작은 값을 가질 수 있도록 (바람직하게는 0.2 ~ 0.4 eV이내의 값을 갖도록) 일함수가 4.25 ~ 4.45 eV 범위의 적절한 금속을 선택할 수 있다. 예를 들어, 상기 쇼트키 금속은 티타늄 또는 질화티타늄을 포함할 수 있다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법은 상기 쇼트키 금속막(40)을 패터닝하여 쇼트키 금속 패턴(50)을 형성하는 단계;를 포함한다. 본 발명의 일 실시예에 따른 THz 통신시스템용 초고속, 고성능 SBD 수동소자의 제조 방법에서, 쇼트키 금속과 n-형 실리콘의 접합과 접합금속이 동시에 상부전극을 형성하고, 상부전극을 패터닝하여 SBD 소자가 구현된다.
상기 쇼트키 금속막(40)을 패터닝하는 과정에서 상기 반도체 기판(10)에 손상이 발생하지 않도록 상기 절연막(20)은 상기 쇼트키 금속 패턴(50) 대비 면적이 더 넓고 상기 쇼트키 금속 패턴(50)의 경계에는 상기 절연막(20)이 존재할 수 있다. 이러한 구성 하의 패터닝 과정에서는 쇼트키 금속막(40)의 금속이 반도체 기판(10)으로 확산하여 발생하는 불순물에 의한 에너지 준위 형성을 피할 수 있으며, 필요한 부분을 제외한 금속을 건식 식각으로 제거하는 과정에서 필연적으로 발생하는 플라즈마 손상과 그로 인한 에너지 준위 형성을 피할 수 있다. 이에 의하면, 쇼트키 금속이 반도체 기판(10)이 접촉할 곳만 미리 만들어 접촉하게 되고 나머지 영영역에서는 절연막(20)에 의하여 반도체 기판(10)과의 접촉이 차단되므로 본 발명에서 직시하고자 하는 SBD 소자의 컨턱턴스 향상으로 이어진다. 따라서, SBD 소자는 초고속, 고성능화될 수 있다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법은 상기 쇼트키 금속 패턴(50)과 상기 반도체 기판(10) 사이의 상기 절연막(20) 중 일부를 제거하여 빈 공간인 에어 브릿지(70)를 형성하는 단계를 포함할 수 있다. 에어 브릿지(70) 형성은 쇼트키 금속/실리콘 기판의 접합형성 후에 상부의 전극(anode 전극) 형성 후에 진행할 수 있다. 반도체 기판(10)과 쇼트키 금속 패턴(50) 사이에 위치하는 절연막(20)의 일부를 제거하는 공정은 건식 식각 공정을 포함할 수 있다.
에어 브릿지(70)의 구성에 의하면 신호 전달 과정에서 RC 지연(RC Delay) 현상을 개선할 수 있다.
상기 에어 브릿지(70)를 형성하는 단계는 상기 쇼트키 금속 패턴(50)이 노출되되 상기 반도체 기판(10)은 노출되지 않도록 상기 절연막 중 일부를 제거하여 구현될 수 있다. 즉, 에어 브릿지(70)의 하부에는 절연막의 나머지 일부(25)가 잔류되어 반도체 기판(10)이 노출되지 않는다.
에어 브릿지(70)를 구현하기 위하여 절연막(20)의 일부를 제거하는 공정은 플라즈마를 이용한 건식 식각 공정을 포함할 수 있다. 이 때, 제거되는 절연막(20)의 두께는 절연막(20)의 전체 두께의 일부이므로, 반도체 기판(10)이 표면 상부에 얇은 층이 잔류할 수 있다. 반도체 기판(10)이 실리콘 기판일 경우, 실리콘 상에 남겨진 얇은 절연막(25)은 반도체 기판(10)의 표면인 실리콘 표면을 노출시키지 않으므로 전하들이 자리할 수 있는 추가적인 에너지 준위를 형성시키지 않는다. 이로 인하여 노출되지 않은 실리콘 기판은 SBD 소자의 컨덕턴스를 높여 줌으로써 초고속 및 고성능화에 기여할 수 있다.
한편, 불순물이 도핑된 반도체 기판(10)의 하부면(바닥면)은 SBD 수동소자의 음극으로 바로 사용될 수도 있다. 쇼트키 금속 패턴(50)을 상부 양극으로 하고, 반도체 기판(10)의 하부면을 하부 음극으로 배열하면, 하부 전극을 별도로 형성하지 않아도 자동 형성되어 공정이 단순화된다. 따라서, 이로 인하여 제조 단가도 낮출 수 있을 뿐만 아니라 칩의 크기가 소형화 되어 제작비용이 더욱 더 저렴화 된다. 종래 공정에서 음극이 상부 배치될 때 발생하는 오믹 접촉 또는 오믹 콘택 형성을 위한 패터닝 과정에서도 금속이 기판으로 확산하여 발생하는 불순물에 의한 에너지 준위 형성과 필요한 부분을 제외한 금속을 건식 식각으로 제거하는 과정에서 필연적으로 발생하는 플라즈마 손상과 그로 인한 에너지 준위 형성을 피할 수 있다. 이러한 음극형성에 따른 추가적인 에너지 준위 형성의 원천봉쇄와 쇼트키 금속/반도체 기판의 쇼트키 접합에 따른 추가적인 에너지 준위 형성의 원천봉쇄는 SBD 소자의 컨턱턴스 향상으로 이어진다. 따라서, SBD 소자는 초고속, 고성능화 된다.
한편, 상기 반도체 기판의 하면 상에 배치되는 음극은 필요에 따라 추가적으로 금속접합을 하거나 솔더링(soldering)을 하고 구리 또는 구리 리드 프레임(Cu lead frame)을 하여 열 방출을 이롭게 할 수도 있다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법은, 선택적으로, 반도체 기판(10)의 하면에 하부전극(음극)으로 구리층 또는 구리 리드 프레임(90)을 접합하는 단계를 더 포함할 수 있다. 또한, 상기 접합하는 단계 이전에 상기 반도체 기판(10)의 하면을 그라인딩하여 박형화하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 THz 통신시스템용 초고속, 고성능 SBD 수동소자의 제조 방법에서, 쇼트키 금속과 n-형 실리콘의 접합과 접합금속이 동시에 상부전극을 형성하고, 상부전극을 패터닝하여 SBD소자가 형성됨은 이미 설명하였다.
반도체 기판(10)과 구리층 또는 구리 리드 프레임(90) 사이에는 접합금속 또는 솔더링(soldering; 80)이 개재될 수 있다. 도 7의 우측에는 전기적 회로를 나타내는 쇼트키 다이오드와 저항 심볼을 표시하였다.
상술한 접합금속, 솔더링, 그리고 구리 리드프레임은 음극의 전기적 접촉 뿐만 아니라, 열 방출을 위한 발산영역으로 열전달 계수가 높은 소재들을 박막 또는 후막 공정으로 반도체 기판의 후면에 증착하여 열 방출과 전기적 접촉의 저항을 더욱 더 낮게 할 수 있다. 예를 들어, 그래핀이나 다이아몬드 박막 또는 다이아몬드(diamond like) 재질을 사용할 수도 있다.
반도체 기판(10)의 기계적 연마(그라인딩)는, 후속의 제품과 모듈화 과정에서 특별히 불편함이 없는 두께(예, 80㎛ 혹은 더 낮은 두께인 50㎛)까지 형성될 수 있다. 패키징 이전에 반도체 기판(10)의 후면을 그라인딩하여 기판의 두께를 400㎛이하 두께로 얇게 할 수 있으며, 바람직하게는 통상적 200㎛의 두께까지 그라인딩 할 수 있다. 이는 전하가 이송되는 거리를 줄여 줌으로써, 다시 말해서 저항(R)을 감소시킴으로써 다이오드의 출력인 전류량의 증대를 가져온다. 또다른 효과로 전압이 인가되는 거리를 단축시켜 주므로 전기장의 세기 증대인 Electric Field Strength 증대효과이다. 이 값은 종종 On current 증대로 표현된다. 특히, 두께 감소는 쇼트키 다이오드에 인가되는 전기장의 세기를 높여주므로 동일한 전압으로 더 많은 전류량을 만들어 준다. 다시 말해서, 쇼트키 다이오드의 컨덕턴스가 매우 높아진다. 이는 쇼트키 다이오드의 초고속, 고성능화에 직결된다. 특히, 테라헤르쯔 통신시스템에서 반응도(responsivity)인 dI/dV를 극대화 시키게 된다.
도 8은 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자를 도해하는 사시도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자는 반도체 기판(10); 상기 반도체 기판(10) 상에 형성되되 관통홀을 구비하는 절연막(20); 상기 관통홀을 충전하면서 상기 절연막(20) 상에 형성된 쇼트키 금속 패턴(50); 및 상기 쇼트키 금속 패턴(50)과 상기 반도체 기판(10) 사이의 상기 절연막 중 일부를 제거하여 형성된 공간으로 구성된 에어 브릿지(70);를 포함한다.
상기 에어 브릿지(70)에는 상기 쇼트키 금속 패턴(50)이 노출되되 상기 반도체 기판(10)은 노출되지 않도록 상기 절연막 중 일부를 제거하여 구현된 잔류 절연막(25)이 하부에 구비된다.
상기 반도체 기판(10)은 수직으로 불순물의 분포가 달라지는 적어도 2개의 영역을 포함하되, 상기 적어도 2개의 영역은 n형 불순물의 농도가 상대적으로 낮은 상부 영역과 n형 불순물의 농도가 상대적으로 높은 하부 영역을 포함하며, 상기 콘택홀의 바닥면은 상기 반도체 기판(10) 중 상기 상부 영역에 위치할 수 있다.
쇼트키 금속이 상기 콘택홀을 충전하여 구현되는 콘택패턴(45)과 반도체 기판(10)이 접촉하는 영역은 쇼트키 금속과 n-형 실리콘의 쇼트키 접합 영역으로 이해될 수 있다. 또한, 쇼트키 금속 패턴(50)은 가느다란 수평선(50_1)과 상기 수평선의 말단(도 8의 우측)에 연결된 넓은 사각형 모양의 금속 패드(50_2)를 포함할 수 있다. 가느다란 수평선(50_1)의 다른 말단(도 8의 좌측)은 수직으로 하강하여 반도체 기판(10)과 접촉하여 이른 바 쇼트키 금속/반도체의 쇼트키 다이오드를 형성한다. 반도체 기판(10)과 쇼트키 금속 패턴(50) 사이에 증착된 절연막(20)의 존재로 인하여 쇼트키 금속은 오로지 콘택홀에서만 반도체 기판(10)과 증착할 때부터 콘택 가능하다.
상술한 제조 방법으로 구현된 도 8에 개시된 칩의 완성된 모양은 3차원 형상을 가지며, 이른 바 기생 커패시턴스를 최소화하여 신호의 전달속도를 초고속화할 수 있다. 뿐만 아니라, 쇼트키 금속 패턴(50)의 말단(도 8의 우측)에 있는 금속 패드(50_2)/절연막(20)/반도체 기판(10)의 하부전극 간에 형성되는 커패시터와 쇼트키 금속 패턴(50)의 다른 말단(도 8의 좌측)에 있는 쇼트키 금속(45)/반도체 기판(10)의 SBD 사이에 만들어지는 커패시턴스의 직렬 회로를 형성하여 신호의 전달속도를 초고속화한다.
도 9는 본 발명의 비교예에 따른 쇼트키 배리어 다이오드 수동소자를 구성하는 적층 구조를 도해하는 도면이다.
도 9를 참조하면, 실리콘 기판이 아니라 화합물 기판을 이용한 구성을 확인할 수 있다. 상기 화합물 기판은 기판 화합물 반도체를 직접 사용하지 않고 그 상부에 활성층을 별도로 에피 성장하였으며, 활성 층(Ohmic layer & Schottky layer) 에피 성장을 준비하기 위한 버퍼층 에피 성장 (InP buffer) 방식, 그리고 InP cap 까지 4층의 에피 성장이 추가적으로 필요하다. 이와는 달리, 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드 수동소자의 제조 방법에서 실리콘 기판은 이러한 작업이 필요 없이 불순물 도핑이 완료된 실리콘 기판 또는 불순물 도핑이 조절된 확산층을 형성한 표면층이 필요할 뿐이다. 이 표면 층의 도핑은 여러 가지 방법으로 형성할 수 있다. 예를 들면, 전통방식의 확산로를 이용하여 완성할 수도 있고, 불순물을 이온주입 후 열처리 할 수 있다. 물론, 본 발명의 다른 실시예에서는, 저농도(N-) 불순물을 갖도록 에피 성장을 이용하여 형성할 수도 있다.
종래의 화합물 기판을 사용한 제조방식과 달리, 본 발명의 일 실시예에 의하면, 쇼트키 금속이 증착하여 기판과 접촉한 후 패터닝을 통하여 제거할 때 발생할 수 있는 쇼트키 금속의 기판으로의 확산과 이로 인한 화합물 기판에 형성되는 금속불순물에 의한 전하의 추가 에너지 준위형성과, 패터닝에 의하여 필요 없는 금속을 건식 식각 과정으로 제거할 때 발생하는 플라즈마 손상에 의한 화합물 기판의 결함생성에 의한 추가적인 에너지 준위 형성을 원천차단 할 수 있다.
도 10은 본 발명의 다른 비교예에 따른 쇼트키 배리어 다이오드 수동소자를 도해하는 사시도이다.
도 10을 참조하면, 종래 SBD 수동소자는 화합물 기판 위에 2층 이상의 오믹층과 쇼트키 층을 에피성장시키고, 패터닝을 통하여 에피층을 각각 노출시키고, 쇼트키 금속증착과 패터닝으로 SBD 수동소자를 구성하고 양극 finger 하단의 에피층 식각을 통하여 3차원 구조로 제작되었다.
이와 달리, 본 발명에서 제시하는 기술적 사상은 실리콘 기판을 사용하면서 초고속 특성 확보와 저비용 제작이 동시에 가능하다. 실리콘 기판 표면을 쇼트키 층으로 그 하단을 오믹층으로 하여 2개 전극이 수직 배열을 갖도록 하여 i) 오믹층을 별도 금속증착하거나 패터닝하지 않아도 자동형성 되도록 단순화하고, ii) 화합물 기판 상에 쇼트키층, 오믹층, 버퍼층을 에피 성장시키지 않았다. 따라서, 오믹층과 쇼트키층의 별도분리하기 위한 패터닝을 생략할 수 있다. 패터닝의 생략으로 경계에 형성되는 쇼트키층의 플라즈마 손상(damage)이 원천차단 되었다. iii)에어 브릿지 형성을 위하여 소자의 활성층인 에피층을 아래로 깊숙이 파서 제거하는 식각 공정 대신에 절연막인 SiO2층을 파내어 동일한 효과를 가져오는 에어 브릿지를 형성하되, 쇼트키 활성층인 기판 실리콘은 아무런 손상이 생기지 않도록 제작하였다. 때문에 전하가 트랩될 수 있는 활성층의 손상을 원천 봉쇄하고 기생 커패시턴스는 종래 방법처럼 최소화함으로써 초고속, 고성능과 동시에 제작비용은 아주 낮은 제조 방법을 개시할 수 있다. 저비용의 요인은 공정 단순화와 마스크 단계의 단순화, 그리고 에피층의 성장 생략, 마지막으로 아주 저렴한 실리콘 기판을 들 수 있다. 추가적으로 화합물 기판과 달리 실리콘 기판은 8인치 대면적이므로 칩 당 제조비용을 최소화 할 수 있다. 본 발명은 또한 실리콘 기판 사용시 발생하는 특성 저하를 쇼트키층의 손상(= 오믹층과의 분리시 + 에어 브릿지 형성시)을 아예 만들지 않음으로써 원천 차단하여 손상면에 형성되는 전하 트랩을 원천 봉쇄하였다. 특히, 에어 브릿지 형성이 평면과 수직면 또는 기울어진 면에 아주 넓게 형성되므로, 이 때 형성되는 성능 저하를 원천 봉쇄하였다. 따라서, 본 발명은 초고속과 고성능 달성과 동시에 저비용 제작이라는 목적을 동시에 달성할 수 있다.
지금까지 본 발명의 기술적 사상에 따른 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법을 설명하였다.
본 발명의 일부 실시예에 따르면, 실리콘 반도체 기판, 상기 반도체 기판의 상면 상에 절연막을 깔고 수직홀을 통하여 쇼트키 금속이 홀을 채우고, 동시에 동일한 쇼트키 금속은 기판의 최상부에 상부 전극(양극)을 형성한다. 쇼트키 전극과 기판 간의 절연막의 부분을 제거하여 에어 브릿지를 형성한다. 상기 반도체 기판의 하면 상에 음극이 전기적으로 연결되거나, 연결하여 접합금속 또는 구리의 리드 프레임이 놓인, THz 통신시스템용 초고속, 고성능 SBD 수동소자 및 그 제조 방법이 제공된다. 상기 SBD 수동소자는 다이오드로서, 상기 SBD 수동소자는 복수개의 수동소자 및 관련 회로부를 포함할 수 있다. 상기 SBD 수동소자는 음극(cathode) 형성을 위한 어떠한 공정 진행도 없이 반도체 기판의 하부에 자동으로 형성될 수 있다. 상기 양극/다이오드/음극의 배열은 수직방향으로 형성되는 수직구조의 소자이다. 에어 브릿지 형성은 쇼트키 금속과 기판의 표면에 놓인 절연막을 완전히 제거하지 않고 수평방향과 수직방향 모두 부분적으로 제거하며, 수직방향의 제거에 있어서는 Si 표면부에 극히 얇은 두께를 남기되 제거되고 있는 쇼트키 금속의 하단에는 잔여 막을 가급적 남기지 않을 수 있다. 상기 초고속, 고성능 SBD 수동소자는 패키징 이전에 실리콘 기판의 두께를 일정두께 이하로 얇게 그라인딩(Grinding)하고 그 면에 접합금속 또는 솔더링을 한 후, 또는 추가적으로 솔더링 하면에 구리 리드 프레임을 붙일 수 있다. 상기 실리콘 기판은 고농도의 n-형 불순물(N++)을 가진 기판으로 그 상부에는 저농도의 n-형 불순물(N-)을 가진 기판으로 바람직하게는 n-형 불순물이 포함된 실리콘 층에 쇼트키 금속이 접합되어 제작될 수 있다. 또한, 접합을 형성하는 콘택홀은 가급적 원형으로 형성하여 소자가 작동할 때 작용하는 전기장의 밀도가 집속될 수 있도록 제작될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 반도체 기판
20: 절연막
45: 콘택패턴
50: 쇼트키 금속 패턴
70: 에어 브릿지

Claims (13)

  1. 반도체 기판을 제공하는 단계;
    상기 반도체 기판 상에 절연막을 형성하는 단계;
    상기 절연막을 관통하는 콘택홀을 형성하는 단계;
    상기 콘택홀을 충전하면서 상기 절연막 상에 증착되는 쇼트키 금속막을 형성하는 단계;
    상기 쇼트키 금속막을 패터닝하여 쇼트키 금속 패턴을 형성하는 단계; 및
    상기 쇼트키 금속 패턴과 상기 반도체 기판 사이의 상기 절연막 중 일부를 제거하여 에어 브릿지를 형성하는 단계;를 포함하되,
    상기 에어 브릿지를 형성하는 단계는 상기 쇼트키 금속 패턴이 노출되되 상기 반도체 기판은 노출되지 않도록 상기 절연막 중 일부를 제거하여 구현되는 것을 특징으로 하는,
    쇼트키 배리어 다이오드 수동소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 쇼트키 금속막을 패터닝하는 과정에서 상기 반도체 기판에 손상이 발생하지 않도록 상기 절연막은 상기 쇼트키 금속 패턴 대비 면적이 더 넓고 상기 쇼트키 금속 패턴의 경계에는 상기 절연막이 존재하는 것을 특징으로 하는,
    쇼트키 배리어 다이오드 수동소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 쇼트키 금속막은 일함수가 4.25~4.45 eV 범위를 만족하는 금속으로 이루어진 것을 특징으로 하는,
    쇼트키 배리어 다이오드 수동소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 반도체 기판은 수직으로 불순물의 분포가 달라지는 적어도 2개의 영역을 포함하는,
    쇼트키 배리어 다이오드 수동소자의 제조 방법.
  5. 제 4 항에 있어서,
    상기 적어도 2개의 영역은 n형 불순물의 농도가 상대적으로 낮은 상부 영역과 n형 불순물의 농도가 상대적으로 높은 하부 영역을 포함하는,
    쇼트키 배리어 다이오드 수동소자의 제조 방법.
  6. 제 5 항에 있어서,
    상기 콘택홀의 바닥면은 상기 반도체 기판 중 상기 상부 영역에 위치하는 것을 특징으로 하는,
    쇼트키 배리어 다이오드 수동소자의 제조 방법.
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 반도체 기판의 하면에 구리층 또는 구리 리드 프레임을 접합하는 단계;를 더 포함하는,
    쇼트키 배리어 다이오드 수동소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 접합하는 단계 이전에 상기 반도체 기판의 하면을 그라인딩하여 박형화하는 단계;를 더 포함하는,
    쇼트키 배리어 다이오드 수동소자의 제조 방법.
  11. 반도체 기판;
    상기 반도체 기판 상에 형성되되 콘택홀을 구비하는 절연막;
    상기 콘택홀을 충전하면서 상기 절연막 상에 형성된 쇼트키 금속 패턴; 및
    상기 쇼트키 금속 패턴과 상기 반도체 기판 사이의 상기 절연막 중 일부를 제거하여 형성된 공간으로 구성된 에어 브릿지;를 포함하며,
    상기 콘택홀은 상기 절연막을 관통하며,
    상기 에어 브릿지에는 상기 쇼트키 금속 패턴이 노출되되 상기 반도체 기판은 노출되지 않도록 상기 절연막 중 일부를 제거하여 구현되는,
    쇼트키 배리어 다이오드 수동소자.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 반도체 기판은 수직으로 불순물의 분포가 달라지는 적어도 2개의 영역을 포함하되, 상기 적어도 2개의 영역은 n형 불순물의 농도가 상대적으로 낮은 상부 영역과 n형 불순물의 농도가 상대적으로 높은 하부 영역을 포함하며, 상기 콘택홀의 바닥면은 상기 반도체 기판 중 상기 상부 영역에 위치하는 것을 특징으로 하는,
    쇼트키 배리어 다이오드 수동소자.


KR1020200180837A 2020-12-22 2020-12-22 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법 KR102437528B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200180837A KR102437528B1 (ko) 2020-12-22 2020-12-22 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법
PCT/KR2021/007839 WO2022139088A1 (ko) 2020-12-22 2021-06-22 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200180837A KR102437528B1 (ko) 2020-12-22 2020-12-22 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20220090048A KR20220090048A (ko) 2022-06-29
KR102437528B1 true KR102437528B1 (ko) 2022-08-29

Family

ID=82158102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200180837A KR102437528B1 (ko) 2020-12-22 2020-12-22 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR102437528B1 (ko)
WO (1) WO2022139088A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101216533B1 (ko) * 2003-12-30 2013-01-21 페어차일드 세미컨덕터 코포레이션 전력용 반도체소자 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341114A (en) * 1990-11-02 1994-08-23 Ail Systems, Inc. Integrated limiter and amplifying devices
KR100773513B1 (ko) 2006-03-23 2007-11-06 박일관 온라인망을 기반으로 하는 방송 프로그램 협찬상품 안내시스템
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
KR101067938B1 (ko) * 2009-08-03 2011-09-26 주식회사 케이이씨 쇼트키 배리어 다이오드 및 그 제조 방법
KR20160045969A (ko) * 2014-10-17 2016-04-28 에스케이이노베이션 주식회사 반도체 소자의 제조방법
KR101667669B1 (ko) * 2015-05-29 2016-10-28 전자부품연구원 쇼트키 배리어 다이오드 및 그 제조방법
KR20190106254A (ko) * 2018-03-08 2019-09-18 주식회사 시지트로닉스 밴드갭과 도핑 변조를 이용한 고전압 쇼트키 배리어 다이오드 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101216533B1 (ko) * 2003-12-30 2013-01-21 페어차일드 세미컨덕터 코포레이션 전력용 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
WO2022139088A1 (ko) 2022-06-30
KR20220090048A (ko) 2022-06-29

Similar Documents

Publication Publication Date Title
US9576841B2 (en) Semiconductor device and manufacturing method
KR102288341B1 (ko) 이미지 센서를 위한 딥 트렌치 격리 (dti) 구조체 상의 픽셀 디바이스
US9202888B2 (en) Trench high electron mobility transistor device
US6458619B1 (en) Process for producing an isolated planar high speed pin photodiode with improved capacitance
US5942789A (en) Photodetector and method for fabricating same
US10312360B2 (en) Method for producing trench high electron mobility devices
US6674123B2 (en) MOS control diode and method for manufacturing the same
JP2002305309A (ja) 半導体装置およびその製造方法
US6690078B1 (en) Shielded planar dielectrically isolated high speed pin photodiode and method for producing same
US8946877B2 (en) Semiconductor package including cap
US5073810A (en) Semiconductor integrated circuit device and manufacturing method thereof
CN102468246A (zh) 半导体元件及其制作方法
KR102437528B1 (ko) 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법
CN114664922A (zh) Igbt半导体结构
US10199520B2 (en) Reduced junction area barrier-based photodetector
CN111129226A (zh) 锗探测器的制造方法
CN108987389B (zh) 一种电流保护芯片及其制作方法
CN111048627B (zh) 半导体器件的制造方法
TWI753772B (zh) 三維記憶裝置以及用於製造三維記憶裝置的方法
US20070200199A1 (en) Semiconductor bulk resistance element
CN108987461B (zh) 一种瞬间电压抑制器及其制作方法
CN109360822B (zh) 一种瞬态电压抑制器及其制作方法
CN117766461A (zh) 铟镓砷晶圆及其制造方法、射频阵列芯片及其制造方法
KR101324085B1 (ko) 콘택 형성 방법
KR101324084B1 (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant