KR20100047822A - 쇼트키 배리어 다이오드 - Google Patents

쇼트키 배리어 다이오드 Download PDF

Info

Publication number
KR20100047822A
KR20100047822A KR1020097010981A KR20097010981A KR20100047822A KR 20100047822 A KR20100047822 A KR 20100047822A KR 1020097010981 A KR1020097010981 A KR 1020097010981A KR 20097010981 A KR20097010981 A KR 20097010981A KR 20100047822 A KR20100047822 A KR 20100047822A
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
schottky
barrier diode
gan
Prior art date
Application number
KR1020097010981A
Other languages
English (en)
Inventor
다쿠 호리이
도미히토 미야자키
마코토 기야마
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20100047822A publication Critical patent/KR20100047822A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

쇼트키 배리어 다이오드(1)는, 표면(2a)을 갖는 GaN 자립 기판(2)과, 표면(2a) 상에 형성된 GaN 에피택셜층(3)과, GaN 에피택셜층(3)의 표면(3a) 상에 형성되며, 개구부가 형성되어 있는 절연층(4)을 구비한다. 또한, 전극(5)을 구비한다. 전극(5)은 개구부의 내부에, GaN 에피택셜층(3)에 접촉하도록 형성된 쇼트키 전극과, 쇼트키 전극에 접속되고 절연층(4)에 겹쳐지도록 형성된 필드 플레이트 전극에 의해 구성되어 있다. GaN 자립 기판(2)의 전위 밀도는 1×108 cm-2 이하이다.

Description

쇼트키 배리어 다이오드{SCHOTTKY BARRIER DIODE}
본 발명은 쇼트키 배리어 다이오드에 관한 것으로서, 특히 역방향 내전압이 향상된 쇼트키 배리어 다이오드에 관한 것이다.
질화갈륨(GaN)은 실리콘(Si)에 비하여 약 3배의 밴드갭, 약 10배 높은 절연 파괴 전계 강도, 더 큰 포화 전자 속도 등의 여러 가지 우수한 특성을 갖고 있다. GaN은 종래의 Si 파워 디바이스에서는 곤란한 고 내압화와, 저 손실화, 즉 저 온저항화(on-resistance)와의 양립을 기대할 수 있기 때문에, 파워 디바이스(전력용 반도체 소자)에의 응용이 기대되고 있다.
종래, GaN 기판을 이용한 쇼트키 배리어 다이오드(SBD), pn 접합 다이오드, MIS(Metal-Insulator-Semiconductor) 트랜지스터 등의 반도체 소자가 제안되었다[예컨대, 일본 특허 공개 제2006-100801호 공보(특허 문헌 1) 참조]. 종래, 파워 디바이스에 이용되는 GaN 재료로서는, 사파이어나 SiC(실리콘 카바이드) 등의 이종 기판 상에 형성된 GaN 에피택셜층이 일반적으로 이용되어 왔다. 이것에 대하여, GaN 기판 상에 형성한 GaN 에피택셜층은 이종 기판 상에 형성한 GaN 에피택셜층에 대하여 불순물 농도가 낮고, 전위 밀도가 낮다. 그 때문에, GaN 기판 상에 GaN을 에피택셜 성장시킴으로써 고 내압·저 온저항의 파워 디바이스를 실현할 수 있는 것이 개시되어 있다[예컨대, 타나베타쯔야 외 「GaN 기판 상 GaN 에피택셜 성장과 파워 디바이스에의 응용」, SEI 테크니컬 리뷰 제170호(비특허 문헌 1) 참조].
또한, 파워 디바이스의 전극 단부로의 전계 집중을 억제하고, 고 내압화를 도모하기 위한 구조로서, 필드 플레이트(FP) 구조가 개시되어 있다[예컨대, 다카다켄지 외 「AlGaN/GaN HEMT 파워 디바이스」, 도시바 리뷰 59권 7호(비특허 문헌 2) 참조].
특허 문헌 1: 일본 특허 공개 제2006-100801호 공보
비특허 문헌 1: Tatsuya TANABE et al, "Epitaxial Growth of GaN on GaN Substrate and Its Application to Power Device", SEI Technical Review, No.170, January 2007, pp.34-39
비특허 문헌 2 : Yoshiharu TAKADA et al, "AlGaN/GaN HEMT power device", Toshiba Review, Vol.59, July 2004, pp.35-38
발명의 개시
발명이 해결하고자 하는 과제
본 발명자는 GaN 기판을 이용한 쇼트키 배리어 다이오드(SBD)의 고 내압화에 대한 검토를 진전시켰다. 그 결과, 본 발명자는 예컨대 Si 기판이나 사파이어 기판 등의 이종 기판 상에 형성한 GaN 에피택셜층을 이용하여 제작한 SBD에 필드 플레이트(FP) 구조를 적용하여도, 낮은 누설 전류를 얻을 수 없다고 하는 문제가 있는 것을 처음으로 밝혔다. 즉, 종래 파워 디바이스용 GaN 재료로서 일반적으로 이용되어 왔던 이종 기판 상에 형성한 GaN 에피택셜층을 이용하여 SBD를 제작한 경우, SBD에 FP 구조를 적용하여도, FP 구조에 의한 쇼트키 전극단의 전계 집중 완화에 기초한, 역방향 누설 전류의 감소·역방향 내전압의 상승이라는 효과는 충분히 얻을 수 없었다.
그러므로, 본 발명의 주된 목적은, 필드 플레이트 구조에 의한 전계 집중 완화가 일어나 역방향 내전압 상승의 효과를 얻을 수 있는 쇼트키 배리어 다이오드를 제공하는 것이다.
과제를 해결하기 위한 수단
본 발명자는 이종 기판 상에 형성한 GaN 에피택셜층을 이용하여 제작한 SBD에 FP 구조를 적용하여도 전계 완화 효과를 충분히 얻을 수 없는 이유에 대해서 검토하였다. 그 결과, Si 기판이나 사파이어 기판 등의 이종 기판과 GaN과의 결정 구조의 차이 때문에, 형성되는 GaN 에피택셜층 내의 전위 밀도가 1×108 cm-2를 초과하는 높은 전위 밀도인 것을 추정하여, 본 발명을 이하와 같은 구성으로 하였다.
본 발명에 따른 하나의 국면에 따른 쇼트키 배리어 다이오드는, 주표면을 갖는 질화갈륨 기판을 구비한다. 또한, 주표면 상에 형성된 에피택셜층을 구비한다. 또한, 에피택셜층의 표면 상에 형성되며, 개구부가 형성되어 있는 절연층을 구비한다. 또한, 개구부의 내부에, 에피택셜층과 접촉되도록 형성된 쇼트키 전극을 구비한다. 또한, 쇼트키 전극에 접속되고, 절연층과 겹쳐지도록 형성된 필드 플레이트 전극을 구비한다. 그리고, 질화갈륨 기판의 전위 밀도는 1×108 cm-2 이하이다.
이 구성에 따르면, 1×108 cm-2 이하라는 저전위 밀도를 갖는 질화갈륨 기판을 이용함으로써 에피택셜층 내의 전위가 감소된다. 이 때문에, 필드 플레이트 구조를 갖는 쇼트키 배리어 다이오드에 있어서, 역방향 누설 전류가 감소된다는 조건 하에서 필드 플레이트 구조에 의한 전계 완화가 일어난다. 그 결과, 역방향 누설 전류가 더욱 감소되어 역방향 내전압을 상승시킬 수 있다. 질화갈륨 기판의 전위 밀도는 낮을수록 바람직하다. 예컨대, 질화갈륨 기판의 전위 밀도는 1×106 cm-2 이하이면 더욱 더 바람직하다. 또한, 현상에서는, 질화갈륨 기판의 전위 밀도의 하한치는 1×103 cm-2 정도이다.
본 발명에 따른 다른 국면에 따른 쇼트키 배리어 다이오드는 표면을 갖는 질화갈륨층을 구비한다. 또한, 질화갈륨층의 표면 상에 형성되며, 개구부가 형성되어 있는 절연층을 구비한다. 또한, 개구부의 내부에, 질화갈륨층과 접촉하도록 형성된 쇼트키 전극을 구비한다. 또한, 쇼트키 전극에 접속되고, 절연층에 겹쳐지도록 형성된 필드 플레이트 전극을 구비한다. 그리고, 질화갈륨층에 있어서 쇼트키 전극과 접촉되는 영역의 전위 밀도는 1×108 cm-2 이하이다.
이 구성에 따르면, 질화갈륨층에 있어서 쇼트키 전극과 접촉하는 영역이 1×108 cm-2 이하라는 저전위 밀도를 갖는 질화갈륨층을 이용하고 있다. 이 때문에, 필드 플레이트 구조를 갖는 쇼트키 배리어 다이오드에 있어서, 역방향 누설 전류가 감소된다는 조건 하에서 필드 플레이트 구조에 의한 전계 완화가 일어난다. 그 결과, 역방향 누설 전류가 더욱 감소되어 역방향 내전압을 상승시킬 수 있다. 질화갈륨층에 있어서 쇼트키 전극과 접촉하는 영역의 전위 밀도는 낮을수록 바람직하다.
여기서, 필드 플레이트 구조란, 절연층과, 절연층 상에 형성된 필드 플레이트 전극에 의해 구성되는 구조이다. 필드 플레이트 전극은 쇼트키 전극과 전기적으로 접속되어 있고, 쇼트키 전극과 필드 플레이트 전극은 동 전위(電位)이다. 필드 플레이트 구조에 의해, 디바이스 파괴의 원인이 되는 동작시의 쇼트키 전극 단부에서의 전계 집중을 완화하여, 쇼트키 배리어 다이오드의 고 내압화, 고 출력화를 가능하게 하고 있다. 절연층의 재질은 예컨대 SiNx로 할 수 있다.
상기 하나의 국면에 따른 쇼트키 배리어 다이오드에 있어서 바람직하게는, 주표면의 반대측 이면 상에 형성된 오믹 전극을 더 구비하고, 쇼트키 전극 및 오믹 전극의 한쪽으로부터 다른 쪽으로 전류가 흐르는 종형 구조를 갖는다.
상기 다른 국면에 따른 쇼트키 배리어 다이오드에 있어서 바람직하게는, 질화갈륨층 표면의 반대측 이면에 형성된 오믹 전극을 더 구비하고, 쇼트키 전극 및 오믹 전극의 한쪽으로부터 다른 쪽으로 전류가 흐르는 종형 구조를 갖는다.
일반적으로, 파워 디바이스에서는, 횡형 구조에 비하여 종형 구조가 더 많은 전류를 흐르게 할 수 있기 때문에, 종형 구조는 파워 디바이스에 보다 적합한 구조이다. 사파이어는 절연성이기 때문에, 사파이어 기판을 이용한 파워 디바이스는 종형 구조로 할 수 없다. 본 발명의 구성에 따르면, 질화갈륨 기판 및 질화갈륨층이 도전성이기 때문에, 오믹 전극을 이면측에 형성한 종형 구조가 가능해진다.
또한, 상기 하나의 국면에 따른 쇼트키 배리어 다이오드에 있어서 바람직하게는, 절연층은 개구부에 면하는 단부면이 에피택셜층의 표면에 대하여 0.1°이상 60°이하의 각도로 경사지도록 형성되어 있다. 필드 플레이트 전극은 절연층의 단부면에 접착되도록 절연층과 겹쳐져 있다.
상기 다른 국면에 따른 쇼트키 배리어 다이오드에 있어서 바람직하게는, 절연층은 개구부에 면하는 단부면이 질화갈륨층의 표면에 대하여 0.1°이상 60°이하의 각도로 경사지도록 형성되어 있다. 필드 플레이트 전극은 절연층의 단부면에 접착되도록 절연층과 겹쳐져 있다.
이러한 구성에 따르면, 절연층의 단부면이 에피택셜층 또는 질화갈륨층의 표면에 대하여 경사져 있기 때문에, 필드 플레이트 구조에 의한 전계 완화의 효과를 증대시킬 수 있으므로, 쇼트키 배리어 다이오드의 역방향 내전압을 한층 더 향상시킬 수 있다.
경사의 각도가 작아질수록 필드 플레이트 구조에 의한 전계 완화의 효과가 커져 내압을 향상시킬 수 있다. 그러나, 경사의 각도가 0.1°미만이면, 각도의 재현성을 얻기 어려워지기 때문에 제조상 문제가 되는 경우가 있고, 또한, 전류가 흐르지 않는 필드 플레이트 전극이 쇼트키 전극에 대하여 상대적으로 커지기 때문에, 쓸데없이 원료가 필요하게 되어 제조상 불리해진다. 한편, 경사의 각도가 60°를 초과하면, 전계 완화의 효과가 작아진다. 또한, 경사의 각도는 1°이상 30°이하이면 더욱 더 바람직하다. 절연층의 단부면의 경사는 웨트 에칭이나 드라이 에칭 등에 의해 형성할 수 있다.
또한, 상기 하나의 국면 및 다른 국면에 따른 쇼트키 배리어 다이오드에 있어서 바람직하게는, 쇼트키 전극의 재질은 금(Au), 플래티늄(Pt), 니켈(Ni), 팔라듐(Pd), 코발트(Co), 구리(Cu), 은(Ag), 텅스텐(W) 및 티탄(Ti)으로 이루어진 군에서 선택된 적어도 1종의 물질을 함유한다. 이 경우는, 쇼트키 전극의 재질로서 금 등을 이용함으로써, 낮은 누설 전류 쇼트키 전극을 실현할 수 있으므로, 필드 플레이트 구조에 의한 전계 완화가 일어난다. 그 결과, 역방향 누설 전류가 감소되어 역방향 내전압이 상승한다.
또한, 상기 하나의 국면 및 다른 국면에 따른 쇼트키 배리어 다이오드에 있어서 바람직하게는, 절연층의 두께는 10 ㎚ 이상 5 ㎛ 이하이다. 절연층의 두께가 10 ㎚ 미만이면, 절연층의 내압이 낮아 절연층이 먼저 파괴되어 필드 플레이트 구조의 효과는 얻을 수 없다. 또한, 절연층의 두께가 5 ㎛를 초과하면, 필드 플레이트 구조에 의한 전계 완화 자체를 얻을 수 없다. 절연층의 두께는, 예컨대 내압 1 kV 설계에 있어서는, 0.2 ㎛ 이상 2 ㎛ 이하이면 더욱 더 바람직하다.
또한, 상기 하나의 국면 및 다른 국면에 따른 쇼트키 배리어 다이오드에 있어서 바람직하게는, 필드 플레이트 전극의 절연층과 겹쳐지는 길이는 1 ㎛ 이상 1 ㎜ 이하이다. 상기 길이가 1 ㎛ 미만이면, 제어가 곤란해져서 안정되게 필드 플레이트 구조의 효과를 얻을 수 없다. 또한, 상기 길이가 1 ㎜를 초과하면, 필드 플레이트 구조에 의한 전계 완화 자체를 얻을 수 없다. 상기 길이는, 예컨대 내압 1 kV 설계에 있어서의 공핍층의 폭은 2 ㎛ 이상 20 ㎛ 이하로 넓어지기 때문에, 5 ㎛ 이상 40 ㎛ 이하이면 더욱 더 바람직하다.
발명의 효과
본 발명의 쇼트키 배리어 다이오드에서는, 필드 플레이트 구조에 의한 전계 집중 완화가 일어나고, 그 결과 역방향 누설 전류가 감소되어 역방향 내전압이 상승되는 효과를 얻을 수 있다.
도 1은 본 발명의 제1 실시형태에 있어서의 쇼트키 배리어 다이오드의 단면도이다.
도 1에 도시된 쇼트키 배리어 다이오드의 사시도이다.
도 3은 본 발명의 제1 실시형태에 있어서의 쇼트키 배리어 다이오드의 제조 방법의 각 공정을 나타낸 흐름도이다.
도 4는 본 발명의 제2 실시형태에 있어서의 쇼트키 배리어 다이오드의 단면도이다.
도 5는 본 발명의 제2 실시형태에 있어서의 쇼트키 배리어 다이오드의 제조 방법의 각 공정을 나타낸 흐름도이다.
도 6은 FP 구조를 갖지 않는 SBD의 단면도이다.
도 7은 사파이어 기판을 이용한 SBD의 단면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1, 11 : 쇼트키 배리어 다이오드 2 : GaN 자립 기판
2a : 표면 2b : 이면
3 : GaN 에피택셜층 3a : 표면
3c : 영역 4 : 절연층
4a : 단부면 5, 6, 25, 36 : 전극
12 : GaN 하지층 13 : 지지 기판
32 : 사파이어 기판 34 : 절연층
발명을 실시하기 위한 최량의 형태
이하, 도면에 기초하여 본 발명의 실시형태를 설명한다. 또한, 이하의 도면에 있어서, 동일 또는 상당하는 부분에는 동일한 참조 번호를 붙이고, 그 설명은 반복하지 않는다.
(제1 실시형태)
도 1은 본 발명의 제1 실시형태에 있어서의 쇼트키 배리어 다이오드의 단면도이다. 도 2는 도 1에 도시된 쇼트키 배리어 다이오드의 사시도이다. 도 1 및 도 2에 도시된 바와 같이, 쇼트키 배리어 다이오드(SBD)(1)는 질화갈륨 기판으로서의 GaN 자립 기판(2)과, 에피택셜층으로서의 GaN 에피택셜층(3)을 구비한다. GaN 에피택셜층(3)은 주표면으로서의 GaN 자립 기판(2)의 표면(2a) 상에 형성되어 있다. SBD(1)는 또한, 절연층(4)을 구비한다. 절연층(4)은 GaN 에피택셜층(3)의 표면(3a) 상에 형성되어 있다.
SBD(1)는 또한, GaN 에피택셜층(3)의 표면(3a)에 접촉하고 절연층(4)에 겹쳐지도록 형성되어 있는 전극(5)과, GaN 자립 기판(2)의 이면(2b)측에 형성되어 있는 전극(6)을 구비한다. 절연층(4)에는 개구부가 형성되어 있고, 전극(5)은 절연층(4) 의 개구부 내부에 형성되어 있다. 전극(5)은 예컨대 평면 형상이 원형이 되도록 형성되어 있다.
전극(5)은 절연층(4)의 개구부의 내부에서 GaN 에피택셜층(3)의 표면(3a)에 접촉하는 부분인 쇼트키 전극과, 절연층(4)에 겹쳐지는 부분인 필드 플레이트(FP) 전극을 포함한다. 필드 플레이트 전극과 절연층(4)은 필드 플레이트 구조를 형성한다. 또한, 상기 쇼트키 전극은 GaN 에피택셜층(3)과 쇼트키 접합을 형성한다. 한편, 전극(6)은 GaN 자립 기판(2)과 오믹 접합을 형성하는 오믹 전극이다.
GaN 자립 기판(2) 내의 전위 밀도는 1×108 cm-2 이하이다. 또한, 전극(5)의 재질(즉, 쇼트키 전극의 재질)은 금, 플래티늄, 니켈, 팔라듐, 코발트, 구리, 은, 텅스텐 및 티탄으로 이루어진 군에서 선택된 적어도 1종의 물질을 함유한다. 1×108 cm-2 이하라는 저전위 밀도를 갖는 GaN 자립 기판(2)을 이용함으로써 GaN 에피택셜층(3) 내의 전위 밀도도 GaN 자립 기판(2)과 동등한 1×108 cm-2 이하가 된다. 이 때문에, FP 구조를 갖는 SBD(1)에 있어서, 역방향 누설 전류가 감소된다는 조건 하에서, 또한, 낮은 누설 전류를 실현할 수 있는 금 등의 쇼트키 전극을 이용한다는 조건 하에서, FP 구조에 의한 전계 완화가 현저히 일어난다. 그 결과, 역방향 누설 전류가 더욱 감소되어 역방향 내전압을 상승시킬 수 있다. 또한, 전위 밀도는, 예컨대 용융 KOH 내의 에칭에 의해 생기는 피트의 개수를 세어 단위 면적으로 나누는 방법에 의해 측정할 수 있다.
또한, SBD(1)는 쇼트키 전극 및 오믹 전극의 한쪽으로부터 다른 쪽으로 전류가 흐르는 종형 구조를 갖는다. 일반적으로, 파워 디바이스에서는, 횡형 구조에 비하여 종형 구조가 더 많은 전류를 흐르게 할 수 있으므로, 종형 구조는 파워 디바이스에 보다 적합한 구조이다. SBD(1)에서는 GaN 자립 기판(2), GaN 에피택셜층(3)이 도전성이기 때문에, 오믹 전극을 이면측에 형성한 종형 구조가 가능해진다.
절연층(4)은 실리콘 질화막(SiNx)에 의해 형성할 수 있다. 또한, 절연층(4) 내의 수소 농도는 3.8×1022 cm-3 미만, 보다 바람직하게는 2.O×1022 cm-3 미만으로 할 수 있다. 이와 같이, 막 내의 수소 농도가 낮은 SiNx를, FP 구조를 형성하는 절연막으로서 적용할 수 있다. 이 경우, 수소 농도가 높은 절연층을 이용하는 경우에 비하여, FP 구조에 의한 쇼트키 전극단으로의 전계 집중의 완화에 기초한 역방향 내전압 상승의 효과가 억제되는 일은 없다. 즉, SBD(1)에서는 큰 전계 완화 효과를 얻을 수 있어 역방향 내전압을 상승시킬 수 있다.
도 1에, 절연층(4)의 두께를 막 두께 t로서 나타낸다. 절연층(4)의 막 두께(t)는 10 ㎚ 이상 5 ㎛ 이하인 것이 바람직하다. 절연층(4)의 막 두께(t)가 10 ㎚ 미만이면, 절연층(4)의 내압이 낮아 절연층(4)이 먼저 파괴되어 FP 구조의 효과는 얻을 수 없다. 또한, 절연층(4)의 두께가 5 ㎛를 초과하면, FP 구조에 의한 전계 완화 자체를 얻을 수 없다.
또한, 도 1에 표시한 치수 L은 필드 플레이트 길이를 나타낸다. 필드 플레이트 길이란, 필드 플레이트 전극이 절연층(4)과 겹쳐지는 길이이다. 본 실시형태의 경우, FP 길이란, 도 1에 도시된 바와 같은, SBD(1)의, 평면 형상이 원형인 전극(5)의 중심을 통과하는 단면에 있어서, FP 전극이 절연층(4)과 겹쳐 있는 길이이다. 즉, 절연층(4)의 개구부의 평면 형상이 원 형상이고, 전극(5)의 일부인 쇼트키 전극의 평면 형상이 원형인 경우, FP 길이란, 쇼트키 전극의 반경 방향에 있어서의, FP 전극이 절연층(4)과 겹쳐지는 길이이다.
환언하면, 필드 플레이트 길이란, 쇼트키 전극의 평면 형상에 대한 무게 중심과, 이 평면 형상의 외주부 상의 어느 한 점을 연결하는 직선 방향에 있어서, 필드 플레이트 전극이 절연층과 겹쳐 있는 길이를 말한다. 이러한 FP 길이는 1 ㎛ 이상 1 ㎜ 이하인 것이 바람직하다. FP 길이가 1 ㎛ 미만이면, 제어가 곤란해져서 안정되게 FP 구조의 효과를 얻을 수 없다. 또한, FP 길이가 1 ㎜를 초과하면, FP 구조에 의한 전계 완화 자체를 얻을 수 없다.
또한, 도 1에 도시된 바와 같이, 절연층(4)은, 전극(5)이 GaN 에피택셜층(3)과 접촉하는 부분인 개구부에 면하는 단부면(4a)을 포함한다. 단부면(4a)은 GaN 에피택셜층(3)의 표면(3a)에 대하여 각도(θ)를 형성하도록 경사져 있다. 전극(5)에 있어서 절연층(4)과 겹쳐지는 부분인 FP 전극은 단부면(4a)에 접착하도록 절연층(4)에 겹쳐져 있다.
단부면(4a)이 표면(3a)에 대하여 경사져 있기 때문에, FP 구조에 의한 전계 완화의 효과를 증대시킬 수 있다. 그 결과, SBD(1)의 역방향 내전압을 한층 더 향상시킬 수 있다. 이러한 절연층(4)의 단부면(4a)의 경사는 웨트 에칭이나 드라이 에칭 등에 의해 형성할 수 있다. 단부면(4a)은 각도(θ)가 0.1°이상 60°이하의 범위가 되도록 형성된다. 경사의 각도가 0.1°미만이면, 각도의 재현성을 얻기 어려워지고, 또한, 쓸데없이 원료가 필요하게 되어 제조상 문제가 되는 경우가 있기 때문이다. 한편, 경사의 각도가 60°를 초과하면, 전계 완화의 효과가 작아지기 때문이다.
다음에, SBD(1)의 제조 방법에 대해서 설명한다. 도 3은 본 발명의 제1 실시형태에 있어서의 쇼트키 배리어 다이오드의 제조 방법의 각 공정을 나타낸 흐름도이다. 도 1 내지 도 3을 참조하여 본 발명의 쇼트키 배리어 다이오드의 제조 방법에 대해서 설명한다.
우선, 도 3에 나타낸 공정(S10)에서 반도체층을 형성한다. 구체적으로는, HVPE(Hydride Vapor Phase Epitaxy, 하이드라이드 기상 성장법)에 의해 제작된 n 도전형의 (0001)면 GaN 자립 기판(2)을 준비한다. GaN 자립 기판(2)의 캐리어 농도는 예컨대 3×1018 cm-3이고, 두께는 예컨대 400 ㎛이며, 평균 전위 밀도는 예컨대 1×106 cm-2이다. 다음에, 공정(S2O)에서 에피택셜층을 형성한다. 구체적으로는, GaN 자립 기판(2) 상에, 캐리어 밀도가 예컨대 5×1015 cm-3이며 두께가 예컨대 7 ㎛인 n 도전형 에피택셜층을, OMVPE(Organo-Metallic Vapor Phase Epitaxy, 유기 금속 기상 성장)법에 의해 성장시켜 GaN 에피택셜층(3)을 제작한다. GaN 에피택셜층(3)의 평균 전위 밀도는 예컨대 GaN 자립 기판(2)과 동일한 1×106 cm-2이다.
다음에, 공정(S30)에서 절연층을 형성한다. 구체적으로는, GaN 에피택셜 층(3) 상에, 절연층(4)으로서 SiNx를 플라즈마 CVD(Chemical Vapor Deposition: 화학 기상 성장)에 의해 성막한다. 절연층(4)의 막 두께(t)는 약 1 ㎛이다. 이 때 원료 가스로서 NH3(암모니아)를 이용하여 SiH4(모노실란), NH3, H2(수소)로부터 SiNx를 성막한다. NH3를 이용하지 않고 SiH4, N2로부터 SiNx를 성막하면, 절연층(4) 내의 수소 농도를 낮게 할 수 있으므로 바람직하다.
다음에, 공정(S40)에서 오믹 전극을 형성한다. 구체적으로는, GaN 자립 기판(2)의 이면(2b)을 유기 세정 및 염산 세정한 후에, Ti/Al/Ti/Au(20 ㎚/100 ㎚/20 ㎚/200 ㎚)를 EB(Electron Beam) 증착법을 이용하여 이면(2b) 전체에 형성한다. 그 후, 질소 분위기 하에서 약 2분간 600℃로 가열하여 합금화하여, 오믹 전극으로서의 전극(6)을 형성한다.
다음에, 공정(S50)에서 절연층을 에칭한다. 구체적으로는, 포토리소그래피에 의해 절연층(4) 상에 패터닝한다. 그 후, BHF(Buffered Hydrogen Fluoride, 완충된 불산)에 의해 절연층(4)을 웨트 에칭한다. 그 후, 유기 세정과 산소·질소 분위기 중의 애셔 처리에 의해 레지스트를 제거한다. 이와 같이 하여 절연층(4)을 에칭하고, 절연층(4)에 개구부를 형성한다. 이 시점에서, 개구부에서는 GaN 에피택셜층(3)이 노출되어 있다. 개구부는 예컨대 그 측면을, 직경의 최대치가 200 ㎛인 원추대의 원추면 형상을 이루도록 형성할 수 있다.
다음에, 공정(S60)에서 쇼트키 전극 및 FP 전극을 형성한다. 구체적으로는, 포토리소그래피에 의해 패터닝한다. 계속해서, 염산 세정에 의한 GaN 에피택셜 층(3)의 표면 처리를 실온에서 3분간 행한 후, 전극 재료로서 Au(400 ㎚)를 저항 가열 증착법에 의해 형성한다. 그 후, 레지스트를 제거할 때에, 레지스트 상에 성막된 전극 재료는 동시에 제거되어(리프트 오프), 전극(5)이 형성된다. 전극(5)의 형상은 절연층(4)에 형성된 개구부보다도 직경이 큰 형상으로 할 수 있고, 예컨대, 평면 형상이 직경 220 ㎛의 원형이 되도록 형성할 수 있다.
이에 따라, 절연층(4)의 개구부의 내부에 있어서 GaN 에피택셜층(3)의 표면(3a)에 접촉하는 부분인 쇼트키 전극과, 쇼트키 전극에 접속되고 절연층(4)에 겹쳐지는 부분인 FP 전극이 형성된다. 즉, 전극(5)의 직경이 절연층(4)에 형성된 개구부의 직경보다도 크기 때문에, 절연층(4) 상에 전극(5)의 일부가 겹쳐 FP 전극이 되도록 되어 있다.
이상의 제조 방법에 의해 도 1 및 도 2에 도시된 SBD(1)를 제조할 수 있다. 이 SBD(1)의 제조 방법에서는, 반도체층을 형성하는 공정(S10)에 있어서, 1×108 cm-2 이하라는 저전위 밀도를 갖는 GaN 자립 기판(2)을 이용함으로써, 저전위 밀도의 GaN 에피택셜층(3)이 생긴다. 또한, 쇼트키 전극을 형성하는 공정(S60)에 있어서, 쇼트키 전극의 재질[즉, 전극(5)의 재질]을 금으로 하여 쇼트키 전극을 형성한다. 그 결과, 역방향 누설 전류가 감소되어 역방향 내전압을 상승시킬 수 있다.
또한, 상기한 SBD의 제조 방법에서는, 공정(S60)에 있어서 쇼트키 전극 및 FP 전극을 동시에 형성하는 예를 설명하였지만, 쇼트키 전극을 형성하는 공정 후에 FP 전극을 형성하는 공정을 마련하여도 좋다. 즉, 도 1 및 도 2를 참조하여 절연 층(4)에 형성된 개구부의 내부에 GaN 에피택셜층(3)과 접촉하도록 쇼트키 전극을 형성하고, 계속해서, 쇼트키 전극에 접속되고 절연층(4)에 겹쳐지도록 FP 전극을 형성하여도 좋다. 이 경우, FP 전극을 쇼트키 전극과 동일한 재질로 형성하여도 좋다. 또는, 절연층(4)과의 접착성이 좋은 재료 등, 쇼트키 전극의 재질과 다른 재료를 이용하여 FP 전극을 형성하여도 상관없다.
(제2 실시형태)
도 4는 본 발명의 제2 실시형태에 있어서의 쇼트키 배리어 다이오드의 단면도이다. 도 4에 도시된 바와 같이, 본 실시형태에 있어서의 쇼트키 배리어 다이오드(SBD)(11)는, 기본적으로는 제1 실시형태에 있어서의 쇼트키 배리어 다이오드(1)와 동일한 구성을 갖지만, GaN 자립 기판(2)을 구비하지 않은 점에서 다르다.
구체적으로, 쇼트키 배리어 다이오드(11)는 지지 기판(13), GaN 하지층(12), GaN 에피택셜층(3), 절연층(4), 쇼트키 전극, 필드 플레이트 전극을 구비하고 있다. GaN 에피택셜층(3)에 있어서 쇼트키 전극과 접촉하는 영역(3c)의 전위 밀도는 1×108 cm-2 이하이다.
지지 기판(13)은 도전성 기판이다. 이 지지 기판(13) 상에 GaN 하지층(12)이 형성되어 있다. 이 GaN 하지층(12) 상에 GaN 에피택셜층(3)이 형성되어 있다. 또한, 지지 기판(13)과 GaN 하지층(12)은 오믹 접촉하고 있다. 또한, 지지 기판(13)이 금속인 경우, 전극(6)은 생략되어도 좋다. 그 밖의 구성에 대해서는 제1 실시형태와 동일하므로, 그 설명은 반복하지 않는다.
다음에, SBD(11)의 제조 방법에 대해서 설명한다. 도 5는 본 발명의 제2 실시형태에 있어서의 쇼트키 배리어 다이오드의 제조 방법의 각 공정을 나타낸 흐름도이다. 본 실시형태에 있어서의 SBD(11)의 제조 방법은, 기본적으로는 제1 실시형태에 있어서의 SBD(1)의 제조 방법과 동일한 구성을 갖고 있지만, GaN 자립 기판을 제거하는 공정을 더 포함하고 있는 점에서 다르다.
구체적으로는, 제1 실시형태와 마찬가지로, 반도체층 형성 공정(S10)에서 GaN 자립 기판(2)을 준비한다. 다음에, 이온 주입 공정(S70)에서 GaN 자립 기판(2)의 표면(2a) 또는 이면(2b)으로부터 불순물을 이온 주입한다. 이에 따라, GaN 자립 기판(2)의 표면(2a) 또는 이면(2b) 근방에 불순물을 많이 함유하는 층이 형성된다. 다음에, 지지 기판 형성 공정(S80)에서, 이온 주입한 면과 지지 기판(13)을 접합시킨다. 다음에, 열처리 공정(S90)에서, GaN 자립 기판(2)과 지지 기판(13)이 접합된 상태로 열처리한다. 이에 따라, GaN 자립 기판(2)에 있어서의 불순물을 많이 함유하는 영역을 경계로 하여 분할된다. 그 결과, 지지 기판(13)과, 지지 기판(13) 상에 GaN 자립 기판(2)보다도 얇은 GaN 하지층(12)이 형성된 기판을 작성할 수 있다. 이 경우, 고가의 GaN 자립 기판(2)의 일부만 사용하고, 나머지 부분은 재이용할 수 있으므로, 제조 비용을 줄일 수 있다.
다음에, 에피택셜층 형성 공정(S20)에서는, GaN 하지층(12) 상에 GaN 에피택셜층(3)을 형성한다. 이 GaN 에피택셜층(3)에 있어서 후술하는 쇼트키 전극과 접촉하는 영역의 전위 밀도는 1×108 cm-2 이하이다.
또한, 본 실시형태에서는, GaN 자립 기판(2)을 이용하여 GaN 하지층(12)을 형성하고, 또 GaN 하지층(12)을 이용하여 GaN 에피택셜층(3)을 더 형성하였지만, 특별히 이것에 한정되지 않는다.
[실시예]
이하, 본 발명의 실시예에 대해서 설명한다. 본 발명의 SBD로서 설명한 SBD(1)를 제작하여, 역방향 내전압을 측정하는 실험을 하였다. 또한, SBD(1)의 구체적인 제조 방법 및 사이즈 등의 특성은 도 1 내지 도 3에 기초하여 설명한 바와 같고, FP 길이는 10 ㎛로 하며, 절연막(4)의 단부면(4a)이 GaN 에피택셜층(3)의 표면(3a)에 대하여 경사져 있는 각도(θ)는 11°로 하였다. 역방향 내전압의 측정 방법으로서는, 고내압 프로버(prober)를 이용하여 불소계 불활성 액체 속에 침지시킨 상태에서 전류-전압을 측정하는 방법을 이용하였다. 그 결과, SBD(1)의 역방향 내전압은 865 V를 나타내었다.
또한, 비교예 1로서, FP 구조를 갖지 않는 SBD(21)를 제작하였다. 도 6은 FP 구조를 갖지 않는 SBD의 단면도이다. 도 6에 도시된 바와 같이, SBD(21)는 200 ㎛ 직경의 원주 형상인 쇼트키 전극으로서의 전극(25)을 구비한다. SBD(21)의 제조 방법은, 도 3에 도시된 SBD(1)의 제조 방법에 대하여, 절연층을 형성하지 않기 때문에 공정(S30)(S50)을 필요로 하지 않는 점에서 다르다. SBD(21)의 기타 제조 공정 및 사이즈 등의 특성은 SBD(1)와 동일하고, 도 6에 도시된 GaN 자립 기판(2)의 전위 밀도는 1×106 cm-2이며, GaN 에피택셜층(3)의 전위 밀도는 GaN 자립 기판(2)과 동등한 1×106 cm-2이다. FP 구조를 갖지 않는 SBD(21)의 역방향 내전압을 측정한 결과는 350 V였다.
또한, 비교예 2로서, 사파이어 기판을 이용한 SBD(31)를 제작하였다. 도 7은 사파이어 기판을 이용한 SBD의 단면도이다. 사파이어 기판을 이용한 경우, 사파이어 기판이 절연체이기 때문에, 종형 구조의 SBD는 제작할 수 없다. 따라서, 도 7에 도시된 바와 같이, 횡형 구조에 의한 FP 구조를 갖는 SBD(31)를 제작하였다. 여기서, 전극(36)은 오믹 전극이다.
도 7에 도시된 SBD(31)의 구체적인 제조 방법은 이하와 같다. 우선, 사파이어 기판(32) 상에 캐리어 밀도가 5×1015 cm-3이며 두께가 7 ㎛인 n 도전형 에피택셜층을 OMVPE법에 의해 성장시켜 GaN 에피택셜층(3)을 제작한다. 도 7에 도시된 GaN 에피택셜층(3)의 평균 전위 밀도는 1×109 cm-2이다. 계속해서, GaN 에피택셜층(3) 상에 FP 구조를 형성하는 절연층(34)으로서 SiNx를 플라즈마 CVD에 의해 성막한다. 절연층(34)의 막 두께는 약 1 ㎛이다.
계속해서, 오믹 전극을 형성한다. 구체적으로는, 포토리소그래피에 의해 패터닝한 후, 유기 세정 및 염산 세정한 후에, Ti/Al/Ti/Au(20 ㎚/100 ㎚/20 ㎚/200 ㎚)를, EB 증착법을 이용하여 형성한다. 그 후, 레지스트를 제거할 때에, 레지스트 상에 성막된 전극 재료가 동시에 제거되는 리프트 오프가 행해진다. 그 후, 질소 분위기 하에서 약 2분간 600℃로 가열하여 합금화하여, 오믹 전극으로서의 전 극(36)을 형성한다.
계속해서, 포토리소그래피에 의해 절연층(34) 상에 패터닝한 후, BHF에 의해 절연층(34)을 웨트 에칭한다. 그 후, 유기 세정 및 산소·질소 분위기 중의 애셔 처리에 의해 레지스트를 제거한다. 이와 같이 하여 절연층(34)을 에칭하여, 절연층(34)에 개구부를 형성한다. 개구부의 측면은 직경의 최대치가 200 ㎛인 원추대의 원추면 형상을 이루도록 형성된다.
다음에, GaN 에피택셜층(3) 상에 쇼트키 전극을 형성한다. 구체적으로는, 포토리소그래피에 의해 패터닝한 후, 염산 세정에 의한 GaN 에피택셜층(3)의 표면 처리를 실온에서 3분간 행한다. 그 후, 전극 재료로서 Au(400 ㎚)를 저항 가열 증착법에 의해 형성한다. 그 후, 레지스트를 제거할 때에, 레지스트 상에 성막된 전극 재료는 동시에 제거되어(리프트 오프) 전극(5)이 형성된다. 전극(5)의 형상은 절연층(34)에 형성된 개구부보다도 직경이 크고, 평면 형상이 직경 220 ㎛의 원형이 되도록 형성한다.
이에 따라, 절연층(34)의 개구부의 내부에서 GaN 에피택셜층(3)의 표면에 접촉하는 부분인 쇼트키 전극과, 쇼트키 전극에 접속되고 절연층(34)에 겹쳐지는 부분인 FP 전극이 형성된다. 전극(5)의 직경이 절연층(34)에 형성된 개구부의 직경보다도 크기 때문에, 절연층(34) 상에 전극(5)의 일부가 겹쳐 FP 전극이 된다. 이와 같이 하여 도 7에 도시된 SBD(31)가 제작되었다. SBD(31)의 FP 길이는 10 ㎛로 하였다. 사파이어 기판을 이용한 SBD(31)의 역방향 내전압은 130 V였다.
또한, 비교예 3으로서, 사파이어 기판을 이용하여 FP 구조를 갖지 않는 SBD 를 제작하였다. 도 7에 도시된 전극(5) 및 절연층(34) 대신에 도 6에 도시된 전극(15)의 형상을 갖는 쇼트키 전극을 구비하는 구성이다. 사파이어 기판을 이용하며, FP 구조를 갖지 않는 SBD의 역방향 내전압은 100 V였다.
이상과 같이, 본 발명의 FP 구조를 갖는 SBD(1)는 비교예 1의 FP 구조를 갖지 않는 SBD(21)에 대하여 약 2.5배의 역방향 내전압을 갖고 있었다. 이에 따라, 본 발명의 SBD(1)에서는, FP 구조에 의해 큰 전계 완화 효과를 얻을 수 있어 역방향 내전압을 상승시킬 수 있는 것을 나타내었다.
또한, 본 발명의 SBD(1)는 GaN 자립 기판(2) 내의 전위 밀도가 낮기 때문에 GaN 에피택셜층(3) 내의 전위 밀도도 낮아지고, 그 결과, 전위 밀도가 높은 사파이어 기판을 이용한 비교예 2의 SBD(31)에 대하여 역방향 내전압이 약 6.7배가 되어 크게 향상되었다. 또한, 전위 밀도가 높고, FP 구조를 갖지 않는 비교예 3의 SBD에 대해, 본 발명의 SBD(1)의 역방향 내전압이 약 8.7배가 되어 크게 향상되었다. 한편, 비교예 2와 비교예 3을 대조하여, FP 구조를 갖는 비교예 2의 SBD(31)는 FP 구조를 갖지 않는 비교예 3의 SBD에 대해, 역방향 내전압이 거의 상승하지 않는다. 즉, 사파이어 기판 상에 성막된 전위 밀도가 높은 GaN 에피택셜층(3)을 이용한 경우에는, FP 구조에 의한 전계 완화 효과를 충분히 얻을 수 없기 때문에, FP 구조를 가져도 역방향 내전압이 상승하지 않는 것이 분명해졌다.
이번에 개시된 실시형태 및 실시예는 모든 점에서 예시로서 제한적이지 않다고 생각되어야 한다. 본 발명의 범위는 상기한 실시형태가 아니라 청구의 범위에 의해 나타낼 수 있고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경을 포함하는 것이 의도된다.

Claims (12)

  1. 주표면(2a)을 갖는 질화갈륨 기판(2)과,
    상기 주표면(2a) 상에 형성된 에피택셜층(3)과,
    상기 에피택셜층(3)의 표면 상에 형성되며, 개구부가 형성되어 있는 절연층(4)과,
    상기 개구부의 내부에, 상기 에피택셜층(3)에 접촉하도록 형성된 쇼트키 전극(5)과,
    상기 쇼트키 전극(5)에 접속되고, 상기 절연층(4)에 겹쳐지도록 형성된 필드 플레이트 전극(5)
    을 구비하고,
    상기 질화갈륨 기판(2)의 전위 밀도는 1×108 cm-2 이하인 것인 쇼트키 배리어 다이오드(1).
  2. 제1항에 있어서, 상기 질화갈륨 기판(2)의 상기 주표면(2a)의 반대측 이면(2b) 상에 형성된 오믹 전극(6)을 더 구비하고,
    상기 쇼트키 전극(5) 및 상기 오믹 전극(6)의 한쪽으로부터 다른 쪽으로 전류가 흐르는 종형 구조를 갖는 것인 쇼트키 배리어 다이오드(1).
  3. 제1항에 있어서, 상기 절연층(4)은, 상기 개구부에 면하는 단부면(4a)이 상기 에피택셜층(3)의 표면(3a)에 대하여 0.1°이상 60°이하의 각도로 경사지도록 형성되어 있고, 상기 필드 플레이트 전극(5)은 상기 단부면(4a)에 접착되도록 상기 절연층(4)에 겹쳐져 있는 것인 쇼트키 배리어 다이오드(1).
  4. 제1항에 있어서, 상기 쇼트키 전극(5)의 재질은 금, 플래티늄, 니켈, 팔라듐, 코발트, 구리, 은, 텅스텐 및 티탄으로 이루어진 군에서 선택된 1종 이상의 물질을 함유하는 것인 쇼트키 배리어 다이오드(1).
  5. 제1항에 있어서, 상기 절연층(4)의 두께는 10 ㎚ 이상 5 ㎛ 이하인 것인 쇼트키 배리어 다이오드(1).
  6. 제1항에 있어서, 상기 필드 플레이트 전극(5)이 상기 절연층(4)과 겹쳐지는 길이는 1 ㎛ 이상 1㎜ 이하인 것인 쇼트키 배리어 다이오드(1).
  7. 표면(3a)을 갖는 질화갈륨층(3)과,
    상기 질화갈륨층(3)의 표면(3a) 상에 형성되며, 개구부가 형성되어 있는 절연층(4)과,
    상기 개구부의 내부에, 상기 질화갈륨층(3)에 접촉하도록 형성된 쇼트키 전극(5)과,
    상기 쇼트키 전극(5)에 접속되고, 상기 절연층(4)에 겹쳐지도록 형성된 필드 플레이트 전극(5)
    을 구비하고,
    상기 질화갈륨층(3)에서 상기 쇼트키 전극(5)과 접촉하는 영역(3c)의 전위 밀도는 1×108 cm-2 이하인 것인 쇼트키 배리어 다이오드(11).
  8. 제7항에 있어서, 상기 질화갈륨층(3)의 상기 표면(3a)의 반대측 이면에 형성된 오믹 전극(6)을 더 구비하고,
    상기 쇼트키 전극(5) 및 상기 오믹 전극(6)의 한쪽으로부터 다른 쪽으로 전류가 흐르는 종형 구조를 갖는 쇼트키 배리어 다이오드(11).
  9. 제7항에 있어서, 상기 절연층(4)은, 상기 개구부에 면하는 단부면(4a)이 상기 질화갈륨층(3)의 상기 표면(3a)에 대하여 0.1°이상 60°이하의 각도로 경사지도록 형성되어 있고,
    상기 필드 플레이트 전극(5)은, 상기 단부면(4a)에 접착되도록 상기 절연층(4)에 겹쳐져 있는 것인 쇼트키 배리어 다이오드(11).
  10. 제7항에 있어서, 상기 쇼트키 전극(5)의 재질은 금, 플래티늄, 니켈, 팔라듐, 코발트, 구리, 은, 텅스텐 및 티탄으로 이루어진 군에서 선택된 1종 이상의 물 질을 함유하는 것인 쇼트키 배리어 다이오드(11).
  11. 제7항에 있어서, 상기 절연층(4)의 두께는 10 ㎚ 이상 5 ㎛ 이하인 것인 쇼트키 배리어 다이오드(11).
  12. 제7항에 있어서, 상기 필드 플레이트 전극(5)이 상기 절연층(4)과 겹쳐지는 길이는 1 ㎛ 이상 1 ㎜ 이하인 것인 쇼트키 배리어 다이오드(11).
KR1020097010981A 2007-08-31 2008-08-22 쇼트키 배리어 다이오드 KR20100047822A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007226158 2007-08-31
JPJP-P-2007-226158 2007-08-31
JP2008187476A JP2009076866A (ja) 2007-08-31 2008-07-18 ショットキーバリアダイオード
JPJP-P-2008-187476 2008-07-18

Publications (1)

Publication Number Publication Date
KR20100047822A true KR20100047822A (ko) 2010-05-10

Family

ID=40387132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010981A KR20100047822A (ko) 2007-08-31 2008-08-22 쇼트키 배리어 다이오드

Country Status (8)

Country Link
US (1) US8581359B2 (ko)
EP (1) EP2184782A4 (ko)
JP (1) JP2009076866A (ko)
KR (1) KR20100047822A (ko)
CN (1) CN101569014B (ko)
CA (1) CA2671231A1 (ko)
TW (1) TW200929553A (ko)
WO (1) WO2009028410A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150040632A (ko) * 2013-10-07 2015-04-15 엘지이노텍 주식회사 반도체 소자
KR20160079847A (ko) * 2013-11-04 2016-07-06 아보기, 인코포레이티드 미스컷 기판을 이용한 고전력 질화 갈륨 전자 장치
KR101667669B1 (ko) * 2015-05-29 2016-10-28 전자부품연구원 쇼트키 배리어 다이오드 및 그 제조방법
KR20190061653A (ko) 2017-11-28 2019-06-05 전라남도 노지양식용 해삼 양식장치
WO2022139088A1 (ko) * 2020-12-22 2022-06-30 한국과학기술원 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2320465A4 (en) * 2008-08-05 2014-01-22 Sumitomo Electric Industries SCHOTTKY DIODE AND MANUFACTURING PROCESS FOR A SCHOTTKY DIODE
KR20120041237A (ko) * 2009-08-04 2012-04-30 갠 시스템즈 인크. 아일랜드 매트릭스 갈륨 나이트라이드 마이크로파 및 전력 트랜지스터
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
TWI456770B (zh) * 2010-03-16 2014-10-11 Nat Univ Tsing Hua 蕭特基二極體結構及其製造方法
CN102054875B (zh) * 2010-10-29 2012-10-17 中山大学 一种功率型GaN基肖特基二极管及其制作方法
CN102097492A (zh) * 2010-12-24 2011-06-15 中山大学 异质结构场效应二极管及制造方法
JPWO2012160757A1 (ja) 2011-05-20 2014-07-31 パナソニック株式会社 ショットキーダイオード
US8643134B2 (en) * 2011-11-18 2014-02-04 Avogy, Inc. GaN-based Schottky barrier diode with field plate
US8836071B2 (en) * 2011-11-18 2014-09-16 Avogy, Inc. Gallium nitride-based schottky barrier diode with aluminum gallium nitride surface layer
CN103579372A (zh) * 2012-07-30 2014-02-12 立锜科技股份有限公司 肖特基位障二极管及其制造方法
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法
JP5692279B2 (ja) * 2013-04-26 2015-04-01 住友電気工業株式会社 半導体デバイスおよびその製造方法
CN103606515B (zh) * 2013-11-14 2016-03-16 中国科学院微电子研究所 一种宽禁带功率器件场板的制造方法
CN103633151A (zh) * 2013-12-12 2014-03-12 天津中环半导体股份有限公司 一种中高压肖特基二极管芯片结构及其制备方法
JP2015149373A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
JP2015149374A (ja) * 2014-02-06 2015-08-20 住友電気工業株式会社 ダイオード
JP6269276B2 (ja) 2014-04-11 2018-01-31 豊田合成株式会社 半導体装置、半導体装置の製造方法
JP6179445B2 (ja) * 2014-04-11 2017-08-16 豊田合成株式会社 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
WO2016033557A2 (en) * 2014-08-29 2016-03-03 University Of Virginia Quasi-vertical diode with integrated ohmic contact base and related method thereof
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
WO2018021214A1 (ja) * 2016-07-28 2018-02-01 三洋電機株式会社 二次電池及びその製造方法
JP6816685B2 (ja) * 2017-09-20 2021-01-20 豊田合成株式会社 半導体装置の製造方法
CN107910379A (zh) * 2017-11-22 2018-04-13 北京燕东微电子有限公司 一种SiC结势垒肖特基二极管及其制作方法
CN107946353A (zh) * 2017-11-22 2018-04-20 北京燕东微电子有限公司 一种SiC肖特基二极管及其制作方法
GB2569196B (en) * 2017-12-11 2022-04-20 Pragmatic Printing Ltd Schottky diode
EP3762968A1 (en) 2018-03-06 2021-01-13 ABB Power Grids Switzerland AG High power semiconductor device with self-aligned field plate and mesa termination structure and method for manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635474A (en) * 1979-08-30 1981-04-08 Matsushita Electronics Corp Schottky barrier type semiconductor device and manufacture thereof
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
JP3469250B2 (ja) * 1998-10-08 2003-11-25 三菱電機株式会社 半導体装置及び半導体装置保護回路
FR2807569B1 (fr) * 2000-04-10 2004-08-27 Centre Nat Rech Scient Perfectionnement apportes aux diodes schottky
JP3466543B2 (ja) * 2000-06-19 2003-11-10 日本インター株式会社 ショットキーバリア型半導体装置とその製造方法
FR2837322B1 (fr) * 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
US6939781B2 (en) * 2003-06-27 2005-09-06 Freescale Semiconductor, Inc. Method of manufacturing a semiconductor component that includes self-aligning a gate electrode to a field plate
EP1699121B1 (en) * 2003-12-15 2014-04-30 The Furukawa Electric Co., Ltd. Semiconductor device manufacturing method
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
GB0401579D0 (en) * 2004-01-24 2004-02-25 Koninkl Philips Electronics Nv Transistor manufacture
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
JP4522301B2 (ja) * 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
JP4432827B2 (ja) 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP2007059711A (ja) * 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd フィールドプレート構造の形成方法および半導体装置
CN101331599A (zh) * 2005-12-14 2008-12-24 日本电气株式会社 场效应晶体管
JP2008103586A (ja) * 2006-10-20 2008-05-01 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150040632A (ko) * 2013-10-07 2015-04-15 엘지이노텍 주식회사 반도체 소자
KR20160079847A (ko) * 2013-11-04 2016-07-06 아보기, 인코포레이티드 미스컷 기판을 이용한 고전력 질화 갈륨 전자 장치
US10854727B2 (en) 2013-11-04 2020-12-01 Nexgen Power Systems, Inc. High power gallium nitride electronics using miscut substrates
KR20210062743A (ko) * 2013-11-04 2021-05-31 넥스젠 파워 시스템스, 인코포레이티드 미스컷 기판을 이용한 고전력 질화 갈륨 전자 장치
KR101667669B1 (ko) * 2015-05-29 2016-10-28 전자부품연구원 쇼트키 배리어 다이오드 및 그 제조방법
KR20190061653A (ko) 2017-11-28 2019-06-05 전라남도 노지양식용 해삼 양식장치
WO2022139088A1 (ko) * 2020-12-22 2022-06-30 한국과학기술원 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN101569014B (zh) 2011-01-12
JP2009076866A (ja) 2009-04-09
EP2184782A4 (en) 2013-03-27
CN101569014A (zh) 2009-10-28
EP2184782A1 (en) 2010-05-12
US20100059761A1 (en) 2010-03-11
US8581359B2 (en) 2013-11-12
WO2009028410A1 (ja) 2009-03-05
CA2671231A1 (en) 2009-03-05
TW200929553A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
KR20100047822A (ko) 쇼트키 배리어 다이오드
US8901698B2 (en) Schottky barrier diode and method for manufacturing schottky barrier diode
JP5582058B2 (ja) エピタキシャル基板および半導体素子
TWI514591B (zh) 垂直氮化鎵肖特基二極體
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
US8766395B2 (en) Schottky device
EP2434547A2 (en) Gallium nitride based semiconductor devices and methods of manufacturing the same
JP2006100801A (ja) エピタキシャル基板および半導体素子
US20150221782A1 (en) Vertical gallium nitride schottky diode
JP2009059912A (ja) ショットキーバリアダイオード
CN108682695A (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
JP5564884B2 (ja) ショットキーバリアダイオード
JP5446161B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
JP2015119200A (ja) ショットキーバリアダイオード
US20100230821A1 (en) Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
KR20160121719A (ko) 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법
JP3879697B2 (ja) 半導体装置
US20230326993A1 (en) Manufacturing method for semiconductor element, semiconductor element, and semiconductor device
WO2022025080A1 (ja) 半導体素子の製造方法、半導体素子及び半導体装置
EP4145535A1 (en) Method for producing semiconductor element, and semiconductor device
JP2023079185A (ja) 堅牢性を向上させたｓｉｃを基礎とする電子装置及びその電子装置を製造する方法
CN115881535A (zh) 一种基于金属相二硫化钼的氮化镓pn二极管的制备方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid