JPWO2012160757A1 - ショットキーダイオード - Google Patents

ショットキーダイオード Download PDF

Info

Publication number
JPWO2012160757A1
JPWO2012160757A1 JP2013516180A JP2013516180A JPWO2012160757A1 JP WO2012160757 A1 JPWO2012160757 A1 JP WO2012160757A1 JP 2013516180 A JP2013516180 A JP 2013516180A JP 2013516180 A JP2013516180 A JP 2013516180A JP WO2012160757 A1 JPWO2012160757 A1 JP WO2012160757A1
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
nitride semiconductor
anode electrode
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013516180A
Other languages
English (en)
Inventor
柴田 大輔
大輔 柴田
義治 按田
義治 按田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2012160757A1 publication Critical patent/JPWO2012160757A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ショットキーダイオードは、基板(1)の上に形成されたGaN層(4b)及び該GaN層の上に形成され且つGaN層と比べてバンドギャップが大きいAlGaN層(4a)を含む半導体層積層体と、該半導体層積層体の上に互いに間隔をおいて形成されたアノード電極(6)及びカソード電極(7)と、それらの間の領域に、AlGaN層と接するように形成されたブロック層(5)とを有している。アノード電極の一部は、AlGaN層の表面と接しないように、ブロック層の上に形成されている。アノード電極とブロック層との障壁高さは、アノード電極とAlGaN層との障壁高さよりも大きい。

Description

本発明は、例えばパワーデバイスに適用可能なショットキーダイオードに関する。
窒化ガリウム(GaN)に代表されるIII族窒化物半導体は、GaN及び窒化アルミニウム(AlN)のバンドギャップがそれぞれ室温で3.4eV、及び6.2eVと大きいワイドギャップ半導体である。このため、絶縁破壊電界が大きく、電子の飽和ドリフト速度がヒ化ガリウム(GaAs)等の化合物半導体又はシリコン(Si)半導体等と比べて大きいという特徴を有している。
また、AlGaN/GaNからなるへテロ構造において、結晶面が(0001)面のヘテロ界面において自発分極及びピエゾ分極による電荷が生じ、アンドープであっても1×1013cm−2以上のシートキャリア濃度が得られる。これにより、ヘテロ界面での2次元電子ガス(2DEG:2 Dimensional Electron Gas)を利用して、より電流密度が大きいダイオード又はヘテロ接合電界効果トランジスタ(HFET:Hetero-junction Field Effect Transistor)を実現することができる。このため、高出力化及び高耐圧化に有利な窒化物半導体を用いたパワーデバイスの研究及び開発が現在も活発に行われている。
なお、例えば、一般式AlGaNとは、3元混晶AlGa1−xN(但し、xは、0≦x≦1である。)を表す。これと同様に、多元混晶は各構成元素の元素記号の配列、例えばAlInN又はGaInN等でもって略記する。例えば、窒化物半導体AlGa1−x−yInN(但し、x,yは、0≦x≦1、0≦y≦1である。)は、AlGaInNと略記する。
パワーデバイスとして用いられるダイオードの1つに、ショットキーダイオードがある。GaN系のダイオードにおいては、AlGaN/GaNからなるへテロ構造を用いたショットキーダイオードが開発されている。GaN系のショットキーダイオードは、アンドープAlGaN層とアンドープGaN層との界面に発生する2次元電子ガス層をチャネルとして用いるため、大電流で且つ低抵抗な動作が可能である。
一般に、ショットキーダイオードは、pnダイオードと比べてスイッチング特性が優れるという長所がある一方、逆方向のリーク電流が大きいという短所がある。また、通常、デバイスの表面には、表面保護膜としてパッシベーション膜が形成される。パッシベーション膜は、表面準位の形成を抑制し、電流コラプスと呼ばれる順方向電流の低下を低減するという効果を有する。さらに、信頼性の点においても、不純物のデバイスへの侵入を防ぐという機能を有するため、デバイスの表面にパッシベーション膜を形成することは不可欠である。
特開2009−076866号公報
しかしながら、本願発明者らは、GaN系のショットキーダイオードにパッシベーション膜を形成すると、該ショットキーダイオードにおける逆方向のリーク電流が大幅に増加するという現象を見出した。この現象は、パッシベーション膜とアンドープのアルミニウムガリウム(i−AlGaN)との界面にリークパスが形成されることによると考えられる。
このように、AlGaN/GaNからなるヘテロ構造を有するショットキーダイオードにおいては、逆方向のリーク電流を低減することが課題であり、特にパッシベーション膜を形成した後のリーク電流の低減が大きな問題である。
本発明は、前記の問題に鑑み、窒化物半導体からなるショットキーダイオードにおいて、立ち上がり電圧を上昇させることなく、逆方向のリーク電流を低減できるようにすることを目的とする。
前記の目的を達成するため、本発明は、窒化物半導体からなるショットキーダイオードを、アノードとi−AlGaN層の表面との間にブロック層を介在させる構成とする。
具体的に、本発明に係る第1のショットキーダイオードは、基板と、基板の上に形成された第1の窒化物半導体層、及び該第1の窒化物半導体層の上に形成され且つ第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を含む半導体層積層体と、半導体層積層体の上に互いに間隔をおいて形成されたアノード電極及びカソード電極と、アノード電極とカソード電極との間の領域に、第2の窒化物半導体層と接するように形成されたブロック層とを備え、アノード電極の一部は、第2の窒化物半導体層の表面と接しないようにブロック層の上に形成されており、アノード電極とブロック層との障壁高さ(ポテンシャル障壁の高さ、以下同じ)は、アノード電極と第2の窒化物半導体層との障壁高さよりも大きい。
本発明の第1のショットキーダイオードによると、アノード電極とカソード電極との間の領域に、第2の窒化物半導体層と接するように形成されたブロック層を備え、且つ、アノード電極の一部は、第2の窒化物半導体層の表面と接しないようにブロック層の上に形成される。さらに、アノード電極とブロック層との障壁高さは、アノード電極と第2の窒化物半導体層との障壁高さよりも大きい。この構成により、ブロック層が界面リーク電流のブロック層として働くため、パッシベーション膜を半導体層積層体及び各電極の上に形成した場合であっても、逆方向のリーク電流を抑制することができる。
本発明の第1のショットキーダイオードにおいて、半導体層積層体は、第1の窒化物半導体層と第2の窒化物半導体層とを複数層含み、第1の窒化物半導体層と第2の窒化物半導体層とは交互に積層されていてもよい。
このようにすると、それぞれが複数の第1の窒化物半導体層と第2の窒化物半導体層とからマルチチャネル構造が形成されるため、順方向電流を増加することができる。従って、低抵抗で且つ逆方向のリーク電流が大幅に低減されたショットキーダイオードを実現することができる。
本発明の第1のショットキーダイオードにおいて、半導体層積層体は、第2の窒化物半導体層の一部が除去されて第1の窒化物半導体層を露出する段差部を有し、アノード電極は、段差部を覆うと共にブロック層と接するように形成されていてもよい。
このようにすると、アノード電極を第1の窒化物半導体層と第2の窒化物半導体層とから生じる2次元電子ガスと直接に接触させることができるため、ダイオードの立ち上り電圧を低減することが可能となる。これにより、立ち上り電圧が低く且つ逆方向のリーク電流が大幅に低減されたショットキーダイオードを実現することができる。
本発明の第1のショットキーダイオードにおいて、ブロック層は絶縁体からなっていてもよい。絶縁体には、窒化シリコン若しくは酸化シリコン等の無機材料、又はポリイミド若しくはポリベンゾオキサゾール(PBO)等の有機材料を用いることができる。
また、本発明の第1のショットキーダイオードにおいて、ブロック層は半導体からなっていてもよい。半導体には、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、酸化チタン(TiO)、酸化ニッケル(NiO)又は酸化亜鉛(ZnO)等を用いることができる。
本発明に係る第2のショットキーダイオードは、基板と、基板の上に形成された第1の窒化物半導体層、及び該第1の窒化物半導体層の上に形成され且つ第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を含む半導体層積層体と、半導体層積層体の上に互いに間隔をおいて形成されたアノード電極及びカソード電極とを備え、半導体層積層体は、第2の窒化物半導体層の一部が除去されて第1の窒化物半導体層を露出する第1の段差部及び第2の段差部を有し、アノード電極及びカソード電極は、第1の段差部及び第2の段差部をそれぞれ覆うように形成され、アノード電極における第2の窒化物半導体層の表面とのオーバラップ長は、カソード電極における第2の窒化物半導体層の表面とのオーバラップ長よりも短い。
本発明の第2のショットキーダイオードによると、アノード電極及びカソード電極は、第1の段差部及び第2の段差部をそれぞれ覆うように形成され、且つ、アノード電極における第2の窒化物半導体層の表面とのオーバラップ長は、カソード電極における第2の窒化物半導体層の表面とのオーバラップ長よりも短い。このため、アノード電極の第2の窒化物半導体層の表面を介したリーク電流を低減することができる。従って、逆方向のリーク電流が大幅に低減され、且つ、立ち上り電圧が低いショットキーダイオードを実現することができる。
本発明の第2のショットキーダイオードにおいて、半導体層積層体は、第1の窒化物半導体層と第2の窒化物半導体層とを複数層含み、第1の窒化物半導体層と第2の窒化物半導体層とは交互に積層されていてもよい。
このようにすると、それぞれが複数の第1の窒化物半導体層と第2の窒化物半導体層とからマルチチャネル構造が形成されるため、順方向電流を増加することができる。従って、低抵抗で且つ逆方向のリーク電流が大幅に低減されたショットキーダイオードを実現できる。
本発明に係るショットキーダイオードによると、立ち上がり電圧を上昇させることなく、逆方向のリーク電流を低減することができる。
図1は本発明の第1の実施形態に係るショットキーダイオードを示す断面図である。 図2は本発明の第1の実施形態に係るショットキーダイオードにおける逆方向のリーク電流と印加電圧との関係を示すグラフである。 図3は本発明の第1の実施形態の第1変形例に係るショットキーダイオードを示す断面図である。 図4は本発明の第1の実施形態の第2変形例に係るショットキーダイオードを示す断面図である。 図5は本発明の第1の実施形態の第3変形例に係るショットキーダイオードを示す断面図である。 図6は本発明の第1の実施形態の第4変形例に係るショットキーダイオードを示す断面図である。 図7は本発明の第1の実施形態の第5変形例に係るショットキーダイオードを示す断面図である。 図8は本発明の第2の実施形態に係るショットキーダイオードを示す断面図である。 図9は本発明の第2の実施形態に係るショットキーダイオードにおける逆方向のリーク電流のアノード電極とAlGaN層の表面とのオーバラップ長依存性を示すグラフである。 図10は本発明の第2の実施形態の一変形例に係るショットキーダイオードを示す断面図である。
(第1の実施形態)
本発明の第1の実施形態について図1を参照しながら説明する。
図1に示すように、第1の実施形態に係る、窒化物半導体デバイスであるショットキーダイオードは、例えばシリコン(Si)からなる基板1の上に順次形成された、厚さが200nmのアンドープのAlNからなるバッファ層2と、厚さが2μmのアンドープのGaN層3と、マルチチャネル構造を持つチャネル層4とから構成される半導体層積層体を有している。なお、基板1には、シリコンに代えて、サファイア(単結晶Al)、炭化シリコン(SiC)又は窒化ガリウム(GaN)等を用いることができる。
本明細書においては、アンドープの窒化物半導体とは、該窒化物半導体に導電型を決定する不純物が意図的に導入されていない半導体をいう。
チャネル層4は、厚さが25nmのアンドープのAlGaN層4aと、厚さが220nm程度のアンドープのGaN層4bとを交互に積層して形成されている。AlGaN層4aにおけるAl組成は、0.25である。また、GaN層4bの層厚は、500nm程度としてもよい。
第1の実施形態の特徴として、半導体層積層体、すなわちチャネル層4の表面上には、窒化アルミニウム(AlN)若しくは酸化チタン(TiO)等の半導体、又は窒化シリコン(SiN)若しくは酸化シリコン(SiO)等の絶縁体からなり、厚さが200nmのブロック層5が形成されている。
半導体層積層体における一方の端部にはアノード電極6が形成されている。また、他方の端部には、カソード電極7が半導体層積層体のGaN層3に達するリセス領域(段差部)8の一側面を覆うように形成されている。
アノード電極6は、半導体層積層体の上のブロック層5をエッチングして、最上層のAlGaN層4aの表面と接するように形成されている。ここで、アノード電極6は、例えば、厚さが200nmのニッケル(Ni)又はパラジウム(Pd)からなり、電子に対してショットキー接触する金属を用いている。
さらに、アノード電極6は、カソード電極7と対向する側の端部が、ブロック層5の端部の上に重なるように形成されている。
一方、カソード電極7は、例えば、厚さが20nmのチタン(Ti)と厚さが200nmのアルミニウム(Al)との積層構造(Ti/Al)からなり、2次元電子ガス層に対してオーミック接触するように形成されている。これにより、コンタクト抵抗を低減することができる。なお、リセス領域8は必ずしも設けなくても構わない。
なお、アノード電極6とカソード電極7との互いの対向面同士の間隔は、例えば10μm〜15μmである。
ここで、半導体層積層体におけるアノード電極6とカソード電極7との間に、ブロック層5を設ける際の重要な点は、該ブロック層5とアノード電極6と間の障壁高さを、アノード電極6とAlGaN/GaNとの障壁高さよりも大きくすることにある。
なお、ブロック層5は、上述した半導体又は絶縁体に限られず、n型AlGaN、アンドープのAlGaN、p型AlGaN、酸化ニッケル(NiO)若しくは酸化亜鉛(ZnO)等の半導体材料、又はポリイミド若しくはPBO等の有機絶縁材料を用いてもよい。これにより、パッシベーション膜と半導体層積層体の最表面のAlGaN層4aとの界面に発生するリークパスをブロック層5によって遮断することができるため、逆方向のリーク電流を低減することができる。
図2に第1の実施形態に係るショットキーダイオードにおける逆方向のリーク電流の測定結果を示す。ここで、図2の横軸は印加電圧(逆方向電圧、単位はV)を表し、縦軸は単位長さ当たりの電流量(単位はA/mm)を表す。また、図2において、グラフAは、本発明に係るショットキーダイオードのリーク電流量を表し、グラフBは、比較例であって、ブロック層を設けないショットキーダイオードのリーク電流量を表す。なお、本発明のショットキーダイオードと比較例のショットキーダイオードとの、いずれにも窒化シリコン(SiN)等からなるパッシベーション膜が形成された状態で測定している。
図2に示すように、本発明に係るショットキーダイオードのリーク電流は、比較例に係るショットキーダイオードのリーク電流よりも小さく、印加電圧が大きくなるにつれてその差が顕著となる。印加電圧が100V以上では、本発明に係るショットキーダイオードのリーク電流は、比較例に係るショットキーダイオードのリーク電流の約100分の1となっている。この結果より、本発明に係るショットキーダイオードは、逆方向のリーク電流を低減できることが分かる。
(第1の実施形態の第1変形例)
図3に第1の実施形態の第1変形例を示す。
図1に示す第1の実施形態においては、チャネル層4として、AlGaN/GaNからなるヘテロ構造を複数積層したマルチチャネル構造の場合を説明した。
図3に示す第1変形例においては、アンドープのAlGaN層4aを単層とし、アンドープのGaN層3との界面の近傍に2次元電子ガス層(図示せず)を形成し、それをチャネル層4として用いたショットキーダイオードである。
第1変形例に係るショットキーダイオードにおいても、図1に示すショットキーダイオードと同様の効果を得ることができる。
(第1の実施形態の第2変形例)
図4に第1の実施形態の第2変形例を示す。
図4に示すように、第2変形例においては、アノード電極6を、カソード電極7と同様にブロック層5及びチャネル層4を貫通し、アンドープのGaN層3にまで達するように形成されたリセス領域8の一側面を覆うように形成されている。
第2変形例に係るショットキーダイオードは、図1に示すショットキーダイオードと同様の効果を有するだけでなく、さらに、アノード電極6がチャネル層4と直接に接触するため、順方向の立ち上り電圧を低減することができる。
その上、アノード電極6と、最上層のAlGaN層4aの表面との接触を排除できるため、逆方向のリーク電流のさらなる低減が可能となる。
(第1の実施形態の第3変形例)
図5に第1の実施形態の第3変形例を示す。
図5に示すように、第3変形例においては、図3に示す第1変形例に係る単層のAlGaN層4aを有するショットキーダイオードにおいて、アノード電極6をリセス領域8の一側面を覆う構成としている。
第3変形例に係るショットキーダイオードは、図3に示すショットキーダイオードと同様の効果を有するだけでなく、さらに、アノード電極6がチャネル層4と直接に接触するため、順方向の立ち上り電圧を低減することができる。
その上、アノード電極6と、AlGaN層4aの表面との接触を排除できるため、逆方向のリーク電流のさらなる低減が可能となる。
(第1の実施形態の第4変形例)
図6に第1の実施形態の第4変形例を示す。
図6に示すように、第4変形例においては、ブロック層5が最上層のAlGaN層4aの一部を覆う構成としている。この場合にも、アノード電極6と最上層のAlGaN層4aとの接触がブロック層5によって阻止されている必要がある。
第4変形例に係るショットキーダイオードにおいても、図1に示すショットキーダイオードと同様の効果を得ることができる。
なお、リセス領域8は、アノード電極6及びカソード電極7のいずれにおいても、必ずしも設ける必要はない。
(第1の実施形態の第5変形例)
図7に第1の実施形態の第5変形例を示す。
図7に示すように、第5変形例においては、図5に示す第3変形例において、ブロック層5がAlGaN層4aの一部を覆う構成としている。この場合にも、アノード電極6とAlGaN層4aとの接触がブロック層5によって阻止されている必要がある。
第5変形例に係るショットキーダイオードにおいても、図5に示すショットキーダイオードと同様の効果を得ることができる。
第4変形例及び第5変形例においては、逆バイアス時にはブロック層5によってパッシベーション膜と最上層のAlGaN層4aとの界面リークを遮断することができるため、順方向特性を悪化させることなく、逆方向のリーク電流を低減することができる。従って、低損失で且つ逆方向のリーク電流が少ない優れた窒化物半導体からなるショットキーダイオードを実現することができる。
(第2の実施形態)
以下、本発明の第2の実施形態について図8を参照しながら説明する。
図8に示すように、第2の実施形態に係る、窒化物半導体デバイスであるショットキーダイオードは、例えばシリコン(Si)からなる基板1の上に順次形成された、厚さが200nmのアンドープのAlNからなるバッファ層2と、厚さが2μmのアンドープのGaN層3と、マルチチャネル構造を持つチャネル層4とから構成される半導体層積層体を有している。なお、基板1には、シリコンに代えて、サファイア(単結晶Al)、炭化シリコン(SiC)又は窒化ガリウム(GaN)等を用いることができる。
チャネル層4は、厚さが25nmのアンドープのAlGaN層4aと、厚さが220nm程度のアンドープのGaN層4bとを交互に複数層を積層して形成されている。AlGaN層4aにおけるAl組成は、0.25である。
半導体層積層体における両端部には、アノード電極6及びカソード電極7が、それぞれ半導体層積層体のGaN層3に達するリセス領域(段差部)8の一側面を覆うように形成されている。
アノード電極6は、例えば、厚さが200nmのニッケル(Ni)又はパラジウム(Pd)からなり、電子に対してショットキー接触する金属を用いている。これにより、2次元電子ガスとアノード電極6とが直接に接触できるため、順方向の立ち上り電圧を低くすることができる。
一方、カソード電極7は、例えば、厚さが20nmのチタン(Ti)と厚さが200nmのアルミニウム(Al)との積層構造(Ti/Al)からなり、2次元電子ガス層に対してオーミック接触するように形成されている。これにより、コンタクト抵抗を低減することができる。ここで、アノード電極6とカソード電極7との互いの対向面同士の間隔は、例えば10μm〜15μmである。なお、カソード電極7においては、リセス領域8は必ずしも設けなくてもよい。
第2の実施形態に係るショットキーダイオードにおける重要な点は、アノード電極6と最上層のAlGaN層4aの表面との接触面積が、カソード電極7と最上層のAlGaN層4aの表面との接触面積よりも小さいことにある。
言い換えれば、アノード電極6と最上層のAlGaN層4aの表面とのオーバラップ長が、カソード電極7と最上層のAlGaN層4aの表面とのオーバラップ長よりも小さいことが重要である。このようにすると、アノード電極6の最上層のAlGaN層4aの表面を介したリーク電流を低減できるため、逆方向のリーク電流を低減することができる。
図9に第2の実施形態に係るショットキーダイオードにおけるアノード電極6と最上層のAlGaN層4aの表面とのオーバラップ長との関係を示す。
図9において、横軸は最上層のAlGaN層の端部を原点として最上層のAlGaN層の表面に沿う方向を正としたときのアノード電極のオーバラップ長(単位はμm)を表す。また、縦軸は単位長さ当たりの逆方向のリーク電流量(単位はA/mm)を表す。なお、ショットキーダイオードに印加される電圧(逆方向電圧)は、200Vとしている。図9に示すように、アノード電極と最上層のAlGaN層の表面とのオーバラップ長が小さい程、逆方向リーク電流量が小さくなることが分かる。これは、アノード電極と最上層のAlGaN層の表面とのオーバラップ長が小さくなることにより、アノード電極の最上層のAlGaN層の表面を介したリーク電流が低減されると考えられる。
図9から分かるように、アノード電極のAlGaN層とのオーバラップ量は、リーク電流の低減にとって、できるだけ小さい方が好ましい。例えば、アノード電極において最適なオーバラップ量は200nm以下、より好ましくは100nm以下である。但し、マスクの合わせずれ等のプロセス上の理由により、オーバラップ長を0とすることは実現が困難であるため、アノード電極のAlGaN層とのオーバラップ量は、20nm以上であることが好ましい。すなわち、アノード電極において最適なオーバラップ量は、20nm以上且つ200nm以下であり、より好ましくは20nm以上且つ100nm以下である。
これに対し、カソード電極の最上層のAlGaN層とのオーバラップ量は、0.5μm以上且つ1μm以下である。すなわち、アノード電極と最上層のAlGaN層の表面とのオーバラップ長が、カソード電極と最上層のAlGaN層の表面とのオーバラップ長よりも小さい場合に、リーク電流の低減が可能となる。
なお、アノード電極と最上層のAlGaN層の表面とのオーバラップ長が、カソード電極と最上層のAlGaN層の表面とのオーバラップ長よりも小さい場合に限らず、アノード電極と最上層のAlGaN層の表面との接触面積が、カソード電極と最上層のAlGaN層の表面との接触面積よりも小さい場合にも、リーク電流の低減が可能である。
(第2の実施形態の一変形例)
図10に第2の実施形態の一変形例を示す。
図8に示す第2の実施形態においては、チャネル層4として、AlGaN/GaNからなるヘテロ構造を複数積層したマルチチャネル構造の場合を説明した。
図10に示す一変形例においては、アンドープのAlGaN層4aを単層とし、アンドープのGaN層3との界面の近傍に2次元電子ガス層(図示せず)を形成し、それをチャネル層4として用いたショットキーダイオードである。
本変形例に係るショットキーダイオードにおいても、図8に示すショットキーダイオードと同様の効果を得ることができる。
ところで、アノード電極6を構成するショットキーメタルには、ニッケル(Ni)、パラジウム(Pd)及び金(Au)のうちの少なくとも1つを含むことが好ましい。
第2の実施形態及びその変形例によると、アノード電極のAlGaN層の表面を介したリーク電流を低減でき、その結果、順方向特性を悪化させることなく逆方向のリーク電流を低減することができる。従って、低損失で且つ逆方向のリーク電流が少ない優れた窒化物半導体からなるショットキーダイオードを実現することが可能となる。
本発明に係るショットキーダイオードは、立ち上がり電圧を上昇させることなく、逆方向のリーク電流の低減を実現することができ、テレビ等の民生機器の電源回路等で用いられるパワーデバイス等として有用である。
1 基板
2 バッファ層
3 GaN層
4 チャネル層
4a AlGaN層
4b GaN層
5 ブロック層
6 アノード電極
7 カソード電極
8 リセス領域(段差部)

Claims (7)

  1. 基板と、
    前記基板の上に形成された第1の窒化物半導体層、及び該第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を含む半導体層積層体と、
    前記半導体層積層体の上に互いに間隔をおいて形成されたアノード電極及びカソード電極と、
    前記アノード電極と前記カソード電極との間の領域に、前記第2の窒化物半導体層と接するように形成されたブロック層とを備え、
    前記アノード電極の一部は、前記第2の窒化物半導体層の表面と接しないように、前記ブロック層の上に形成されており、
    前記アノード電極と前記ブロック層との障壁高さは、前記アノード電極と前記第2の窒化物半導体層との障壁高さよりも大きいショットキーダイオード。
  2. 請求項1において、
    前記半導体層積層体は、前記第1の窒化物半導体層と前記第2の窒化物半導体層とを複数層含み、
    前記第1の窒化物半導体層と前記第2の窒化物半導体層とは交互に積層されているショットキーダイオード。
  3. 請求項1又は2において、
    前記半導体層積層体は、前記第2の窒化物半導体層の一部が除去されて前記第1の窒化物半導体層を露出する段差部を有し、
    前記アノード電極は、前記段差部を覆うと共に前記ブロック層と接するように形成されているショットキーダイオード。
  4. 請求項1〜3のいずれか1項において、
    前記ブロック層は、絶縁体からなるショットキーダイオード。
  5. 請求項1〜3のいずれか1項において、
    前記ブロック層は、半導体からなるショットキーダイオード。
  6. 基板と、
    前記基板の上に形成された第1の窒化物半導体層、及び該第1の窒化物半導体層の上に形成され且つ前記第1の窒化物半導体層と比べてバンドギャップが大きい第2の窒化物半導体層を含む半導体層積層体と、
    前記半導体層積層体の上に互いに間隔をおいて形成されたアノード電極及びカソード電極とを備え、
    前記半導体層積層体は、前記第2の窒化物半導体層の一部が除去されて前記第1の窒化物半導体層を露出する第1の段差部及び第2の段差部を有し、
    前記アノード電極及びカソード電極は、前記第1の段差部及び第2の段差部をそれぞれ覆うように形成され、
    前記アノード電極における前記第2の窒化物半導体層の表面とのオーバラップ長は、前記カソード電極における前記第2の窒化物半導体層の表面とのオーバラップ長よりも短いショットキーダイオード。
  7. 請求項6において、
    前記半導体層積層体は、前記第1の窒化物半導体層と前記第2の窒化物半導体層とを複数層含み、
    前記第1の窒化物半導体層と前記第2の窒化物半導体層とは交互に積層されているショットキーダイオード。
JP2013516180A 2011-05-20 2012-04-26 ショットキーダイオード Pending JPWO2012160757A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011113382 2011-05-20
JP2011113382 2011-05-20
PCT/JP2012/002887 WO2012160757A1 (ja) 2011-05-20 2012-04-26 ショットキーダイオード

Publications (1)

Publication Number Publication Date
JPWO2012160757A1 true JPWO2012160757A1 (ja) 2014-07-31

Family

ID=47216851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013516180A Pending JPWO2012160757A1 (ja) 2011-05-20 2012-04-26 ショットキーダイオード

Country Status (4)

Country Link
US (1) US9082884B2 (ja)
JP (1) JPWO2012160757A1 (ja)
CN (1) CN103493205A (ja)
WO (1) WO2012160757A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5506258B2 (ja) * 2008-08-06 2014-05-28 キヤノン株式会社 整流素子
US20160013327A1 (en) * 2013-03-08 2016-01-14 Hitachi, Ltd. Nitride semiconductor diode
CN103208534A (zh) * 2013-04-03 2013-07-17 上海安微电子有限公司 一种制程简化的肖特基器件及制造方法
JPWO2015059854A1 (ja) * 2013-10-25 2017-03-09 パナソニックIpマネジメント株式会社 ゲート駆動装置
CN104617160B (zh) * 2015-01-28 2017-07-11 工业和信息化部电子第五研究所 肖特基二极管及其制造方法
WO2021212369A1 (zh) 2020-04-22 2021-10-28 英诺赛科(珠海)科技有限公司 具有多通道异质结构的半导体器件及其制造方法
CN112768512A (zh) * 2021-01-13 2021-05-07 西安电子科技大学 基于凹槽阳极结构的AlGaN基双沟道肖特基二极管及制备方法
CN113964192A (zh) * 2021-09-06 2022-01-21 西安电子科技大学 基于非极性GaN的肖特基二极管及其制备方法
CN114023808A (zh) * 2021-11-04 2022-02-08 西安电子科技大学 带P型终端的AlGaN/GaN异质结多沟道功率二极管及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2011010419A1 (ja) * 2009-07-23 2011-01-27 パナソニック株式会社 窒化物半導体装置
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821030B2 (en) 2005-03-02 2010-10-26 Panasonic Corporation Semiconductor device and method for manufacturing the same
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP5566618B2 (ja) * 2008-03-07 2014-08-06 古河電気工業株式会社 GaN系半導体素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279032A (ja) * 2005-03-02 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2011010419A1 (ja) * 2009-07-23 2011-01-27 パナソニック株式会社 窒化物半導体装置
JP2011054845A (ja) * 2009-09-03 2011-03-17 Panasonic Corp 窒化物半導体装置

Also Published As

Publication number Publication date
US20140042457A1 (en) 2014-02-13
US9082884B2 (en) 2015-07-14
CN103493205A (zh) 2014-01-01
WO2012160757A1 (ja) 2012-11-29

Similar Documents

Publication Publication Date Title
US8884333B2 (en) Nitride semiconductor device
JP5758132B2 (ja) 半導体素子
US9082884B2 (en) Schottky diode
JP5125512B2 (ja) 電界効果トランジスタ
JP5645304B2 (ja) ダイオード
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
US20140110759A1 (en) Semiconductor device
JP2010135640A (ja) 電界効果トランジスタ
JP2008034438A (ja) 半導体装置
JP2012156332A (ja) 半導体素子
JP6244557B2 (ja) 窒化物半導体デバイス
JP2009060049A (ja) 窒化物系化合物半導体装置
TW201838178A (zh) 半導體元件
JP5549081B2 (ja) 半導体装置及びその製造方法
US20110006307A1 (en) Group III-Nitride Semiconductor Schottky Diode and Its Fabrication Method
JP5545653B2 (ja) 窒化物系半導体装置
JP2014157993A (ja) 半導体装置
WO2016151704A1 (ja) 窒化物半導体素子及び電力変換装置
WO2011010419A1 (ja) 窒化物半導体装置
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
JP6437381B2 (ja) 窒化物半導体装置及びその製造方法
US20170069747A1 (en) Semiconductor device
JP2013105994A (ja) 窒化物半導体装置
JP2011142182A (ja) 電界効果トランジスタ
JP2023133798A (ja) 窒化物半導体デバイス

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105