CN100449891C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN100449891C
CN100449891C CNB2004800415860A CN200480041586A CN100449891C CN 100449891 C CN100449891 C CN 100449891C CN B2004800415860 A CNB2004800415860 A CN B2004800415860A CN 200480041586 A CN200480041586 A CN 200480041586A CN 100449891 C CN100449891 C CN 100449891C
Authority
CN
China
Prior art keywords
layer
dielectric film
semiconductor device
precursor
light waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800415860A
Other languages
English (en)
Other versions
CN1922771A (zh
Inventor
山田由美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN1922771A publication Critical patent/CN1922771A/zh
Application granted granted Critical
Publication of CN100449891C publication Critical patent/CN100449891C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/162—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/168—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising current blocking layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2072—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by vacancy induced diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Photovoltaic Devices (AREA)

Abstract

提供一种制造半导体器件的方法，其通过防止在窗结构形成时产生热的负面影响，制造具有高输出功率和极好长期可靠性的半导体器件。该方法包括：第一步骤，在半导体衬底1上形成包含至少一层由量子势阱活性层组成的活性层4b的预定的半导体层2至9；第二步骤，在半导体层2至9表面上的第一部分上形成第一介电膜10；第三步骤，在半导体层2至9表面上的第二部分上形成第二介电膜12，第二介电膜12由与第一介电膜10相同的材料制成并具有低于第一介电膜10的密度；和第四步骤，对包含半导体层2至9、第一介电膜10和第二介电膜12的多层体进行热处理，以使第二介电膜12下面的量子势阱层无序化。

Description

制造半导体器件的方法
技术领域
本发明涉及一种制造半导体器件的方法，所述器件包含被局部地无序化的部分，如窗口结构。
背景技术
通常，存在这样的问题：半导体激光器件对灾难性的光学损害(COD)所致的突然恶化很敏感，这已成为妨碍半导体激光器件的高输出功率的因素。COD是一种现象，其中发生这样的循环：由非辐射复合引起的复合电流流过半导体激光器件活性层的光发射刻面侧，其引起刻面的温度增加，而增加了的温度又导致带隙能量的进一步减小和光吸收的进一步增加，这变成引起刻面熔化的正反馈。
为了防止这种COD，一种所谓窗结构是有效的，它在活性层中靠近光发射刻面的部分是用带隙能量比活性层中心部分高的材料制成的。窗结构在激光发射刻面有较高的带隙能量，因而对激光的吸收变少，能抑制COD。
窗结构通常用独立的半导体工艺过程形成。例如，通过蚀刻等等除去要形成窗的那些部分，然后将特性与窗相应的材料埋入这些部分。另一方面，也可通过使要形成窗的部分无序化(混合结晶)的方法获得窗结构的成形。当活性层具有量子势阱结构时，通过离子掺杂(专利文件1)、杂质注入(专利文件2)、介电膜成形和诸如此类进行无序化处理。所有这些处理都是在半导体晶体中产生原子空位，并通过原子空位的扩散使量子势阱活性层的晶体结构不规则化和无序化。这样被无序化的部分呈现出与实现无序化以前不同的特性，例如不同的带隙能量、不同的折射率等等。利用这一点能使半导体激光器件的刻面附近的带隙能量增大，而COD得以抑制。
在上述无序化处理过程中间，利用介电膜的过程包括步骤：通过在多层半导体表面上形成介电膜并加热，使半导体中的成分原子扩散进入介电膜，在半导体中产生原子空位，原子空位的扩散导致半导体晶体的无序化。关于介电膜，一般使用SiO2(专利文件3)。利用介电膜进行无序化的方法，从引进晶体的缺陷较少这一点上说，优于离子掺杂之类的方法。
专利文件1：日本专利申请公报No.10-200190
专利文件2：日本专利申请公报No.2000-208870
专利文件3：日本专利申请公报No.5-29714
但是，当利用介质膜进行无序化时，必须进行上述热处理。因为热处理是在整个半导体激光器件上进行，所以有时会对不被无序化的部分产生负面影响。例如，当活性层用基于AlGaAs的材料制成时，有一个问题是As原子从与不被无序化的活性层区相应的半导体表面析出，使半导体表面粗糙。因此，当在接触层上形成电极时，不能保证良好的接触，这会对半导体激光器件的性能产生负面影响。
As的析出，在半导体表面留下凹点(小孔)，这些凹点产生位错缺陷。这可用图12来解释。图12是具有常规窗结构的半导体激光器件在激光谐振腔方向的纵截面图，简略表示无序化的热处理期间的现象。在图12中，通过在半导体激光器件上的窗成形区28a的上部形成SiO2无序化-增强膜42并进行无序化的热处理，形成窗28。在这个过程中，As原子从不形成窗的区域28b的半导体激光器件表面析出并留下凹点。这些凹点传播形成位错缺陷41直至活性层4，恶化激光器性能或损害长期可靠性。
热处理的负面效果并不局限于如上所述不被无序化的部分。也就是说，对于被无序化的部分，氧原子也从SiO2无序化-增强膜42混入半导体晶体而形成晶体缺陷，成为损害半导体激光器件长期可靠性的原因。
本发明正是鉴于上述问题而做成的。本发明的目的是在半导体激光器件中形成窗结构或诸如此类的时候，防止热处理的负面效果，并能制造出高输出功率和极好长期可靠性的半导体器件。
发明内容
做出本发明是为了达到上述目的，涉及包含无序化部分的半导体器件的制造方法。
根据本发明第一实施例的制造半导体器件的方法包括步骤：
第一步骤，在半导体衬底上层叠预定的半导体层，其至少包括由量子势阱活性层组成的活性层；
第二步骤，在所述半导体层表面的第一部分上形成第一介电膜；
第三步骤，在所述半导体层表面的第二部分上形成第二介电膜，第二介电膜由与所述第一介电膜相同的材料制成，并具有比所述第一介电膜低的密度；
第四步骤，对包含所述半导体层、所述第一介电膜和所述第二介电膜的多层体进行热处理，使所述第二介电膜下面的所述量子势阱活性层无序化；和
第五步骤，在靠近所述第二部分的中心部位破开所述多层体。
根据本发明第二实施例的制造半导体器件的方法包括步骤：
第一步骤，在半导体衬底上层叠预定的半导体层，其至少包括量子势阱活性层；
第二步骤，在所述半导体层表面的第一部分上形成第一介电膜；
第三步骤，在所述半导体层表面的第二部分上形成第二介电膜，第二介电膜由与所述第一介电膜相同的材料制成，并具有比所述第一介电膜低的折射率；
第四步骤，对包含所述半导体层、所述第一介电膜和所述第二介电膜的多层体进行热处理，使所述第二介电膜下面的所述量子势阱活性层无序化；和
第五步骤，在靠近所述第二部分的中心部位破开所述多层体。
在根据本发明第三实施例的制造半导体器件的方法中，在上述第二实施例中，所述第一介电膜的折射率大于等于根据所述第一介电膜和所述第二介电膜的薄膜成形条件确定的预定值，和所述第二介电膜的折射率小于所述预定值。
根据本发明第四实施例的制造半导体器件的方法包括步骤：
第一步骤，在半导体衬底上层叠预定的半导体层，其至少包括量子势阱活性层；
第二步骤，在所述半导体层表面的第一部分上形成包含硅的第一介电膜；
第三步骤，在所述半导体层表面的第二部分上形成第二介电膜，第二介电膜由与所述第一介电膜相同的材料制成，并具有比第一介电膜低的硅成分比；
第四步骤，对包含所述半导体层、所述第一介电膜和所述第二介电膜的多层体进行热处理，使所述第二介电膜下面的所述量子势阱活性层无序化；和
第五步骤，在靠近所述第二部分的中心部位破开所述多层体。
在根据本发明第五实施例的制造半导体器件的方法中，在上述第四实施例中，所述第一介电膜的硅成分比大于该介电膜的化学计量成分比，和所述第二介电膜的硅成分比小于该介电膜的化学计量成分比，
根据本发明第六实施例的制造半导体器件的方法包括步骤：
第一步骤，在半导体衬底上层叠预定的半导体层，其至少包括量子势阱活性层；
第二步骤，在所述半导体层表面的第一部分上形成第一介电膜；
第三步骤，在所述半导体层表面的第二部分上形成第二介电膜，第二介电膜由与所述第一介电膜相同的材料制成，并在膜中具有比所述第一介电膜高的氢浓度；
第四步骤，对包含所述半导体层、所述第一介电膜和所述第二介电膜的多层体进行热处理，使所述第二介电膜下面的所述量子势阱活性层无序化；和
第五步骤，在靠近所述第二部分的中心部位破开所述多层体。
在根据本发明第七实施例的制造半导体器件的方法中，在上述第一～六实施例中，所述第一介电膜和所述第二介电膜是氮化硅膜。
在根据本发明第八实施例的制造半导体器件的方法中，在上述第一～七实施例中，所述第二步骤包括：
在腔室中所述第一介电膜的第一先驱物经过的路径上配置热源，以在所述热源存在时引起所述第一先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第一部分的分步骤；
所述第三步骤包括：
在所述腔室中所述第二介电膜的第二先驱物经过的路径上配置热源，以在所述热源存在时引起所述第二先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第二部分的分步骤。
在根据本发明第九实施例的制造半导体器件的方法中，在上述第一～七实施例中，所述第二步骤包括：
在腔室中所述第一介电膜的第一先驱物经过的路径上配置热源，以在所述热源存在时引起所述第一先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第一部分的分步骤；
所述第三步骤包括：
在所述腔室中所述第二介电膜的第二先驱物经过的路径上配置热源，以在所述热源存在时引起所述第二先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第二部分的分步骤；
所述第一和第二先驱物是包含氮和硅的化合物，或者氮化物和硅化物的混合物。
在根据本发明第十实施例的制造半导体器件的方法中，在上述第八或第九实施例中，所述第一先驱物和所述第二先驱物包含硅烷和氨，所述第一先驱物中的硅烷含量大于所述第二先驱物中的硅烷含量。
在根据本发明第十一实施例的制造半导体器件的方法中，在上述第八～十实施例中，所述第二步骤和所述第三步骤包括用催化CVD法通过引起所述第一先驱物和所述第二先驱物的分解反应的分步骤。
在根据本发明第十二实施例的制造半导体器件的方法中，在上述第一～十一实施例中，所述第一步骤包括：
在所述量子势阱活性层的层形成方向的至少一侧，层叠光波导层的分步骤，和
将导电类型与所述光波导层的导电类型相反的半导体层埋入在所述第二部分下面的所述光波导层中的分步骤。
在根据本发明第十三实施例的制造半导体器件的方法中，在上述第一～十一实施例中，所述第一步骤包括：
在所述量子势阱活性层的层形成方向的两侧，分别层叠带隙能量大于等于所述量子势阱活性层的带隙能量的光波导层的分步骤；
在由所述量子势阱活性层和所述光波导层组成的多层体结构的层形成方向的两侧，分别层叠带隙能量大于等于所述光波导层的带隙能量的包盖层的分步骤；和
在所述量子势阱活性层和所述光波导层之间，层叠带隙能量大于等于所述各光波导层的带隙能量的载流子阻挡层的分步骤。
在根据本发明第十四实施例的制造半导体器件的方法中，在上述第一～十三实施例中，所述第一步骤包括层叠单层或者多层量子势阱结构的步骤。
根据本发明的制造半导体器件的方法包括下列其他方式：
第一种方式，包括：保护膜成形过程：在半导体器件表面上至少与不被无序化的部分相应的部分，形成第一介电膜作为保护膜；无序化-增强膜成形过程：在半导体器件表面上至少与将被无序化的部分相应的部分，形成由与所述第一介电膜相同的材料制成并且密度比所述第一介电膜低的第二介电膜，作为无序化-增强膜；和无序化过程：通过热处理使所述将被无序化的部分无序化。
第二种方式，包括：保护膜成形过程：在半导体器件表面上至少与不被无序化的部分相应的部分，形成第一介电膜作为保护膜；无序化-增强膜成形过程：在半导体器件表面上至少与将被无序化的部分相应的部分，形成由与所述第一介电膜相同的材料制成并且折射率比所述第一介电膜低的第二介电膜，作为无序化-增强膜；和无序化过程：通过热处理使所述将被无序化的部分无序化。这种方式可包括：所述第一介电膜的折射率大于等于根据所述第一介电膜和所述第二介电膜的薄膜成形条件确定的预定值；和所述第二介电膜的折射率小于所述预定值。
第三种方式，包括：保护膜成形过程：在半导体器件表面上至少与不被无序化的部分相应的部分，形成包含硅的第一介电膜作为保护膜；无序化-增强膜成形过程：在半导体器件表面上至少与将被无序化的部分相应的部分，形成由与所述第一介电膜相同的材料制成并且Si成分比低于所述第一介电膜的第二介电膜，作为无序化-增强膜；和无序化过程：通过热处理使所述将被无序化的部分无序化。这种方式可包括：所述第一介电膜的Si成分比大于该介电膜的化学计量成分比，和所述第二介电膜的Si成分比小于该介电膜的化学计量成分比。
第四种方式，包括：保护膜成形过程：在半导体器件表面上至少与不被无序化的部分相应的部分，形成第一介电膜作为保护膜；无序化-增强膜成形过程：在半导体器件表面上至少与将被无序化的部分相应的部分，形成由与所述第一介电膜相同的材料制成并且膜中的氢浓度高于所述第一介电膜的第二介电膜，作为无序化-增强膜；和无序化过程：通过热处理使所述将被无序化的部分无序化。
第五种方式，在上述第一～四种方式中，所述第一介电膜和所述第二介电膜是氮化硅膜。
第六种方式，在上述第一～五种方式中，所述保护膜成形过程用下列步骤进行：在将要形成的第一介电膜的第一先驱物经过的路径上配置热源，以在所述热源存在时引起所述第一先驱物的分解反应，和使所述半导体器件表面上至少与不被无序化的部分相应的部分暴露在所述分解反应以后残留的氛围中；和所述无序化-增强膜成形过程用下列步骤进行：在将要形成的第二介电膜的第二先驱物经过的路径上配置热源，以在所述热源存在时引起所述第二先驱物的分解反应，和使所述半导体器件表面上至少与将被无序化的部分相应的部分暴露在所述分解反应以后残留的氛围中。
第七种方式，在上述第一～五种方式中，所述保护膜成形过程用下列步骤进行：在将要形成的第一介电膜的第一先驱物经过的路径上配置热源，以在所述热源存在时引起所述第一先驱物的分解反应，和使所述半导体器件表面上至少与不被无序化的部分相应的部分暴露在所述分解反应以后残留的氛围中；所述无序化-增强膜成形过程用下列步骤进行：在将要形成的第二介电膜的第二先驱物经过的路径上配置热源，以在所述热源存在时引起所述第二先驱物的分解反应，和使所述半导体器件表面上至少与将被无序化的部分相应的部分暴露在所述分解反应以后残留的氛围中；和所述第一和第二先驱物是包含氮和硅的化合物，或者氮化物和硅化物的混合物。
第八种方式，在上述第六、七种方式中，所述第一先驱物和所述第二先驱物包含硅烷(SiH4)和氨(NH3)，所述第一先驱物中的硅烷含量大于所述第二先驱物中的硅烷含量。因此，形成具有大的硅成分比和高的密度的第一介电膜，和具有小的硅成分比和低的密度的第二介电膜。
第九种方式，在上述第六～八种方式中，所述保护膜成形过程和所述无序化-增强膜成形过程用的是催化化学汽相淀积(CVD)法。
第十种方式，在上述第一～九种方式中，所述半导体器件具有所述被无序化的部分，其至少在谐振方向的多个刻面之一附近构成激光不被吸收的窗结构，和不被无序化的部分，其构成带有量子势阱结构的活性层。在这种方式中，所述半导体器件可具有电流不注入区，其阻挡电流注入所述无序化部分。比较好的是，从所述半导体器件的所述刻面测得的所述电流不注入区的长度Ln处于Lw≤Ln≤Lw+10μm的范围，所设置的从所述半导体器件的所述刻面测得的所述无序化部分的长度为Lw。此外，比较好的是，所述电流不注入区被埋入所述半导体器件并且是导电类型与周围半导体层相反的半导体层。
第十一种方式，在上述第十二种方式中，所述半导体器件配置有：n-型和p-型光波导层，其分别处于活性层的层形成方向的两侧，具有带隙能量大于等于所述活性层的带隙能量；n-型和p-型包盖层，其分别在层形成方向从两侧夹持所述活性层和所述光波导层，具有带隙能量大于等于所述光波导层的带隙能量；和载流子阻挡层，其处于所述活性层和光波导层之间，具有带隙能量大于等于所述活性层和所述光波导层的各带隙能量。
在本发明中，预料的是当在半导体晶体上形成高密度的介电膜时，它的吸收Ga原子的活动力较小，但是当介电膜以低密度在半导体晶体上形成时，它的吸收Ga原子的活动力变大。因此，在其上形成有低密度介电膜的半导体晶体部分容易形成原子空位，而在其上形成有高密度介电膜的部分则难得形成原子空位，这样，在热处理时，低密度介电膜的下面就会发生多层量子势阱的无序化，但高密度介电膜的下面则没有。也就是说，在无序化时，高密度的介电膜将会起保护膜的作用，而低密度的介电膜则起增强膜的作用。
另一方面，已知包括密度在内的介电膜的物理特性量度，能以折射率的量度来评价。本发明者发现，任何第一和第二介电膜是分别起保护膜的作用还是起无序化-增强膜的作用，能通过注意介电膜的折射率加以判断，特别是根据依赖于薄膜成形条件所确定的预定值，这些成形条件包括薄膜成形温度和压力以及薄膜成形装置。也就是说，如果所形成的第一介电膜的折射率大于等于预定值，而第二介电膜的折射率小于所述预定值，那么，在随后进行的无序化热处理中，第一介电膜能起保护膜的作用，第二介电膜则起无序化-增强膜的作用。
在本发明中，介电膜的密度的量度也能通过其中Si的成分比来加以区别。也就是说，把注意力集中于第一和第二介电膜中的Si的成分比，如果所形成的第一介电膜的Si成分大于该介电膜的化学计量成分比，而第二介电膜的Si成分小于该介电膜的化学计量成分比，那么，在随后进行的无序化热处理中，第一介电膜能起保护膜的作用，第二介电膜则起无序化-增强膜的作用。
进一步说，把注意力集中于第一和第二介电膜中的含氢量，如果第一介电膜中的含氢量小于第二介电膜中的含氢量，那么，第一介电膜能起保护膜的作用，第二介电膜则起无序化-增强膜的作用。
说到用上述各种标准区分的两种介电膜，第一介电膜在半导体晶体上形成时，具有高的密度并且它的吸收Ga原子的作用较小，而第二介电膜在半导体晶体上形成时，具有低的密度并且它的吸收Ga原子的作用较大。这样，原子空位容易在第二介电膜下面的半导体晶体部分形成，而原子空位难得在第一介电膜下面的部分形成。因此，在热处理时，在第二介电膜下面的部分发生多层量子势阱的无序化，但在第一介电膜下面的部分则不发生。也就是说，在无序化时，第一介电膜将起保护膜的作用，而第二介电膜将起增强膜的作用。
所述半导体器件是例如半导体激光器件或诸如此类，它具有位于谐振方向至少一个刻面附近的构成不吸收激光的窗结构的所述无序化部分，和构成量子势阱结构活性层的非无序化部分。
进一步说，所述半导体激光器件最好配置有阻挡电流注入无序化部分的电流不注入区域。特别优选电流不注入区域的长度Ln在Lw≤Ln≤Lw+10μm的范围，所设置的所述无序化部分的长度为Lw。这里，术语“长度”指的是沿谐振器方向的长度。同样优选，电流不注入区域被埋入所述半导体激光器件并且是导电类型与周围半导体层相反的半导体层。
再有，特别优选，上述半导体器件配置有：n-型和p-型光波导层，其分别处于所述活性层的两侧，具有带隙能量大于等于所述活性层的带隙能量；n-型和p-型包盖层，其夹持所述活性层和所述光波导层，具有带隙能量大于等于所述光波导层的带隙能量；和载流子阻挡层，其处于所述活性层和所述光波导层之间，具有带隙能量大于等于所述活性层和所述光波导层的各带隙能量。
根据本发明，在制造半导体器件特别是配置有窗结构的半导体激光器件时，特别是采取利用以催化CVD法所代表的先驱物的分解反应这种方法时，在无序化过程以前，在与不被无序化的部分相应的半导体器件表面形成保护膜，并在与将被无序化的部分相应的半导体器件表面形成无序化-增强膜；这样，在不被无序化的部分就不会发生由热处理引起的负面效果，而能提供有高输出功率和极好长期可靠性的半导体激光器件。
在上述利用先驱物分解反应的方法中，先驱物是包含氮和硅的化合物或者氮化物和硅化物的混合物，这样在无序化热处理过程中不会发生氧混入半导体晶体，从而能提供极好长期可靠性的半导体器件。
进一步说，配置有与无序化部分相应的电流不注入区域，所以电流不会注入具有无序化热处理形成的原子空位的部分，晶体质量的可靠性得以改善。此外，在刻面附近的非-光发射复合得到抑制，这与无序化过程所制成的窗结构配合，对防止COD更加有效。
另外，在利用上述方法制造的窗结构型半导体激光器件中，具有带隙能量大于等于活性层和光波导层的各带隙能量的载流子阻挡层，被配置在所述活性层和所述光波导层之间，所以，特别是在AlGaAs类的半导体激光器件中，光波导层能以低铝(Al)层或GaAs层构成。因为这一点，伴随电流不注入层的制作而再生长的界面质量能有改善，并且能避免工作电压的上升，而能提供极好长期可靠性的半导体激光器件。
本发明者已发现，通过调整介电膜的成分，能使介电膜从化合物半导体中吸收成分原子的能力有所差别。利用这个原理，发明者已完成涉及一种制造半导体激光器件的新方法的本发明。也就是说，本发明提供一种制造具有由量子势阱结构无序化形成的窗结构的量子势阱半导体激光器件的方法。这种方法包括步骤：形成保护膜的步骤，以防止使量子势阱不需无序化的部分被无序化，和在量子势阱将被无序化的部分形成无序化-增强膜的步骤。通过在每一步骤分别选择介电膜的成分，就变得能有区别地、很容易而确实地构成或者是保护膜或者是无序化-增强膜。因此，根据本发明，制造具有防止COD之类的无序化量子势阱区例如窗结构的半导体激光器件的工艺过程将会简化，成品率将会提高。
附图说明
图1(a)和1(b)是制造根据本发明实施例的半导体激光器件外延晶片的截面图。
图2(a)至2(c)是根据本发明实施例用来形成半导体激光器件窗结构的介电膜成形和图案制作工艺过程的截面图。
图3(a)和3(b)是根据本发明实施例的形成半导体激光器件窗结构的工艺过程的纵截面图。
图4(a)和4(b)是根据本发明实施例的破开半导体激光器件以及形成高反射膜和低反射膜的工艺过程截面图。
图5(a)和5(b)是根据本发明实施例的制造半导体激光器件的外延晶片从刻面观察的截面图。
图6是根据本发明实施例的形成半导体激光器件窗结构的加热装置的截面图。
图7是根据本发明实施例的催化CVD法的构成示意图。
图8是利用催化CVD法和等离子CVD法在含有量子势阱结构的化合物半导体外延晶片上形成SiN膜的情况下，淀积的SiN膜的折射率(横座标)与热处理以前和以后的晶片的光致发光光谱峰值波长的能量变化量(meV，纵座标)之间的关系曲线图。
图9是根据本发明实施例的制造半导体激光器件的方法中，另一种制造介电膜的方法的截面图。
图10(a)是根据本发明的SCH结构中带隙能量分布示意图，和图10(b)是DCH结构中带隙能量分布示意图。
图11是根据本发明实施例的制造方法制造的具有窗结构的半导体激光器件以及不具有窗结构的半导体激光器件中，光输出功率与注入电流的依赖关系图。
图12是为具有常规窗结构的半导体激光器件中无序化而进行的热处理期间出现的现象示意图。
具体实施方式
下面基于附图对根据本发明实施例的制造半导体器件的方法进行说明。
[制造方法]
图1至5是根据本发明实施例的制造半导体器件的方法的截面图。该半导体器件是一种发射0.98μm波段激光的多层量子势阱(MQW)结构的半导体激光器件。图1(a)和1(b)是制造半导体激光器件外延晶片时沿谐振器方向的截面图。图5(a)和5(b)是在垂直于谐振器方向的方向上，外延晶片制造的截面图。这些图是通过摘取构成一个半导体激光器件的区域而绘制的。
首先，如图1(a)和4(a)所示，厚度为2.4μm的Al0.08Ga0.92As所构成的下包盖层2和厚度为0.48μm的GaAs所构成的下波导层3按这个顺序在GaAs半导体衬底1上堆积。在下波导层3上，形成厚度为0.035μm的Al0.4Ga0.6As所构成的下载流子阻挡层4c，由厚度各为0.01μm的两层In0.14Ga0.86As量子势阱层堆积而成的多层量子势阱活性层4b，和厚度为0.035μm的Al0.4Ga0.6As所构成的上载流子阻挡层4a。包含这些载流子阻挡层4a和4c的结构是后面要说明的去耦约束异晶结构(DCH)。在上载流子阻挡层4a的上面部分地形成GaAs上波导层5以后，厚度为0.055μm的条形Al0.32Ga0.68As电流不注入层8，有选择地在从以后将做成刻面的位置向在中心方向上距离20μm的位置延伸的区域中形成。电流不注入层8也在条形谐振器的纵向两侧区域中形成，因此，多层量子势阱活性层4b的电流注入区被确定为窄条形状。在这里，电流不注入层8的导电类型做成与后面将要形成的上包盖层6的导电类型相反。
然后，如图1(b)和图4(b)所示，形成余下的上波导层5。包含电流不注入层8的上波导层5的厚度变成0.45μm。进一步，厚度为0.8μm的Al0.32Ga0.68As上包盖层6和厚度为0.3μm的GaAs接触层9相继形成。
此外，从半导体衬底1至接触层9，作为掺入每层的掺杂物，例如将硅掺入半导体衬底1、下包盖层2、下波导层3、电流不注入层8和下载流子阻挡层4c，以使它们成为n-型导电类型；例如将锌掺入上波导层3、上包盖层6、接触层9和上载流子阻挡层4a，以使它们成为p-型导电类型。多层量子势阱活性层4b不加掺杂地生成。
图2(a)至2(c)是沿谐振器方向的截面图，其示出为了形成窗结构在无序化(混合结晶)热处理之前，在外延晶片的上表面形成介电膜的过程。
首先，如图2(a)所示，利用催化CVD法，在接触层9的整个表面淀积50nm厚度的SiNx1保护膜10。SiNx1保护膜10是高密实度和低内应力的薄膜。然后，将抗蚀剂敷在SiNx1保护膜10的上表面，并通过光刻法对抗蚀剂进行图形化，以形成覆盖下述不被无序化处理区域的抗蚀剂掩模11。
然后，在未被抗蚀掩模11覆盖的区域中的SiNx1保护膜10被利用四氟化碳(CF4)作活性离子刻蚀(RIF)以后，用有机溶剂除去抗蚀剂掩模11。因此，如图2(b)所示，在将被无序化区域中的接触层9处于未被SiNx1保护膜10覆盖的暴露状态；而在与此不同的区域中，接触层9处于被SiNx1保护膜10覆盖的状态。
进一步如图2(c)所示，利用催化CVD法，厚度为25nm的SiNx2无序化-增强膜12在暴露的接触层9和SiNx1保护膜10总体的上表面形成。SiNx2无序化-增强膜12的成分比x2不同于SiNx1保护膜10的成分比x1。这一点将在后面说明。
图3(a)和3(b)是利用图6所示装置进行无序化以形成窗结构的热处理过程的截面图。
如上所述配置有SiNx1保护膜10和SiNx2无序化-增强膜12的外延晶片13放置在安装于石英托架14中的碳化硅(SiC)制成的台座15上，如图6所示。然后，在氮(N2)气氛围中，利用设置在石英托架14下面的灯泡加热器16，以930℃的温度进行30秒的短时热处理(RTA：快速热退火)。通过进行RTA，镓(Ga)原子被SiNx2无序化-增强膜12从处于SiNx2无序化-增强膜12下面的层吸收，并在接近接触层9的表面产生原子空位。原子空位扩散，特别是到达多层量子势阱活性层4b，结果无序化发生而形成窗28，如图3(a)所示。石英托架14上面有个罩盖17，使氮气例如以2L/min(分钟)的流速经气体进口18和气体出口19流入或流出托架。
然后，如图3(b)所示，SiNx1保护膜10和SiNx2无序化-增强膜12用氢氟酸除去。
接着，根据图4(a)和4(b)所示的工艺过程完成半导体激光器件。也就是说，在形成上电极21和下电极22以后，多层体在接近图4(a)中的无序化区中心的位置(用虚线c表示的位置)被破开，并分离为多个半导体激光器件组成的激光棒(棒的纵向垂直于页面)。在如此分离的激光棒的破开刻面的外面，用低反射膜23覆盖光发射刻面，而用高反射膜24覆盖光反射刻面，如图4(b)所示。最后，通过平行于页面切割，激光棒中的每一半导体激光器件被分离为芯片形状，这样就完成了半导体激光器件的制造。
上电极21是形成在接触层9上的多金属层，它由例如钛(Ti)、铂(Pt)、金(Au)层顺序组成。下电极22由半导体衬底1的下表面的结构构成，例如用金、锗、镍(AuGeNi)合金或者其上再加金层构成。
[采用催化CVD法制造介电膜的说明]
如上所述，由图2(a)至2(c)所示过程形成的SiNx1保护膜10和SiNx2无序化-增强膜12用催化CVD方法形成。图7是催化CVD装置的概要组成图。
在图7所示的催化CVD装置中，真空泵37经过压力调节阀38与腔室31相连。在腔室31中，配置具有衬底加热器36的衬底支座35。在衬底支座35上，放置将要在其上淀积保护膜10和无序化-增强膜12的外延晶片34。在腔室31中，加热用的钨丝33配置在外延晶片34的上方，喷淋头32再配置在钨丝的上方。
当使用具有如此构成的催化CVD装置淀积保护膜10和无序化-增强膜12时，在外延晶片34放在衬底支座35上以前，衬底加热器36以约200℃至300℃进行预加热。然后，在外延晶片34放置以后运行真空泵37，将腔室31内部减压至预定压力，例如约1×10-4Pa。
通过喷淋头32以预定的流速fNH3将氨(NH3)引入腔室31，同时将钨丝33加电使钨丝33的温度保持在1650℃。经过喷淋头32以预定的流速fSiH4引进硅烷(SiH4)，使腔室31中的压力保持在4.0Pa。
被引入腔室31的SiH4和NH3的分子与加热至约1600℃至约2000℃的钨丝33接触，由此被催化、分解，并被激活为SiHy和NHz，它们在由衬底加热器36加热的晶片34上受热放出并起反应，以SiNx的形成淀积在晶片上。
另外，SiNx1保护膜10和SiNx2无序化-增强膜12两者都是由上述催化CVD法形成的SiNx，SiNx是可以起保护膜10的作用还是可以起无序化-增强膜12的作用，由它的组成成分来确定。也就是说，通过适当地设置上述源气的流速fNH3和fSiH4，能够用催化CVD法有区分地或者构成保护膜10，或者构成无序化-增强膜12。
例如，就制造980nm波段的半导体激光器件来说，在薄膜成形时设置气体压力即腔室31的压力为4.0Pa而形成薄膜的条件下，本发明者发现，以淀积的SiNx具有折射率大约为1.96的成分为界，淀积的薄膜起不同的作用：即带有更多Si成分的薄膜(折射率＞1.96)具有高的原子密度，起保护膜10的作用；而带有较少Si成分的薄膜(折射率＜1.96)具有低的原子密度，起无序化-增强膜12的作用。
例如，图8示出下面的实验测量结果。采用保持氨的流速为常数而变化硅烷的流速的方法，在为制造本实施例所说明的半导体激光器件所用的外延晶片上淀积多种成分的SiNx薄膜，然后进行980℃30秒的热处理并对量子势阱活性层的无序化度进行测量。无序化度由能量变化(meV)给出，能量变化是在室温下观测热处理以前和以后光致发光光谱峰值波长之间的变化幅度而计算出来的。在图8中，作为比较的例子，由黑圆圈标记给出的点表示用催化CVD法形成SiN膜时的测量结果，由○标记给出的点表示SiN膜是用等离子CVD法(PECVD：等离子增强CVD)形成时的测量结果。关于每一薄膜成形方法中所用的薄膜成形条件如下。当图8中硅烷的流速增加时，薄膜的折射率变大。
(采用催化CVD法，SiN膜的薄膜成形条件)
被淀积的SiN薄膜厚度：50nm，
气体压力(腔室内的压力)：4.0Pa，
衬底温度：250℃，
钨丝温度：1650℃，
氨的流速：0.2L/min，
硅烷的流速：0.001至0.003L/min。
(采用等离子体CVD法，SiN膜的薄膜成形条件)
被淀积的SiN薄膜厚度：50nm，
RF功率：190mW，
气体压力(腔室内的压力)：50Pa，
衬底温度：250℃，
氮的流速：0.28L/min，
硅烷的流速：0.004至0.008L/min。
在图8中，在等离子CVD法的情况下，薄膜成分通过改变所提供硅烷的流速而改变。
如在图8中所看到的，在上述薄膜成形的条件下用催化CVD法形成SiN膜的情况下，当淀积薄膜的折射率大于1.96时，在热处理以后和以前所看到的能量变化幅度小，当折射率小于1.96时能量变化的幅度大。这意味着当它的折射率大于1.96时淀积的薄膜起保护膜10的作用，当折射率小于1.96时起无序化-增强膜12的作用。
基于这一发现，在形成本实施例中的SiNx1保护膜10的情况下，流速设置为fNH3＝0.2L/min和fSiH4＝2.5×10-3L/min，在形成SiNx2无序化-增强膜12的情况下，流速设置为fNH3＝0.2L/min和fSiH4＝2.0×10-3L/min。当形成任一介电膜时腔室内的压力为4.0Pa。在这些条件下所测的保护膜和无序化-增强膜的折射率分别为2.02和1.94。
所形成的SiNx的成分和源气体的流速之间的关系可依赖于每一催化CVD装置或者每一薄膜成形条件(在薄膜成形时的气体压力、衬底温度、钨丝温度等等)，所以最好通过例如对于每一催化CVD装置或每一薄膜成形条件的折射率测量，来检查SiNx的成分。
例如，通过将薄膜成形时的压力设置为2.0Pa，当用与上述相同的方法形成SiN膜时，发明者发现，以成分具有折射率接近2.07为界，带有更多Si成分的被淀积的SiN膜(折射率＞2.07)起高密度保护膜作用，带有较少的Si成分的SiN膜(折射率＜2.07)起低密度无序化-增强膜的作用。这样，通过对于每一催化CVD装置或薄膜成形条件，确定所得到的薄膜是起保护膜作用还是起无序化-增强膜作用的分界成分，并基于这一点调整源气体的流速，能有区别地或者制造保护膜或者制造无序化-增强膜。
对于以薄膜成形条件所确定的预定源气体流速为界决定淀积的薄膜是起保护膜作用或是起无序化-增强膜作用的理由，尽管还没有完全探明，关于这一点发明者思考如下。也就是说，在多种硅烷流速下用催化CVD法形成不同成分的介电膜(SiNx膜)的情况下，如果硅烷的流速大的话，薄膜取得许多Si原子变成高密度薄膜，如果硅烷的流速小，它就变成低密度薄膜。低密度的介电膜被认为有较大的骨架原子间隔，这样当薄膜在半导体晶体上形成并被热处理时，属于III族的Ga原子容易被从半导体晶体吸收进介电膜。也就是说，因缺少原子，容易在半导体晶体中形成原子空位。
与此相反，骨架原子间隔在高密度介电膜中被认为是窄的。因此，当介电膜在半导体晶体上形成并被热处理时，Ga原子难得被从半导体晶体吸收进介电膜。也就是说，原子空位要在半导体晶体中形成是困难的。
由于性质上有这些不同，所以高密度介电膜对量子势阱的无序化起保护膜的作用，低密度薄膜起增强膜的作用。
尽管薄膜密度的量度测量通常是困难的，但能通过测量折射率得以鉴别。在本实施例中，发明者发现，如图8所示能分别确定，当折射率大于依赖于薄膜成形条件而决定的预定值时，薄膜起保护膜的作用，当折射率小于所述预定值时，薄膜起无序化-增强膜的作用。
进一步说，当包含在介电膜中的Si的成分比大于所述介电膜的Si的化学计量成分比时，薄膜起高密度保护膜的作用，当Si的成分比小于所述介电膜的Si的化学计量成分比时，其起低密度无序化-增强膜的作用。
另外，注意进入介电膜的氢原子的数量，其中氢原子越多骨架原子间隔越大，这样，当薄膜在半导体晶体上形成并被热处理时，Ga原子容易被从半导体晶体吸收进入介电膜。也就是说，原子空位容易在半导体晶体中产生。与此相反，含有少量氢原子的薄膜具有窄的骨架原子间隔，因此，当薄膜在半导体晶体上形成并被热处理时，Ga原子难得被从半导体晶体吸收进入介电膜。也就是说，原子空位在半导体晶体中难产生。因此，在薄膜中包含低的氢浓度的介电膜起保护膜的作用，包含高的氢浓度的介电膜起增强膜的作用。
此外，如图8中看到的，将利用催化CVD法形成薄膜的情况与利用等离子体CVD法形成薄膜的情况比较，以根据薄膜成形条件所确定的标准值为界，在热处理以前和以后能量变化的幅度更陡峭地变化。可以想象的原因是密实的薄膜容易用催化CVD法形成，因此，这个方法适合于利用薄膜密度差来有区别地制造保护膜和无序化-增强膜。但是，只要利用能可靠地获得密实薄膜的薄膜成形条件，采用除了催化CVD法以外的薄膜成形方法，本发明也是适用的。
因为SiNx1保护膜10在不要形成窗的区域上用催化CVD法形成，所以SiNx1保护膜10密实而且应力低，这样，能充分防止原子例如As在无序化的热处理期间从半导体表面析出。因此，根据本发明，因为不会出现由As原子的析出引起的凹点使接触层9的表面粗糙的问题，所以确保与上电极21的良好接触。另外，由于凹点不会变成位错缺陷而在激光器工作期间传播至活性层，所以能获得长期可靠性极好的半导体激光器件。
下面根据实验结果，说明催化CVD法生产的SiNx膜作为无序化-增强膜以代替常规的SiO2所得到的主要优点。
(使用以催化CVD法制造的SiNx无序化-增强膜的优点：1)
在本实施例中，因为以SiNx代替常规SiO2用作无序化-增强膜，所以氧原子混入半导体晶体是不会发生的。也就是说，氧原子从通常在半导体晶体表面上形成的SiO2膜扩散至半导体层，会造成晶体缺陷并使长期可靠性降低。但是，因为SiNx本来不包含氧，所以几乎不存在由氧引起的问题。
(使用以催化CVD法制造的SiNx的优点：2)
在本实施例中，为了只在不要被无序化的区域形成SiNx1保护膜10图案，半导体激光器件端部的接触层9通过用CF4活性离子刻蚀SiNx1保护膜10而暴露出来(图2(b))。然后，SiNx2无序化-增强膜12淀积在其上，接触层9与SiNx2无序化-增强膜12之间的交界面良好，因为淀积SiNx2无序化-增强膜12用的是催化CVD法。可以想象，因为在催化CVD法中，接触层9的表面采用氢原子团刻蚀，它有清洗效果。另一方面，当利用经常使用的常规方法例如等离子CVD法和EB汽相淀积法，在已接收用氟的刻蚀处理的接触层9上形成无序化-增强膜时，类似于凹点的粗糙部分常常在SiNx2无序化-增强膜12下面的接触层9的表面出现。
为了确认这一点，做过如下实验。下面两种试样A和B是用具有与本实施例所示相同的激光器结构的外延晶片制造的。在试样A的半导体多层体上，做了使用CF4的RIE处理，然后用EB汽相淀积法形成SiO2膜。设置衬底温度为180℃，形成SiO2膜的厚度为20nm。在试样B的半导体多层体上，做了使用CF4的RIE处理，然后用催化CVD法形成SiNx膜。形成SiNx膜的厚度为50nm，设置硅烷流速fSiH4＝2×10-3L/min。在试样A和B上测量半导体多层体表面上产生的凹点的数目。试样A有3000凹点/cm2，试样B有500凹点/cm2或更少。在制造试样B时，即使SiH4的流速变化了，凹点的数目也没有增加。
这样，通过用催化CVD法形成介电膜，能将在介电膜下面的化合物半导体多层体表面产生的凹点数抑制得低。因此，半导体激光器件的可靠性能期望得到保证。
关于介电膜的成形顺序，本实施例已说明了在半导体激光器件表面上除了将被无序化的区域以外的区域形成保护膜以后，形成至少复盖将被无序化区域的无序化-增强膜的情况。像这样在高密度保护膜上形成低密度无序化-增强膜的优点是，在保护膜成形期间被吸入膜中的气体，在无序化的热处理期间经过低密度无序化-增强膜有效地被释放至外部。
但是，介电膜的成形顺序不限于上述顺序，也可以颠倒过来。也就是说，如图9所示，在预先形成无序化-增强膜后，再形成保护膜从上面复盖增强膜，并且复盖将被无序化的区域，杂质例如存在于热处理炉氛围中的Ga原子在热处理期间不会从外部溶入低密度无序化-增强膜中进行扩散。因此，这是有利的，因为能抑制热处理期间无序化-增强膜从半导体多层体吸收Ga的数量变化，因而无序化-增强膜的作用稳定。
尽管在本实施例中保护膜和无序化-增强膜用的是SiNx，不用说，也可以采用其他种类的介电膜，只要它们能吸收半导体晶体中的组成原子，产生所述半导体晶体中的原子空位，并且，淀积的薄膜密度是可由薄膜成形条件控制的。这些介电膜的淀积方法也不限于催化CVD法，只要利用能控制淀积薄膜密度的薄膜成形条件，也能使用例如等离子CVD法、EB汽相淀积法、自旋覆盖法等等。
[电流不注入结构]
如图4(b)所示，根据本发明一个方面的制造方法所形成的电流不注入结构具有长度为Ln、导电类型与上包盖层6相反、靠近上包盖层6的刻面的层。在这种电流不注入结构中，窗的长度Lw为10μm，电流不注入层8的长度Ln为20μm，大于窗的长度Lw。由于电流不注入层8的存在，提供给半导体激光器件的电流不注入无序化热处理引起原子空位的区域，因此，防止晶体质量的退化，半导体激光器件的可靠性提高。靠近刻面的非-光发射复合被抑制，这和由无序化形成的窗结构共同防止COD更为有效。如果Ln做成大于Lw+10μm，就可能有在活性层区域没有注入足够的电流的情况。由于这个原因，电流不注入层8的长度Ln最好小于Lw+10μm，从半导体激光器件的端部测量的无序化部分(窗)的长度设置为Lw。Ln＜Lw的关系也是可能的。在这里，Ln和Lw的长度是沿谐振器纵向的长度。
电流不注入层8也可在条形谐振器的纵向两侧区域连续形成，为的是附带用作横向限光的低折射率层。因此，能利用一个形成电流不注入层8的掩模图案，同时制造波导方式的横向限光结构和电流不注入结构两者。
这种电流不注入结构的形成如图1和5所示。在多层量子势阱活性层4b上形成的上载流子阻挡层4a的上面部分地形成上光波导层5之后，条形半导体层(电流不注入层)8有选择地淀积在从稍后应成为半导体激光器件刻面的位置向在中心方向距离Ln长度的位置延伸的区域(参看图1(a))，以及条形谐振器的纵向两侧的区域(参看图5(a))；然后形成其余的上光波导层5，以掩埋所述半导体层8。这里，电流不注入层8的导电类型做成与掩埋它的上波导层5的导电类型相反。
尽管在上面的说明中，导电类型与上波导层5相反的半导体层8被埋入上光波导层5，但可通过在下波导层3埋入导电类型与下波导层3相反的半导体层而形成电流不注入结构，或者可通过在上波导层5和下波导层3两者中埋入导电类型与各波导层导电类型相反的半导体层而形成电流不注入结构。
[DCH结构]
根据本发明一个方面的制造方法形成的DCH结构具有处于波导区域中的载流子阻挡层。另一方面，作为高输出的半导体激光器件，常规上经常使用独立约束异晶结构(SCH)。在图10(a)和10(b)中，示出两种结构的带隙能量分布(左侧纵座标)和折射率分布(右侧纵座标)。图10(a)表示活性层4’两侧具有光波导层3’和5’的SCH结构，图10(b)表示本实施例的半导体激光器件采用的DCH结构。活性层4和4’的量子势阱结构内各层的带隙能量和折射率分布形状被省略。
从DCH结构发射的激光的引导模式与SCH结构相比接近高斯型，并且至包盖层的泄漏光小。这样，当激光器设计成具有相同的振荡波长和相同的辐射角时，DCH构成的激光器的整个激光器结构的薄膜厚度(图10(b)中的L2)能薄于SCH构成的激光器的整个薄膜的厚度(图10(a)中的L1)。因此，在具有由原子空位的扩散所致多层量子势阱层无序化而形成的窗结构的半导体激光器件中，采用DCH结构能缩短为无序化所需要的原子空位的扩散长度。由于这个原因，无序化的热处理能以低温进行，由无序化热处理造成的对激光器结晶性的损害能抑制到最小。
在SCH结构中，为了有效地限制活性层中的载流子，光波导层3’的Al成分比必须高至某种程度。另一方面，在DCH结构中，因为载流子阻挡层4a和4c表现有限制载流子的作用，所以光波导层3不必须是高Al成分比的，能够由GaAs构成。如果光波导层由GaAs构成，将会抑制在高Al成分比的AlGaAs层中易发生的向再生长交界面的氧积累。因此，可抑制再生长交界面上的电位势垒的形成，避免工作电压的上升。因为非-光发射复合通过抑制再生长交界面上的氧积累而得以抑制，所以半导体激光器件具有极好的长期可靠性。
通过分别在多层量子势阱活性层4b和上光波导层5之间以及多层量子势阱活性层4b和下光波导层3之间，淀积上载流子阻挡层4a和下载流子阻挡层4c，各有带隙能量大于光波导层5和3的各层带隙能量，这种DCH结构的形成，如图1和5所示。
[实例]
在直径2英寸的GaAs衬底上，形成半导体多层体结构，如图1(b)所示。多层体结构由厚度为2.4μm的n-Al0.08Ga0.92As下包盖层2、厚度为0.48μm的n-GaAs下波导层3、厚度为0.035μm的n-Al0.4Ga0.6As下载流子阻挡层4c、两层厚度各为0.01μm的In0.14Ga0.86As堆积起来的多层量子势阱活性层4b、厚度为0.035μm的p-Al0.4Ga0.6As上载流子阻挡层4a、厚度为0.45μm的上波导层5、厚度为0.8μm的p-Al0.32Ga0.68As上包盖层6和厚度为0.3μm的p-GaAs接触层9以此顺序在n-GaAs衬底1上层叠而组成。厚度为0.055μm的条形n-Al0.32Ga0.68As层8以预定间隔埋入上波导层5中。在具有这种多层体结构的半导体衬底上所测量的光致发光峰值波长折合带隙能量相当于1.276eV。
然后，如图2(a)所示，用催化CVD法在接触层9的整个上表面形成厚度为50nm的SiNx1保护膜10。用催化CVD法进行薄膜成形，设置腔室压力为4.0Pa，衬底温度为250℃和钨丝温度为1650℃，并提供流速分别为0.2L/min和0.0025L/min的氨和硅烷作为源气体。用偏振光椭圆计测得的淀积SiNx1保护膜10的折射率是2.02。
此后，利用光刻法在SiNx1保护膜10的上表面制作抗蚀剂图案，形成覆盖除了靠近刻面的区域以外的半导体的抗蚀剂掩模11。利用这个抗蚀掩模11通过使用四氟化碳(CF4)的活性离子刻蚀(RIE)，刻蚀SiNx1保护膜10，然后用有机溶剂除去抗蚀掩模11(图2(b))。因此，接触层9的一部分被暴露。
在被暴露的接触层9和SiNx1保护膜10的整个上表面上，利用催化CVD法形成厚度为25nm的SiNx2无序化-增强膜12(图2(c))。用催化CVD法进行薄膜成形，设置腔室压力为4.0Pa，衬底温度为250℃和钨丝温度为1650℃，并提供流速分别为0.2L/min和0.002L/min的氨和硅烷作为源气体。用偏振光椭圆计测量的淀积SiNx2无序化-增强膜12的折射率是1.94。
然后，如图6所示，半导体衬底放置在安装于石英托架14中的由碳化硅(SiC)制成的台座15上，并用设置在石英托架14下面的灯泡加热器16以930℃温度在氮(N2)气氛围中加热30秒。然后，用氢氟酸除去SiNx1保护膜10和SiNx2无序化-增强膜12(图3(b))。其次，在已形成SiNx1保护膜10和SiNx2无序化-增强膜12的部分测得光致发光峰值的波长，与热处理以前测得的波长相比较。在已形成保护膜10的部分，观察到折合带隙能量约5meV或少一些的变化(波长缩短)，而在已形成SiNx2无序化-增强膜12的部分，观察到约35meV的变化。
此后，GaAs衬底在靠近掩埋成条形的n-Al0.32Ga0.68As层8中心被破开(图4(a))，成为多个激光棒。在被指定的光发射刻面侧的破开表面用低反射膜23覆盖，在相对侧的破开表面用高反射膜24覆盖(图4(b))。最后，每一激光棒按规定的间隔分割，得到单独的半导体激光器件。
对用这种方法制造的半导体激光器件，测量了电流光输出功率特性(光输出功率与注入电流的关系)。这一关系表示在图11中。作为比较的例子，对于没有窗结构的半导体激光器件也测量了电流光输出功率特性。如图11中曲线L2所示，当注入电流到达某一量级时，由于COD，光输出功率突然变成零。另一方面，在用本发明实施例的制造方法产生的半导体激光器件中，COD没有发生，只观察到由热饱和引起的输出功率降低。
另外，这种半导体激光器件的特点：即在制造过程中，阻止As原子从无序化热处理中的半导体表面逸出，并且在无序化热处理期间氧原子的污染不会发生；和采用电流不注入结构和DCH结构，所以表现出极好的长期可靠性。
尽管在上述说明中，说的是根据本发明的制造方法应用于波段为0.98μm的半导体激光器件的情况，但本发明的制造方法还可应用于其他波长带的半导体激光器件。不用说，本发明的制造方法也能应用于产生横向单模振荡和产生横向多模振荡的半导体激光器件两者。此外，尽管上述说明是关于具有单一发射带的半导体激光器件，但不用说，本发明也能应用于两条或多条光发射带配置的矩阵激光器。
在上述说明中，已对具有多层量子势阱层的半导体激光器件进行了说明。但是，当形成具有单量子势阱层的半导体激光器件时，利用本发明的制造方法也可形成窗结构，以防止COD。并且，本发明的制造方法不仅能用于在半导体器件上形成防止COD的窗结构，而且能更一般地用于加宽半导体器件的化合物半导体多层体的特殊部分的能量带隙。例如，如果在位于活性层4b的电流注入区域两侧上面的接触层9的表面，形成无序化-增强膜并对其进行热处理，则位于活性层4b两侧的所述区域将被无序化并且它的折射率变小。因此，由无序化区域和活性层组成的横向折射率的分布能有限制横向光的作用。

Claims (38)

1.一种制造半导体器件的方法，其中
包括步骤：
第一步骤，在半导体衬底上层叠预定的半导体层，其至少包括由量子势阱活性层组成的活性层；
第二步骤，在所述半导体层表面的第一部分上形成第一介电膜；
第三步骤，在所述半导体层表面的第二部分上形成第二介电膜，该第二介电膜由与所述第一介电膜相同的材料制成，并具有比所述第一介电膜低的密度；
第四步骤，对包含所述半导体层、所述第一介电膜和所述第二介电膜的多层体进行热处理，使所述第二介电膜下面的所述量子势阱活性层无序化；和
第五步骤，在靠近所述第二部分的中心部位破开所述多层体。
2.根据权利要求1的制造半导体器件的方法，其特征在于：所述第一介电膜和所述第二介电膜是氮化硅膜。
3.根据权利要求1的制造半导体器件的方法，其特征在于：所述第二步骤包括：
在腔室中所述第一介电膜的第一先驱物经过的路径上配置热源，以在所述热源存在时引起所述第一先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第一部分的分步骤；
所述第三步骤包括：
在所述腔室中所述第二介电膜的第二先驱物经过的路径上配置热源，以在所述热源存在时引起所述第二先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第二部分的分步骤。
4.根据权利要求3的制造半导体器件的方法，其特征在于：
所述第一和第二先驱物是包含氮和硅的化合物，或者氮化物和硅化物的混合物。
5.根据权利要求3的制造半导体器件的方法，其特征在于：所述第一先驱物和所述第二先驱物包含硅烷和氨，所述第一先驱物中的硅烷含量大于所述第二先驱物中的硅烷含量。
6.根据权利要求3的制造半导体器件的方法，其特征在于：
所述第二步骤包括用催化CVD法引起所述第一先驱物分解反应的分步骤；以及
所述第三步骤包括用催化CVD法引起所述第二先驱物分解反应的分步骤。
7.根据权利要求1的制造半导体器件的方法，其特征在于所述第一步骤包括：
在所述量子势阱活性层的层形成方向的至少一侧，层叠光波导层的分步骤，和
将导电类型与所述光波导层的导电类型相反的半导体层埋入在所述第二部分下面的所述光波导层中的分步骤。
8.根据权利要求1的制造半导体器件的方法，其特征在于所述第一步骤包括：
在所述量子势阱活性层的层形成方向的两侧，分别层叠带隙能量大于等于所述量子势阱活性层的带隙能量的光波导层的分步骤；
在由所述量子势阱活性层和所述光波导层组成的多层体结构的层形成方向的两侧，分别层叠带隙能量大于等于所述光波导层的带隙能量的包盖层的分步骤；和
在所述量子势阱活性层和所述光波导层之间，层叠带隙能量大于等于所述光波导层的带隙能量的载流子阻挡层的分步骤。
9.根据权利要求1的制造半导体器件的方法，其特征在于：所述第一步骤包括层叠单层或者多层量子势阱结构的步骤。
10.一种制造半导体器件的方法，其中
包括步骤：
第一步骤，在半导体衬底上层叠预定的半导体层，其至少包括由量子势阱活性层组成的活性层；
第二步骤，在所述半导体层表面的第一部分上形成第一介电膜；
第三步骤，在所述半导体层表面的第二部分上形成第二介电膜，该第二介电膜由与所述第一介电膜相同的材料制成，并具有比所述第一介电膜低的折射率；
第四步骤，对包含所述半导体层、所述第一介电膜和所述第二介电膜的多层体进行热处理，使所述第二介电膜下面的所述量子势阱活性层无序化；和
第五步骤，在靠近所述第二部分的中心部位破开所述多层体。
11.根据权利要求10的制造半导体器件的方法，其特征在于：所述第一介电膜的折射率大于等于根据所述第一介电膜和所述第二介电膜的薄膜成形条件确定的预定值，以及所述第二介电膜的折射率小于所述预定值。
12.根据权利要求10的制造半导体器件的方法，其特征在于：所述第一介电膜和所述第二介电膜是氮化硅膜。
13.根据权利要求10的制造半导体器件的方法，其特征在于：所述第二步骤包括：
在腔室中所述第一介电膜的第一先驱物经过的路径上配置热源，以在所述热源存在时引起所述第一先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第一部分的分步骤；
所述第三步骤包括：
在所述腔室中所述第二介电膜的第二先驱物经过的路径上配置热源，以在所述热源存在时引起所述第二先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第二部分的分步骤。
14.根据权利要求13的制造半导体器件的方法，其特征在于：
所述第一和第二先驱物是包含氮和硅的化合物，或者氮化物和硅化物的混合物。
15.根据权利要求13的制造半导体器件的方法，其特征在于：所述第一先驱物和所述第二先驱物包含硅烷和氨，所述第一先驱物中的硅烷含量大于所述第二先驱物中的硅烷含量。
16.根据权利要求13的制造半导体器件的方法，其特征在于：
所述第二步骤包括用催化CVD法引起所述第一先驱物分解反应的分步骤；以及
所述第三步骤包括用催化CVD法引起所述第二先驱物分解反应的分步骤。
17.根据权利要求10的制造半导体器件的方法，其特征在于所述第一步骤包括：
在所述量子势阱活性层的层形成方向的至少一侧，层叠光波导层的分步骤，和
将导电类型与所述光波导层的导电类型相反的半导体层埋入在所述第二部分下面的所述光波导层中的分步骤。
18.根据权利要求10的制造半导体器件的方法，其特征在于所述第一步骤包括：
在所述量子势阱活性层的层形成方向的两侧，分别层叠带隙能量大于等于所述量子势阱活性层的带隙能量的光波导层的分步骤；
在由所述量子势阱活性层和所述光波导层组成的多层体结构的层形成方向的两侧，分别层叠带隙能量大于等于所述光波导层的带隙能量的包盖层的分步骤；和
在所述量子势阱活性层和所述光波导层之间，层叠带隙能量大于等于所述光波导层的带隙能量的载流子阻挡层的分步骤。
19.根据权利要求13的制造半导体器件的方法，其特征在于：所述第一步骤包括层叠单层或者多层量子势阱结构的步骤。
20.一种制造半导体器件的方法，其中
包括步骤：
第一步骤，在半导体衬底上层叠预定的半导体层，其至少包括由量子势阱活性层组成的活性层；
第二步骤，在所述半导体层表面的第一部分上形成第一介电膜；
第三步骤，在所述半导体层表面的第二部分上形成第二介电膜，该第二介电膜由与所述第一介电膜相同的材料制成，并具有比所述第一介电膜低的硅成分比；
第四步骤，对包含所述半导体层、所述第一介电膜和所述第二介电膜的多层体进行热处理，使所述第二介电膜下面的所述量子势阱活性层无序化；和
第五步骤，在靠近所述第二部分的中心部位破开所述多层体。
21.根据权利要求20的制造半导体器件的方法，其特征在于：所述第一介电膜的硅成分比大于所述第一介电膜的硅的化学计量成分比，和所述第二介电膜的硅成分比小于所述第二介电膜的硅的化学计量成分比。
22.根据权利要求20的制造半导体器件的方法，其特征在于：所述第一介电膜和所述第二介电膜是氮化硅膜。
23.根据权利要求20的制造半导体器件的方法，其特征在于：所述第二步骤包括：
在腔室中所述第一介电膜的第一先驱物经过的路径上配置热源，以在所述热源存在时引起所述第一先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第一部分的分步骤；
所述第三步骤包括：
在所述腔室中所述第二介电膜的第二先驱物经过的路径上配置热源，以在所述热源存在时引起所述第二先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第二部分的分步骤。
24.根据权利要求23的制造半导体器件的方法，其特征在于：
所述第一和第二先驱物是包含氮和硅的化合物，或者氮化物和硅化物的混合物。
25.根据权利要求23的制造半导体器件的方法，其特征在于：所述第一先驱物和所述第二先驱物包含硅烷和氨，所述第一先驱物中的硅烷含量大于所述第二先驱物中的硅烷含量。
26.根据权利要求23的制造半导体器件的方法，其特征在于：
所述第二步骤包括用催化CVD法引起所述第一先驱物分解反应的分步骤；以及
所述第三步骤包括用催化CVD法引起所述第二先驱物分解反应的分步骤。
27.根据权利要求20的制造半导体器件的方法，其特征在于所述第一步骤包括：
在所述量子势阱活性层的层形成方向的至少一侧，层叠光波导层的分步骤，和
将导电类型与所述光波导层的导电类型相反的半导体层埋入在所述第二部分下面的所述光波导层中的分步骤。
28.根据权利要求20的制造半导体器件的方法，其特征在于所述第一步骤包括：
在所述量子势阱活性层的层形成方向的两侧，分别层叠带隙能量大于等于所述量子势阱活性层的带隙能量的光波导层的分步骤；
在由所述量子势阱活性层和所述光波导层组成的多层体结构的层形成方向的两侧，分别层叠带隙能量大于等于所述光波导层的带隙能量的包盖层的分步骤；和
在所述量子势阱活性层和所述光波导层之间，层叠带隙能量大于等于所述光波导层的带隙能量的载流子阻挡层的分步骤。
29.根据权利要求20的制造半导体器件的方法，其特征在于：所述第一步骤包括层叠单层或者多层量子势阱结构的步骤。
30.一种制造半导体器件的方法，其中
包括步骤：
第一步骤，在半导体衬底上层叠预定的半导体层，其至少包括由量子势阱活性层组成的活性层；
第二步骤，在所述半导体层表面的第一部分上形成第一介电膜；
第三步骤，在所述半导体层表面的第二部分上形成第二介电膜，该第二介电膜由与所述第一介电膜相同的材料制成，并具有比所述第一介电膜高的氢浓度；
第四步骤，对包含所述半导体层、所述第一介电膜和所述第二介电膜的多层体进行热处理，使所述第二介电膜下面的所述量子势阱活性层无序化；和
第五步骤，在靠近所述第二部分的中心部位破开所述多层体。
31.根据权利要求30的制造半导体器件的方法，其特征在于：所述第一介电膜和所述第二介电膜是氮化硅膜。
32.根据权利要求30的制造半导体器件的方法，其特征在于：所述第二步骤包括：
在腔室中所述第一介电膜的第一先驱物经过的路径上配置热源，以在所述热源存在时引起所述第一先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第一部分的分步骤；
所述第三步骤包括：
在所述腔室中所述第二介电膜的第二先驱物经过的路径上配置热源，以在所述热源存在时引起所述第二先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第二部分的分步骤。
33.根据权利要求32的制造半导体器件的方法，其特征在于：所述第二步骤包括：
在腔室中所述第一介电膜的第一先驱物经过的路径上配置热源，以在所述热源存在时引起所述第一先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第一部分的分步骤；
所述第三步骤包括：
在所述腔室中所述第二介电膜的第二先驱物经过的路径上配置热源，以在所述热源存在时引起所述第二先驱物的分解反应的分步骤，和
在所述腔室中暴露所述半导体器件的所述第二部分的分步骤；
所述第一和第二先驱物是包含氮和硅的化合物，或者氮化物和硅化物的混合物。
34.根据权利要求32的制造半导体器件的方法，其特征在于：所述第一先驱物和所述第二先驱物包含硅烷和氨，所述第一先驱物中的硅烷含量大于所述第二先驱物中的硅烷含量。
35.根据权利要求32的制造半导体器件的方法，其特征在于：
所述第二步骤包括用催化CVD法引起所述第一先驱物分解反应的分步骤；以及
所述第三步骤包括用催化CVD法引起所述第二先驱物分解反应的分步骤。
36.根据权利要求30的制造半导体器件的方法，其特征在于所述第一步骤包括：
在所述量子势阱活性层的层形成方向的至少一侧，层叠光波导层的分步骤，和
将导电类型与所述光波导层的导电类型相反的半导体层埋入在所述第二部分下面的所述光波导层中的分步骤。
37.根据权利要求30的制造半导体器件的方法，其特征在于所述第一步骤包括：
在所述量子势阱活性层的层形成方向的两侧，分别层叠带隙能量大于等于所述量子势阱活性层的带隙能量的光波导层的分步骤；
在由所述量子势阱活性层和所述光波导层组成的多层体结构的层形成方向的两侧，分别层叠带隙能量大于等于所述光波导层的带隙能量的包盖层的分步骤；和
在所述量子势阱活性层和所述光波导层之间，层叠带隙能量大于等于所述光波导层的带隙能量的载流子阻挡层的分步骤。
38.根据权利要求30的制造半导体器件的方法，其特征在于：所述第一步骤包括层叠单层或者多层量子势阱结构的步骤。
CNB2004800415860A 2003-12-15 2004-12-15 制造半导体器件的方法 Active CN100449891C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP415937/2003 2003-12-15
JP2003415937 2003-12-15

Publications (2)

Publication Number Publication Date
CN1922771A CN1922771A (zh) 2007-02-28
CN100449891C true CN100449891C (zh) 2009-01-07

Family

ID=34675150

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800415860A Active CN100449891C (zh) 2003-12-15 2004-12-15 制造半导体器件的方法

Country Status (5)

Country Link
US (2) US7671357B2 (zh)
EP (1) EP1699121B1 (zh)
JP (1) JP4833664B2 (zh)
CN (1) CN100449891C (zh)
WO (1) WO2005057744A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4690206B2 (ja) * 2006-01-19 2011-06-01 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2009055002A (ja) * 2007-07-27 2009-03-12 Eudyna Devices Inc 光半導体装置およびその製造方法
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
WO2009031206A1 (ja) 2007-09-04 2009-03-12 The Furukawa Electric Co., Ltd. 半導体レーザ素子および半導体レーザ素子製造方法
JP5391078B2 (ja) 2007-11-21 2014-01-15 古河電気工業株式会社 半導体デバイスの製造方法
EP2346124B1 (en) * 2008-10-31 2018-09-19 Optoenergy, Inc. Semiconductor laser element
CN102474071B (zh) 2009-07-06 2015-07-22 古河电气工业株式会社 半导体光学器件的制造方法、半导体光学激光元件的制造方法以及半导体光学器件
JP4748545B2 (ja) * 2009-07-06 2011-08-17 古河電気工業株式会社 半導体光デバイスの製造方法および半導体光デバイス
JP5586199B2 (ja) * 2009-10-02 2014-09-10 三洋電機株式会社 触媒ｃｖｄ装置、膜の形成方法及び太陽電池の製造方法
US10033154B2 (en) 2010-03-03 2018-07-24 Furukawa Electronic Co., Ltd. Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
WO2014126164A1 (ja) 2013-02-13 2014-08-21 古河電気工業株式会社 半導体光素子、半導体レーザ素子、及びその製造方法、並びに半導体レーザモジュール及び半導体素子の製造方法
JP4904413B2 (ja) * 2010-04-26 2012-03-28 古河電気工業株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
DE102011055061A1 (de) * 2011-11-04 2013-05-08 Aixtron Se CVD-Reaktor bzw. Substrathalter für einen CVD-Reaktor
JP2013168620A (ja) * 2012-02-17 2013-08-29 Mitsubishi Electric Corp 半導体レーザの製造方法
JP5520986B2 (ja) * 2012-03-06 2014-06-11 古河電気工業株式会社 半導体レーザ素子の製造方法
JP6186676B2 (ja) * 2012-07-31 2017-08-30 富士通株式会社 光半導体装置の製造方法
CN106575854B (zh) 2014-08-12 2019-08-27 古河电气工业株式会社 半导体元件
DE102015116335A1 (de) 2015-09-28 2017-03-30 Osram Opto Semiconductors Gmbh Halbleiterlaser
US10693062B2 (en) * 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
JP7379334B2 (ja) 2018-07-27 2023-11-14 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ素子、検査方法及び検査装置
CN112260060B (zh) * 2020-12-22 2021-03-09 武汉敏芯半导体股份有限公司 一种分布式反馈激光器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1273448A (zh) * 1999-05-07 2000-11-15 松下电子工业株式会社 半导体装置及其制造方法
JP2001057459A (ja) * 1999-08-17 2001-02-27 Ricoh Co Ltd 半導体レーザ
CN1393047A (zh) * 2000-09-13 2003-01-22 夏普公司 半导体激光元件及其制造方法
US6633597B1 (en) * 1999-01-08 2003-10-14 Sony Corporation Semiconductor laser and method for producing same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289689A (ja) * 1985-06-18 1986-12-19 Mitsubishi Electric Corp 半導体発光装置
US4875216A (en) * 1987-11-30 1989-10-17 Xerox Corporation Buried waveguide window regions for improved performance semiconductor lasers and other opto-electronic applications
JP2831667B2 (ja) * 1988-12-14 1998-12-02 株式会社東芝 半導体レーザ装置及びその製造方法
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
US5949807A (en) * 1994-12-28 1999-09-07 Mitsui Chemicals, Inc. Semiconductor laser device
JP3658048B2 (ja) * 1995-07-27 2005-06-08 三井化学株式会社 半導体レーザ素子
JP2000236141A (ja) * 1999-02-16 2000-08-29 Furukawa Electric Co Ltd:The 半導体発光素子
JP3710329B2 (ja) * 1999-07-01 2005-10-26 シャープ株式会社 半導体レーザ素子およびその製造方法
US6590918B1 (en) * 1999-11-17 2003-07-08 Matsushita Electronics Corporation Semiconductor laser device and method for producing the same
GB2358281A (en) 2000-01-12 2001-07-18 Sharp Kk A method of manufacturing a semiconductor laser device
TWI303909B (en) * 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode
JP4128898B2 (ja) * 2003-04-18 2008-07-30 古河電気工業株式会社 半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633597B1 (en) * 1999-01-08 2003-10-14 Sony Corporation Semiconductor laser and method for producing same
CN1273448A (zh) * 1999-05-07 2000-11-15 松下电子工业株式会社 半导体装置及其制造方法
JP2001057459A (ja) * 1999-08-17 2001-02-27 Ricoh Co Ltd 半導体レーザ
CN1393047A (zh) * 2000-09-13 2003-01-22 夏普公司 半导体激光元件及其制造方法

Also Published As

Publication number Publication date
EP1699121B1 (en) 2014-04-30
US7671357B2 (en) 2010-03-02
EP1699121A1 (en) 2006-09-06
WO2005057744A1 (ja) 2005-06-23
CN1922771A (zh) 2007-02-28
JP4833664B2 (ja) 2011-12-07
US20070026620A1 (en) 2007-02-01
US7777216B2 (en) 2010-08-17
EP1699121A4 (en) 2010-11-10
JPWO2005057744A1 (ja) 2007-07-12
US20100105158A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
CN100449891C (zh) 制造半导体器件的方法
US10033154B2 (en) Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
US9478944B2 (en) Semiconductor laser element and method of manufacturing semiconductor laser element
JP2007242718A (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
US9627849B2 (en) Semiconductor light device and manufacturing method for the same
JPH1093192A (ja) 窒化ガリウム系化合物半導体レーザ及びその製造方法
US20060039430A1 (en) Method of fabricating semiconductor device
JP5579096B2 (ja) 半導体レーザ素子および通信システム
JP4748545B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
JP3630395B2 (ja) 半導体レーザ素子およびその製造方法
JP5520986B2 (ja) 半導体レーザ素子の製造方法
JP5379823B2 (ja) 半導体光デバイスの製造方法
US7037743B2 (en) Semiconductor device and method for producing the same
JP5261529B2 (ja) 半導体レーザ素子及びその製造方法
EP1035624B1 (en) Semiconductor laser and a manufacturing method for the same
JP4253516B2 (ja) 半導体レーザ素子およびその製造方法
KR100932331B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
JP4748546B2 (ja) 半導体レーザ素子の製造方法
JP4099317B2 (ja) 半導体レーザ素子の製造方法
JP2005159196A (ja) 半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070119

Address after: Tokyo, Japan, Japan

Applicant after: Furukawa Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Furukawa Electric Co., Ltd.

Co-applicant before: Mitsui Chemical Industry Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant