KR100932331B1 - 반도체 레이저 다이오드 및 그 제조 방법 - Google Patents

반도체 레이저 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR100932331B1
KR100932331B1 KR1020030013406A KR20030013406A KR100932331B1 KR 100932331 B1 KR100932331 B1 KR 100932331B1 KR 1020030013406 A KR1020030013406 A KR 1020030013406A KR 20030013406 A KR20030013406 A KR 20030013406A KR 100932331 B1 KR100932331 B1 KR 100932331B1
Authority
KR
South Korea
Prior art keywords
layer
dielectric layer
semiconductor laser
forming
laser diode
Prior art date
Application number
KR1020030013406A
Other languages
English (en)
Other versions
KR20040078457A (ko
Inventor
임원택
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030013406A priority Critical patent/KR100932331B1/ko
Publication of KR20040078457A publication Critical patent/KR20040078457A/ko
Application granted granted Critical
Publication of KR100932331B1 publication Critical patent/KR100932331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 레이저 다이오드 및 그 제조 방법에 관한 것으로서, 반도체 레이저 다이오드의 p-캡층 상면 일부에 제 1 유전막을 증착하고, 이 제 1 유전막의 전면을 감싸도록 제 2 유전막을 형성한 다음, 제 1 유전막이 형성되어 있지 않은 제 2 유전막 하면의 상기 p-캡층부터 수직 방향으로 상기 n-클래드층의 일부 또는 그 저면까지 윈도우 층을 형성하여, 벽개면 근처에서 광 흡수가 발생되지 않도록 함으로써 고출력 및 긴 수명을 갖는 반도체 레이저 다이오드를 제공한다.
윈도우, 벽개면, 광, 흡수, 투과, 반도체, 레이저, 다이오드

Description

반도체 레이저 다이오드 및 그 제조 방법{Semiconductor laser diode and Method for manufacturing the same}
도 1은 일반적인 반도체 레이저 다이오드를 도시한 도면이고,
도 2a 내지 도 2e는 본 발명에 따른 반도체 레이저 다이오드의 제조 방법을 순서대로 도시한 공정 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : n-GaAs 기판 21 : n-클래드층
22 : 활성층 23 : p-클래드층
24 : 전류 차단층 25 : p-캡층
26 : 제 1 유전막 27 : 제 2 유전막
28 : 윈도우층 29 : p-패드 전극
30 : n-패드 전극
본 발명은 반도체 레이저 다이오드의 벽개면에 에너지 밴드 갭이 증가된 윈도우 층을 형성하여 광 흡수가 발생되지 않도록 함으로써 소자의 광출력을 향상시 키고 그 수명을 연장시킬 수 있도록 하는 반도체 레이저 다이오드 제조 방법에 관한 것이다.
일반적으로, 고출력 에지 방출(Edge-emitting) 반도체 레이저 다이오드는 고체 상태(solid-state)레이저 펌핑용, 자유 공간 광 통신(free-space optical communication), 의료용, 디스플레이용 등 다양한 분야에 사용되고 있으며, 최근에는 CD-RW를 비롯한 광저장 장치의 고속화가 진행됨에 따라 광출력이 높은 반도체 레이저 다이오드가 필요하게 되었다.
하지만, 반도체 레이저 다이오드의 광출력이 높아질수록 벽개면(mirror facet)쪽에서 표면 결함이나, 산화막 등에 기인하는 COD(catastrophic optical damage) 등이 발생하여 반도체 레이저 다이오드의 수명을 급격히 단축시키는데, 도 1은 이러한 일반적인 반도체 레이저 다이오드를 도시한 도면이다.
이에 도시한 바와 같이, 반도체 레이저 다이오드는 n형으로 도핑된 GaAs 기판(10)(이하 "도핑되어 있다"는 의미를 "-"으로 대칭함) 상부에 n-클래드층(11), 활성층(12), 리지 형상의 p-클래드층(13)이 순차적으로 형성되어 있고, 그 리지의 상면과 동일한 높이로 p-클래드층(13)의 상부 일부에 전류 차단층(14)이 형성되어 있으며, 전류 차단층(14) 및 p-클래드층(13)의 상부에 p-캡층(15), p-패드 전극(16)이 순차적으로 형성되어 있고, n-GaAs 기판(10) 하부에 n-패드 전극(17)이 형성되어 있다.
이렇게 형성되는 통상의 반도체 레이저 다이오드가 높은 광출력을 얻기 위해서는 광 이득을 얻는 활성층의 면적이 확장되어야만 하고, 활성층의 면적이 확장되 기 위해서는 어레이 형태로 배열된 리지들의 폭이 각각 증가되어야 한다.
이 경우, 리지들의 폭이 반도체 레이저 다이오드의 벽개면 또는 그 반대면까지 확장되어, 리지들을 통한 전류 주입시 벽개면으로 전류가 흘러서 바람직하지 않은 비발광 재결합(Auger recombination)으로 벽개면에 열이 발생되어, 표면 결함 등을 발생시키게 된다.
아울러, 고출력을 얻기 위한 반도체 레이저 다이오드는 이러한 비발광 재결합과 결함들에 의한 산란으로 많은 열이 발생하며, 발생된 열은 벽개면에서 온도를 상승시켜 그 벽개면의 에너지 밴드갭을 감소시키고, 이는 벽개면에서 레이저광을 더욱 많이 흡수하게 하여 온도를 더욱 증가시키게 된다.
이로 인해 반도체 레이저 다이오드는 광출력이 감소되며, 레이저광을 방출시키는 벽개면이 손상됨으로 인해 수명이 감소하게 되는데, 특히, 활성층으로 AlGaAs를 사용하는 반도체 레이저 다이오드에서는 광출력이 높아질수록 벽개면이 보다 쉽게 손상되어 높은 광출력과 긴 수명을 얻기가 힘든 문제점이 있었다.
이에 본 발명은 상기한 문제점을 해소시키기 위하여 개발된 것으로, 벽개면 근처에서 광 흡수가 발생되지 않도록 에너지 밴드 갭을 증가시킴으로써, 고출력 및 긴 수명을 갖는 반도체 레이저 다이오드 및 그 제조 방법을 제공하는데 그 목적이 있다.
이를 위해, 본 발명의 반도체 레이저 다이오드 제조 방법은, 활성층 상면에 형성된 p-클래드층의 일부를 식각하여 리지를 형성하고, 이러한 리지의 양측면에 형성되어 있는 p-클래드층의 상면에 상기 리지의 상면과 동일한 높이로 전류 차단층을 형성한 다음, 리지 및 전류 차단층 상부에 p-캡층을 형성하고, 이 p-캡층 상면 일부에 제 1 유전막을 증착하고, 이 제 1 유전막의 전면을 감싸도록 제 2 유전막을 형성한 다음, 제 1 유전막이 형성되어 있지 않은 제 2 유전막 하면의 상기 p-캡층부터 수직 방향으로 상기 n-클래드층의 일부 또는 그 저면까지 윈도우 층을 형성하여 벽개면 근처에서 광 흡수가 발생되지 않도록 한다.
그리고, 또 다른 본 발명의 반도체 레이저 다이오드는 n-GaAs 기판 상부에 n-클래드층, 활성층, p-클래드층을 순차적으로 형성하되, 상기 p-클래드층의 상부 일부에는 길이 방향으로 돌출된 리지를 형성하고;
상기 돌출된 리지의 양측면의 p-클래드층의 상부에 상기 리지의 상면과 동일한 높이로 전류 차단층을 형성하고;
상기 리지 및 전류 차단층 상면에 p-캡층을 형성하고;
상기 p-캡층의 상면 일부에 제 1 유전막을 형성하고;
상기 제 1 유전막 및 p-캡층 상면에 제 2 유전막을 증착하고 열처리하여 상기 제 1 유전막이 형성되어 있지 않은 제 2 유전막 하면의 상기 p-캡층부터 수직 방향으로 상기 n-클래드층의 일부 또는 그 저면까지 윈도우 층(window layer)을 형성하고;
상기 제 1 유전막 및 제 2 유전막을 제거하고, 상기 p-캡층 상면과 n-GaAs기판 하면에 각기 p-패드 전극과 n-패드 전극을 형성하여 이루어지도록 한다.
이하, 첨부된 도 2a내지 도 2e를 참조하여 본 발명을 살펴보면 다음과 같다.
상기 도 2a 내지 도 2e는 본 발명에 따른 반도체 레이저 다이오드 제조 방법을 순서대로 도시한 공정 순서도이다.
먼저, 도 2a에 도시된 바와 같이, 본 발명의 반도체 레이저 다이오드 제조 방법은 n형으로 도핑된 n-GaAs 기판(20) 상부 전면에 MOVPE(Metal Organic Vapor Phase Epitaxy)방법을 이용해 n-클래드층(21), 활성층(22), p-클래드층(23)을 순차적으로 증착한다.
이어, 상기 p-클래드층(23)을 포토 리쏘그래피 방법 등을 이용해 그 양측면의 일부를 각기 수직방향으로 식각하여 길이 방향으로 중앙 영역이 돌출된 리지(Ridge)를 형성한다.
그런 다음, 상기 식각하여 제거한 p-클래드층 영역에 상기 리지의 상면과 동일한 높이로 전류 차단층(Current Blocking Layer : CBL)(24)을 형성하고, 이렇게 형성한 전류 차단층(24) 상부 전면 및 리지의 상부 전면에 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)을 이용해 p-캡층(25)을 증착한다.
다음, 상기 p-캡층(25)의 상면에 스퍼터링(sputtering) 방법을 통해 제 1 유전막(26)을 증착하고 포토 리쏘그래피 방법을 이용해 상기 증착한 제 1 유전막(26)을 소정의 마스크 패턴에 따라 패터닝하여, 상기 p-캡층의 상면 일부에 제 1 유전막(26)을 형성한다.
이 때, 상기 제 1 유전막(26)은 그 두께가 100nm정도로 하고, SiN나 SrF2 또는 SiO2와 Ga이 혼합된 혼합물을 사용하는 것이 바람직하나, 특히, SiO2와 Ga이 혼합된 혼합물(Ga-doped Silicon Oxide : GSO)을 사용하는 것이 가장 바람직하다.
이는 상기 SiO2와 Ga이 혼합된 혼합물이 이미 Ga을 함유하고 있어 그 농도에 따라 후속 공정의 열처리시 GaAs계면으로부터의 Ga 확산을 효과적으로 억제할 수 있기 때문이다.
그리고, 상기 본 발명에 사용되는 SiO2와 Ga이 혼합된 혼합물은 타겟 물질인 SiO2에 Ga2O3를 첨가하여 형성하며, 그 혼합 비율은 첨가하는 Ga2 O3양이 SiO2에 포화될 때까지의 함량이면 충분하다.
한편, 상기 p-캡층(25)의 상면 일부에 제 1 유전막(26)을 형성하면, 이렇게 상기 p-캡층(25) 상면 일부에 형성되어 노출된 제 1 유전막(26)의 전면을 감싸도록 스퍼터링, 또는 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD) 을 이용해 제 2 유전막(27)을 증착한다.
상기 제 2 유전막(27)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(Si3N4)과 같은 유전체 막 중에서 선택된 어느 하나를 사용하는 것이 바람직하고, 이 중에서 특히 실리콘 산화막(SiO2)을 사용하는 것이 가장 바람직하다.
다음, 열처리를 통해 상기 제 1 유전막(26)이 형성되어 있지 않은 제 2 유전막(27) 하면의 상기 p-캡층(25)부터 수직 방향으로 상기 n-클래드층(21)의 일부 또 는 그 저면까지 윈도우 층(window layer)(28)을 형성한다.
상기 열처리는 RTA(Rapid Thermal Annealing)방법을 사용하여 대략 950℃ 이상의 온도에서 수 분 이내로 하는 것이 바람직하다.
이러한 열처리 결과에 따라 본 발명에서의 윈도우 층(28)이 형성되는 과정을 본 발명에서 가장 바람직한 양태로 제시한 제 1 유전막(26)의 SiO2와 Ga이 혼합된 혼합물과 제 2 유전막(27)의 SiO2물질을 이용해 설명하면 다음과 같다.
상기 제 2 유전막(27)의 SiO2는 열처리 과정 중에서 상기 제 1 유전막(26)의 Ga분자를 흡수하는 믹싱(intermixing)역할을 하게 된다.
그리고, Ga 분자가 빠져나감으로써 생성된 제 1 유전막(26)의 갈륨 베이컨시(Ga-vacancy)는 활성층의 양자 우물 내부에까지 확산되어 그 내부 격자(lattice)들의 결합을 와해시켜 상기 양자 우물과 그 양자 우물 주위의 Al이 조성이 높은 클래드층의 내부 물질이 섞이게 함으로써 해당 영역의 밴드갭(bandgap)이 전체적으로 커지게 된다.
이렇게 밴드갭이 커진 해당 영역, 즉 벽개면은 반도체 레이저 다이오드의 발진 시 발생한 광을 투과시키는 윈도우(window) 역할을 하게 되는데, 이 때, 상기 제 1 유전막은 Ga의 함유 농도에 따라 GaAs이 포함된 레이어나 기판으로부터 Ga이 확산되는 것을 막아주는 장벽(barrier) 역할을 하여 상기 활성층의 양자 우물 구조를 변화시키지 않도록 하는 역할을 하게 된다.
한편, 전술한 바대로, 열처리를 통해 상기 제 1 유전막(26)이 형성되어 있지 않은 제 2 유전막(27) 하면의 상기 p-캡층(25)부터 수직 방향으로 상기 n-클래드층(21)의 일부 또는 그 저면까지 윈도우 층(28)을 형성하고 나면, 상기 제 1 유전막 (26)및 제 2 유전막(27)을 소정의 식각 용액을 이용해 식각시켜 제거하는데, 상기 식각 용액으로는 HF 용액을 사용하는 것이 바람직하다.
다음, 상기 제 1 유전막(26)과 제 2 유전막(27)이 제거되어 노출된 p-캡층(25)의 상부 전면에 MOVPE법(Metal Organic Vapor Phase Epitaxy)을 이용해 p형으로 도핑된 금속(metal)을 증착하여 p-패드 전극(29)을 형성한다.
상기 p-패드 전극(29) 형성시 사용되는 금속으로는 Ti, Pt, Au 중에서 선택된 어느 하나를 사용하거나 2종 이상으로 조합된 것을 사용하는 것이 바람직하다.
이어, 상기 n-GaAs 기판(20)의 하부 전면에 MOVPE(Metal Organic Vapor Phase Epitaxy)를 이용해 n형으로 도핑된 금속을 증착하여 n-패드 전극(30)을 형성하는데, 상기 n-패드 전극(30) 형성시 사용되는 금속으로는 AuGe나 또는 Ni, Au 중에서 선택된 어느 하나를 사용하거나 2종 이상으로 조합된 것을 사용하는 것이 바람직하다.
본 발명은 단위 반도체 레이저 다이오드의 제조 방법에 대해 설명하였으나, 이러한 반도체 레이저 다이오드를 어레이로 제조할 경우에도 동일한 방법이 적용되며, 그 경우에는 윈도우 층을 기준으로 스크라이빙시켜 단위 반도체 레이저 다이오드마다 분리하도록 한다.
전술한 제조 공정을 통해 형성된 반도체 레이저 다이오드는 도 2e에 도시된 바와 같이, n-GaAs 기판(20) 상부에 n-클래드층(21), 활성층(22), p-클래드층(23) 이 순차적으로 형성되며, 상기 p-클래드층(23)의 상부 일부에는 길이 방향으로 돌출된 리지가 형성된다.
그리고, 돌출된 리지의 양측면의 p-클래드층(23)의 상부에 상기 리지의 상면과 동일한 높이로 전류 차단층(24)이 형성되며, 상기 리지 및 전류 차단층(24) 상면에는 p-캡층(25)이, 상기 p-캡층(25)의 상면 일부에는 제 1 유전막(26)이 각기 형성된다.
마지막으로, 상기 제 1 유전막(26) 및 p-캡층(25) 상면에는 제 2 유전막(27)이 증착되고 열처리를 통해 상기 제 1 유전막(26)이 형성되어 있지 않은 제 2 유전막(27) 하면의 상기 p-캡층(25)부터 수직 방향으로 상기 n-클래드층(21)의 일부 또는 그 저면까지 윈도우 층(window layer)(28)이 형성되고, 상기 제 1 유전막(26) 및 제 2 유전막(27)이 제거되어 상기 p-캡층(25) 상면과 n-GaAs 기판(20) 하면에 각기 p-패드 전극(29)과 n-패드 전극(30)이 형성된다.
이상에서 상세히 설명한 바와 같이, 본 발명의 반도체 레이저 다이오드 및 그 제조 방법은, p-캡층 상면 일부에 제 1 유전막을 증착하고, 이 제 1 유전막의 전면을 감싸도록 제 2 유전막을 형성한 다음, 제 1 유전막이 형성되어 있지 않은 제 2 유전막 하면의 상기 p-캡층부터 수직 방향으로 상기 n-클래드층의 일부 또는 그 저면까지 윈도우 층을 형성하여, 벽개면 근처에서 광 흡수가 발생되지 않도록 함으로써 반도체 레이저 다이오드의 광출력을 향상시키고 그 수명을 연장시킬 수 있는 효과가 있다.
본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (5)

  1. n-GaAs 기판 상부에 n-클래드층, 활성층, p-클래드층을 순차적으로 형성하는 제 1 단계;
    상기 p-클래드층의 상부 일부를 식각하여 길이 방향으로 돌출된 리지를 형성하고, 상기 식각한 p-클래드층 영역에 상기 리지의 상면과 동일한 높이로 전류 차단층을 형성하는 제 2 단계;
    상기 리지 및 전류 차단층 상면에 p-캡층을 형성하는 제 3 단계;
    상기 p-캡층의 상면 일부에 제 1 유전막을 형성하는 제 4 단계;
    상기 제 1 유전막 및 p-캡층 상면에 제 2 유전막을 증착하고 열처리하여 상기 제 1 유전막이 형성되어 있지 않은 제 2 유전막 하면의 상기 p-캡층부터 수직 방향으로 상기 n-클래드층의 일부 또는 그 저면까지 윈도우 층(window layer)을 형성하는 제 5 단계;
    상기 제 1 유전막 및 제 2 유전막을 식각하여 제거하고, 상기 p-캡층 상면과 n-GaAs기판의 하면에 각기 p-패드 전극과 n-패드 전극을 형성하는 제 6 단계로 이루어지는, 반도체 레이저 다이오드 제조 방법.
  2. 제 1 항에 있어서, 상기 제 1 유전막은;
    SiO2와 Ga의 혼합물(Ga-doped Silicon Oxide : GSO)을 사용해 형성된 것을 특징으로 하는, 반도체 레이저 다이오드 제조 방법.
  3. 제 1 항에 있어서, 상기 제 1 유전막은;
    그 두께가 100nm인 것을 특징으로 하는, 반도체 레이저 다이오드 제조 방법.
  4. 제 1 항에 있어서, 상기 제 2 유전막은;
    SiO2를 사용해 형성된 것을 특징으로 하는, 반도체 레이저 다이오드 제조 방법.
  5. n-GaAs 기판 상부에 n-클래드층, 활성층, p-클래드층을 순차적으로 형성하되, 상기 p-클래드층의 상부 일부에는 길이 방향으로 돌출된 리지를 형성하고;
    상기 돌출된 리지의 양측면의 p-클래드층의 상부에 상기 리지의 상면과 동일한 높이로 전류 차단층을 형성하고;
    상기 리지 및 전류 차단층 상면에 p-캡층을 형성하고;
    상기 p-캡층의 상면 일부에 제 1 유전막을 형성하고;
    상기 제 1 유전막 및 p-캡층 상면에 제 2 유전막을 증착하고 열처리하여 상기 제 1 유전막이 형성되어 있지 않은 제 2 유전막 하면의 상기 p-캡층부터 수직 방향으로 상기 n-클래드층의 일부 또는 그 저면까지 윈도우 층(window layer)을 형성하고;
    상기 제 1 유전막 및 제 2 유전막을 제거하고, 상기 p-캡층 상면과 n-GaAs 기판 하면에 각기 p-패드 전극과 n-패드 전극을 형성하여 이루어지는, 반도체 레이저 다이오드.
KR1020030013406A 2003-03-04 2003-03-04 반도체 레이저 다이오드 및 그 제조 방법 KR100932331B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030013406A KR100932331B1 (ko) 2003-03-04 2003-03-04 반도체 레이저 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030013406A KR100932331B1 (ko) 2003-03-04 2003-03-04 반도체 레이저 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040078457A KR20040078457A (ko) 2004-09-10
KR100932331B1 true KR100932331B1 (ko) 2009-12-16

Family

ID=37363762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030013406A KR100932331B1 (ko) 2003-03-04 2003-03-04 반도체 레이저 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100932331B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006666A (ko) * 1996-06-28 1998-03-30 김광호 레이저 다이오드 및 그 제조방법
KR20040078458A (ko) * 2003-03-04 2004-09-10 엘지전자 주식회사 반도체 레이저 다이오드 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006666A (ko) * 1996-06-28 1998-03-30 김광호 레이저 다이오드 및 그 제조방법
KR20040078458A (ko) * 2003-03-04 2004-09-10 엘지전자 주식회사 반도체 레이저 다이오드 및 그 제조 방법

Also Published As

Publication number Publication date
KR20040078457A (ko) 2004-09-10

Similar Documents

Publication Publication Date Title
US10033154B2 (en) Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
US7777216B2 (en) Method of fabricating semiconductor device
US7453102B2 (en) Nitride-based semiconductor laser device
US10069280B2 (en) Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
US5143863A (en) Method of manufacturing semiconductor laser
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
EP1047120A1 (en) Method of manufacturing an electrode in a semiconductor device
JPH06302906A (ja) 半導体レーザ及びその製造方法
US6888866B2 (en) Semiconductor laser device with a current non-injection region near a resonator end face, and fabrication method thereof
US20120236890A1 (en) P-type isolation regions adjacent to semiconductor laser facets
US6990134B2 (en) GaN series surface-emitting laser diode having spacer for effective diffusion of holes between P-type electrode and active layer, and method for manufacturing the same
JPH1093192A (ja) 窒化ガリウム系化合物半導体レーザ及びその製造方法
JP3786907B2 (ja) 半導体発光素子及びその製造方法
US8183649B2 (en) Buried aperture nitride light-emitting device
JP3630395B2 (ja) 半導体レーザ素子およびその製造方法
JP4155664B2 (ja) 半導体レーザ装置
KR100932331B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
US6959026B2 (en) Semiconductor laser element and process for producing the same
JPS61168981A (ja) 半導体レ−ザ装置
KR100520704B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
JP2002043692A (ja) 半導体レーザおよびその製造方法
JPH06338657A (ja) 半導体レーザ及びその製造方法
JPH11145553A (ja) 半導体レーザ素子及びその作製法
JP3449546B2 (ja) 半導体レーザ及びその製造方法
JPH0697589A (ja) 半導体レーザアレイ素子とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee