JP4748546B2 - 半導体レーザ素子の製造方法 - Google Patents

Description

本発明は、コンタクト層および活性層を半導体層に含む半導体レーザ素子の製造方法、半導体レーザ素子および通信システムに関する。

活性層内のキャリアの再結合によって発生した光を増幅してレーザ光を発振する半導体レーザ素子では、光出射端面が強い光密度のために劣化し、ＣＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）と呼ばれる損傷を引き起こす場合がある。この対策として、光出射端面におけるバンドギャップを大きくすることによって、活性層内部に比してレーザ光吸収の少ない窓領域を設けることが提案されており、この窓領域の形成方法の一つに、高濃度の不純物を導入する方法がある。高濃度の不純物を導入する方法として、高濃度のＺｎ不純物層を利用する方法（特許文献１）や、ＺｎＯ膜を利用する方法（特許文献２）が知られている。

特開２００１−１８５８０９号公報 特許第３７１８９５２号公報

従来法では、混晶化のために不純物の追加の導入が必要とされ、導入された不純物の制御が困難であった。例えば、成長時に導入された不純物が必要以上に層中に残ってしまうとリーク電流の抑制が不十分になるといった問題があった。

本発明は、上記に鑑みてなされたものであって、窓領域形成と、窓領域に対応する半導体層の高抵抗化とを不純物の制御性良く実現するための半導体レーザ素子の製造方法および半導体レーザ素子を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる半導体レーザ素子の製造方法は、電極と接触するコンタクト層および活性層を半導体層に含むとともに、前記半導体層のバンドギャップが他の領域よりも大きい窓領域を光出射方向に沿った端面領域に有する半導体レーザ素子の製造方法において、不純物が含まれた前記コンタクト層を形成するコンタクト層形成工程と、前記コンタクト層表面のうち前記窓領域以外の領域である非窓領域に対応する領域に第１の誘電体膜を形成する第１の誘電体膜形成工程と、前記コンタクト層表面のうち前記窓領域に対応する領域に第２の誘電体膜を形成する第２の誘電体膜形成工程と、前記第２の誘電体膜下部のコンタクト層の不純物が拡散可能となる温度領域で熱処理を施すことにより、前記第２の誘電体膜下部のコンタクト層の不純物を前記第１の誘電体膜下部のコンタクト層の不純物よりも多く拡散させて、前記第２の誘電体膜下部の前記半導体層の少なくとも一部領域が混晶化した窓領域を形成する熱処理工程と、を含むことを特徴とする。

また、この発明にかかる半導体レーザ素子の製造方法は、前記熱処理工程は、前記第２の誘電体膜下部のコンタクト層の不純物濃度を、前記第１の誘電体膜下部のコンタクト層の不純物濃度よりも低くすることを特徴とする。

また、この発明にかかる半導体レーザ素子の製造方法は、前記熱処理工程は、前記第２の誘電体膜下部のコンタクト層の不純物濃度を、前記第１の誘電体膜下部のコンタクト層の不純物濃度よりも、２×１０^１７ｃｍ^−３以上低くすることを特徴とする。

また、この発明にかかる半導体レーザ素子の製造方法は、前記電極から注入される電流を狭窄する電流狭窄層を前記活性層と前記コンタクト層との間に形成する電流狭窄層形成工程をさらに含み、当該半導体レーザ素子を積層方向に垂直な面で切断した場合、前記電流狭窄層の当該半導体レーザ素子端部からの長さは、前記窓領域の当該半導体レーザ素子端部からの長さよりも長いことを特徴とする。

また、この発明にかかる半導体レーザ素子の製造方法は、前記半導体層は、複数の半導体層が積層された構造であり、前記電流狭窄層は、該電流狭窄層の上下に形成される半導体層における格子定数よりも大きな格子定数を有することを特徴とする。

また、この発明にかかる半導体レーザ素子の製造方法は、前記コンタクト層と前記活性層との間に拡散種を含む拡散層を形成する拡散層形成工程をさらに含むことを特徴とする。

また、この発明にかかる半導体レーザ素子の製造方法は、前記拡散層形成工程は、前記電流狭窄層と前記活性層との間に前記拡散層を形成することを特徴とする。

また、この発明にかかる半導体レーザ素子の製造方法は、前記第２の誘電体膜は、前記第１の誘電体膜よりも高い密度を有することを特徴とする。

また、この発明にかかる半導体レーザ素子の製造方法は、前記第２の誘電体膜は、前記第１の誘電体膜よりも高い屈折率を有することを特徴とする。

また、この発明にかかる半導体レーザ素子の製造方法は、前記第２の誘電体膜は、前記第１の誘電体膜と同一の材料によって形成される誘電体膜であることを特徴とする。

また、この発明にかかる半導体レーザ素子の製造方法は、前記熱処理工程は、前記第２の誘電体膜下部の半導体層の熱処理によるバンドギャップの変化量が、前記第１の誘電体膜下部の半導体層の熱処理によるバンドギャップの変化量よりも大きくなる温度領域で熱処理を施すことを特徴とする。

また、この発明にかかる半導体レーザ素子は、第１電極と、半導体基板と、前記基板上に順次形成された第１導電型クラッド層、活性層、第２導電型クラッド層および第２導電型不純物でドーピングされたコンタクト層を有する積層構造と、前記コンタクト層上に形成され、前記第１電極との間で前記積層構造を介する電流経路を構成する第２電極と、を備えた端面放出型の半導体レーザ素子において、少なくともレーザー光の出射側端面近傍に非窓領域よりも大きいバンドギャップを持つ窓領域を有し、前記コンタクト層の窓領域の第２導電型不純物濃度が、前記コンタクト層の非窓領域の第２導電型不純物濃度よりも小さいことを特徴とする。

また、この発明にかかる半導体レーザ素子は、前記第１導電型はｎ型であり、前記第２導電型はｐ型であることを特徴とする。

また、この発明にかかる半導体レーザ素子は、前記活性層の前記窓領域のバンドギャップは、加熱による混晶化によって、前記活性層の前記非窓領域のバンドギャップよりも大きくなっていることを特徴とする。

また、この発明にかかる半導体レーザ素子は、前記コンタクト層の窓領域の第２導電型不純物濃度が、前記コンタクト層の非窓領域の第２導電型不純物濃度より２×１０^１７ｃｍ^−３以上低いことを特徴とする。

また、この発明にかかる半導体レーザ素子は、前記第２導電型クラッド層内の前記窓領域に電流狭窄層が形成されていることを特徴とする。

また、この発明にかかる半導体レーザ素子は、前記電流狭窄層が窓領域から非窓領域の一部まで延在していることを特徴とする。

また、この発明にかかる半導体レーザ素子は、前記電流狭窄層下部に拡散種を含む拡散種層を有することを特徴とする。

また、この発明にかかる半導体レーザ素子は、前記基板および前記積層構造がＩＩＩ−Ｖ族系化合物から構成されていることを特徴とする。

また、この発明にかかる半導体レーザ素子は、前記第２導電型不純物が、Ｚｎ、ＭｇまたはＢｅであることを特徴とする。

また、この発明にかかる半導体レーザ素子は、前記拡散種は、ｐ型不純物であるＺｎ、ＭｇまたはＢｅ、ｎ型不純物であるＳｉまたはＳｅ、界面不純物であるＯ、Ｃ、ＨまたはＳ、あるいは、空孔のいずれかであることを特徴とする。

また、この発明にかかる通信システムは、上記いずれか一つに記載の半導体レーザ素子を含む送信機と、前記送信機と、その一端で光結合された２ｋｍ以上の光ファイバと、前記光ファイバの他端で光結合された受信機と、を備えたことを特徴とする。

本発明によれば、不純物濃度の制御性良く、窓領域形成と、窓領域に対応する半導体層の高抵抗化とを実現できる。また、半導体層に追加の不純物を導入することがないのでリーク電流を低減できる。

図１は、実施の形態にかかる半導体レーザ素子の製造方法によって製造される半導体レーザの斜視図である。 図２は、図１におけるｚ軸に垂直な面における断面図である。 図３は、図１におけるｘ軸に垂直な面であって、かつリッジ部分を通る面における断面図である。 図４は、図１に示した半導体レーザ素子を製造する工程を示すための、図１に示した半導体レーザ素子のｘ軸に垂直な面における断面図である。 図５は、図１に示した半導体レーザ素子を製造する工程を示すための、図１に示した半導体レーザ素子のｘ軸に垂直な面における断面図である。 図６は、図１に示した半導体レーザ素子を製造する工程を示すための、図１に示した半導体レーザ素子のｘ軸に垂直な面における断面図である。 図７は、図１に示した半導体レーザ素子を製造する工程を示すための、図１に示した半導体レーザ素子のｚ軸に垂直な面における断面図である。 図８は、図１に示した半導体レーザ素子を製造する工程を示すための、図１に示した半導体レーザ素子のｚ軸に垂直な面における断面図である。 図９は、従来の混晶化処理を説明するための半導体レーザ素子における要部のｘ軸に垂直な面における断面図である。 図１０は、実施の形態１における混晶化処理を説明するための半導体レーザ素子における要部のｘ軸に垂直な面における断面図である。 図１１は、熱処理工程によるｐ−コンタクト層内部で減少したｐ型不純物濃度と、窓領域におけるバンドギャップのシフト量との関係を示す図である。 図１２は、ＲＴＡの熱処理温度と、この熱処理によって変化する半導体層のバンドギャップのシフト量との関係を示す図である。 図１３は、ＲＴＡの熱処理温度と、この熱処理によって変化する半導体層のバンドギャップのシフト量との関係を示す図である。 図１４は、図１に示す半導体レーザ素子の平面図である。 図１５は、実施の形態２における半導体レーザ素子のｚ軸に垂直な面における断面図である。 図１６は、実施の形態２における半導体レーザ素子のｘ軸に垂直な面であって、かつリッジ部分を通る面における断面図である。 図１７は、図１５に示した半導体レーザ素子を製造する工程を示す断面図である。 図１８は、図１５に示した半導体レーザ素子を製造する工程を示す断面図である。 図１９は、図１５に示した半導体レーザ素子を製造する工程を示す断面図である。 図２０は、実施の形態２における混晶化処理を説明するための半導体レーザ素子における要部のｘ軸に垂直な面における断面図である。 図２１は、実施の形態１，２にかかる半導体レーザ素子を使用した通信システムの概略図である。

以下に、本発明にかかる実施の形態である半導体レーザ素子の製造方法を例に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。

（実施の形態１）
まず、実施の形態にかかる半導体レーザ素子の製造方法について説明する。図１は、本実施の形態にかかる半導体レーザ素子の製造方法によって製造される半導体レーザの斜視図である。図１に示した半導体レーザ素子１は、リッジ６の形状を形成するための所定の加工処理が施され、かつ、活性層を含むＧａＡｓ系の複数の半導体層を積層した半導体積層構造１０を基板１１上に形成した構造を基本構造としている。

半導体レーザ素子１はさらに、リッジ６の長手方向の両端部において、半導体積層構造１０と一体的化している半導体基板１１が、例えば劈開されることによって、２面の劈開面を有している。２面の劈開面のうち、一方の劈開面には、半導体積層構造１０の活性層内で発生した光を上記２面の劈開面を反射鏡として共振させることによって生成したレーザ光４を半導体レーザ素子１の出射領域５から半導体レーザ素子１の外部に取り出すために、低反射膜３が形成されている。そして、他方の劈開面には、高反射膜２が形成されている。

つぎに、図２および図３を参照し、図１に示す半導体レーザ素子１の構造について説明する。図２は、図１に示した半導体レーザ素子１の構造を具体的に説明するために、図１におけるｚ軸（光出射方向）に垂直な面における断面図を示している。また、図３は、図１におけるｘ軸に垂直な面であって、かつリッジ６部分を通る面（すなわち半導体レーザ素子の共振器を含む面）における断面図を示している。

図２および図３に示すように、半導体レーザ素子１は、ｎ型ＧａＡｓ基板である基板１１上に、ＩＩＩ−Ｖ族系化合で形成されたｎ−バッファ層１２、ｎ−クラッド層１３、ｎ−ガイド層１４、活性層１５、ｐ−ガイド層１６、ｐ−クラッド層１７、ｐ−コンタクト層１８、絶縁層１９が順次積層されている。また、半導体レーザ素子１は、ｐ−コンタクト層１８の上部に上部電極２０が形成され、基板１１の下部に下部電極２１が形成される。また、活性層１５の上側に形成されたｐ−ガイド層１６、活性層１５に対しｐ型のクラッドを積層する側に形成されたｐ−クラッド層１７および活性層１５に対し正孔を注入するために形成されたｐ−コンタクト層１８には、不純物としてＺｎがドーピングされている。図２および図３に示すように、半導体レーザ素子１は、活性層１５に注入される電流をストライプ状に狭窄し、かつ、ストライプに沿った光導波路として機能するリッジ６形状を有しており、ｐ−クラッド層１７の上層およびｐ−コンタクト層１８を含む層領域のレーザ光出射方向と垂直方向の幅が狭まったメサ形状に加工されている。そして、半導体レーザ素子１には、光出射端面に、非窓領域２４と比較しレーザ光の吸収が少ない窓領域２３が設けられている。

基板１１は、ｎ−ＧａＡｓを材料に含む。ｎ−バッファ層１２は、基板１１上に高品質のエピタキシャル層の積層構造を成長するために必要な緩衝層であり、ｎ−ＧａＡｓを層材料に含む。ｎ−クラッド層１３とｎ−ガイド層１４は、積層方向に対する任意の光閉じ込め状態を実現するように、屈折率と厚さが決定され、ｎ−ＡｌＧａＡｓを層材料に含む。ｎ−ガイド層１４のＡｌ組成は、２０％以上４０％未満であることが望ましい。また、ｎ−クラッド層１３のＡｌ組成は、ｎ−ガイド層１４のＡｌ組成に比べ大きくすることで屈折率を小さくすることが普通である。本発明における窓領域を形成した大出力端面放出型多モード半導体レーザ素子においては、ｎ−ガイド層１４の膜厚は、２００ｎｍ以上、たとえば４００ｎｍ程度であることが望ましい。ｎ−クラッド層１３の厚さは、１μｍ以上、３μｍ程度がよい。ｎ−ガイド層１４は、故意にドーピングをしない高純度層が使用される場合もあるが、ｎ−ガイド層１４の厚さを１００ｎｍ以上に設定する場合は、残留不純物の影響が大きく、ドーピングを施すほうがよい。また、本件発明の方法および構造は、用途に応じて、端面放出型シングルモード半導体レーザ素子に適用することもできる。

活性層１５は、下部バリア層１５ａ、量子井戸層１５ｂ、上部バリア層１５ｃを備える。下部バリア層１５ａおよび上部バリア層１５ｃは、量子井戸層１５ｂにキャリアを閉じ込める障壁の機能を有し、故意にドーピングをしない高純度のＡｌＧａＡｓを材料として含む。量子井戸層１５ｂは、故意にドーピングをしない高純度のＩｎＧａＡｓを材料として含む。量子井戸層１５ｂのＩｎ組成および膜厚、下部バリア層１５ａおよび上部バリア層１５ｃの組成によって決まるポテンシャル井戸の構造により、閉じ込められたキャリアの発光再結合エネルギーが決定される。上記は、単一の量子井戸層（ＳＱＷ）の構成について説明したが、量子井戸層１５ｂと下部バリア層１５ａおよび上部バリア層１５ｃとの積層を所望の数だけ繰り返した多重量子井戸層（ＭＱＷ）の構成を有する場合もある。また、上記では、故意にドーピングをしない高純度層での構成を説明したが、量子井戸層１５ｂ、下部バリア層１５ａおよび上部バリア層１５ｃに故意にドナーやアクセプタが添加される場合もある。さらに、下部バリア層１５ａとｎ−ガイド層１４とが同一の組成の場合があり、また、上部バリア層１５ｃとｐ−ガイド層１６とが同一の組成の場合があるため、下部バリア層１５ａ、上部バリア層１５ｃは必ずしも構成される必要はない。

ｐ−ガイド層１６とｐ−クラッド層１７とは、上述のｎ−クラッド層１３とｎ−ガイド層１４と対となり、積層方向に対する任意の光閉じ込め状態を実現するように、屈折率と厚さが決定される。ｐ−ガイド層１６とｐ−クラッド層１７とは、ｐ−ＡｌＧａＡｓを層材料に含む。ｐ−ガイド層１６のＡｌ組成は、２０％以上であることが一般的であり、３０％以上であることが望ましい。ｐ−クラッド層１７のＡｌ組成は、４０〜５０％程度が普通で、層中の光フィールドをｎ−クラッド層１３の方向にずらして導波路損失を小さくするためにｎ−クラッド層１３に比べ、ｐ−クラッド層１７のＡｌ組成は若干大きめに設定される。そして、ｐ−ガイド層１６のＡｌ組成は、ｐ−クラッド層１７のＡｌ組成に比べ小さく設定される。本発明における窓領域を形成した大出力端面放出型多モード半導体レーザ素子においては、ｐ−ガイド層１６の膜厚は、２００ｎｍ以上、たとえば４００ｎｍ程度であることが望ましい。ｐ−クラッド層１７の厚さは、１〜２μｍ程度がよい。なお、ｐ−ガイド層１６は、故意にドーピングをしない高純度層が使用される場合もあるが、ガイド層の厚さを１００ｎｍ以上に設定する場合は、残留不純物による導電性変動の影響が大きいため、製造再現性を高めるためにも、故意のドーピングを施すほうがよい。また、ｐ−クラッド層１７には、ｎ型の半導体層によって形成され、注入電流を狭窄して活性層１５における電流密度を高める電流狭窄層１７ａが形成される。そして、ｐ−コンタクト層１８は、活性層１５に対し正孔を注入するために電極とコンタクトを取る必要があるため、ｐ型不純物であるＺｎが高濃度にドーピングされている。

半導体レーザ素子１においては、半導体積層構造１０の一部が加工されて形成されたリッジ６によって、上部電極２０と下部電極２１から注入された電流が活性層１５の一部に集中し、レーザ光４が半導体レーザ素子１の外部に取り出されることになる。出射領域５（図１参照）から出射されるレーザ光４の光密度は高密度であるため、半導体レーザ素子１においては、光出射端面を含む所定の領域に、レーザ光の吸収が少ない窓領域２３を設け、それ以外の領域を非窓領域２４とすることによって、ＣＯＤの発生を防止している。

窓領域２３では、窓領域２３の半導体積層構造１０を構成する半導体層の少なくとも一部が混晶化されている。この混晶化によって窓領域２３のバンドギャップが大きくなる結果、非窓領域２４のバンドギャップと窓領域２３のバンドギャップとに大きな差が生じる。これによって、半導体レーザ素子１においては、光出射端面領域のレーザ光の吸収を抑制し、ＣＯＤ発生を防止する。そして、図３に示すように、半導体レーザ素子１を積層方向に垂直な面で切断した場合、電流狭窄層１７ａの半導体レーザ素子端部からの長さＷｂが、窓領域２３の当該半導体レーザ素子端部からの長さＷａよりも長くなるように、電流狭窄層１７ａおよび窓領域２３が形成される。

つぎに、図４〜図８を参照して、半導体レーザ素子１を製造する工程について図面を参照しながら説明する。図４〜図６は、図１に示した半導体レーザ素子を製造する工程を示すための、図１に示した半導体レーザ素子のｘ軸に垂直な面における断面図であり、図７および図８は、図１に示した半導体レーザ素子を製造する工程を示すための、図１に示した半導体レーザ素子のｚ軸に垂直な面における断面図である。図４に示すように、通常使用されるＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を採用するＭＯＣＶＤ装置を用いて、ＧａＡｓ半導体基板１１上に、ｎ−バッファ層１２、ｎ−クラッド層１３、ｎ−ガイド層１４、活性層１５、ｐ−ガイド層１６、ｐ−クラッド層１７、電流狭窄層１７ａ、ｐ−コンタクト層１８からなる半導体積層構造１０をエピタキシャル成長する。半導体積層構造１０をエピタキシャル成長する際において所定の半導体層に導電性を持たせるために、ｎ−バッファ層１２、ｎ−クラッド層１３のエピタキシャル成長過程で、ｎ型の不純物としてＳｉのドーピングを行い、ｐ−クラッド層１７、ｐ−コンタクト層１８のエピタキシャル成長過程で、ｐ型の不純物としてＺｎのドーピングを行う。また、ｎ型不純物を含む半導体層を窓領域のみに対応させて形成することによって、電流狭窄層１７ａを形成する。

そして、ｐ−コンタクト層１８表面に触媒ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてＳｉＮ_ｘ膜を堆積する。なお、ＳｉＮ_ｘ膜の堆積法はプラズマＣＶＤ法など他の手法を用いても良い。このＳｉＮ_ｘ膜は、ＳｉＨ_４流量を大幅に増加させたＳｉリッチ条件で成膜したものであり、ストイキオメトリ組成よりＳｉの比率が高い緻密な膜である。その後、フォトリソグラフィ工程およびエッチング工程を行い窓領域２３に対応する領域以外のＳｉＮ_ｘ膜を除去することによって、図５に示すように、ｐ−コンタクト層１８表面の窓領域２３に対応する領域に混晶化促進膜２５を形成する。なお、混晶化促進膜２５は、レーザ素子１の長手方向の前後で活性層１５を覆うように形成される。

次いで、触媒ＣＶＤ法を用い、混晶化促進膜２５と同一の材料を用いることによって、ｐ−コンタクト層１８および混晶化促進膜２５上に、Ｎリッチ条件で成膜したＳｉＮ_ｘ膜を堆積し、混晶化抑制膜２６を形成する。この混晶化抑制膜２６を構成するＳｉＮ_ｘ膜は、ストイキオメトリ組成よりＮの比率が高いものであり、原料であるシランとアンモニアガスとの流量をアンモニアリッチにした状態で成膜される。混晶化抑制膜２６は、Ｎリッチ条件で成膜したＳｉＮ_ｘ膜であるため、Ｓｉリッチ条件で成膜した混晶化促進膜２５よりも、密度が低く疎な膜である。言い換えると、窓領域２３に対応する領域上に形成される混晶化促進膜２５は、非窓領域２４に対応する領域上に形成される混晶化抑制膜２６よりも高い密度を有する緻密な膜である。そして、同一の材料に形成された誘電体膜においては、密度が高くなるにしたがって屈折率も高くなることから、窓領域２３に対応する領域上に形成される混晶化促進膜２５は、非窓領域２４に対応する領域上に形成される混晶化抑制膜２６よりも高い屈折率を有する膜であるといえる。たとえば、混晶化促進膜２５は、屈折率が２．０５のＳｉＮ_ｘ膜によって形成され、混晶化抑制膜２６は、屈折率が１．８５のＳｉＮ_ｘ膜によって形成される。そして、混晶化促進膜２５として形成されたＳｉリッチ条件で成膜したＳｉＮ_ｘ膜は、熱処理が行なわれた場合に直下の半導体層内部の不純物を拡散させる作用を有する。ここで、上述したストイキオメトリ組成との組成のずれは、混晶化促進膜２５の密度が混晶化抑制膜２６よりも密度が相対的に低くなるようにＳｉＮ_ｘ膜は生成されればよく、ストイキオメトリ組成とのずれは上述した場合に限られない。

混晶化促進膜２５、混晶化抑制膜２６を形成後、半導体積層構造１０に対して熱処理を実施する。この熱処理を行うための装置として、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いる。この熱処理は、混晶化促進膜２５下部のｐ−コンタクト層１８の不純物が拡散可能となる温度領域で行う。具体的には、熱処理の条件の例として、７７５℃、１８０秒のＲＴＡ処理を行う。この熱処理を行うことにより、混晶化促進膜２５直下の半導体層、すなわち、ｐ−コンタクト層１８に含まれるＺｎが半導体積層構造１０内部、つまりさらに下層に拡散する。そして、この熱処理は、混晶化促進膜２５下部のｐ−コンタクト層１８のＺｎを混晶化抑制膜２６部のｐ−コンタクト層１８のＺｎよりも多く拡散させて、図６に示すように混晶化促進膜２５が形成された領域の半導体積層構造１０の少なくとも一つの層における少なくとも一部領域を混晶化させる。この結果、混晶化促進膜２５下部の半導体積層構造１０に窓領域２３が形成される。また、混晶化抑制膜２６が形成された領域は、混晶化が行われていない非窓領域２４となる。

つづいて、エッチングにより、混晶化促進膜２５、混晶化抑制膜２６を除去した後、フォトリソグラフィ工程およびエッチング工程を行って、図７に示すように、ｐ−コンタクト層１８と、場合によってはｐ−クラッド層１７の上層の一部を除去し、リッジ構造を形成する。次いで、絶縁層１９を形成後、フォトリソグラフィ工程およびエッチング工程を行って、図８に示すように、上部電極２０に接触する領域以外の絶縁層１９を除去する。そして、上部電極２０および下部電極２１を形成後、半導体ウェハを劈開し、劈開面に高反射膜２および低反射膜３を形成した後、半導体レーザ素子１ごとにカッティングすることによって、最終的な半導体レーザ素子１となる。

ここで、従来の混晶化処理について説明する。従来では、図９に示すように、窓領域に対応する領域Ｓ１２３のみに高濃度不純物を含む拡散層１２５を形成し、熱処理によって不純物（Ｚｎ）を拡散させていた。

このＺｎは、拡散係数が高く不純物拡散しやすいため、領域Ｓ１２３のみならず、矢印Ｙ２に示すように、非窓領域に対応する領域Ｓ１２４にまで拡散してしまう場合がある。この結果、各電極への電圧印加によって注入された電流が流れる領域である非窓領域まで混晶化が進み低抵抗化してしまうため、その分、リーク電流が流れやすくなってしまうという問題があった。また、この方法で窓領域を製造した場合、もともとｐ型不純物を含むように形成されたｐ−コンタクト層１１８およびｐ−クラッド層１１７のうち光出射端面領域に、さらに高濃度のＺｎを拡散させる必要があるため、このＺｎに起因したリーク電流を増加させてしまうという問題があった。このため、従来では、図９に示すように、窓領域に対応させた領域に高抵抗層１１７ｂをさらに形成することによって、窓領域におけるリーク電流を阻止していた。

この高抵抗層１１７ｂは、高抵抗層として機能する膜をｐ−クラッド層１１７表面全面に形成した後にフォトリソ工程およびエッチング工程によって非窓領域の膜を除去することによって形成されるほか、非窓領域に成長阻害膜を形成した後に成長阻害膜が形成されていない窓領域のみに高抵抗層を選択的に再成長させることによって形成される。さらに、従来では、プロトンなどの不純物を拡散、注入することによって高抵抗層の抵抗を高めることにより、高いリーク電流阻止機能を持たせていた。したがって、従来では、窓領域および高抵抗層を形成するために、熱処理工程、フォトリソ工程、エッチング工程、再成長工程および不純物注入工程などの多数の複雑な工程を行なわなければならないという問題があった。

これに対し、本実施の形態１では、ｐ−コンタクト層１８表面のうち窓領域２３に対応する領域に、熱処理が行なわれた場合に直下の半導体層内部のＺｎを拡散させる作用を有する混晶化促進膜２５を形成し、非窓領域２４に対応する領域に混晶化抑制膜２６を形成する。混晶化促進膜２５は、高い密度を有し、高屈折率膜であるＳｉリッチ条件で成膜したＳｉＮ_ｘ膜である。また、混晶化抑制膜２６は、低い密度を有し、低屈折率膜であるＮリッチ条件で成膜したＳｉＮ_ｘ膜である。そして、本実施の形態１では、混晶化促進膜２５下部のコンタクト層のＺｎが拡散可能となる温度領域で熱処理を施すことにより、混晶化促進膜２５下部のｐ−コンタクト層１８のＺｎを、混晶化抑制膜２６下部のｐ−コンタクト層１８のＺｎよりも多く拡散させて、混晶化促進膜２５下部の半導体積層構造１０の少なくとも一部領域を混晶化している。この混晶化によって、非窓領域２４よりもバンドギャップが大きい窓領域２３を形成している。

図１０を参照して、本実施の形態１における窓領域形成のメカニズムについて説明する。密度の高い高屈折率膜である混晶化促進膜２５を窓領域２３に対応する領域Ｓ２３に形成し、密度の低い低屈折率膜である混晶化抑制膜２６を非窓領域２４に対応する領域Ｓ２４に形成し、熱処理を行なった場合、半導体積層構造１０のうち領域Ｓ２３と領域Ｓ２４との間に密度の差に起因して熱膨張率差が生じる。

この結果、矢印Ｙ１０に示すように、密度の高い高屈折率層が積層された領域Ｓ２３において歪みが強く現れる。そして、この歪みによって不安定化した積層構造間のエネルギーを安定させようと、ｐ−コンタクト層１８内部の拡散種であるＺｎ３１ｂが移動する。このＺｎ３１ｂは、エネルギー安定化のために、高屈折率層が直上に積層されたｐ−コンタクト層１８内において、矢印Ｙ１１のように歪みの原因となる混晶化促進膜２５とは逆の方向、すなわち、活性層側１５に移動するものと考えられる。そして、このＺｎ３１ｂが矢印Ｙ１１のように移動した結果、Ｚｎ３１ｂは、ｐ−コンタクト層１８を構成する原子３１ｄや、ｐ−クラッド層１７を構成する原子３２ａにぶつかり、このＺｎ３１ｂにぶつかった各原子３１ｄ，３２ａも矢印Ｙ１２に示すように、順次活性層１５側に移動していく。そして、移動した各原子３１ｄ，３２ａは、他の原子３２ｂなどにぶつかり、この各原子３１ｄ，３２ａにぶつかった原子３２ｂも、矢印Ｙ１３に示すように、順次活性層１５側に移動していく。この繰り返しで、混晶化促進膜２５下部の各構成層の各原子および空孔などがなだれ式に移動していき、領域Ｓ２３の半導体層が混晶化し、窓領域２３が形成される。このように、密度の高いＳｉリッチ条件で成膜された高屈折率膜であるＳｉＮ_ｘ膜は、熱処理が行なわれた場合に、直下の半導体層内部の不純物を拡散させる作用を有する。

また、密度の低い混晶化抑制膜２６が形成される領域Ｓ２４では、歪みが現れないため、ｐ−コンタクト層１８内のＺｎ３１ｃは、矢印Ｙ２１のように活性層１５側へ移動することがない。したがって、非窓領域２４に対応する領域Ｓ２４では、拡散種であるＺｎ３１ｃが移動しない。このため、ｐ−コンタクト層１８、ｐ−クラッド層１７、ｐ−ガイド層１６内部の各原子や空孔も移動しないため、領域Ｓ２４では混晶化が起こらず、非窓領域２４として機能することとなる。

このように、本実施の形態１では、密度の高い誘電体を混晶化促進膜２５として形成するとともに、密度の低い誘電体膜を混晶化抑制膜２６として形成し、さらに熱処理を行うだけで、ｐ−コンタクト層１８にもともと含まれているＺｎのうち混晶化促進膜２５下部の領域のＺｎのみを選択的に拡散させて窓領域２３を形成している。すなわち、本実施の形態１では、混晶化促進膜２５下部のｐ−コンタクト層１８のＺｎを混晶化抑制膜２６下部ｐ−のコンタクト層１８のＺｎよりも多く拡散させて、窓領域２３を形成している。したがって、本実施の形態によれば、窓領域に対応する領域に新たにｐ型不純物であるＺｎを高濃度でドーピングすることなく窓領域を簡易に形成することができるため、Ｚｎに起因するリーク電流を低減することが可能になる。

また、本実施の形態１によれば、窓領域の各半導体層は、ｐ−コンタクト層１８に含まれるＺｎが拡散することによって自ずと高抵抗となる。言い換えると、本実施の形態１にかかる半導体レーザ素子の製造方法によれば、窓領域の高抵抗化のために従来形成していた高抵抗層を形成する必要もなく、また、プロトンなどの不純物拡散または不純物注入による高抵抗化処理を行なう必要もない。したがって、本実施の形態１によれば、従来必要であった高抵抗層形成工程または高抵抗化工程などの複雑な工程を行なわずとも、窓領域に対応する領域への密度の高い高屈折率膜の形成工程、非窓領域に対応する領域への密度の低い高屈折率膜の形成工程、および、熱処理工程という簡易な工程を行うだけで、窓領域を形成するとともに、窓領域の高抵抗化を図ることができる。

また、従来では、窓領域のコンタクト層不純物濃度は、非窓領域のコンタクト層不純物濃度に比べて、高いまたは、同等であった。これに対し、本実施の形態１においては、ｐ−コンタクト１８内に含まれていたＺｎが他の半導体層内に拡散することによって窓領域２３を形成することから、ｐ−コンタクト層１８内のＺｎ濃度が低くなり、上部電極２０とのコンタクト抵抗も高くなるという効果も奏する。

なお、窓領域２３を形成するために、ｐ−コンタクト層１８に含まれるｐ型不純物であるＺｎをどの程度拡散させる必要があるかを具体的に説明する。複数の条件でそれぞれ熱処理工程を行なうことによって形成したそれぞれの半導体レーザ素子における、ｐ−コンタクト層１８内部で減少したｐ型不純物濃度と、窓領域におけるバンドギャップのシフト量との関係を求めた。図１１は、熱処理工程によるｐ−コンタクト層１８内部で減少したｐ型不純物濃度と、窓領域におけるバンドギャップのシフト量との関係を示す図である。以下、熱処理によって変化する半導体層のバンドギャップのシフト量を、エネルギーシフトとして説明する。

窓領域２３のバンドギャップが、非窓領域２４のバンドギャップよりも大きく変化することによって、窓領域２３のレーザ光の吸収を抑制することができる。このため、窓領域２３のバンドギャップが、非窓領域のバンドギャップよりも大きくなるように、熱処理工程によって窓領域２３における半導体積層構造の混晶化を進める必要がある。言い換えると、混晶化が進むと窓領域２３のバンドギャップが非窓領域のバンドギャップよりも大きくなりエネルギーシフトが大きくなるため、エネルギーシフトは混晶化度合いを示すものと考えられる。

図１１では、ｐ−コンタクト層１８の窓領域におけるｐ型不純物濃度が減少するにしたがって、窓領域のエネルギーシフトが大きくなる。これは、熱処理工程が行われることによって、窓領域に対応する領域のｐ−コンタクト層１８のＺｎが拡散によって他の半導体層に移動し、これによって窓領域における半導体層の混晶化が進められるためである。したがって、本実施の形態１においては、窓領域の混晶化を進めるためには、熱処理工程は、混晶化促進膜２５下部のｐ−コンタクト層１８のＺｎを混晶化抑制膜２６下部のｐ−コンタクト層１８のＺｎよりも多く拡散させて、混晶化促進膜２５下部のｐ−コンタクト層１８のＺｎ濃度を混晶化抑制膜２６下部のｐ−コンタクト層１８のＺｎ濃度よりも低くする条件で行なわれる必要がある。

そして、図１１に示すように、ｐ−コンタクト層１８の窓領域におけるｐ型不純物濃度の減少量が２×１０^１７ｃｍ^−３より低い場合には、窓領域のエネルギーシフトは０のままであるため、半導体層の混晶化が十分に進まず窓領域２３が適切に形成されない。このため、窓領域を適切に混晶化させて窓領域のエネルギーシフトを起こさせるためには、ｐ−コンタクト層１８内部で減少するｐ型不純物濃度が２×１０^１７ｃｍ^−３より高くなる条件で熱処理工程を行なう必要がある。言い換えると、熱処理工程は、混晶化促進膜２５下部のｐ−コンタクト層１８のＺｎ濃度を、混晶化抑制膜２６下部のｐ−コンタクト層１８のＺｎ濃度よりも２×１０^１７ｃｍ^−３以上低くする条件で行なわれる必要がある。

さらに、本実施の形態１においては、ＣＯＤ防止を可能とするバンドギャップ差を確保できる温度条件で熱処理工程を行なうことによって、窓領域の混晶化を確実に進めることが可能である。ここで、図１２に、ＲＴＡの熱処理温度と、この熱処理によって変化する半導体層のエネルギーシフト量との関係を示す。図１２における直線Ｌ１は、半導体層上に低屈折率膜であるＮリッチ条件で成膜したＳｉＮ_ｘ膜を形成した状態で熱処理を施した場合に対応し、直線Ｌ２は、半導体層上に高屈折率膜であるＳｉリッチ条件で成膜したＳｉＮ_ｘ膜を形成した状態で熱処理を施した場合に対応する。図１２に示すように、高屈折率膜を形成した場合の方が低屈折率膜を形成した場合よりもＲＴＡ温度に対する半導体積層構造のエネルギーシフトの傾きが小さいため、高屈折率膜に対応する直線Ｌ２と低屈折率膜に対応する直線Ｌ１とが交差する温度Ｔ２を境界として、高屈折率膜に対応したエネルギーシフトと、低屈折率膜に対応したエネルギーシフトとの大小関係が変化する。

本実施の形態１においては、非窓領域２４に対応する半導体積層構造１０上に、低屈折率膜であるＳｉＮ_ｘ膜を混晶化抑制膜２６として形成し、窓領域２３に対応する半導体積層構造１０上に、高屈折率膜であるＳｉリッチのＳｉＮ_ｘ膜を混晶化促進膜２５として形成している。したがって、高屈折率膜に対応したエネルギーシフトが、低屈折率膜に対応したエネルギーシフトよりも大きくなる温度条件で熱処理工程を行なうことによって、窓領域２３のバンドギャップを非窓領域２４のバンドギャップよりも大きくすることができる。このため、本実施の形態１においては、温度Ｔ２未満の処理温度で熱処理工程を行なえばよい。さらに、ＣＯＤ防止を可能とするバンドギャップ差がΔＥｇである場合には、このバンドギャップ差ΔＥｇを確保可能な熱処理温度Ｔ１で、熱処理工程を行なえばよい。

図１３に、実際に窓領域２３に対応する半導体積層構造１０上に高屈折率膜を形成し、非窓領域２４に対応する半導体積層構造１０上に低屈折率膜を形成した場合における、ＲＴＡの熱処理温度とエネルギーシフトとの関係を示す。直線Ｌ１１は、半導体積層構造上に低屈折率膜であるＮリッチ条件で成膜したＳｉＮ_ｘ膜を形成した状態で３０秒のＲＴＡ処理を施した場合に対応し、直線Ｌ２１は、半導体積層構造上に高屈折率膜であるＳｉリッチ条件で成膜したＳｉＮ_ｘ膜を形成した状態で３０秒のＲＴＡ処理を施した場合に対応する。そして、直線Ｌ１２は、半導体積層構造上に低屈折率膜であるＮリッチ条件で成膜したＳｉＮ_ｘ膜を形成した状態で１８０秒のＲＴＡ処理を施した場合に対応し、直線Ｌ２２は、半導体積層構造上に高屈折率膜であるＳｉリッチ条件で成膜したＳｉＮ_ｘ膜を形成した状態で１８０秒のＲＴＡ処理を施した場合に対応する。

図１３に示すように、いずれのＲＴＡ処理時間の場合も、ＲＴＡ処理温度を低くするにしたがって、高屈折率膜に対応するエネルギーシフトが低屈折率膜に対応するエネルギーシフトよりも大きくなる領域が現れる。

たとえば、ＲＴＡ処理時間が３０秒である場合には、約８５０℃未満の温度で熱処理を行なうことによって、高屈折率膜に対応するエネルギーシフトが低屈折率膜に対応するエネルギーシフトよりも大きくなる。したがって、直線Ｌ１１および直線Ｌ２１に示すように、ＲＴＡ処理時間が３０秒である場合には、８５０℃未満の処理温度で熱処理工程を行なうことによって、混晶化促進膜２５として形成された高屈折率膜下部の半導体層の混晶化を実現することができ、さらに、ＲＴＡ温度を８１０℃まで下げることによって、ＣＯＤ防止を可能とするバンドギャップ差ΔＥｇ１を確保することができる。また、直線Ｌ１２および直線Ｌ２２に示すように、ＲＴＡ処理時間が１８０秒である場合には、ＲＴＡ処理時間が３０秒である場合と比較して、エネルギーシフトとＲＴＡ処理温度との関係直線はさらに低温側にシフトする。このため、ＲＴＡ処理時間が１８０秒である場合には、ＲＴＡ処理時間が３０秒である場合よりもさらに低い温度である約８２０℃未満で熱処理工程を行なうことによって、混晶化促進膜２５として形成された高屈折率膜下部の半導体層の混晶化を実現することができ、さらに、ＲＴＡ温度を７７５℃まで下げることによって、ＲＴＡ処理時間３０秒の場合に確保できたバンドギャップ差ΔＥｇ１よりもさらに大きいバンドギャップ差ΔＥｇ２確保することができる。また、比較的低温での熱処理で混晶化が可能となるため、高温処理に起因する混晶化促進膜および混晶化抑制膜の半導体表面の荒れを防止できる。さらに、高温処理に起因するＺｎの非窓領域への拡散も低減できるため、非窓領域の混晶化も効果的に防止できる。

また、実施の形態１では、半導体積層構造上に形成する高屈折率膜および低屈折率膜として、ＳｉＮ_ｘ膜を形成した場合を例に説明したが、組成比を変えることによって、密度および屈折率を制御できるのであればＳｉＮ_ｘ膜に限らず、たとえば、ＳｉＯ_２膜を高屈折率膜、低屈折率膜の双方またはいずれかに採用してもよい。

また、本実施の形態では、図５および図６において、混晶化促進膜２５となるＳｉＮ_ｘ膜を、混晶化抑制膜２６となるＳｉＮ_ｘ膜よりも先に形成した場合を例に説明したが、もちろんこれに限らず、混晶化抑制膜２６となるＳｉＮ_ｘ膜を堆積後、フォトリソグラフィ工程およびエッチング工程を行い非窓領域２４に対応する領域以外のＳｉＮ_ｘ膜を除去することによって、混晶化抑制膜２６を形成した後、ｐ−コンタクト層１８および混晶化抑制膜２６上に、Ｓｉリッチ条件で成膜したＳｉＮ_ｘ膜を堆積して混晶化促進膜２５を形成してもよい。また用途に応じては、混晶化促進膜２５および混晶化抑制膜２６を用いる方法に比べて不純物の制御性は劣るが、混晶化促進膜２５のみを形成して混晶化を行ってもよい。

また、本実施の形態１では、図３に示すように、半導体レーザ素子１を積層方向に垂直な面で切断した場合、電流狭窄層１７ａの半導体レーザ素子１端部からの長さＷｂが、窓領域２３の当該半導体レーザ素子端部からの長さＷａよりも長くなるように、電流狭窄層１７ａが形成される。すなわち、図１４の平面図に示すように、電流狭窄層１７ａが形成される領域を領域Ｓ２１７ａとした場合、電流狭窄層１７ａは、窓領域２３を覆うように形成される。このように、電流狭窄層１７ａの半導体レーザ素子１端部からの長さＷｂが、窓領域２３の当該半導体レーザ素子端部からの長さＷａよりも長くなるようにすることによって、電流注入領域へのＺｎの拡散を確実に防止でき、リーク電流の低減を図ることができる。

また、本実施の形態１においては、この電流狭窄層１７ａの格子定数が、電流狭窄層１７ａの上下に形成される半導体層の格子定数よりも大きくなるように電流狭窄層１７ａを形成している。このように電流狭窄層１７ａの格子定数を設定することによって、拡散種であるＺｎが電流狭窄層１７ａの格子間を通り抜けやすくなるため、効果的に活性層１５までＺｎが到達でき、活性層１５が適切に混晶化されることとなる。

（実施の形態２）
つぎに、実施の形態２について説明する。図１５は、実施の形態２における半導体レーザのｚ軸に垂直な面における断面図であり、図１６は、実施の形態２における半導体レーザのｘ軸に垂直な面における断面図である。

図１５および図１６に示すように、実施の形態２にかかる半導体レーザ素子２０１の半導体積層構造２１０は、電流狭窄層１７ａに加え、拡散層２１７ｂを有するｐ−クラッド層２１７を備える。この拡散層２１７ｂは、電流狭窄層１７ａと活性層１５との間であり、電流狭窄層１７ａの直下に設けられる。拡散層２１７ｂは、ｐ−クラッド層２１７と同じ材料で形成された半導体層であって、拡散種であるＺｎを高濃度に含む半導体層である。

つぎに、図１７〜図１９を参照して、半導体レーザ素子２０１を製造する工程について図面を参照しながら説明する。図１７に示すように、実施の形態１と同様に、ＧａＡｓ半導体基板１１上に、ｎ−バッファ層１２、ｎ−クラッド層１３、ｎ−ガイド層１４、活性層１５、ｐ−ガイド層１６を形成する。そして、他の領域よりもＺｎの濃度を高くした拡散層２１７ｂと、ｎ型不純物を含む電流狭窄層１７ａとを窓領域のみに対応させて形成し、他の領域はＺｎのドーピングを行なってｐ−クラッド層２１７を形成する。次いで、実施の形態１と同様の処理を行なって、ｐ−コンタクト層１８を形成する。その後、図５に示す処理と同様の処理を行なって、図１８のように、ｐ−コンタクト層１８表面のうち、窓領域２３に対応する領域に混晶化促進膜２５を形成し、非窓領域２４に対応する領域に混晶化抑制膜２６を形成する。そして、実施の形態１と同様の熱処理工程を行なうことによって、図１９に示す窓領域２３を形成する。その後、図７に示す処理と同様の処理を行なってリッジ構造を形成し、図８に示す処理と同様の処理を行なって上部電極２０および下部電極２１を形成後、半導体ウェハを劈開し、劈開面に高反射膜２および低反射膜３を形成して、半導体レーザ素子２０１ごとにカッティングする。

本実施の形態２においては、電流狭窄層１７ａと活性層１５との間に、拡散種であるＺｎを高濃度に含む拡散層２１７ｂをさらに形成している。この拡散層２１７ｂに含まれるＺｎは、ｐ−コンタクト層１８に含まれるＺｎと同様に、熱処理工程が行われることによって拡散する機能を有する。このため、図２０に示すように、熱処理工程においては、拡散層２１７ｂにおけるＺｎ３３ａも矢印Ｙ２１３のように活性層１５側に移動し、ｐ−クラッド層２１７を構成する原子３２ｂや、ｐ−ガイド層１６を構成する原子３４ａにぶつかる。そして、このＺｎ３３ａにぶつかった各原子３２ｂ，３４ａも矢印Ｙ２１４に示すように、順次活性層１５側に移動していく。このため、矢印Ｙ１２のようになだれ式に移動するＺｎ３１ａや原子３１ｄ，３２ａのうち、矢印Ｙ２１２のように次の原子にぶつかることなく移動が止まってしまった原子３２ａがあった場合であっても、ｐ−コンタクト層１８より活性層１５側に設けられた拡散層２１７ｂ内のＺｎ３３ａが移動することによって、活性層１５側に移動する原子３２ｂ，３４ａが補充されることとなる。

したがって、実施の形態２においては、この拡散層２１７ｂのＺｎ３３ａの移動によって十分な量の原子が活性層１５まで移動可能となるため、実施の形態１よりも、より十分に混晶化を進めることができ、さらに性能の高い半導体レーザ素子を実現することが可能になる。

なお、本実施の形態２では、拡散種であるＺｎおよびＺｎにぶつかって移動する原子のうち活性層１５に到達するＺｎおよび原子が多くなるように、拡散層２１７ｂを電流狭窄層１７ａと活性層１５との間に形成した場合を例に説明したが、もちろんこれに限らない。拡散層２１７ｂは、拡散層２１７ｂは、拡散種であるＺｎを補充できるように、拡散種であるＺｎが含まれるｐ−コンタクト層１８と活性層１５との間のいずれかに設ければよい。また、拡散層２１７ｂを複数層設け、拡散種であるＺｎを十分補充できるようにしてもよい。

また、本実施の形態１，２では、拡散種としてｐ型の不純物のＺｎを例に説明したが、拡散種は、もちろんＺｎに限らず、ｐ型不純物ではＭｇ、Ｂｅなどの他の不純物であってもよい。本実施の形態２においては、拡散層２１７ｂの拡散種として前述のｐ型不純物のほか、ｎ型不純物のＳｉやＳｅでもかまわない。さらに、再成長時に混入するような、例えば、Ｏ，Ｃ，Ｈ，Ｓのような界面不純物、あるいは低温結晶成長などで導入される空孔であってもよい。

また、本実施の形態１，２においては、リッジ構造を有する半導体レーザ素子を例に説明したが、もちろん、リッジ構造を有する半導体レーザ素子に限らず、適用可能である。
上述の二つの実施例では、ＧａＡｓ半導体基板１１上にｎ−バッファ層１２、ｎ−クラッド層１３、ｎ−ガイド層１４、活性層１５、ｐ−ガイド層１６、ｐ−クラッド層２１７、ｐ−コンタクト層１８を形成した構造を最も好ましい例として説明してきたが、ＧａＡｓ半導体基板１１上に順次、ｐ−バッファ層、ｐ−クラッド層、ｐ−ガイド層、活性層、ｎ−ガイド層、ｎ−クラッド層、ｎ−コンタクト層を形成した構造であってもよい。また所望の発振波長に応じてＩｎＰ等の他の材料の基板や、他の材料系から積層構造を構成することもできる。

なお、本発明に関わるレーザ素子は、光ファイバと結合される半導体レーザモジュールや、光通信における送信機、あるいは、本発明の高出力特性を生かした、従来では実現できなかった送信機と受信機（あるいは中継器）の間が長距離の通信システムにおいて利用可能である。たとえば図２１に示す通信システム３１０のように、本実施の形態１，２にかかる半導体レーザ素子を用いて励起光源３０２を構成してもよい。この励起光源３０２は、本実施の形態１，２において説明した半導体レーザ素子３０２₁〜３０２_nを備えている。なお、通信システム３１０は、励起光源３０２に加え、半導体レーザ素子３０２₁〜３０２_nが出力する励起光を導波するマルチモード光ファイバ３２１₁〜３２１_nと、マルチモード光ファイバ３２１₁〜３２１_nが導波した励起光を結合し、ダブルクラッド光ファイバ３３１から出力させるＴＦＢ（Tapered Fiber Bundle）３０３と、ダブルクラッド光ファイバ３３１と接続点Ｃ１において接続する光ファイバグレーティングデバイス３０１ｂと、光ファイバグレーティングデバイス３０１ｂと接続点Ｃ２において接続する光ファイバ３０４と、光ファイバグレーティングデバイス３０１ｂと同様の構成を有し、光ファイバ３０４と接続点Ｃ３において接続する光ファイバグレーティングデバイス３０１ｃと、光ファイバグレーティングデバイス３０１ｃと接続点Ｃ４において接続するシングルモード光ファイバ３５１を備えるコリメータ部品３０５と、コリメータ部品３０５の出力端側に配置されるとともに、光学ステージ３６１に載置された波長変換素子３０６とを備える。また、この光ファイバ３０４は、一般的に、２Ｋｍ以上の長さを有し、各装置と各光ファイバは、光接合されている。

１，２０１ 半導体レーザ素子
２ 高反射膜
３ 低反射膜
４ レーザ光
５ 出射領域
６ リッジ
１０，２１０ 半導体積層構造
１１ 基板
１２ ｎ−バッファ層
１３ ｎ−クラッド層
１４ ｎ−ガイド層
１５，１１５ 活性層
１５ａ 下部バリア層
１５ｂ 量子井戸層
１５ｃ 上部バリア層
１６，１１６ ｐ−ガイド層
１７，１１７，２１７ ｐ−クラッド層
１７ａ，１１７ａ 電流狭窄層
１８，１１８ ｐ−コンタクト層
１９ 絶縁層
２０ 上部電極
２１ 下部電極
２３ 窓領域
２４ 非窓領域
２５ 混晶化促進膜
２６ 混晶化抑制膜
１１７ｂ 高抵抗層
１２５，２１７ｂ 拡散層

Claims (8)

1. 電極と接触するコンタクト層および活性層を含む複数の半導体層が積層された積層体を有するとともに、前記半導体層のバンドギャップが他の領域よりも大きい窓領域を光出射方向に沿った端面領域に有する半導体レーザ素子の製造方法において、
   前記電極から注入される電流を狭窄する電流狭窄層を前記活性層と前記コンタクト層との間に形成する電流狭窄層形成工程と、
   不純物が含まれた前記コンタクト層を形成するコンタクト層形成工程と、
   前記コンタクト層表面のうち前記窓領域以外の領域である非窓領域に対応する領域に第１の誘電体膜を形成する第１の誘電体膜形成工程と、
   前記コンタクト層表面のうち前記窓領域に対応する領域に第２の誘電体膜を形成する第２の誘電体膜形成工程と、
   前記第２の誘電体膜下部のコンタクト層の不純物が拡散可能となる温度領域で熱処理を施すことにより、前記第２の誘電体膜下部のコンタクト層の不純物を前記第１の誘電体膜下部のコンタクト層の不純物よりも多く拡散させて、前記第２の誘電体膜下部のコンタクト層の不純物濃度を、前記第１の誘電体膜下部のコンタクト層の不純物濃度よりも、２×１０ ^１７ ｃｍ ^−３ 以上低くすることによって、前記第２の誘電体膜下部の前記半導体層の少なくとも一部領域が混晶化した窓領域を形成する熱処理工程と、
   を含み、前記電流狭窄層は、該電流狭窄層の上下に形成される半導体層における格子定数よりも大きな格子定数を有することを特徴とする半導体レーザ素子の製造方法。
2. 当該半導体レーザ素子を積層方向に垂直な面で切断した場合、前記電流狭窄層の当該半導体レーザ素子端部からの長さは、前記窓領域の当該半導体レーザ素子端部からの長さよりも長いことを特徴とする請求項１に記載の半導体レーザ素子の製造方法。
3. 前記コンタクト層と前記活性層との間に拡散種を含む拡散層を形成する拡散層形成工程をさらに含むことを特徴とする請求項１または２に記載の半導体レーザ素子の製造方法。
4. 前記拡散層形成工程は、前記電流狭窄層と前記活性層との間に前記拡散層を形成することを特徴とする請求項３に記載の半導体レーザ素子の製造方法。
5. 前記第２の誘電体膜は、前記第１の誘電体膜よりも高い密度を有することを特徴とする請求項１〜４のいずれか一つに記載の半導体レーザ素子の製造方法。
6. 前記第２の誘電体膜は、前記第１の誘電体膜よりも高い屈折率を有することを特徴とする請求項１〜５のいずれか一つに記載の半導体レーザ素子の製造方法。
7. 前記第２の誘電体膜は、前記第１の誘電体膜と同一の材料によって形成される誘電体膜であることを特徴とする請求項１〜６のいずれか一つに記載の半導体レーザ素子の製造方法。
8. 前記熱処理工程は、前記第２の誘電体膜下部の半導体層の熱処理によるバンドギャップの変化量が、前記第１の誘電体膜下部の半導体層の熱処理によるバンドギャップの変化量よりも大きくなる温度領域で熱処理を施すことを特徴とする請求項１〜７のいずれか一つに記載の半導体レーザ素子の製造方法。

Images