JP6655538B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP6655538B2
JP6655538B2 JP2016542599A JP2016542599A JP6655538B2 JP 6655538 B2 JP6655538 B2 JP 6655538B2 JP 2016542599 A JP2016542599 A JP 2016542599A JP 2016542599 A JP2016542599 A JP 2016542599A JP 6655538 B2 JP6655538 B2 JP 6655538B2
Authority
JP
Japan
Prior art keywords
region
layer
impurity
semiconductor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016542599A
Other languages
English (en)
Other versions
JPWO2016024609A1 (ja
Inventor
谷口　英広
英広 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Publication of JPWO2016024609A1 publication Critical patent/JPWO2016024609A1/ja
Application granted granted Critical
Publication of JP6655538B2 publication Critical patent/JP6655538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/162—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3206—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures ordering or disordering the natural superlattice in ternary or quaternary materials
    • H01S5/3209—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures ordering or disordering the natural superlattice in ternary or quaternary materials disordered active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体素子に関するものである。
半導体素子の設計は、異なる物性を有する複数の半導体を、領域ごとに組み合わせることによって、所望の用途に応じた機能を有する半導体素子とすることをその本質の一つとする。素子設計において、たとえばバンドギャップや屈折率等の物性が重要である。このような半導体の物性は、積層する半導体の材料やドーピングする不純物の種類や濃度、組み合わせ等を変えることによって、所望の値に設計することができる。
物性を変化させる方法の１つに半導体の混晶化がある。混晶化の方法には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）による原子空孔の拡散によって半導体を混晶化させるＩＦＶＤ（Ｉｍｐｕｒｉｔｙ Ｆｒｅｅ Ｖａｃａｎｃｙ Ｄｉｓｏｒｄｅｒｉｎｇ）法がある。この方法は、たとえば半導体レーザ素子の作製に利用されている。半導体レーザ素子において、光出力が増加すると、端面においてレーザ光の吸収により熱が発生する場合がある。この場合、発熱によって端面が溶融し、レーザ素子の機能が停止してしまうＣＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）と呼ばれる現象が発生するおそれがあり、信頼性上問題となる。この問題を解決するための技術として、混晶化による端面透明化技術が開示されており、この技術の採用によってＣＯＤが発生する光出力限界を向上させることができる。
混晶化による端面透明化技術とは、半導体素子の端面近傍の半導体領域のバンドギャップエネルギーを、半導体の混晶化により拡大することによって、端面近傍を発光波長に対して透明化し、レーザ光の吸収を抑制する技術である（たとえば特許文献１〜５参照）。この透明化した領域は窓領域と呼ばれている。また、透明化されていない領域は非窓領域と呼ばれている。
また、混晶度を半導体の積層方向に延伸する領域ごとに変えることにより、種々の機能を有する半導体光素子を実現する技術が提案されている（たとえば特許文献６参照）。
特開２００７−２４２７１８号公報 特開平９−２３０３７号公報 特開平１０−２００１９０号公報 特開２００１−１５８５９号公報 特開２０１１−１０３４９４号公報 特開平６−７７５９６号公報
ここで、原子空孔拡散による混晶化の一例について説明する。図２６は、製造途中の半導体素子の端面近傍を示す図であり、原子空孔拡散による混晶化の一例を説明するための図である。図２６に示すように、混晶化される半導体層は、図示しない基板およびその上に形成された活性層と、活性層上にｐ型半導体層を挟んで形成されたｐ型不純物を含むｐ型クラッド層１０１２と、原子空孔の拡散を促進する機能を有する第１不純物をドーピングされ、コンタクト層として機能する導電性の高い第１不純物層１０１３と、第１不純物層１０１３上の非窓領域となる領域（図２６の破線より右側）に形成され、原子空孔の拡散を抑制する機能を有する第２不純物をドーピングされた第２不純物層１０２０とを備える。混晶化の際には、第２不純物層１０２０上に混晶化を抑制する抑制膜として機能する誘電体膜１０２１を形成する。さらに、その上の全面に混晶化を促進する促進膜として機能する誘電体膜１０２２を形成する。この状態でＲＴＡを行うことによって、窓領域となる領域の原子空孔が拡散されて半導体層が混晶化され、窓領域と非窓領域とが形成される。
このとき、各誘電体膜および各半導体層の境界部、たとえば図２６の誘電体膜１０２１と誘電体膜１０２２との境界部ｉ１００に隙間が生じ、半導体層の表面が誘電体膜１０２２によって覆われない領域ができる場合がある。このような領域がある状態でＲＴＡを行うと、当該領域に表面あれが生じる場合がある。
さらに、半導体層が表面あれを有する状態でレーザ素子を製造する場合を考える。図２７は、表面あれを有する半導体レーザ素子の一例を説明するための図であり、半導体レーザ素子の端面近傍を示す図である。図２７に示す半導体レーザ素子は、図２６に示す製造途中の半導体素子の上部をエッチングにより除去し、その上に絶縁膜１０１６と上部電極１０１７とを形成することにより製造されたものである。また、この半導体レーザ素子は、光出射端面側に形成された低反射率膜１００２と、光出射端面側と対向する後端面側に形成された図示しない高反射率膜とが形成する光共振器によってレーザ発振する。このとき、第１不純物層１０１３には、表面あれｒ１００が発生しているものとする。
この半導体レーザ素子を駆動するために、上部電極１０１７から電流を注入する。すると、注入された電流は、第１不純物層１０１３を介して下方へ流れるとともに、導電性の高い第１不純物層１０１３内を横方向に流れる。そして、第１不純物層１０１３内を流れる電流は、表面あれｒ１００に到達する。表面あれｒ１００に電流のエネルギーが与えられると、表面あれｒ１００を起点として転位が発生し、電流注入側の活性層、すなわち活性層のうち上部電極１０１７の下方に位置する領域に進行する。そして、転位が電流注入側の活性層に到達すると、電流注入により活性層に与えられているエネルギーにより急激に成長して転位ループが形成され、半導体レーザ素子が劣化する場合があるという課題がある。この場合、窓領域と非窓領域の境界近傍に存在する表面あれｒ１００が故障モードの起点となっている。
本発明は、上記に鑑みてなされたものであって、上述した故障モードの発生を抑制して、信頼性の高い半導体素子を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明の一態様に係る半導体素子は、活性層を有する半導体積層部と、前記活性層に電流を注入する電極と、を備える半導体素子であって、前記半導体積層部は、前記活性層の一部を含む前記積層方向に延伸する第１領域と、少なくとも前記活性層の端部の一部を含み、前記積層方向に延伸する第２領域と、前記第１領域と前記第２領域との間の前記活性層の一部を含み、前記積層方向に延伸する第３領域とを含み、前記第２領域は、前記第１領域よりも混晶度が高くされ、前記第３領域は、前記第１領域よりも混晶度が高くされ、かつ前記第２領域よりも混晶度が低くされた、ことを特徴とする。
また、本発明の一態様に係る半導体素子は、前記半導体積層部は、前記積層方向における最表領域に、不純物をドーピングされた上部不純物層と、前記上部不純物層より前記活性層側に形成され前記上部不純物層より前記不純物の濃度が低い下部不純物層と、を含み、少なくとも前記第１領域および前記第３領域の前記最表領域は前記上部不純物層を有し、前記第２領域の少なくとも一部において前記下部不純物層が前記半導体積層部の最表面に露出し、前記第３領域の前記第１領域との境界において前記下部不純物層が前記半導体積層部の最表面に露出していることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記第２領域近傍の前記第３領域に、故障モードを発生させる領域が配置されており、前記故障モードを発生させる領域を起点とした故障モードによる故障が抑制されていることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記上部不純物層は、混晶化を促進する機能を有する第１不純物をドーピングされた上部第１不純物層であり、前記下部不純物層は、前記上部第１不純物層より前記第１不純物の濃度が低い下部第１不純物層であることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記第３領域の前記上部不純物層の前記所定の一方向における幅は、３μｍ以上であることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記第３領域において前記下部不純物層が前記露出する領域の前記所定の一方向における幅は、２μｍ以上であることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記電極は、前記第１領域の前記上部不純物層と接し、前記第３領域の前記上部不純物層と離間していることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記半導体積層部は、前記半導体積層部の最表面と前記活性層との間に、前記第１不純物を含み、前記第１領域における前記第１不純物の含有量をＣ１１、前記第２領域における前記第１不純物の含有量をＣ１２、前記第３領域における前記第１不純物の含有量をＣ１３とすると、Ｃ１２≧Ｃ１３≧Ｃ１１の関係であることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記半導体積層部は、前記半導体積層部の最表面と前記活性層との間に、前記混晶化を抑制する機能を有する第２不純物を含み、前記第１領域おける前記第２不純物の含有量をＣ２１、前記第２領域における前記第２不純物の含有量をＣ２２、前記第３領域における前記第２不純物の含有量をＣ２３とすると、Ｃ２１≧Ｃ２３≧Ｃ２２の関係であることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記第３領域の、前記活性層に平行で前記第１領域に向かう方向のうちの少なくとも所定の一方向における前記活性層の長さが、５μｍ以上であることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記第３領域は、前記第２領域より多く不活性原子を含むことを特徴とする。
また、本発明の一態様に係る半導体素子は、前記半導体素子は、端面発光型の半導体レーザ素子であり、前記所定の一方向は、当該半導体レーザ素子内での光の導波方向であることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記光が導波する領域の全域にわたって、前記所定の一方向における前記第３領域の前記活性層の長さが５μｍ以上であることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記活性層に平行で前記第３領域から前記第１領域に向かうあらゆる方向において、前記第３領域の前記活性層の長さが５μｍ以上であることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記第３領域の前記混晶度は、前記第３領域の前記第２領域との境界における前記第２領域の前記混晶度と等しい値から、前記第３領域の前記第１領域との境界における前記第１領域の前記混晶度と等しい値へと変化していることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記第３領域の前記混晶度は、前記活性層に平行で前記第３領域の前記第２領域との境界から前記第３領域の前記第１領域との境界に向かうあらゆる方向において、値が略テーパー形状になるように変化していることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記第３領域の前記混晶度は、前記活性層に平行で前記第３領域の前記第２領域との境界から前記第３領域の前記第１領域との境界に向かうあらゆる方向において、値が略階段形状になるように変化していることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記第３領域の前記混晶度は、前記活性層に平行で前記第３領域の前記第２領域との境界から前記第３領域の前記第１領域との境界に向かうあらゆる方向において、値が前記第１領域近傍付近で急激に低くなるように変化していることを特徴とする。
また、本発明の一態様に係る半導体素子は、前記第３領域の前記混晶度は、前記活性層に平行で前記第３領域の前記第２領域との境界から前記第３領域の前記第１領域との境界に向かうあらゆる方向において、値が高低を繰り返すように変化していることを特徴とする。
本発明によれば、窓領域と非窓領域の近傍付近を起点とする故障モードを抑制して、信頼性の高い半導体素子を実現することができる。
図１は、実施の形態１に係る半導体素子の模式的な斜視図である。 図２は、図１に示す半導体素子のｘ−ｙ面における断面および混晶度を示す図である。 図３は、図１に示す半導体素子のｙ−ｚ面における断面および混晶度を示す図である。 図４は、図１に示す半導体素子のｘ−ｚ面における上面図である。 図５は、図３の部分拡大図である。 図６は、半導体レーザ素子の製造方法のフロー図である。 図７は、実施の形態１に係る半導体素子の製造方法の一例を説明する図である。 図８は、実施の形態１に係る半導体素子の製造方法の一例を説明する図である。 図９は、実施の形態１に係る半導体素子の製造方法の一例を説明する図である。 図１０は、実施の形態１に係る半導体素子の製造方法の一例を説明する図である。 図１１は、実施の形態１に係る半導体素子の製造方法の一例を説明する図である。 図１２は、実施の形態１に係る半導体素子の製造方法の一例を説明する図である。 図１３は、実施の形態１に係る半導体素子の製造方法の一例を説明する図である。 図１４は、実施の形態１に係る半導体素子の製造方法の一例を説明する図である。 図１５は、実施の形態２に係る半導体素子のｙ−ｚ面における断面および混晶度を示す図である。 図１６は、実施の形態２に係る半導体素子の製造方法の一例を説明する図である。 図１７は、実施の形態３に係る半導体素子のｘ−ｙ面における断面および混晶度を示す図である。 図１８は、実施の形態３に係る半導体素子のｙ−ｚ面における断面および混晶度を示す図である。 図１９は、実施の形態３に係る半導体素子の製造方法の一例を説明する図である。 図２０は、実施の形態３に係る半導体素子の製造方法の一例を説明する図である。 図２１は、実施の形態３に係る半導体素子の製造方法の一例を説明する図である。 図２２は、実施の形態３に係る半導体素子の製造方法の一例を説明する図である。 図２３は、実施の形態３に係る半導体素子の製造方法の一例を説明する図である。 図２４は、実施の形態３に係る半導体素子の製造方法の一例を説明する図である。 図２５は、実施の形態３に係る半導体素子の製造方法の一例を説明する図である。 図２６は、原子空孔拡散による混晶化の一例を説明するための図である。 図２７は、表面あれを有する半導体レーザ素子の一例を説明するための図である。 図２８は、活性層近傍の透過型電子顕微鏡像のコントラストのプロファイルの一例を用いた混晶度の定義を説明するための図である。
以下に、図面を参照して本発明に係る半導体素子の実施の形態を説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一または対応する要素には適宜同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
（実施の形態１）
まず、本発明の実施の形態１に係る半導体素子について説明する。本実施の形態１に係る半導体素子は、端面発光型の半導体レーザ素子であって、リッジ構造を有しており、これによって光の幅方向の閉じ込めと電流狭窄構造とを実現するものである。
図１は、実施の形態１に係る半導体素子の模式的な斜視図である。以下では、図１に示すように、半導体の積層方向をｙ軸、ｙ軸に直交する面方向のうち、レーザ光の光出射方向をｚ軸、ｙ軸およびｚ軸に直交する方向をｘ軸とする。図１に示すように、この半導体レーザ素子１００は、素子本体１の光出射端面側に形成された反射率がたとえば１０％以下の低反射率膜２と、光出射端面側と対向する後端面側に形成された反射率がたとえば９０％以上の高反射率膜３とを有している。そして、半導体レーザ素子１００は低反射率膜２を介してレーザ光Ｌを出射する。
図２、図３は、図１に示す半導体レーザ素子のｘ−ｙ面、ｙ−ｚ面における断面および混晶度を示す図である。すなわち、図２、図３は、図１の断面Ｓ１、断面Ｓ２での断面を示している。なお、混晶度について後に詳述する。
図２に示すように、この半導体レーザ素子１００は、ｎ側電極である下部電極４を底面に形成したｎ型のＧａＡｓからなる基板５と、基板５上に順次形成された、ｎ型バッファ層６、ｎ型クラッド層７、ｎ型ガイド層８を有するｎ型半導体層領域９と、活性層１０と、ｐ型ガイド層１１、下部第１不純物層としてのｐ型クラッド層１２および上部第１不純物層１３を有するｐ型半導体層領域１４とを含む半導体積層部１５を備えている。ここで、ｘ軸方向の中央部においてｐ型クラッド層１２の上部および上部第１不純物層１３（１３ａ）は断面が台形であり、ｚ軸方向に延伸したストライプ形状を有している。これによって半導体レーザ素子１００はリッジ構造となっている。さらに、リッジ構造の両側にはｐ型クラッド層１２、上部第１不純物層１３（１３ｂ）によるサポートメサ構造が形成されている。また、半導体レーザ素子１００は、ｐ型半導体層領域１４上に形成された絶縁膜１６と、絶縁膜１６が形成されていないリッジ構造の台形の上底を介して上部第１不純物層１３に接触するｐ側電極である上部電極１７とを備えている。
ｎ型バッファ層６は、ＧａＡｓからなり、基板５上に高品質のエピタキシャル層の積層構造を成長するための緩衝層である。ｎ型クラッド層７とｎ型ガイド層８とは、積層方向に対する所望の光閉じ込め状態を実現するように、屈折率と厚さが設定されたＡｌＧａＡｓからなる。なお、ｎ型ガイド層８のＡｌ組成は、２０％以上４０％未満であることが望ましい。また、ｎ型クラッド層７は、ｎ型ガイド層８よりも屈折率が小さくなっている。また、ｎ型ガイド層８の厚さは、５０ｎｍ以上、たとえば１０００ｎｍ程度であることが望ましい。ｎ型クラッド層７の厚さは、１μｍ〜３μｍ程度が望ましい。また、これらのｎ型半導体層領域９は、ｎ型ドーパントとしてたとえば珪素（Ｓｉ）を含む。
活性層１０は、下部バリア層１０ａ、量子井戸層１０ｂ、上部バリア層１０ｃを備え、単一の量子井戸（ＳＱＷ）構造を有する。下部バリア層１０ａおよび上部バリア層１０ｃは、量子井戸層１０ｂにキャリアを閉じ込める障壁の機能を有し、故意にドーピングをしない高純度のＡｌＧａＡｓからなる。量子井戸層１０ｂは、故意にドーピングをしない高純度のＩｎＧａＡｓからなる。量子井戸層１０ｂのＩｎ組成および膜厚、下部バリア層１０ａおよび上部バリア層１０ｃの組成は、所望の発光中心波長（たとえば０．９８μｍ）に応じて設定される。なお、活性層１０の構造は、量子井戸層１０ｂとその上下に形成されたバリア層の積層構造を所望の数だけ繰り返した多重量子井戸（ＭＱＷ）構造でもよいし、下部バリア層１０ａおよび上部バリア層１０ｃの無いバルク構造としてもよい。また、上記では、故意にドーピングをしない高純度層での構成を説明したが、量子井戸層１０ｂ、下部バリア層１０ａおよび上部バリア層１０ｃに故意にドナーやアクセプタが添加される場合もある。
ｐ型ガイド層１１およびｐ型クラッド層１２は、上述のｎ型クラッド層７およびｎ型ガイド層８と対になり、積層方向に対する所望の光閉じ込め状態を実現するように、屈折率と厚さとが設定されたＡｌＧａＡｓからなる。ｐ型ガイド層１１のＡｌ組成は、２０％以上４０％未満であることが望ましい。ｐ型クラッド層１２はｐ型ガイド層１１よりも屈折率が小さくなっている。層中の光のフィールドをｎ型クラッド層７の方向にずらして導波路損失を小さくするために、ｐ型クラッド層１２のＡｌ組成はｎ型クラッド層７に比べて若干大きめに設定される。そして、ｐ型ガイド層１１のＡｌ組成は、ｐ型クラッド層１２のＡｌ組成に比べ小さく設定される。また、ｐ型ガイド層１１の厚さは、５０ｎｍ以上、たとえば１０００ｎｍ程度であることが望ましい。ｐ型クラッド層１２の厚さは、１μｍ〜３μｍ程度が望ましい。また、これらのｐ型半導体層領域１４は、ｐ型ドーパントとして炭素（Ｃ）を含む。ｐ型ガイド層１１のＣ濃度は、たとえば０．１〜１．０×１０１７ｃｍ−３に設定され、０．５〜１．０×１０１７ｃｍ−３程度が好適である。ｐ型クラッド層１２のＣ濃度は、たとえば１．０×１０１７ｃｍ−３以上に設定される。
上部第１不純物層１３は、ｐ型不純物である第１不純物として、たとえば１．０×１０１７〜５．０×１０１９〜５．０×１０２０ｃｍ−３程度のＣがドーピングされたＧａＡｓからなる。
ｐ型半導体層領域１４内のＣは、後述するＲＴＡによってｐ型半導体層領域１４内に拡散される場合があるが、Ｃは拡散係数が小さいためＲＴＡによる拡散はほとんど起こらない。そのため、上部第１不純物層１３は、Ｃの濃度が十分高く導電性が高いので、上部電極１７との接触抵抗が低いコンタクト層として好適である。
同様にｐ型半導体層領域１４内には、ＲＴＡによってｐ型不純物である第２不純物として亜鉛（Ｚｎ）が拡散されている。これは後述する製造過程においてＺｎがドーピングされた層を形成し、この層からＲＴＡによりＺｎを拡散させたことによる。Ｚｎは拡散係数が大きいため、ＲＴＡによりｐ型半導体層領域１４内に拡散されている。なお、Ｚｎがドーピングされた層は、拡散によりＺｎの濃度が低くなるため、導電性が低くなる場合がある。そのため後述する製造過程ではエッチングにより除去されている。
なお、ＣおよびＺｎは製造過程におけるＲＴＡによる原子空孔の拡散を促進、または、抑制する機能を有する。また、ＣおよびＺｎそれ自体がＲＴＡにより拡散される場合があるが、本実施の形態１において、ＲＴＡの温度や時間等の条件は、ＣおよびＺｎがＲＴＡにより活性層１０まで拡散されることがないように調整されていることが好ましい。また、絶縁膜１６はたとえばＳｉＮｘからなる。
また、上部電極１７は、上部第１不純物層１３の半導体材料とオーミック接触する金属材料からなる。
さらに、この半導体レーザ素子１００では、絶縁膜１６により上部電極１７とｐ型半導体層領域１４との接触面積を開口部１６ａに制限することによって電流狭窄構造が実現されている。
上部電極１７は、絶縁膜１６により第２領域１５ｂおよび第３領域１５ｃにおいて、半導体積層部１５の最表面と離間している。これによって、半導体レーザ素子１００は、第１領域１５ａ上へ選択的に電流注入領域が形成される。なお、絶縁膜によらず、第１領域１５ａの直上部に選択的に上部電極１７を形成することによって、第２領域１５ｂおよび第３領域１５ｃへの電流の注入を抑制してもよい。
ここで、図２および図３に示すように、半導体積層部１５は、第１領域１５ａと、第２領域１５ｂと、第３領域１５ｃとを有する。
第１領域１５ａ、第２領域１５ｂ、第３領域１５ｃは、活性層１０の一部を含み、積層方向に延伸している３つの領域である。図４は、図１に示す半導体素子のｘ−ｚ面における上面図である。図４に示すように、第２領域１５ｂは第１領域１５ａを囲むように半導体レーザ素子１００の四方の端面に隣接する領域に形成され、第３領域１５ｃは第１領域１５ａと第２領域１５ｂとの間に形成されている。
つぎに、半導体レーザ素子１００の混晶度について説明する。図２および図３の半導体レーザ素子１００の下方には、各領域における原子空孔拡散による混晶度を示している。図示するように、第２領域１５ｂは、第１領域１５ａより混晶度が高く、第３領域１５ｃは、第１領域１５ａより混晶度が高く第２領域１５ｂより混晶度が低くなっている。なお、半導体は混晶化されるとバンドギャップエネルギーが高くなるので、半導体の混晶度は、混晶化されていない状態の当該半導体のバンドギャップエネルギーと、混晶化された半導体のバンドギャップエネルギーとの差に比例する量として表すことができる。
この第２領域１５ｂは、ＲＴＡによる原子空孔の拡散によって十分に混晶化された領域であり、第１領域１５ａよりも混晶度が高い。すなわち、第２領域１５ｂはＩＦＶＤ法により形成される窓領域に相当し、第１領域１５ａはＩＦＶＤ法より形成される非窓領域に相当する。これによって、第２領域１５ｂの活性層１０のバンドギャップエネルギーと第１領域１５ａの活性層１０のバンドギャップエネルギーとの差がたとえば１０ｍｅＶ以上とされている。なお、１ｅＶは約１．６０×１０−１９ジュールである。
窓領域とは、活性層の中央付近の、電流を注入されて発光するべき領域のバンドギャップエネルギーよりもバンドギャップエネルギーが高い領域であって、十分に混晶化されている領域である。また、非窓領域とは、窓領域でない領域であって、混晶化が抑制された領域である。
ここで、混晶度の指標について例を示す。図２８は、活性層付近の透過型電子顕微鏡（ＴＥＭ）像のコントラストのプロファイルの一例を用いた混晶度の定義を説明するための図である。実線が第１領域のプロファイル、点線が第２領域のプロファイル、破線が第３領域のプロファイルをそれぞれ示す。横軸は量子井戸層とガイド層の積層方向における位置(ナノメートルのオーダー)を示し、縦軸はプロファイルの規格化強度を示している。すなわち、各プロファイルの強度は、理解しやすいように、ガイド層の平均値を最小に、量子井戸層のピーク値を最大として規格化してある。第１領域及び第２領域のプロファイルは、平均的なプロファイル、第３領域では位置によりプロファイルは変化するので、一例を示している。図２８に示すように、ほとんど混晶化が進んでいない第１領域に比べて、混晶化が進んでいる第２領域では、量子井戸層とガイド層との境界が不明瞭になり、プロファイルが広がっているのが分かる。そこで、混晶度の指標として、プロファイルの最大強度に対する半値全幅を用いることが可能である。なお、図２８では、両矢線で第２領域の半値全幅を例として示している。半値全幅が広いと混晶度が高いことを示し、逆に半値全幅が狭いと混晶度が小さいこと示す。第３領域のプロファイルの半値全幅は、第１領域のプロファイルの半値全幅の平均値と、第２領域のプロファイルの半値全幅の平均値との間の値になるので、混晶度も両者の間の値となるのである。
つぎに、この半導体レーザ素子１００の動作について説明する。まず、下部電極４と上部電極１７の間に電圧を印加して、ｎ型半導体層領域９とｐ型半導体層領域１４とから活性層１０にキャリアを注入する。このとき、上部電極１７からｐ型半導体層領域１４を介して注入されるホールキャリアは、その電流経路が絶縁膜１６により開口部１６ａに狭窄されて、電流密度が高められた状態で効率よく活性層１０に注入される。このとき、電流が注入される幅である開口部１６ａの幅を電流注入幅とする。電流を注入された活性層１０は所定の発光中心波長を有する光を発光する。発光した光は、ｘ軸方向はリッジ構造によって、ｙ軸方向はガイド層とクラッド層との屈折率差によって、活性層１０の近傍に閉じ込められてｚ軸方向に導波しながら、活性層１０の光増幅作用と、低反射率膜２と高反射率膜３とが形成する光共振器によってレーザ発振する。これによって、図１に示すように半導体レーザ素子１００はレーザ光Ｌを出射する。
この半導体レーザ素子１００では、窓領域である第２領域１５ｂが非窓領域である第１領域１５ａを囲むように半導体レーザ素子１００の四方の端面に隣接する領域に形成されているため、窓領域におけるレーザ光の吸収が少なくなり、ＣＯＤの発生が抑制される。なお、非窓領域と窓領域との原子空孔拡散による混晶度、および、バンドギャップエネルギーの差が大きいほど、窓領域におけるレーザ光の吸収が少なくなり、ＣＯＤの発生がより抑制される。なお、ＣＯＤの発生を抑制するには、少なくとも半導体レーザ素子１００のレーザ光出射側の端部に窓領域が形成されていればよく、レーザ光出射方向（ｚ軸方向）の両端部に窓領域が形成されていることがより好ましい。
なお、半導体レーザ素子１００は、電流注入幅が、たとえば６μｍで５００ｍＷ以上の光強度でシングルモード発振する構成であってよい。このとき、半導体レーザ素子１００の電流注入幅１μｍあたりの最大光出力は、８０ｍＷ／μｍ以上となる。また、半導体レーザ素子１００は、電流注入幅が、たとえば１００μｍで１１Ｗ以上の光強度でマルチモード発振する構成であってよい。このとき、半導体レーザ素子１００の電流注入幅１μｍあたりの最大光出力は、１１０ｍＷ／μｍ以上となる。このように、高出力なレーザにおいては、単位電流注入幅あたりの光出力が非常に大きくなるため、ＣＯＤが発生しやすくなる。しかしながら、本実施の形態１に係る半導体レーザ素子１００は、ＣＯＤの発生が抑制されているため、このような高出力下においても信頼性の高い半導体レーザ素子を実現することができる。
つぎに、本実施の形態１に係る半導体レーザ素子１００についてより具体的に説明する。
図５は、図３の部分拡大図である。半導体積層部１５の積層方向における最表面を含む最表領域１５Ａは、下部第１不純物層としてのｐ型クラッド層１２と、上部第１不純物層１３ａおよび上部第１不純物層１３ａと離間して島状に形成された島部である上部第１不純物層１３ｂを含む上部第１不純物層１３とを含んでいる。
また、図２、図３にも示すように、第１領域１５ａは、ｐ型クラッド層１２と上部第１不純物層１３とを有する。第１領域１５ａにおいて、上部第１不純物層１３（１３ａ）が上部電極１７と接している。第２領域１５ｂでは、ｐ型クラッド層１２が半導体積層部１５の最表面に露出している。第３領域１５ｃは、第１領域１５ａとの境界においてｐ型クラッド層１２が半導体積層部１５の最表面に露出している。その結果、第３領域１５ｃの上部第１不純物層１３（１３ｂ）は、上部電極１７と離間している。
すなわち、半導体レーザ素子１００は、電流注入領域と窓領域である第２領域１５ｂとが離間し、第２領域１５ｂおよび上部第１不純物層１３ｂへの電流注入が抑制された構造である。第２領域１５ｂに電流が注入されてしまうと、注入された電流によって発熱が生じる場合がある。ここで、半導体については、一般に温度が上昇するとバンドギャップが狭くなることが知られている。したがって、第２領域１５ｂに電流が注入されると、第２領域１５ｂのバンドギャップが狭くなる。すると、活性層１０の混晶化による第２領域１５ｂと第１領域１５ａとのバンドギャップエネルギーの差が小さくなってしまう場合がある。
本実施の形態１に係る半導体レーザ素子１００は、半導体積層部１５の第１領域１５ａにおける最表面に位置し、かつ第２領域１５ｂからは離間した電流注入領域を形成することで、第２領域１５ｂと第１領域１５ａとのバンドギャップエネルギー差の減少が防止されるので、より大きいバンドギャップエネルギー差を備えた半導体レーザ素子を実現している。
ここで、図２、図３、図５に示すように、第３領域１５ｃの上部第１不純物層１３ｂには、後述するＲＴＡによる表面あれｒ１が生じている場合がある。
図２７を用いて説明したように、第１不純物層１０１３の表面に表面あれｒ１００が形成されている場合、これに起因して半導体レーザ素子が劣化する場合がある。
これに対し、半導体レーザ素子１００において、表面あれｒ１は第３領域１５ｃにある。そのため、転位が進行すると、まずＲＴＡにより混晶化された第３領域１５ｃの活性層１０に到達することとなる。第３領域１５ｃの活性層１０は、ＲＴＡにより混晶化されているため、結晶度が低くなっており、そこでは転位が成長しにくく、さらには第１領域１５ａに到達しにくい。その結果、半導体レーザ素子１００は、転位の成長が抑制され、信頼性の高い半導体レーザ素子である。
なお、図５に示す第３領域１５ｃのｚ軸方向における幅Ｗ１は、表面あれｒ１による転位が第１領域１５ａの活性層１０に到達しない程度に広いことが好ましく、たとえば５μｍ以上であることが好ましい。なお、幅Ｗ１は、ｚ軸方向における第３領域１５ｃの活性層１０の長さに相当する。一方、幅Ｗ１を広くし過ぎると半導体レーザ素子１００が不要に大型化してしまうため、たとえば５０μｍ以下であることが好ましい。また、半導体レーザ素子１００の素子長は数ｍｍ程度であるから、幅Ｗ１は素子長に対して０．１％〜１０％程度の割合を占める値であればよい。
また、第３領域１５ｃの上部第１不純物層１３ｂのｚ軸方向における幅Ｗ２は、たとえば１０μｍであるが、加工精度から３μｍ以上であることが好ましく、上部第１不純物層１３ｂの下部の活性層１０が十分に混晶化される程度に狭いことが好ましい。また、第３領域１５ｃにおいてｐ型クラッド層１２が露出する領域のｚ軸方向における幅Ｗ３は、表面あれｒ１による転位が第１領域１５ａの活性層１０に到達しない程度に広いことが好ましく、たとえば２μｍ以上であることが好ましい。
さらに、半導体レーザ素子１００において、図５に示す第３領域１５ｃの上部第１不純物層１３ｂは、上部電極１７および第１領域１５ａの上部第１不純物層１３ａと離間している。そのため、表面あれｒ１に直接、あるいは上部第１不純物層１３を経由して電流が注入されることがない。したがって、半導体レーザ素子１００は、表面あれｒ１に電流が注入されて転位が進行することが防止され、信頼性の高い半導体レーザ素子である。
さらにまた、半導体レーザ素子１００において、第１領域１５ａおよび第３領域１５ｃのｐ型半導体層領域１４には、Ｚｎが拡散されている。Ｚｎは多量にドーピングされると、その一部は結晶中において格子間に不活性原子として存在する。この不活性原子は点欠陥を埋める機能を有する。そのため、半導体レーザ素子１００において、表面あれｒ１で生じた転位が活性層１０に進行しても、第１領域１５ａの活性層１０に到達する前にＺｎによって埋められ易くなる。したがって、半導体レーザ素子１００は、Ｚｎにより転位が埋められることにより転位の進行が抑制されており、信頼性の高い半導体レーザ素子である。
なお、実施の形態１に係る半導体レーザ素子においては、活性層に平行で第３領域から第１領域に向かう方向のうちの少なくとも所定の一方向、すなわち当該半導体レーザ素子内での光の導波方向（ｚ軸方向）だけでなく光の導波方向と直交する方向（ｘ軸方向）にも第３領域を設けているが、第３領域は少なくともｚ軸方向の一部に設ければよい。ｚ軸方向の一部でも第３領域の活性層の長さが十分に長ければ、その部分において表面あれによる転位が第１領域の活性層に到達することを防止することができる。
また、半導体レーザ素子は、動作時に、ｚ軸方向に沿ってｘ−ｙ面内に有限の広がりを有するレーザ光が導波する領域が形成される。たとえば半導体レーザ素子１００では、ｘ軸方向はリッジ構造によって、ｙ軸方向はガイド層とクラッド層との屈折率差によって、光が活性層１０の近傍に閉じ込められてｚ軸方向にレーザ光が導波する領域が形成される。このレーザ光が導波する領域では、転位に光のエネルギーが供給されるため、転位が成長しやすい。そのため、この領域のｘ−ｙ面内の全域にわたって、ｚ軸方向における第３領域の活性層の長さを５μｍ以上にすると、表面あれに起因する信頼性の劣化を防止する本発明の効果をより顕著に得ることができる。
また、後述する製造過程において基板５をへき開する際に、へき開面に傷が生じる場合があり、その傷に電流が注入されると転位が成長する。実施の形態１に係る半導体素子のように、ｘ軸方向に第３領域を設けると、へき開面に生じた傷からの転位成長も抑制することができ、よりいっそう信頼性の高い半導体レーザ素子を得ることができる。
つぎに、この半導体レーザ素子１００の製造方法の一例について説明する。図６は、半導体レーザ素子の製造方法のフロー図である。図６に示すように、本実施の形態１に係る半導体レーザ素子１００の製造方法は、半導体積層部形成工程（ステップＳ１０１）と、島部形成工程（ステップＳ１０２）と、誘電体膜形成工程（ステップＳ１０３）と、熱処理工程（ステップＳ１０４）と、第２不純物層除去工程（ステップＳ１０５）、リッジ構造形成工程（ステップＳ１０６）とを含むものである。
以下、各工程について説明する。なお、各工程において示した数値は例示であり、本実施の形態１はこの数値に限定されるものではない。
（半導体積層部形成工程）
まず、ステップＳ１０１の半導体積層部形成工程について説明する。この工程では、図７に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、基板５上にｎ型バッファ層６、ｎ型クラッド層７、ｎ型ガイド層８、活性層１０、ｐ型ガイド層１１、ｐ型クラッド層１２、上部第１不純物層１３、第２不純物層２０をエピタキシャル成長する。ここで、上部第１不純物層１３には、ｐ型不純物である第１不純物としてＣがドーピングされている。第２不純物層２０は、ｐ型不純物である第２不純物としてたとえば１．０×１０１７〜５．０×１０１９〜５．０×１０２０ｃｍ−３程度のＺｎがドーピングされたＧａＡｓからなる層である。また、図７において、第１領域１５ａとなる領域を領域ａ、第２領域１５ｂとなる領域を領域ｂ、第３領域１５ｃとなる領域を領域ｃとした。
（島部形成工程）
つぎに、ステップＳ１０２の島部形成工程について説明する。この工程では、はじめに、図８に示すように、フォトリソグラフィ工程を行い領域ａと、領域ｃの領域ｂとの境界側とにフォトレジストＰ１を形成する。続いて、図９に示すように、エッチング工程を行い領域ｂと、領域ｃの領域ａとの境界側の第２不純物層２０を除去する。さらに、フォトレジストＰ１を除去する。これによって、第２不純物層２０は、領域ａに形成された第２不純物層２０ａと、第２不純物層２０ａと離間した島部である第２不純物層２０ｂとを含む形状となる。
（誘電体膜形成工程）
つぎに、ステップＳ１０３の誘電体膜形成工程について説明する。この工程では、ＩＦＶＤ法を用いて原子空孔拡散によって混晶化を行い、第１領域１５ａ、第２領域１５ｂ、第３領域１５ｃの混晶度をそれぞれ異なる値とするため、誘電体膜２１および誘電体膜２２を形成する。まず、半導体積層部１５の上面に、ＳｉＮ絶縁膜である誘電体膜２１を形成する。つぎに、図１０に示すように、フォトリソグラフィ工程、エッチング工程を経て、領域ｂの誘電体膜２１を除去する。続いて、全面にＳｉＮ絶縁膜である誘電体膜２２を形成する。ここで、誘電体膜２１は、たとえば屈折率が２．０の緻密なＳｉＮ絶縁膜であり、誘電体膜２２は、たとえば屈折率が１．９の疎なＳｉＮ絶縁膜である。このとき、誘電体膜２１は、混晶化を抑制する機能を有する抑制膜として機能し、誘電体膜２２は、混晶化を促進する機能を有する促進膜として機能する。ただし、ＲＴＡの条件によって、誘電体膜２１と誘電体膜２２とのうち、どちらを緻密なＳｉＮ絶縁膜とし、どちらを疎なＳｉＮ絶縁膜とするかの関係が入れ替わることがあることに留意すべきである（特許文献５参照）。
なお、本実施の形態１においては、抑制膜を形成後、領域ｂの抑制膜を除去し、促進膜を形成したが、促進膜を形成後、領域ａおよび領域ｃの促進膜を除去し、抑制膜を形成しても構わない。
（熱処理工程）
つぎに、ステップＳ１０４の熱処理工程について説明する。この工程では、ＲＴＡにより短時間の熱処理を行う。ＲＴＡによる熱処理を行うと、誘電体膜２１および誘電体膜２２によってＧａ原子が吸収され上部第１不純物層１３および第２不純物層２０の表面上に原子空孔が発生する。この原子空孔が拡散種として拡散し、各半導体層、特に活性層１０が混晶化される。
上部第１不純物層１３および第２不純物層２０に接するように抑制膜である誘電体膜２１が形成されている領域ａおよび領域ｃにおいては、誘電体膜２１によって活性層１０の混晶化が抑制される。これに対し、上部第１不純物層１３に接するように促進膜である誘電体膜２２が形成されている領域ｂにおいては、誘電体膜２２によって活性層１０の混晶化が促進される。
ここで、ＲＴＡによって、誘電体膜２１および誘電体膜２２によるＧａ原子の吸収による原子空孔生成過程と並行して、ドーピングされた不純物による混晶化を促進する過程と、ドーピングされた不純物による混晶化を抑制する過程とが進行する。混晶化を促進する過程は、ドーピングされた不純物が熱拡散により空孔拡散を増進させる、あるいは、ドーピングされた不純物が熱拡散してＧａ原子のキックアウト現象を引き起こすことによると想定される。また、混晶化を抑制する過程は、ドーピングされた不純物が熱拡散して原子空孔を埋めることによると想定される。これらの過程がＲＴＡによって同時に進行するが、不純物の種類や濃度、不純物の組み合わせ、ＲＴＡの温度や時間、促進膜および抑制膜の条件等によって、どの過程による効果が支配的となるかが決まる。
そこで、本実施の形態１において、不純物の種類や濃度、不純物の組み合わせ、ＲＴＡの温度や時間、促進膜および抑制膜の条件等は、第１領域１５ａの活性層１０と、第２領域１５ｂの活性層１０との混晶度の差が大きくなるように最適化されている。また、ＲＴＡの温度や時間等の条件は、不純物がＲＴＡにより活性層１０まで拡散しないように調整されている。これは、活性層１０に不純物が導入され、不純物の光吸収により半導体レーザ素子の出力特性が劣化することを防止するためである。
以下において、ドーピングすることによって原子空孔の拡散、生成またはその両方を促進することにより混晶化を促進する第１不純物を促進種、ドーピングすることによって原子空孔の拡散、生成またはその両方を抑制することにより混晶化を抑制する第２不純物を抑制種とする。このとき、ｐ型半導体層領域１４に含有される促進種の量を増やすにつれて、混晶化は促進され、混晶度、および、バンドギャップエネルギーはより増大する。一方、ｐ型半導体層領域１４に含有される抑制種の量を増やすにつれて、混晶化は抑制され、混晶度、および、バンドギャップエネルギーの増大も抑制される。
本実施の形態１において、第１不純物であるＣは促進種として機能し、第２不純物であるＺｎは抑制種として機能する。このとき、エッチングにより第２不純物層２０が除去されることで抑制種であるＺｎが減らされている領域ｂにおいては、Ｃによる混晶化の促進が顕著となる。一方で、抑制種であるＺｎをより多く含む領域ａおよび領域ｃにおいては、Ｚｎにより混晶化が抑制される。このように領域ａおよび領域ｃにおけるｐ型半導体層領域１４に抑制種であるＺｎがより多く含まれるように、不純物の含有量に差をつけることで、混晶度に差がつき、バンドギャップエネルギーの差も大きくなる。したがって、領域ごとにＺｎの含有量に差をつけない場合よりもＣＯＤの発生を抑制する効果が顕著となる。
なお、上部第１不純物層１３ｂの下部の活性層１０は、主に上部第１不純物層１３ｂの面方向両側から供給される原子空孔により混晶化される。そのため、上部第１不純物層１３ｂの下部（第３領域１５ｃに相当）の活性層１０では、図２、図３に示すように、混晶度が第１領域１５ａより高く第２領域１５ｂより低くなり、かつ第１領域１５ａから第２領域１５ｂに向かって混晶度が高くなる。なお、上部第１不純物層１３ｂの幅Ｗ２（図５参照）が広すぎると、上部第１不純物層１３ｂの下部に混晶化が十分でない領域ができるので好ましくない。
また、本熱処理による活性層１０の混晶化は、原子空孔拡散によって、ＳＱＷの組成が変わり、バンドギャップエネルギーが変わるのであって、熱処理によってＣやＺｎ等の不純物を活性層１０に導入するわけではない。すなわち、故意にドーピングをしない高純度のＩｎＧａＡｓからなる量子井戸層１０ｂは、ＡｌＧａＡｓからなる下部バリア層１０ａおよび上部バリア層１０ｃ等からの原子空孔拡散によって混晶化する。このように混晶度が増大すると、活性層１０のバンドギャップエネルギーが増大する。
ここで、図１０に示すように、誘電体膜２１と誘電体膜２２との境界部ｉ１には隙間が生じ、第２不純物層２０ｂの表面が誘電体膜２２によって覆われない領域が生じている場合がある。なお、各誘電体膜および各半導体層の境界部において隙間が生じる場合があるが、疎な膜が段差部を覆う部分において隙間ができやすい。本実施の形態１においては誘電体膜２２が疎な膜であるため、誘電体膜２２が誘電体膜２１の段差を覆う境界部ｉ１において特に隙間ができやすい。このように誘電体膜２２によって覆われない領域がある状態でＲＴＡを行うと、第２不純物層２０ｂの表面に表面あれが生じる。
（第２不純物層除去工程）
つぎに、ステップＳ１０５の第２不純物層除去工程について説明する。この工程では、はじめに、図１１に示すように、誘電体膜２１および誘電体膜２２を除去する。このとき、第２不純物層２０ｂの表面には表面あれｒ１が生じている場合がある。続いて、図１２に示すように、エッチング工程を行い第２不純物層２０を除去する。このとき、領域ｂおよび領域ｃの一部で上部第１不純物層１３が除去され、半導体積層部の最表面にｐ型クラッド層１２が露出する。また、表面あれｒ１は、エッチングとともに第２不純物層２０ｂの表面から上部第１不純物層１３ｂの表面に移る。
なお、ドーピングやＲＴＡの条件等により、第２不純物層２０のＺｎの濃度が十分高く、導電性が高い場合には、第２不純物層除去工程を行わず第２不純物層２０をコンタクト層として利用することができる。その場合、製造された半導体レーザ素子の第２不純物層２０が第２不純物層２０ａと、第２不純物層２０ａと離間した島部である第２不純物層２０ｂとを含むこととなる。
（リッジ構造形成工程）
つぎに、ステップＳ１０６のリッジ構造形成工程について説明する。この工程では、図１３に示すように、フォトリソグラフィ工程によってｐ型クラッド層１２および上部第１不純物層１３上にリッジ構造およびサポートメサ構造形成のためのストライプパターンのフォトレジストＰ２を形成する。つぎに、図１４に示すように、ｐ型クラッド層１２および上部第１不純物層１３を台形状にエッチングする。あわせて、台形部を挟むようにサポートメサ構造となる構造が形成される。その後、フォトレジストＰ２を除去し、サポートメサ構造を有するリッジ構造を形成する。さらに、絶縁膜１６を形成し、フォトリソグラフィ工程およびエッチング工程を行って、上部電極１７が上部第１不純物層１３に接触するための開口部１６ａを形成する。その後、上部電極１７と、基板５の底面の下部電極４を形成し、基板５をへき開してそのへき開面に低反射率膜２と高反射率膜３とを形成し、さらに素子ごとにカッティングすることによって、半導体レーザ素子１００が完成する。
なお、上述したように、表面あれｒ１は転位の起点となり得るが、第３領域１５ｃ等により転位の成長が抑制される。
また、基板５をへき開する際に、へき開面に傷が生じる場合があり、その傷に電流が注入されると転位が成長する。このような転位の成長を防ぐため、半導体レーザ素子１００は、ｘ軸方向の両端部にも窓領域が形成されている。
以上説明したように、本実施の形態１に係る半導体レーザ素子１００は、表面あれｒ１に起因する転位の進行および成長が抑制された、信頼性の高い半導体素子である。すなわち、故障モードを発生させる領域である表面あれｒ１が、第２領域近傍の第３領域に位置することにより、非窓領域である第１領域よりも離れるので、表面あれｒ１を起点とした本故障モードによる故障を抑制することができるのである。
（実施の形態２）
つぎに、本発明の実施の形態２に係る半導体素子について説明する。本実施の形態２に係る半導体素子は、実施の形態１に係る半導体レーザ素子１００と同一の構造を備える半導体レーザ素子である。図１５は、実施の形態２に係る半導体素子のｙ−ｚ面における断面および混晶度を示す図である。図１５に示すように、半導体レーザ素子２００は、共振器を形成する低反射率膜２０２と高反射率膜２０３とを備える。さらに、半導体レーザ素子２００は、下部電極２０４を底面に形成した基板２０５上に順次形成された、ｎ型バッファ層２０６、ｎ型クラッド層２０７、ｎ型ガイド層２０８を有するｎ型半導体層領域２０９と、下部バリア層２１０ａ、量子井戸層２１０ｂ、上部バリア層２１０ｃを備える活性層２１０と、ｐ型ガイド層２１１、ｐ型クラッド層２１２、上部第１不純物層２１３ａおよび上部第１不純物層２１３ｂを備える上部第１不純物層２１３を有するｐ型半導体層領域２１４とを含む半導体積層部２１５を備える。そして、半導体レーザ素子２００は、半導体積層部２１５上に形成された絶縁膜２１６と、上部電極２１７とを備える。
また、実施の形態１と同様に、半導体積層部２１５は、第１領域２１５ａと、第１領域２１５ａより混晶度が高い第２領域２１５ｂと、第１領域２１５ａより混晶度が高く第２領域２１５ｂより混晶度が低い第３領域２１５ｃとを有し、少なくともｚ軸方向における第３領域２１５ｃの活性層２１０の長さが５μｍ以上とされている。
この半導体レーザ素子２００は、実施の形態１と同様に、下部電極２０４と上部電極２１７との間に電圧を印加して、ｎ型半導体層領域２０９とｐ型半導体層領域２１４とから活性層２１０にキャリアを注入することにより発光する。発光した光は、活性層２１０の光増幅作用と、低反射率膜２０２と高反射率膜２０３とが形成する光共振器によってレーザ発振する。
ここで、半導体レーザ素子２００には、後述する製造過程において表面あれｒ２１、表面あれｒ２２、表面あれｒ２３が発生している場合がある。この半導体レーザ素子２００を駆動させた場合に、各表面あれがどのように作用するかを説明する。
まず、表面あれｒ２１は、直下の活性層２１０が混晶化されているため結晶度が低くなっており、表面あれｒ２１からの転位が活性層２１０に到達しても、活性層２１０において転位が成長しにくく、さらには第１領域２１５ａに到達しにくい。つぎに、表面あれｒ２２、表面あれｒ２３は、結晶中で不活性原子として機能するＺｎを含む第１領域２１５ａ、第３領域２１５ｃ内にある。そのため、表面あれｒ２２、表面あれｒ２３からの転位が活性層２１０に進行しても、転位が第１領域２１５ａの活性層２１０に到達する前にＺｎによって埋められ易くなる。その結果、本実施の形態２に係る半導体レーザ素子２００は、信頼性の高い半導体素子である。
つぎに、この半導体レーザ素子２００の製造方法の一例について説明する。まず、実施の形態１と同様に、半導体積層部形成工程により半導体層を積層し、島部形成工程により第２不純物層を島状の形状とする。図１６は、実施の形態２に係る半導体素子の製造方法の一例を説明する図である。図１６に示すように、本実施の形態２に係る半導体レーザ素子２００の製造方法では、誘電体膜形成工程において半導体層の上面に誘電体膜２２１の１枚の膜のみを形成する。このとき、実施の形態１のような誘電体膜同士の境界部ができることはない。しかしながら、第２不純物層２２０が第２不純物層２２０ａと島状の第２不純物層２２０ｂとを有することにより、上部第１不純物層２１３と第２不純物層２２０との境界部である境界部ｉ２１、境界部ｉ２２、境界部ｉ２３に段差部ができる。これらの段差部を誘電体膜２２１が覆うときに隙間が生じ、上部第１不純物層２１３および第２不純物層２２０の表面が誘電体膜２２１によって覆われない領域ができる場合がある。
そして、熱処理工程においてＲＴＡによる短時間の熱処理を行うと、各境界部に表面あれｒ２１、表面あれｒ２２、表面あれｒ２３が発生する場合がある。これらの表面あれは転位の起点となり得るが、第３領域２１５ｃ等により転位の成長が抑制される。
その後、実施の形態１と同様に、第２不純物層除去工程およびリッジ構造形成工程を行い半導体レーザ素子２００が製造される。
（実施の形態３）
つぎに、本発明の実施の形態３に係る半導体素子について説明する。本実施の形態３に係る半導体素子は、実施の形態１と同様にリッジ構造の半導体レーザ素子である。図１７、図１８は、本実施の形態３に係る半導体レーザ素子のｘ−ｙ面、ｙ−ｚ面における断面および混晶度を示す図である。図１７、図１８に示すように、半導体レーザ素子３００は、共振器を形成する低反射率膜３０２と高反射率膜３０３とを備える。さらに、半導体レーザ素子３００は、下部電極３０４を底面に形成した基板３０５上に順次形成された、ｎ型バッファ層３０６、ｎ型クラッド層３０７、ｎ型ガイド層３０８を有するｎ型半導体層領域３０９と、下部バリア層３１０ａ、量子井戸層３１０ｂ、上部バリア層３１０ｃを備える活性層３１０と、ｐ型ガイド層３１１、ｐ型クラッド層３１２、上部第１不純物層３１３ａおよび上部第１不純物層３１３ｂを備える上部第１不純物層３１３を有するｐ型半導体層領域３１４とを含む半導体積層部３１５を備える。そして、半導体レーザ素子３００は、半導体積層部３１５上に形成された絶縁膜３１６と、上部電極３１７とを備える。
また、実施の形態１と同様に、半導体積層部３１５は、第１領域３１５ａと、第１領域３１５ａより混晶度が高い第２領域３１５ｂと、第１領域３１５ａより混晶度が高く第２領域３１５ｂより混晶度が低い第３領域３１５ｃとを有し、少なくともｚ軸方向における第３領域３１５ｃの活性層３１０の長さが５μｍ以上とされている。
なお、半導体レーザ素子３００の上部第１不純物層３１３は、実施の形態１と異なり島部を有しない。
この半導体レーザ素子３００は、実施の形態１と同様に、下部電極３０４と上部電極３１７との間に電圧を印加して、ｎ型半導体層領域３０９とｐ型半導体層領域３１４とから活性層３１０にキャリアを注入することにより発光する。発光した光は、活性層３１０の光増幅作用と、低反射率膜３０２と高反射率膜３０３とが形成する光共振器によってレーザ発振する。
ここで、半導体レーザ素子３００には、後述する製造過程において表面あれｒ３１が発生している場合がある。この半導体レーザ素子３００を駆動させた場合、表面あれｒ３１は、直下の活性層３１０が混晶化されているため結晶度が低くなっており、表面あれｒ３１からの転位が活性層３１０に到達しても、活性層３１０において転位が成長しにくく、さらには第１領域３１５ａに到達しにくい。したがって、本実施の形態３に係る半導体レーザ素子３００は、信頼性の高い半導体素子である。
つぎに、この半導体レーザ素子３００の製造方法の一例について説明する。図１９〜図２５は、実施の形態３に係る半導体素子の製造方法の一例を説明する図である。まず、実施の形態１と同様に、半導体積層部形成工程により半導体層を積層するが、島部形成工程は行わない。したがって、図１９に示すように、第２不純物層３２０は島部を有しない。続いて、第１領域３１５ａおよび第３領域３１５ｃとなる領域ａおよび領域ｃの表面にフォトレジストＰ３を形成する。そして、図２０に示すように、エッチング工程を行い第２領域３１５ｂとなる領域ｂの第２不純物層２０を除去する。さらに、フォトレジストＰ３を除去する。
つぎに、誘電体膜形成工程として、図２１に示すように、領域ａの表面に誘電体膜３２１、領域ｃの表面に誘電体膜３２２、領域ｂの表面に誘電体膜３２３をそれぞれ形成する。ここで、誘電体膜３２１より誘電体膜３２２の方が疎なＳｉＮ絶縁膜であり、誘電体膜３２２より誘電体膜３２３の方が疎なＳｉＮ絶縁膜である。このとき、各半導体層および各誘電体膜の条件により、誘電体膜間の境界部よりも半導体層間の境界部による表面あれの影響が顕著であるとすると、主に境界部ｉ３１に起因する表面あれについて考慮すればよいこととなり、本実施の形態３はこの場合に該当するものとする。
つぎに、熱処理工程としてＲＴＡによる短時間の熱処理を行うと、表面あれｒ３１が発生する場合がある。この表面あれｒ３１は転位の起点となり得るが、第３領域３１５ｃ等により転位の成長が抑制される。その後、図２２に示すように、誘電体膜３２１、誘電体膜３２２、誘電体膜３２３を除去する。そして、図２３に示すように、実施の形態１と同様の第２不純物層除去工程を行い、図２４、図２５に示すように、実施の形態１と同様にフォトレジストＰ４を形成することによりリッジ構造形成工程を行い半導体レーザ素子３００が製造される。
以上、説明したように、本実施の形態によれば、信頼性の高い半導体素子を提供することができる。例えば、本発明を適用した実施の形態において、窓領域と非窓領域との境界近傍を起点とする故障モードは見られなくなる。
なお、上記実施の形態では、製造時に第１不純物を含む上部第１不純物層と第２不純物を含む第２不純物層との２層を形成したが、いずれか一方の不純物を含む層のみを形成してもよい。その場合においても、たとえば第１領域と第２領域との不純物層の厚さを変えて不純物の含有量を異ならせることにより、第１領域と第２領域との混晶度を異ならせることができる。または、第１領域と第２領域とにおいて、屈折率の異なる誘電体膜を形成することによって、第１領域と第２領域との混晶度を異ならせることができる。そして、これらの方法で第１領域と第２領域との混晶度を異ならせる構成とする場合、必ず誘電体膜間または半導体層間に境界部が生じるため、この境界部を含む領域に第１領域より混晶度が高く第２領域より混晶度が低い第３領域を形成すればよい。
また、上記実施の形態では、各領域の混晶度を異ならせるため、第１領域おける第２不純物の含有量をＣ２１、第２領域における第２不純物の含有量をＣ２２、第３領域における第２不純物の含有量をＣ２３とすると、Ｃ２１≧Ｃ２３≧Ｃ２２の関係となるように、第２領域の第２不純物層をエッチングにより除去したが、本発明はこれに限られない。たとえば、第１領域における第１不純物の含有量をＣ１１、第２領域における第１不純物の含有量をＣ１２、第３領域における第１不純物の含有量をＣ１３とすると、Ｃ１２≧Ｃ１３≧Ｃ１１の関係となるように、第１領域の上部第１不純物層をエッチングにより除去してもよい。もちろん、第１不純物と第２不純物との両方の含有量を異ならせてもよい。
また、上記実施の形態において、不純物を含有する層をエッチングすることによって、各領域の混晶度を異ならせているが、本発明はこれに限られない。たとえば、イオン注入によって各領域の不純物の含有量を異ならせてもよい。この場合、たとえば誘電体膜間の境界部を含む領域に第１領域より混晶度が高く第２領域より混晶度が低い第３領域を形成すればよい。
また、上記実施の形態において、第１領域と第３領域との境界および第２領域と第３領域との境界は、ｙ軸に沿った平面としたが、本発明はこれに限定されない。半導体層積層時やＲＴＡの条件によって、各境界は斜面や曲面を含む場合がある。この場合、第３領域のｚ軸方向における幅は一様には決まらないので、第３領域の活性層の長さをたとえば５μｍ以上とすればよい。このとき、第３領域の表面に発生した表面あれによる転位が第１領域の活性層に到達することを防止することができ、本発明の効果を得ることができる。
また、上記実施の形態において、半導体素子として半導体レーザ素子を製造する場合について説明したが、本発明はこれに限定されず、半導体光導波路や、トランジスタおよびダイオードなどの電子デバイスとしての半導体素子の製造にも適用可能である。本発明はこれらのデバイスが製造過程にＲＴＡを含む場合に、ＲＴＡにより生じる表面あれに起因するデバイスの故障を抑制することができる。半導体素子においても上記実施の形態と同様に、半導体積層部が、活性層の一部を含む積層方向に延伸する第１領域と、少なくとも活性層の端部の一部を含み、積層方向に延伸する第２領域と、第１領域と第２領域との間の活性層の一部を含み、積層方向に延伸する第３領域とを含み、第２領域は、第１領域よりも原子空孔拡散による混晶度が高くされ、第３領域は、第１領域よりも原子空孔拡散による混晶度が高くされ、かつ第２領域よりも原子空孔拡散による混晶度が低く、活性層に平行で第３領域から第１領域に向かう方向のうちの少なくとも所定の一方向における第３領域の活性層の長さが５μｍ以上とされていることにより、本発明の効果を得ることができる。
なお、上記実施の形態のような半導体レーザ素子はｚ軸方向の一方向に沿って電流注入を行うのに対して、他の半導体素子では第１領域の活性層（半導体動作層）へ２次元的な電流注入を行う場合がある。この際、半導体素子では、電流注入領域が２次元的に広がっているため、第１領域を取り囲むように第３領域を形成し、活性層に平行で第３領域から第１領域に向かうあらゆる方向において、第３領域の活性層の長さが５μｍ以上であることがより好ましい。その結果、あらゆる方向で第３領域の表面に発生した表面あれによる転位が第１領域の活性層に到達することを防止することができ、本発明の効果をより顕著に得ることができる。
また、上記実施の形態においては、熱処理を行う際に、半導体層の最表面をＳｉＮｘからなる誘電体膜と接触させたが、本発明はこれに限らず、誘電体膜として、ＳｉＯｘ、ＺｎＯｘ、ＡｌＯｘ、ＡｌＮｘ、ＡｌＯｘＮｙ、ＴｉＯｘ、ＴｉＮｘ、ＴｉＯｘＮｙ、ＴａＯｘ、ＨｆＯｘ等を用いることができる。また、実施の形態２のように半導体層の表面を一様な媒質とする場合、金属膜として、Ｔｉ、Ｔａ、Ａｌ、Ａｕ、Ｎｉ、Ｚｎ、Ｐｔ等、半導体膜として、Ｓｉ、Ｇｅ、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＮ、ＡｌＧａＮ、ＺｎＳｅ等を一様に形成して熱処理を行うことによっても、混晶度に差をつけた領域を形成することができる。さらに、実施の形態２は、一様な膜に限らず一様な媒質、Ｎ２、Ａｓ、アルシン等のＡｓ化合物、Ａｒ等の一様な気体雰囲気に半導体層の最表面を接触させ、その気体雰囲気中で熱処理することによっても、混晶度に差をつけた領域を形成することができる。
また、実施の形態１および実施の形態３においては、屈折率の異なる誘電体膜によって、第１領域よりも、第２領域において、熱処理によって活性層が混晶化されやすい状態としたが、半導体層の誘電体膜と接する最表面の表面粗さに差をつけることによって、第１領域よりも、第２領域において、熱処理によって活性層が混晶化されやすい状態とすることができる。
また、上記実施の形態では、ｐ型の不純物としてＣおよびＺｎを例に説明したが、第１不純物は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｓｅ等であってもよく、第２不純物は、ＭｇやＢｅ等であってもよく、それぞれ２以上の複数の不純物をドーピングしてもよい。
また、上記実施の形態においては、リッジ構造を有する半導体レーザ素子を例に説明したが、もちろん、リッジ構造を有する半導体レーザ素子に限らず、適用可能である。上述の実施の形態では、基板５上にｎ型バッファ層６、ｎ型クラッド層７、ｎ型ガイド層８、活性層１０、ｐ型ガイド層１１、ｐ型クラッド層１２を形成した構造を説明してきたが、基板上に順次、ｐ型バッファ層、ｐ型クラッド層、ｐ型ガイド層、活性層、ｎ型ガイド層、ｎ型クラッド層を形成した構造であってもよい。この場合には、ｎ型のドーパントについて第１領域と第２領域とのｎ型半導体層領域における不純物の含有量に差をつけてもよい。ｎ型のドーパントとしてはＳｉ、Ｃ、Ｇｅ、Ｓｎ、Ｓ、Ｓｅ等を用いることができる。
また所望の発振波長に応じてＩｎＰ等の他の材料の基板や、他の材料系から積層構造を構成することもできる。
また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。
また、上記実施の形態において、第３領域の混晶度の変化の形状は、図２、３、１５、１７、１８に示した形状に限定されるものではない。第３領域の混晶度の変化の形状は、活性層に平行で第３領域の第２領域との境界から第３領域の第１領域との境界に向かうあらゆる方向において、第３領域の第２領域との境界における第２領域の混晶度と等しい値から、第３領域の第１領域との境界における第１領域の混晶度と等しい値へと変化するものであれば、テーパー形状、階段形状、値が第１領域近傍で急激に低くなる形状、値が高低を繰り返す形状等いずれの形状の変化でもよい。また、本発明は、原子空孔拡散による混晶化に限らず、他のメカニズムを利用して混晶化を行った半導体素子にも適用可能である。たとえば、本発明は、イオン注入による不純物拡散や、不純物層を熱処理によって拡散させる不純物拡散などを利用して混晶化を行った半導体素子にも適用可能である。拡散させる不純物の代表例としては、ＳｉやＺｎがある。
以上のように、本発明に係る半導体素子は、例えば半導体レーザ素子に適用して好適なものである。
１００、２００、３００ 半導体レーザ素子
１ 素子本体
２、２０２、３０２、１００２ 低反射率膜
３、２０３、３０３ 高反射率膜
４、２０４、３０４ 下部電極
５、２０５、３０５ 基板
６、２０６、３０６ ｎ型バッファ層
７、２０７、３０７ ｎ型クラッド層
８、２０８、３０８ ｎ型ガイド層
９、２０９、３０９ ｎ型半導体層領域
１０、２１０、３１０ 活性層
１０ａ、２１０ａ、３１０ａ 下部バリア層
１０ｂ、２１０ｂ、３１０ｂ 量子井戸層
１０ｃ、２１０ｃ、３１０ｃ 上部バリア層
１１、２１１、３１１ ｐ型ガイド層
１２、２１２、３１２、１０１２ ｐ型クラッド層
１３、１３ａ、１３ｂ、２１３、２１３ａ、２１３ｂ、３１３、３１３ａ、３１３ｂ 上部第１不純物層
１４、２１４、３１４ ｐ型半導体層領域
１５、２１５、３１５ 半導体積層部
１５Ａ 最表領域
１５ａ、２１５ａ、３１５ａ 第１領域
１５ｂ、２１５ｂ、３１５ｂ 第２領域
１５ｃ、２１５ｃ、３１５ｃ 第３領域
１６、２１６、３１６、１０１６ 絶縁膜
１６ａ 開口部
１７、２１７、３１７、１０１７ 上部電極
２０、２０ａ、２０ｂ、２２０、２２０ａ、２２０ｂ、３２０、１０２０ 第２不純物層
２１、２２、２２１、３２１、３２２、３２３、１０２１、１０２２ 誘電体膜
１０１３ 第１不純物層
ａ、ｂ、ｃ 領域
ｉ１、ｉ２１、ｉ２２、ｉ２３、ｉ３１、ｉ１００ 境界部
Ｌ レーザ光
Ｐ１、Ｐ２、Ｐ３、Ｐ４ フォトレジスト
ｒ１、ｒ２１、ｒ２２、ｒ２３、ｒ３１、ｒ１００ 表面あれ
Ｓ１、Ｓ２ 断面
Ｗ１、Ｗ２、Ｗ３ 幅

Claims (18)

  1. 活性層を有し、ＧａＡｓ系半導体からなる半導体積層部と、
    前記活性層に電流を注入する電極と、
    を備える半導体素子であって、
    前記半導体積層部は、
    前記活性層の一部を含み、積層方向に延伸する第１領域と、少なくとも前記活性層の端部の一部を含み、前記積層方向に延伸する第２領域と、前記第１領域と前記第２領域との間の前記活性層の一部を含み、前記積層方向に延伸する第３領域と、を含み、
    前記第２領域は、前記第１領域よりも混晶度が高くされ、
    前記第３領域は、前記第１領域よりも混晶度が高くされ、かつ前記第２領域よりも混晶度が低くされ、
    前記半導体積層部の積層方向における最表領域に、不純物がドーピングされた上部不純物層と、前記上部不純物層より前記活性層側に形成され前記上部不純物層より前記不純物の濃度が低い下部不純物層と、を有し、
    少なくとも前記第１領域および前記第３領域の前記最表領域は前記上部不純物層を有し、
    前記第１領域の前記上部不純物層は、前記電極と接しており、
    前記第３領域の前記第１領域との境界において前記下部不純物層が前記半導体積層部の前記最表面に露出し、前記第３領域の前記上部不純物層は、前記電極と離間している
    ことを特徴とする半導体素子。
  2. 前記第２領域近傍の前記第３領域に、故障モードを発生させる領域が配置されており、前記故障モードを発生させる領域を起点とした故障モードによる故障が抑制されていることを特徴とする請求項１に記載の半導体素子。
  3. 前記上部不純物層は、混晶化を促進する機能を有する第１不純物がドーピングされた上部第１不純物層であり、
    前記下部不純物層は、前記上部第１不純物層より前記第１不純物の濃度が低い下部第１不純物層であることを特徴とする請求項１または２に記載の半導体素子。
  4. 前記第３領域の前記上部不純物層の所定の一方向における幅は、３μｍ以上であることを特徴とする請求項１〜３のいずれか一つに記載の半導体素子。
  5. 前記第３領域において前記下部不純物層が露出する領域の所定の一方向における幅は、２μｍ以上であることを特徴とする請求項１〜４のいずれか一つに記載の半導体素子。
  6. 前記電極は、前記第１領域の前記上部不純物層と接し、前記第３領域の前記上部不純物層と離間していることを特徴とする請求項１〜５のいずれか一つに記載の半導体素子。
  7. 前記半導体積層部は、前記半導体積層部の前記最表面と前記活性層との間に、前記第１不純物を含み、
    前記第１領域における前記第１不純物の含有量をＣ１１、前記第２領域における前記第１不純物の含有量をＣ１２、前記第３領域における前記第１不純物の含有量をＣ１３とすると、Ｃ１２≧Ｃ１３≧Ｃ１１の関係であることを特徴とする請求項３〜６のいずれか一つに記載の半導体素子。
  8. 前記半導体積層部は、前記半導体積層部の最表面と前記活性層との間に、前記混晶化を抑制する機能を有する第２不純物を含み、
    前記第１領域おける前記第２不純物の含有量をＣ２１、前記第２領域における前記第２不純物の含有量をＣ２２、前記第３領域における前記第２不純物の含有量をＣ２３とすると、Ｃ２１≧Ｃ２３≧Ｃ２２の関係であることを特徴とする請求項２〜７のいずれか一つに記載の半導体素子。
  9. 前記第３領域の、前記活性層に平行で前記第１領域に向かう方向のうちの少なくとも所定の一方向における前記活性層の長さが、５μｍ以上であることを特徴とする請求項１に記載の半導体素子。
  10. 前記第３領域は、前記第２領域より多く不活性原子を含むことを特徴とする請求項１〜９のいずれか一つに記載の半導体素子。
  11. 前記半導体素子は、端面発光型の半導体レーザ素子であり、
    前記所定の一方向は、当該半導体レーザ素子内での光の導波方向であることを特徴とする請求項１〜１０のいずれか一つに記載の半導体素子。
  12. 前記光が導波する領域の全域にわたって、前記所定の一方向における前記第３領域の前記活性層の長さが５μｍ以上であることを特徴とする請求項１１に記載の半導体素子。
  13. 前記活性層に平行で前記第３領域から前記第１領域に向かうあらゆる方向において、前記第３領域の前記活性層の長さが５μｍ以上であることを特徴とする請求項１〜１０のいずれか一つに記載の半導体素子。
  14. 前記第３領域の前記混晶度は、前記第３領域の前記第２領域との境界における前記第２領域の前記混晶度と等しい値から、前記第３領域の前記第１領域との境界における前記第１領域の前記混晶度と等しい値へと変化していることを特徴とする請求項１〜１３のいずれか一つに記載の半導体素子。
  15. 前記第３領域の前記混晶度は、前記活性層に平行で前記第３領域の前記第２領域との境界から前記第３領域の前記第１領域との境界に向かうあらゆる方向において、値が略テーパー形状になるように変化していることを特徴とする請求項１４に記載の半導体素子。
  16. 前記第３領域の前記混晶度は、前記活性層に平行で前記第３領域の前記第２領域との境界から前記第３領域の前記第１領域との境界に向かうあらゆる方向において、値が略階段形状になるように変化していることを特徴とする請求項１４に記載の半導体素子。
  17. 前記第３領域の前記混晶度は、前記活性層に平行で前記第３領域の前記第２領域との境界から前記第３領域の前記第１領域との境界に向かうあらゆる方向において、値が前記第１領域近傍付近で急激に低くなるように変化していることを特徴とする請求項１４に記載の半導体素子。
  18. 前記第３領域の前記混晶度は、前記活性層に平行で前記第３領域の前記第２領域との境界から前記第３領域の前記第１領域との境界に向かうあらゆる方向において、値が高低を繰り返すように変化していることを特徴とする請求項１４に記載の半導体素子。
JP2016542599A 2014-08-12 2015-08-12 半導体素子 Active JP6655538B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014164584 2014-08-12
JP2014164584 2014-08-12
PCT/JP2015/072833 WO2016024609A1 (ja) 2014-08-12 2015-08-12 半導体素子

Publications (2)

Publication Number Publication Date
JPWO2016024609A1 JPWO2016024609A1 (ja) 2017-05-25
JP6655538B2 true JP6655538B2 (ja) 2020-02-26

Family

ID=55304236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016542599A Active JP6655538B2 (ja) 2014-08-12 2015-08-12 半導体素子

Country Status (4)

Country Link
US (1) US10109982B2 (ja)
JP (1) JP6655538B2 (ja)
CN (1) CN106575854B (ja)
WO (1) WO2016024609A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018003335A1 (ja) * 2016-06-30 2019-04-25 パナソニックＩｐマネジメント株式会社 半導体レーザ装置、半導体レーザモジュール及び溶接用レーザ光源システム
WO2019138635A1 (ja) * 2018-01-10 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 半導体レーザ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307791A (ja) * 1987-06-09 1988-12-15 Mitsubishi Electric Corp 半導体レ−ザ装置
US4875216A (en) * 1987-11-30 1989-10-17 Xerox Corporation Buried waveguide window regions for improved performance semiconductor lasers and other opto-electronic applications
JPH0677596A (ja) 1992-08-26 1994-03-18 Canon Inc 光機能素子
JP3725582B2 (ja) 1995-07-05 2005-12-14 三菱電機株式会社 半導体レーザ装置の製造方法，及び半導体レーザ装置
JP3387076B2 (ja) 1997-01-07 2003-03-17 住友電気工業株式会社 半導体レーザ及びその製造方法
JP3710329B2 (ja) 1999-07-01 2005-10-26 シャープ株式会社 半導体レーザ素子およびその製造方法
US7139300B2 (en) * 2003-08-19 2006-11-21 Coherent, Inc. Wide-stripe single-mode diode-laser
JP3926313B2 (ja) * 2003-09-26 2007-06-06 シャープ株式会社 半導体レーザおよびその製造方法
JP4833664B2 (ja) 2003-12-15 2011-12-07 古河電気工業株式会社 半導体素子の製造方法
JP4551121B2 (ja) * 2004-05-24 2010-09-22 シャープ株式会社 半導体レーザ装置
JP2006269759A (ja) * 2005-03-24 2006-10-05 Sharp Corp 窓構造半導体レーザ装置およびその製造方法
JP4502867B2 (ja) * 2005-04-12 2010-07-14 パナソニック株式会社 半導体レーザ装置および半導体レーザ装置の製造方法
JP2007123837A (ja) * 2005-09-29 2007-05-17 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
US7843982B2 (en) * 2005-12-15 2010-11-30 Palo Alto Research Center Incorporated High power semiconductor device to output light with low-absorbtive facet window
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2009055002A (ja) * 2007-07-27 2009-03-12 Eudyna Devices Inc 光半導体装置およびその製造方法
US7713765B2 (en) 2007-07-27 2010-05-11 Eudyna Devices Inc. Optical semiconductor device and method for manufacturing the same
EP2187488B1 (en) * 2007-09-04 2017-08-16 The Furukawa Electric Co., Ltd. Semiconductor laser element, and semiconductor laser element manufacturing method
JP5391078B2 (ja) * 2007-11-21 2014-01-15 古河電気工業株式会社 半導体デバイスの製造方法
JP2010245242A (ja) * 2009-04-06 2010-10-28 Mitsubishi Electric Corp 半導体レーザ装置、半導体レーザ装置の製造方法、および不純物拡散方法
JP5579096B2 (ja) * 2011-02-14 2014-08-27 古河電気工業株式会社 半導体レーザ素子および通信システム
CN103518297B (zh) 2011-04-05 2015-11-25 古河电气工业株式会社 半导体光器件及其制造方法
JP5379823B2 (ja) * 2011-04-05 2013-12-25 古河電気工業株式会社 半導体光デバイスの製造方法

Also Published As

Publication number Publication date
US20170149214A1 (en) 2017-05-25
US10109982B2 (en) 2018-10-23
JPWO2016024609A1 (ja) 2017-05-25
CN106575854B (zh) 2019-08-27
CN106575854A (zh) 2017-04-19
WO2016024609A1 (ja) 2016-02-18

Similar Documents

Publication Publication Date Title
US10033154B2 (en) Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
JP5128604B2 (ja) 半導体レーザ素子および半導体レーザ素子製造方法
US10069280B2 (en) Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
JP2007242718A (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
JP4694342B2 (ja) 半導体レーザ装置およびその製造方法
US20230021325A1 (en) Semiconductor laser device and method of manufacturing the same
JP4821385B2 (ja) Ｉｉｉ族窒化物半導体光素子
JP2010212499A (ja) 半導体レーザ素子
JP6655538B2 (ja) 半導体素子
US8660160B2 (en) Semiconductor laser element and method of manufacturing the same
KR20110093839A (ko) 수직 방출 방향을 갖는 표면 방출 반도체 레이저 소자
JP5520986B2 (ja) 半導体レーザ素子の製造方法
EP3683907B1 (en) Semiconductor laser element and method for manufacturing the same
CN114747102A (zh) 半导体发光元件及半导体发光元件的制造方法
JP3645320B2 (ja) 半導体レーザ素子
US20030128730A1 (en) Semiconductor laser element and process for producing the same
JP6158590B2 (ja) 半導体レーザ
JP6158591B2 (ja) 半導体レーザ
JP4688900B2 (ja) 半導体レーザダイオード
US20110268144A1 (en) Nitride semiconductor laser device
JP2006120668A (ja) 半導体レーザ
JP2006114660A (ja) 半導体レーザおよびその製造方法
JP2007103435A (ja) 赤色半導体レーザ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180810

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R151 Written notification of patent or utility model registration

Ref document number: 6655538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350