CN106575854A - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN106575854A
CN106575854A CN201580042180.2A CN201580042180A CN106575854A CN 106575854 A CN106575854 A CN 106575854A CN 201580042180 A CN201580042180 A CN 201580042180A CN 106575854 A CN106575854 A CN 106575854A
Authority
CN
China
Prior art keywords
region
impurity
layer
semiconductor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580042180.2A
Other languages
English (en)
Other versions
CN106575854B (zh
Inventor
谷口英广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN106575854A publication Critical patent/CN106575854A/zh
Application granted granted Critical
Publication of CN106575854B publication Critical patent/CN106575854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/162—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3206—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures ordering or disordering the natural superlattice in ternary or quaternary materials
    • H01S5/3209—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures ordering or disordering the natural superlattice in ternary or quaternary materials disordered active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种半导体元件，具备：具有活性层的半导体层叠部、以及向所述活性层注入电流的电极，所述半导体层叠部包含：第1区域，其包含所述活性层的一部分，且在所述层叠方向上延伸；第2区域，其至少包含所述活性层的端部的一部分，且在所述层叠方向上延伸；以及第3区域，其包含所述第1区域与所述第2区域之间的所述活性层的一部分，且在所述层叠方向上延伸，所述第2区域的混晶度高于所述第1区域的混晶度，所述第3区域的混晶度高于所述第1区域的混晶度，且低于所述第2区域的混晶度。由此，提供可靠性高的半导体元件。

Description

半导体元件
技术领域
本发明涉及半导体元件。
背景技术
关于半导体元件的设计，是将具有不同物性的多个半导体按每个区域进行组合从而成为具有满足期望的用途的功能的半导体元件，这是其本质之一。在元件设计中，例如带隙、折射率等物性很重要。关于这样的半导体的物性，通过改变进行层叠的半导体的材料、进行掺杂的杂质的种类、浓度、它们的组合等，能设计为期望的值。
使物性变化的方法之一是半导体的混晶化。在混晶化的方法中，有通过基于RTA(Rapid Thermal Anneal；快速热退火)的原子空穴的扩散来使半导体混晶化的IFVD(Impurity Free Vacancy Disordering；无杂质空穴扩散)法。该方法例如利用在半导体激光元件的制作中。在半导体激光元件中，若光输出增加，则有在端面因激光的吸收而发热的情况。在此情况下，端面因发热而熔融，有可能发生激光元件的功能停止的称为COD(Catastrophic Optical Damage；灾变性光学损伤)的现象，从而可靠性上成问题。作为用于解决该问题的技术，公开有基于混晶化的端面透明化技术，通过该技术的采用，能使发生COD的光输出极限得以提高。
基于混晶化的端面透明化技术是指，通过半导体的混晶化对半导体元件的端面附近的半导体区域的带隙能量进行放大，由此使端面附近对发光波长透明化，抑制激光的吸收的技术(例如参照专利文献1～5)。该透明化的区域称为窗区域。另外，未透明化的区域称为非窗区域。
另外，提出了如下技术：通过按在半导体的层叠方向上延伸的每个区域改变混晶度(mixed crystal degree)，从而实现具有各种功能的半导体光元件(例如参照专利文献6)。
现有技术文献
专利文献
专利文献1：JP特开2007-242718号公报
专利文献2：JP特开平9-23037号公报
专利文献3：JP特开平10-200190号公报
专利文献4：JP特开2001-15859号公报
专利文献5：JP特开2011-103494号公报
专利文献6：JP特开平6-77596号公报
发明内容
发明要解决的课题
在此，说明基于原子空穴扩散的混晶化的一例。图26是表示制造途中的半导体元件的端面附近的图，是用于说明基于原子空穴扩散的混晶化的一例的图。如图26所示，进行混晶化的半导体层具备：未图示的基板以及形成在该基板上的活性层；在活性层上夹着p型半导体层而形成的包含p型杂质的p型覆层1012；导电性高的第1杂质层1013，其被掺杂具有促进原子空穴的扩散的功能的第1杂质，且作为接触层发挥功能；以及第2杂质层1020，其形成于作为第1杂质层1013上的非窗区域的区域(比图26的虚线更靠右侧)，且被掺杂具有抑制原子空穴的扩散的功能的第2杂质。在混晶化之际，在第2杂质层1020上形成作为抑制混晶化的抑制膜发挥功能的电介质膜1021。进而，在其上的整面形成作为促进混晶化的促进膜发挥功能的电介质膜1022。通过在该状态下执行RTA，成为窗区域的区域的原子空穴被扩散，半导体层被混晶化，从而形成窗区域与非窗区域。
此时，存在如下情况：在各电介质膜以及各半导体层的边界部，例如图26的电介质膜1021与电介质膜1022的边界部i100出现间隙，产生半导体层的表面不能被电介质膜1022覆盖的区域。若以存在这样的区域的状态执行RTA，则有在该区域产生表面粗糙处的情况。
进而，考虑以半导体层具有表面粗糙处的状态来制造激光元件的情况。图27是用于说明具有表面粗糙处的半导体激光元件的一例的图，是表示半导体激光元件的端面附近的图。图27所示的半导体激光元件是将图26所示的制造途中的半导体元件的上部通过蚀刻进行去除，并在其上形成绝缘膜1016和上部电极1017从而被制造出来的。另外，该半导体激光元件通过光谐振器而激光振荡，该光谐振器包括：形成于光出射端面侧的低反射率膜1002、以及形成于与光出射端面侧对置的后端面侧的未图示的高反射率膜。此时，在第1杂质层1013产生表面粗糙处r100。
为了驱动该半导体激光元件，从上部电极1017注入电流。如此，所注入的电流不仅经由第1杂质层1013向下方流动，而且在导电性高的第1杂质层1013内横向流动。然后，在第1杂质层1013内流动的电流到达表面粗糙处r100。若向表面粗糙处r100赋予电流的能量，则以表面粗糙处r100为起点，位错发生，且向电流注入侧的活性层，即活性层当中位于上部电极1017的下方的区域发展。然后，位错到达电流注入侧的活性层时，通过因电流注入而向活性层赋予的能量而急剧成长，形成位错环，从而存在半导体激光元件会劣化的课题。在此情况下，位于窗区域与非窗区域的边界附近的表面粗糙处r100成为故障模式的起点。
本发明鉴于上述课题而提出，其目的在于，提供抑制上述故障模式的发生的可靠性高的半导体元件。
用于解决课题的手段
为了解决上述课题，达成目的，本发明的一形态所涉及的半导体元件具备：半导体层叠部，其具有活性层；以及电极，其向所述活性层注入电流，所述半导体元件的特征在于，所述半导体层叠部包含：第1区域，其包含所述活性层的一部分，且在所述层叠方向上延伸；第2区域，其至少包含所述活性层的端部的一部分，且在所述层叠方向上延伸；以及第3区域，其包含所述第1区域与所述第2区域之间的所述活性层的一部分，且在所述层叠方向上延伸，所述第2区域的混晶度高于所述第1区域的混晶度，所述第3区域的混晶度高于所述第1区域的混晶度，且低于所述第2区域的混晶度。
另外，关于本发明的一形态所涉及的半导体元件，所述半导体层叠部包含：上部杂质层，其在所述层叠方向上的最表面区域掺杂杂质而成；以及下部杂质层，其形成得比所述上部杂质层更靠所述活性层侧，且所述杂质的浓度低于所述上部杂质层的所述杂质的浓度，至少所述第1区域以及所述第3区域的所述最表面区域具有所述上部杂质层，在所述第2区域的至少一部分，所述下部杂质层在所述半导体层叠部的最表面露出，在所述第3区域的与所述第1区域的边界处，所述下部杂质层在所述半导体层叠部的最表面露出。
另外，关于本发明的一形态所涉及的半导体元件，在所述第2区域附近的所述第3区域，配置有使故障模式发生的区域，对以使所述故障模式发生的区域为起点的故障模式所致的故障进行抑制。
另外，关于本发明的一形态所涉及的半导体元件，所述上部杂质层是掺杂具有促进混晶化的功能的第1杂质的上部第1杂质层，所述下部杂质层是所述第1杂质的浓度低于所述上部第1杂质层的所述第1杂质的浓度的下部第1杂质层。
另外，关于本发明的一形态所涉及的半导体元件，所述第3区域的所述上部杂质层在所述给定的一个方向上的宽度为3μm以上。
另外，关于本发明的一形态所涉及的半导体元件，在所述第3区域中所述下部杂质层露出的区域在所述给定的一个方向上的宽度为2μm以上。
另外，关于本发明的一形态所涉及的半导体元件，所述电极与所述第1区域的所述上部杂质层相接，且与所述第3区域的所述上部杂质层分离。
另外，关于本发明的一形态所涉及的半导体元件，所述半导体层叠部在所述半导体层叠部的最表面与所述活性层之间包含所述第1杂质，在将所述第1区域中的所述第1杂质的含量设为C11，将所述第2区域中的所述第1杂质的含量设为C12，且将所述第3区域中的所述第1杂质的含量设为C13时，满足C12≥C13≥C11的关系。
另外，关于本发明的一形态所涉及的半导体元件，所述半导体层叠部在所述半导体层叠部的最表面与所述活性层之间包含具有抑制所述混晶化的功能的第2杂质，在将所述第1区域中的所述第2杂质的含量设为C21，将所述第2区域中的所述第2杂质的含量设为C22，且将所述第3区域中的所述第2杂质的含量设为C23时，满足C21≥C23≥C22的关系。
另外，关于本发明的一形态所涉及的半导体元件，所述第3区域的、与所述活性层平行且朝向所述第1区域的方向当中的至少给定的一个方向上的所述活性层的长度为5μm以上。
另外，关于本发明的一形态所涉及的半导体元件，所述第3区域包含比所述第2区域更多的惰性原子。
另外，关于本发明的一形态所涉及的半导体元件，所述半导体元件是端面发光型的半导体激光元件，所述给定的一个方向是该半导体激光元件内的光的波导方向。
另外，关于本发明的一形态所涉及的半导体元件，遍及所述光进行波导的区域的全域，所述给定的一个方向上的所述第3区域的所述活性层的长度为5μm以上。
另外，关于本发明的一形态所涉及的半导体元件，在与所述活性层平行、且从所述第3区域朝向所述第1区域的所有方向上，所述第3区域的所述活性层的长度为5μm以上。
另外，关于本发明的一形态所涉及的半导体元件，所述第3区域的所述混晶度，从所述第3区域的与所述第2区域的边界处的与所述第2区域的所述混晶度相等的值，向所述第3区域的与所述第1区域的边界处的与所述第1区域的所述混晶度相等的值进行变化。
另外，关于本发明的一形态所涉及的半导体元件，在与所述活性层平行、且从所述第3区域的与所述第2区域的边界朝向所述第3区域的与所述第1区域的边界的所有方向上，所述第3区域的所述混晶度的值呈大致锥形形状地变化。
另外，关于本发明的一形态所涉及的半导体元件，在与所述活性层平行、且从所述第3区域的与所述第2区域的边界朝向所述第3区域的与所述第1区域的边界的所有方向上，所述第3区域的所述混晶度的值呈大致阶梯形状地变化。
另外，关于本发明的一形态所涉及的半导体元件，在与所述活性层平行、且从所述第3区域的与所述第2区域的边界朝向所述第3区域的与所述第1区域的边界的所有方向上，所述第3区域的所述混晶度的值在所述第1区域附近急剧变低地变化。
另外，关于本发明的一形态所涉及的半导体元件，在与所述活性层平行、且从所述第3区域的与所述第2区域的边界朝向所述第3区域的与所述第1区域的边界的所有方向上，所述第3区域的所述混晶度的值在高低之间反复地变化。
发明效果
根据本发明，能抑制以窗区域和非窗区域的附近为起点的故障模式，从而实现可靠性高的半导体元件。
附图说明
图1是实施方式1所涉及的半导体元件的示意性的立体图。
图2是表示图1所示的半导体元件的x-y面的剖面以及混晶度的图。
图3是表示图1所示的半导体元件的y-z面的剖面以及混晶度的图。
图4是图1所示的半导体元件的x-z面的俯视图。
图5是图3的局部放大图。
图6是半导体激光元件的制造方法的流程图。
图7是说明实施方式1所涉及的半导体元件的制造方法的一例的图。
图8是说明实施方式1所涉及的半导体元件的制造方法的一例的图。
图9是说明实施方式1所涉及的半导体元件的制造方法的一例的图。
图10是说明实施方式1所涉及的半导体元件的制造方法的一例的图。
图11是说明实施方式1所涉及的半导体元件的制造方法的一例的图。
图12是说明实施方式1所涉及的半导体元件的制造方法的一例的图。
图13是说明实施方式1所涉及的半导体元件的制造方法的一例的图。
图14是说明实施方式1所涉及的半导体元件的制造方法的一例的图。
图15是表示实施方式2所涉及的半导体元件的y-z面的剖面以及混晶度的图。
图16是说明实施方式2所涉及的半导体元件的制造方法的一例的图。
图17是表示实施方式3所涉及的半导体元件的x-y面的剖面以及混晶度的图。
图18是表示实施方式3所涉及的半导体元件的y-z面的剖面以及混晶度的图。
图19是说明实施方式3所涉及的半导体元件的制造方法的一例的图。
图20是说明实施方式3所涉及的半导体元件的制造方法的一例的图。
图21是说明实施方式3所涉及的半导体元件的制造方法的一例的图。
图22是说明实施方式3所涉及的半导体元件的制造方法的一例的图。
图23是说明实施方式3所涉及的半导体元件的制造方法的一例的图。
图24是说明实施方式3所涉及的半导体元件的制造方法的一例的图。
图25是说明实施方式3所涉及的半导体元件的制造方法的一例的图。
图26是用于说明基于原子空穴扩散的混晶化的一例的图。
图27是用于说明具有表面粗糙处的半导体激光元件的一例的图。
图28是用于说明对活性层附近的透射型电子显微镜像的对比度的分布的一例进行了利用的混晶度的定义的图。
具体实施方式
以下，参照附图来说明本发明所涉及的半导体元件的实施方式。此外，并非通过该实施方式来限定本发明。另外，在附图的描绘中，针对相同或者对应的要素酌情赋予相同标号。另外，附图只是示意性的，需要留意的是，各层的厚度与宽度的关系、各层的比率等存在与现实不同的情况。还存在在附图彼此间包含彼此的尺寸的关系或比率不同的部分的情况。
(实施方式1)
首先，说明本发明的实施方式1所涉及的半导体元件。本实施方式1所涉及的半导体元件是端面发光型的半导体激光元件，具有脊形结构，由此实现光的宽度方向的封闭和电流狭窄结构。
图1是实施方式1所涉及的半导体元件的示意性的立体图。以下，如图1所示，将半导体的层叠方向设为y轴，将与y轴正交的面方向当中的激光的光出射方向设为z轴，且与y轴及z轴均正交的方向设为x轴。如图1所示，该半导体激光元件100具有：在元件本体1的光出射端面侧形成的反射率例如为10％以下的低反射率膜2、以及在与光出射端面侧对置的后端面侧形成的反射率例如为90％以上的高反射率膜3。而且，半导体激光元件100经由低反射率膜2来出射激光L。
图2、图3是表示图1所示的半导体激光元件的x-y面、y-z面的剖面以及混晶度的图。即，图2、图3示出了图1的剖面S1、剖面S2的剖面。此外，混晶度将在后面详述。
如图2所示，该半导体激光元件100具备半导体层叠部15，该半导体层叠部15包含：基板5，其由在底面形成有作为n侧电极的下部电极4的n型的GaAs构成；n型半导体层区域9，其具有在基板5上顺次形成的n型缓冲层6、n型覆层7、n型引导层8；活性层10；以及p型半导体层区域14，其具有p型引导层11、作为下部第1杂质层的p型覆层12以及上部第1杂质层13。在此，在x轴方向的中央部，p型覆层12的上部以及上部第1杂质层13(13a)的剖面呈梯形，具有在z轴方向上延伸的条纹形状。由此半导体激光元件100呈脊形结构。进而，在脊形结构的两侧，形成有由p型覆层12、上部第1杂质层13(13b)形成的支撑台面结构。另外，半导体激光元件100具备：在p型半导体层区域14上形成的绝缘膜16、以及经由未形成绝缘膜16的脊形结构的梯形的上底而与上部第1杂质层13接触的作为p侧电极的上部电极17。
n型缓冲层6由GaAs构成，是用于在基板5上使高品质的外延层的层叠结构生长的缓冲层。n型覆层7与n型引导层8为了实现针对层叠方向的期望的光封闭状态，由被设定了折射率和厚度的A1GaAs构成。此外，n型引导层8的Al组分优选为20％以上且小于40％。另外，n型覆层7的折射率小于n型引导层8的折射率。另外，n型引导层8的厚度优选为50nm以上，例如为1000nm程度。n型覆层7的厚度优选为1μm～3μm程度。另外，这些n型半导体层区域9例如包含硅(Si)作为n型掺杂剂。
活性层10具备下部阻挡层10a、量子阱层10b以及上部阻挡层10c，具有单一的量子阱(SQW)结构。下部阻挡层10a以及上部阻挡层10c具有在量子阱层10b封闭载流子的障壁的功能，由特意不进行掺杂的高纯度的AlGaAs构成。量子阱层10b由特意不进行掺杂的高纯度的InGaAs构成。量子阱层10b的In组分以及膜厚、下部阻挡层10a以及上部阻挡层10c的组分对应于期望的发光中心波长(例如0.98μm)来设定。此外，活性层10的结构既可以是将量子阱层10b与在其上下形成的阻挡层的层叠结构以期望的数目反复的多量子阱(MQW)结构，也可以设为没有下部阻挡层10a及上部阻挡层10c的体结构。另外，尽管上述说明了特意不进行掺杂的高纯度层的构成，但还存在在量子阱层10b、下部阻挡层10a以及上部阻挡层10c特意添加施体或受体的情况。
p型引导层11以及p型覆层12，与上述的n型覆层7以及n型引导层8成对，由折射率和厚度被设定的AlGaAs构成，以实现针对层叠方向的期望的光封闭状态。p型引导层11的Al组分优选为20％以上且小于40％。p型覆层12的折射率小于p型引导层11的折射率。为了使层中的光场向n型覆层7的方向挪动来减小波导路损失，将p型覆层12的Al组分设定得比n型覆层7大一些。而且，将p型引导层11的Al组分设定得比p型覆层12的Al组分小。另外，p型引导层11的厚度优选为50nm以上，例如1000nm程度。p型覆层12的厚度优选为1μm～3μm程度。另外，这些p型半导体层区域14包含碳(C)作为p型掺杂剂。p型引导层11的C浓度例如被设定为0.1～1.0×1017cm-3，优选为0.5～1.0×1017cm-3程度。p型覆层12的C浓度例如被设定为1.0×1017cm-3以上。
上部第1杂质层13由GaAs构成，该GaAs掺杂有例如1.0×1017～5.0×1019～5.0×1020cm-3程度的C作为第1杂质，该第1杂质为p型杂质。
p型半导体层区域14内的C虽然存在通过后述的RTA而在p型半导体层区域14内扩散的情况，但C的扩散系数小，因此基于RTA的扩散几乎不发生。故而，上部第1杂质层13中，C的浓度充分高，且导电性高，因此优选作为与上部电极17的接触电阻低的接触层。
同样，在p型半导体层区域14内，通过RTA，锌(Zn)作为第2杂质而扩散，该第2杂质是p型杂质。这是由于在后述的制造过程中，形成掺杂有Zn的层，从该层通过RTA使Zn扩散。Zn的扩散系数大，因此通过RTA而在p型半导体层区域14内扩散。此外，掺杂有Zn的层通过扩散而使得Zn的浓度变低，因此存在导电性变低的情况。故而在后述的制造过程中通过蚀刻来进行了去除。
此外，C以及Zn具有促进或者抑制制造过程中的基于RTA的原子空穴的扩散的功能。另外，尽管C以及Zn自身有通过RTA而扩散的情况，但在本实施方式1中，优选将RTA的温度、时间等条件进行调整，以使C以及Zn不会因RTA而扩散至活性层10。另外，绝缘膜16例如由SiNx构成。
另外，上部电极17由与上部第1杂质层13的半导体材料欧姆接触的金属材料构成。
进而，在该半导体激光元件100中，通过绝缘膜16将上部电极17与p型半导体层区域14的接触面积限制为开口部16a，从而实现了电流狭窄结构。
上部电极17通过绝缘膜16，在第2区域15b以及第3区域15c与半导体层叠部15的最表面分离。由此，半导体激光元件100在第1区域15a上选择性地形成电流注入区域。此外，可以不利用绝缘膜，通过在第1区域15a的正上部选择性地形成上部电极17，从而抑制电流向第2区域15b及第3区域15c的注入。
在此，如图2以及图3所示，半导体层叠部15具有第1区域15a、第2区域15b以及第3区域15c。
第1区域15a、第2区域15b、第3区域15c包含活性层10的一部分，是在层叠方向上延伸的3个区域。图4是图1所示的半导体元件的x-z面的俯视图。如图4所示，第2区域15b按照包围第1区域15a的方式形成于与半导体激光元件100的四方的端面相邻的区域，第3区域15c形成于第1区域15a与第2区域15b之间。
接下来，说明半导体激光元件100的混晶度。在图2以及图3的半导体激光元件100的下方，示出了基于各区域中的原子空穴扩散的混晶度。如图所示，第2区域15b的混晶度高于第1区域15a的混晶度，第3区域15c的混晶度高于第1区域15a的混晶度，且低于第2区域15b的混晶度。此外，半导体若被混晶化，则带隙能量变高，因此半导体的混晶度能表征为与未混晶化的状态的该半导体的带隙能量和已混晶化的半导体的带隙能量之差成比例的量。
该第2区域15b是因基于RTA的原子空穴的扩散而充分混晶化的区域，其混晶度高于第1区域15a的混晶度。即，第2区域15b相当于通过IFVD法而形成的窗区域，第1区域15a相当于通过IFVD法而形成的非窗区域。由此，第2区域15b的活性层10的带隙能量与第1区域15a的活性层10的带隙能量之差例如成为10meV以上。此外，1eV是约1.60×10-19焦耳。
窗区域是指，活性层的中央附近的、带隙能量比被注入电流而要发光的区域的带隙能量更高的区域，是被充分混晶化的区域。另外，非窗区域是指，并非窗区域的区域，是混晶化被抑制的区域。
在此，例示混晶度的指标。图28是用于说明对活性层附近的透射型电子显微镜(TEM)像的对比度的分布的一例进行了利用的混晶度的定义的图。实线表示第1区域的分布，点线表示第2区域的分布，虚线表示第3区域的分布。横轴示出量子阱层与引导层在层叠方向上的位置(纳米的量级)，纵轴示出分布的归一化强度。即，关于各分布的强度，为了便于理解，将引导层的平均值设为最小，将量子阱层的峰值设为最大来进行归一化。第1区域以及第2区域的分布是平均化的分布，在第3区域中，分布根据位置而变化，因此示出了一例。如图28所示可知，与混晶化几乎未进行的第1区域相比，在混晶化已进行的第2区域中，量子阱层与引导层的边界不明显，分布扩散。为此，作为混晶度的指标，能使用相对于分布的最大强度的半峰全宽。此外，在图28中，以两箭头来例示了第2区域的半峰全宽。若半峰全宽宽，则表示混晶度高，反之，若半峰全宽窄，则表示混晶度低。第3区域的分布的半峰全宽是第1区域的分布的半峰全宽的平均值与第2区域的分布的半峰全宽的平均值之间的值，因此混晶度也是处于两者之间的值。
接下来，说明该半导体激光元件100的动作。首先，向下部电极4与上部电极17之间施加电压，从n型半导体层区域9和p型半导体层区域14向活性层10注入载流子。此时，从上部电极17经由p型半导体层区域14而注入的空穴载流子，其电流路径通过绝缘膜16而被缩窄为开口部16a，从而以电流密度被提高的状态高效地注入至活性层10。此时，将电流被注入的宽度即开口部16a的宽度设为电流注入宽度。电流被注入的活性层10发出具有给定的发光中心波长的光。关于发出的光，x轴方向通过脊形结构、y轴方向通过引导层与覆层的折射率差，使得该发出的光被封闭在活性层10的附近，在z轴方向上进行波导，同时通过活性层10的光放大作用、以及由低反射率膜2和高反射率膜3形成的光谐振器，来进行激光振荡。由此，如图1所示，半导体激光元件100出射激光L。
在该半导体激光元件100，作为窗区域的第2区域15b按照包围作为非窗区域的第1区域15a的方式形成于与半导体激光元件100的四方的端面相邻的区域，因此窗区域中的激光的吸收变少，COD的发生被抑制。此外，非窗区域与窗区域的基于原子空穴扩散的混晶度以及带隙能量之差越大，则窗区域中的激光的吸收变得越少，COD的发生被进一步抑制。此外，要抑制COD的发生，至少在半导体激光元件100的激光出射侧的端部形成窗区域即可，但进一步优选在激光出射方向(z轴方向)的两端部形成有窗区域。
此外，半导体激光元件100可以是电流注入宽度例如为6μm且以500mW以上的光强度进行单模式振荡的构成。此时，半导体激光元件100的每电流注入宽度1μm的最大光输出成为80mW/μm以上。另外，半导体激光元件100可以是电流注入宽度例如为100μm且以11W以上的光强度进行多模式振荡的构成。此时，半导体激光元件100的每电流注入宽度1μm的最大光输出成为110mW/μm以上。如此，在高输出的激光中，每单位电流注入宽度的光输出非常大，因此COD变得易于发生。然而，本实施方式1所涉及的半导体激光元件100抑制了COD的发生，因此即使在这样的高输出下也能实现可靠性高的半导体激光元件。
接下来，更详细地说明本实施方式1所涉及的半导体激光元件100。
图5是图3的局部放大图。包含半导体层叠部15的层叠方向上的最表面在内的最表面区域15A包括：作为下部第1杂质层的p型覆层12、以及上部第1杂质层13，该上部第1杂质层13包含上部第1杂质层13a及与上部第1杂质层13a相分离而形成为岛状的岛部的上部第1杂质层13b。
另外，如图2、图3所示，第1区域15a具有p型覆层12和上部第1杂质层13。在第1区域15a中，上部第1杂质层13(13a)与上部电极17相接。在第2区域15b中，p型覆层12在半导体层叠部15的最表面露出。在第3区域15c与第1区域15a的边界处，p型覆层12在半导体层叠部15的最表面露出。其结果是，第3区域15c的上部第1杂质层13(13b)与上部电极17分离。
即，半导体激光元件100是如下结构：电流注入区域与作为窗区域的第2区域15b分离，向第2区域15b以及上部第1杂质层13b的电流注入被抑制。若电流被注入第2区域15b，则有因所注入的电流而产生发热的情况。在此，关于半导体，一般公知是若温度上升则带隙变窄。因此，若向第2区域15b注入电流，则第2区域15b的带隙变窄。如此，存在基于活性层10的混晶化的第2区域15b与第1区域15a的带隙能量之差变小的情况。
本实施方式1所涉及的半导体激光元件100通过形成位于半导体层叠部15的第1区域15a中的最表面，且与第2区域15b分离的电流注入区域，从而防止第2区域15b与第1区域15a的带隙能量差的减少，因此实现了具备更大的带隙能量差的半导体激光元件。
在此，如图2、图3、图5所示，还有在第3区域15c的上部第1杂质层13b中产生后述的基于RTA的表面粗糙处r1的情况。
使用图27进行说明，在第1杂质层1013的表面形成有表面粗糙处r100的情况下，有时半导体激光元件会因此而劣化。
相对于此，在半导体激光元件100中，表面粗糙处r1位于第3区域15c。故而，若位错发展，则首先到达通过RTA而混晶化的第3区域15c的活性层10。第3区域15c的活性层10通过RTA而被混晶化，因此结晶度变低，在此位错不易生长，进而难以到达第1区域15a。其结果是，半导体激光元件100被抑制位错的生长，是可靠性高的半导体激光元件。
此外，关于图5所示的第3区域15c的z轴方向上的宽度W1，优选宽到使表面粗糙处r1所致的位错不到达第1区域15a的活性层10的程度，例如优选为5μm以上。此外，宽度W1相当于z轴方向上的第3区域15c的活性层10的长度。另一方面，若使宽度W1过宽，则半导体激光元件100会不必要地大型化，因此例如优选为50μm以下。另外，半导体激光元件100的元件长度为数mm程度，因此宽度W1只要为相对于元件长度而占0.1％～10％程度的比例的值即可。
另外，第3区域15c的上部第1杂质层13b的z轴方向上的宽度W2例如为10μm，但从加工精度考虑优选为3μm以上，优选窄至上部第1杂质层13b的下部的活性层10被充分混晶化的程度。另外，在第3区域15c中，p型覆层12露出的区域在z轴方向上的宽度W3优选宽至使表面粗糙处r1所致的位错不到达第1区域15a的活性层10的程度，例如优选为2μm以上。
进而，在半导体激光元件100中，图5所示的第3区域15c的上部第1杂质层13b与上部电极17以及第1区域15a的上部第1杂质层13a分离。故而，电流不会直接或者经由上部第1杂质层13而注入至表面粗糙处r1。因此，半导体激光元件100是能防止电流被注入至表面粗糙处r1而使位错发展的、可靠性高的半导体激光元件。
进而，另外，在半导体激光元件100，Zn在第1区域15a以及第3区域15c的p型半导体层区域14中扩散。若大量掺杂Zn，则其一部分在结晶中作为惰性原子存在于晶格间。该惰性原子具有填补点缺陷的功能。故而，在半导体激光元件100，即使表面粗糙处r1产生的位错发展到活性层10，在到达第1区域15a的活性层10前，也能易于被Zn填埋。因此，半导体激光元件100通过Zn来填埋位错从而抑制位错的发展，是可靠性高的半导体激光元件。
此外，在实施方式1所涉及的半导体激光元件，不仅在与活性层平行且从第3区域朝向第1区域的方向当中的至少给定的一个方向、即该半导体激光元件内的光的波导方向(z轴方向)设置有第3区域，而且在与光的波导方向正交的方向(x轴方向)，也设置有第3区域，但第3区域至少设置于z轴方向的一部分即可。只要在z轴方向的一部分，第3区域的活性层的长度也充分长，则在该部分能防止表面粗糙处所致的位错到达第1区域的活性层。
另外，关于半导体激光元件，在动作时，沿z轴方向而在x-y面内具有有限的广度的激光波导的区域被形成。例如在半导体激光元件100，x轴方向通过脊形结构、y轴方向通过引导层与覆层的折射率差，使光被封闭在活性层10的附近从而形成在z轴方向上激光波导的区域。在该激光波导的区域中，光的能量被提供给位错，因此位错易于生长。故而，若遍及该区域的x-y面内的全域将z轴方向上的第3区域的活性层的长度设为5μm以上，则能更显著地得到防止因表面粗糙处所引起的可靠性的劣化这样的本发明的效果。
另外，在后述的制造过程中解理基板5时，有在解理面产生伤痕的情况，若向该伤痕注入电流则位错生长。若像实施方式1所涉及的半导体元件那样在x轴方向上设置第3区域，则在解理面产生的伤痕所致的位错生长也能被抑制，从而能得到可靠性进一步得以提高的半导体激光元件。
接下来，说明该半导体激光元件100的制造方法的一例。图6是半导体激光元件的制造方法的流程图。如图6所示，本实施方式1所涉及的半导体激光元件100的制造方法包含：半导体层叠部形成工序(步骤S101)、岛部形成工序(步骤S102)、电介质膜形成工序(步骤S103)、热处理工序(步骤S104)、第2杂质层去除工序(步骤S105)以及脊形结构形成工序(步骤S106)。
以下，说明各工序。此外，在各工序中示出的数值只是例示，本实施方式1不限于该数值。
(半导体层叠部形成工序)
首先，说明步骤S101的半导体层叠部形成工序。在该工序中，如图7所示，通过MOCVD(Metal Organic Chemical Vapor Deposition；金属有机化学气相淀积)法，在基板5上使n型缓冲层6、n型覆层7、n型引导层8、活性层10、p型引导层11、p型覆层12、上部第1杂质层13、第2杂质层20外延生长。在此，在上部第1杂质层13，掺杂C作为第1杂质，该第1杂质是p型杂质。第2杂质层20是由掺杂有例如1.0×1017～5.0×1019～5.0×1020cm-3程度的Zn作为第2杂质的GaAs构成的层，该第2杂质是p型杂质。另外，在图7中，将成为第1区域15a的区域作为区域a，将成为第2区域15b的区域作为区域b，将成为第3区域15c的区域作为区域c。
(岛部形成工序)
接下来，说明步骤S102的岛部形成工序。在该工序中，首先，如图8所示，进行光刻工序，在区域a、以及区域c的与区域b的边界侧，形成光致抗蚀剂P1。接着，如图9所示，进行蚀刻工序，去除区域b、以及区域c的与区域a的边界侧的第2杂质层20。进而，去除光致抗蚀剂P1。由此，第2杂质层20成为包含形成于区域a的第2杂质层20a、以及作为与第2杂质层20a分离的岛部的第2杂质层20b在内的形状。
(电介质膜形成工序)
接下来，说明步骤S103的电介质膜形成工序。在该工序中，使用IFVD法，通过原子空穴扩散进行混晶化，为了使第1区域15a、第2区域15b、第3区域15c的混晶度分别成为不同的值，形成电介质膜21以及电介质膜22。首先，在半导体层叠部15的上表面，形成作为SiN绝缘膜的电介质膜21。接下来，如图10所示，经光刻工序、蚀刻工序，来去除区域b的电介质膜21。接着，在整面形成作为SiN绝缘膜的电介质膜22。在此，电介质膜21例如是折射率为2.0的致密的SiN绝缘膜，电介质膜22例如是折射率为1.9的稀疏的SiN绝缘膜。此时，电介质膜21作为具有抑制混晶化的功能的抑制膜发挥功能，电介质膜22作为具有促进混晶化的功能的促进膜发挥功能。但应该留意，关于将电介质膜21与电介质膜22当中的哪一个设为致密的SiN绝缘膜，哪一个设为稀疏的SiN绝缘膜这样的关系，有时会根据RTA的条件来互换(参照专利文献5)。
此外，在本实施方式1中，在形成抑制膜后，去除区域b的抑制膜，形成了促进膜，但也可以在形成促进膜后，去除区域a以及区域c的促进膜，形成抑制膜。
(热处理工序)
接下来，说明步骤S104的热处理工序。在该工序中，通过RTA来进行短时间的热处理。若进行基于RTA的热处理，则通过电介质膜21以及电介质膜22，Ga原子被吸收，在上部第1杂质层13以及第2杂质层20的表面上产生原子空穴。该原子空穴作为扩散种进行扩散，各半导体层尤其是活性层10被混晶化。
在按照与上部第1杂质层13以及第2杂质层20相接的方式形成有作为抑制膜的电介质膜21的区域a以及区域c，通过电介质膜21来抑制活性层10的混晶化。与之相对，在按照与上部第1杂质层13相接的方式形成有作为促进膜的电介质膜22的区域b，通过电介质膜22来促进活性层10的混晶化。
在此，通过RTA，与基于电介质膜21以及电介质膜22对Ga原子的吸收的原子空穴生成过程并行地，进行促进基于所掺杂的杂质的混晶化的过程、与抑制基于所掺杂的杂质的混晶化的过程。关于促进混晶化的过程，设想是由于所掺杂的杂质通过热扩散而使空穴扩散增进，或者，所掺杂的杂质进行热扩散而引起Ga原子的带走(kick out)现象。另外，抑制混晶化的过程被设想为是由于所掺杂的杂质进行热扩散来填埋原子空穴。这些过程通过RTA来同时进行，但根据杂质的种类或浓度、杂质的组合方式、RTA的温度或时间、促进膜以及抑制膜的条件等，来确定哪个过程的效果起支配作用。
为此，在本实施方式1中，对杂质的种类或浓度、杂质的组合方式、RTA的温度或时间、促进膜以及抑制膜的条件等进行优化，以使第1区域15a的活性层10与第2区域15b的活性层10的混晶度之差变大。另外，对RTA的温度或时间等条件进行调整，以使杂质不会通过RTA而扩散至活性层10。这是为了防止：杂质被导入活性层10，半导体激光元件的输出特性因杂质的光吸收而劣化。
以下，将通过掺杂来促进原子空穴的扩散、生成或者这两者从而促进混晶化的第1杂质作为促进种，将通过掺杂来抑制原子空穴的扩散、生成或者这两者从而抑制混晶化的第2杂质作为抑制种。此时，随着p型半导体层区域14所含有的促进种的量增加，混晶化被促进，混晶度以及带隙能量进一步增大。另一方面，随着p型半导体层区域14中所含有的抑制种的量增加，混晶化被抑制，混晶度以及带隙能量的增大也被抑制。
在本实施方式1中，作为第1杂质的C作为促进种发挥功能，作为第2杂质的Zn作为抑制种发挥功能。此时，在通过蚀刻去除第2杂质层20来使作为抑制种的Zn减少了的区域b，C所致的混晶化的促进变得显著。另一方面，在更多地包含作为抑制种的Zn的区域a以及区域c，混晶化通过Zn而被抑制。如此，像在区域a以及区域c中的p型半导体层区域14中更多地包含作为抑制种的Zn那样，通过使杂质的含量产生差别，从而混晶度产生差异，带隙能量之差也变大。因此，较之于并不按每个区域来使Zn的含量产生差别的情况，抑制COD的发生的效果显著。
此外，上部第1杂质层13b的下部的活性层10主要通过从上部第1杂质层13b的面方向两侧供应的原子空穴而被混晶化。故而，在上部第1杂质层13b的下部(相当于第3区域15c)的活性层10，如图2、图3所示，混晶度高于第1区域15a且低于第2区域15b，且从第1区域15a向第2区域15b，混晶度变高。此外，若上部第1杂质层13b的宽度W2(参照图5)过宽，则在上部第1杂质层13b的下部会产生混晶化不充分的区域，因此不优选。
另外，关于本热处理所致的活性层10的混晶化，是由于原子空穴扩散，从而SQW的组分变化，带隙能量改变，并非通过热处理来将C或Zn等杂质导入活性层10。即，由特意不进行掺杂的高纯度的InGaAs构成的量子阱层10b，通过来自由AlGaAs构成的下部阻挡层10a以及上部阻挡层10c等的原子空穴扩散而混晶化。如此，在混晶度增大时，活性层10的带隙能量增大。
在此，如图10所示，存在如下情况：在电介质膜21与电介质膜22的边界部i1产生间隙，产生了第2杂质层20b的表面未被电介质膜22覆盖的区域。此外，尽管有在各电介质膜以及各半导体层的边界部产生间隙的情况，但在稀疏的膜覆盖段差部的部分容易产生间隙。在本实施方式1中电介质膜22是稀疏的膜，因此在电介质膜22覆盖电介质膜21的段差的边界部i1尤其容易产生间隙。如此，若在存在未被电介质膜22覆盖的区域的状态下进行RTA，则会在第2杂质层20b的表面生成表面粗糙处。
(第2杂质层去除工序)
接下来，说明步骤S105的第2杂质层去除工序。在该工序中，首先，如图11所示，去除电介质膜21以及电介质膜22。此时，有在第2杂质层20b的表面生成了表面粗糙处r1的情况。接下来，如图12所示，进行蚀刻工序来去除第2杂质层20。此时，在区域b以及区域c的一部分去除上部第1杂质层13，在半导体层叠部的最表面，p型覆层12露出。另外，表面粗糙处r1伴随着蚀刻，从第2杂质层20b的表面向上部第1杂质层13b的表面转移。
此外，在根据掺杂或RTA的条件等而第2杂质层20的Zn的浓度充分高、导电性高的情况下，能不进行第2杂质层去除工序而将第2杂质层20用作接触层。在此情况下，制造出的半导体激光元件的第2杂质层20包含第2杂质层20a以及作为与第2杂质层20a分离的岛部的第2杂质层20b。
(脊形结构形成工序)
接下来，说明步骤S106的脊形结构形成工序。在该工序中，如图13所示，通过光刻工序，在p型覆层12以及上部第1杂质层13上形成用于脊形结构以及支撑台面结构形成的条纹图案的光致抗蚀剂P2。接下来，如图14所示，将p型覆层12以及上部第1杂质层13蚀刻为梯形状。同时，按照夹着梯形部的方式形成成为支撑台面结构的结构。其后，去除光致抗蚀剂P2，形成具有支撑台面结构的脊形结构。进而，形成绝缘膜16，进行光刻工序以及蚀刻工序，形成用于使上部电极17与上部第1杂质层13接触的开口部16a。其后，形成上部电极17、以及基板5的底面的下部电极4，解理基板5并在其解理面形成低反射率膜2和高反射率膜3，进而按每个元件来切割，从而半导体激光元件100完成。
此外，如上所述，尽管表面粗糙处r1可能成为位错的起点，但位错的生长会被第3区域15c等抑制。
另外，在解理基板5之际，有时会在解理面产生伤痕，若向该伤痕注入电流，则位错会生长。为了防止这样的位错的生长，半导体激光元件100在x轴方向的两端部也形成有窗区域。
如以上说明，本实施方式1所涉及的半导体激光元件100是抑制了因表面粗糙处r1所引起的位错的发展以及生长的、可靠性高的半导体元件。即，作为使故障模式发生的区域的表面粗糙处r1位于第2区域附近的第3区域，从而与作为非窗区域的第1区域分离，从而能抑制以表面粗糙处r1为起点的本故障模式所致的故障。
(实施方式2)
接下来，说明本发明的实施方式2所涉及的半导体元件。本实施方式2所涉及的半导体元件是具备与实施方式1所涉及的半导体激光元件100相同的结构的半导体激光元件。图15是表示实施方式2所涉及的半导体元件的y-z面的剖面以及混晶度的图。如图2所示，半导体激光元件200具备形成谐振器的低反射率膜202和高反射率膜203。进而，半导体激光元件200具备半导体层叠部215，该半导体层叠部215包含：n型半导体层区域209，其具有在底面形成下部电极204的基板205上顺次形成的n型缓冲层206、n型覆层207和n型引导层208；活性层210，其具备下部阻挡层210a、量子阱层210b和上部阻挡层210c；以及p型半导体层区域214，其具有p型引导层211、p型覆层212、具备上部第1杂质层213a以及上部第1杂质层213b的上部第1杂质层213。而且，半导体激光元件200具备在半导体层叠部215上形成的绝缘膜216、以及上部电极217。
另外，与实施方式1同样，半导体层叠部215具有第1区域215a、混晶度比第1区域215a高的第2区域215b、以及混晶度比第1区域215a高且比第2区域215b低的第3区域215c，至少z轴方向上的第3区域215c的活性层210的长度被设为5μm以上。
该半导体激光元件200与实施方式1同样，向下部电极204与上部电极217之间施加电压，并从n型半导体层区域209和p型半导体层区域214向活性层210注入载流子从而发光。发出的光通过活性层210的光放大作用、以及由低反射率膜202和高反射率膜203形成的光谐振器而激光振荡。
在此，在半导体激光元件200，在后述的制造过程中有产生表面粗糙处r21、表面粗糙处r22、表面粗糙处r23的情况。说明在驱动该半导体激光元件200的情况下，各表面粗糙处如何起作用。
首先，表面粗糙处r21的正下方的活性层210被混晶化，因此结晶度变低，即使基于表面粗糙处r21的位错到达活性层210，位错在活性层210也难以生长，进而难以到达第1区域215a。接下来，表面粗糙处r22、表面粗糙处r23位于含有在结晶中作为惰性原子发挥功能的Zn的第1区域215a、第3区域215c内。故而，即使来自表面粗糙处r22、表面粗糙处r23的位错发展到活性层210，在位错到达第1区域215a的活性层210前，也易于被Zn填埋。其结果是，本实施方式2所涉及的半导体激光元件200是可靠性高的半导体元件。
接下来，说明该半导体激光元件200的制造方法的一例。首先，与实施方式1同样，通过半导体层叠部形成工序来层叠半导体层，通过岛部形成工序来使第2杂质层成为岛状的形状。图16是说明实施方式2所涉及的半导体元件的制造方法的一例的图。如图16所示，在本实施方式2所涉及的半导体激光元件200的制造方法中，在电介质膜形成工序中，在半导体层的上表面仅形成电介质膜221这1张膜。此时，不会产生实施方式1那样的电介质膜彼此的边界部。然而，由于第2杂质层220具有第2杂质层220a和岛状的第2杂质层220b，因此在上部第1杂质层213与第2杂质层220的边界部即边界部i21、边界部i22、边界部i23会产生段差部。在由电介质膜221覆盖这些段差部时会产生间隙，存在会产生上部第1杂质层213以及第2杂质层220的表面不能被电介质膜221覆盖的区域的情况。
而且，若在热处理工序中进行基于RTA的短时间的热处理，则会有在各边界部产生表面粗糙处r21、表面粗糙处r22、表面粗糙处r23的情况。尽管这些表面粗糙处可能会成为位错的起点，但位错的生长被第3区域215c等抑制。
其后，与实施方式1同样，进行第2杂质层去除工序以及脊形结构形成工序来制造半导体激光元件200。
(实施方式3)
接下来，说明本发明的实施方式3所涉及的半导体元件。本实施方式3所涉及的半导体元件与实施方式1同样，是脊形结构的半导体激光元件。图17、图18是表示本实施方式3所涉及的半导体激光元件的x-y面、y-z面的剖面以及混晶度的图。如图17、图18所示，半导体激光元件300具备形成谐振器的低反射率膜302和高反射率膜303。进而，半导体激光元件300具备半导体层叠部315，该半导体层叠部315包含：n型半导体层区域309，其具有在底面形成有下部电极304的基板305上顺次形成的n型缓冲层306、n型覆层307和n型引导层308；活性层310，其具备下部阻挡层310a、量子阱层310b和上部阻挡层310c；以及p型半导体层区域314，其具有p型引导层311、p型覆层312、具备上部第1杂质层313a以及上部第1杂质层313b的上部第1杂质层313。而且，半导体激光元件300具备形成在半导体层叠部315上的绝缘膜316、以及上部电极317。
另外，与实施方式1同样，半导体层叠部315具有：第1区域315a、混晶度比第1区域315a高的第2区域315b、以及混晶度比第1区域315a高且比第2区域315b低的第3区域315c，至少z轴方向上的第3区域315c的活性层310的长度被设为了5μm以上。
此外，半导体激光元件300的上部第1杂质层313与实施方式1不同，不具有岛部。
该半导体激光元件300与实施方式1同样，向下部电极304与上部电极317之间施加电压，从n型半导体层区域309和p型半导体层区域314向活性层310注入载流子从而发光。发出的光通过活性层310的光放大作用、以及由低反射率膜302和高反射率膜303形成的光谐振器而激光振荡。
在此，在半导体激光元件300中，在后述的制造过程中有产生表面粗糙处r31的情况。在驱动该半导体激光元件300的情况下，表面粗糙处r31的正下方的活性层310被混晶化，因此结晶度变低，从而即使来自表面粗糙处r31的位错到达活性层310，位错在活性层310也难以生长，进而难以到达第1区域315a。因此，本实施方式3所涉及的半导体激光元件300是可靠性高的半导体元件。
接下来，说明该半导体激光元件300的制造方法的一例。图19～图25是说明实施方式3所涉及的半导体元件的制造方法的一例的图。首先，与实施方式1同样，通过半导体层叠部形成工序来层叠半导体层，但不进行岛部形成工序。因此，如图19所示，第2杂质层320不具有岛部。接着，在成为第1区域315a及第3区域315c的区域a以及区域c的表面形成光致抗蚀剂P3。然后，如图20所示，进行蚀刻工序，去除成为第2区域315b的区域b的第2杂质层20。进而，去除光致抗蚀剂P3。
接下来，作为电介质膜形成工序，如图21所示，在区域a的表面形成电介质膜321，在区域c的表面形成电介质膜322，在区域b的表面形成电介质膜323。在此，电介质膜322是比电介质膜321更稀疏的SiN绝缘膜，电介质膜323是比电介质膜322更稀疏的SiN绝缘膜。此时，若根据各半导体层以及各电介质膜的条件，较之于电介质膜间的边界部，半导体层间的边界部造成的表面粗糙处的影响更明显，则主要考虑边界部i31所引起的表面粗糙处即可，设本实施方式3符合该情况。
接下来，若进行基于RTA的短时间的热处理作为热处理工序，则有产生表面粗糙处r31的情况。尽管该表面粗糙处r31有可能成为位错的起点，但位错的生长会被第3区域315c等抑制。其后，如图22所示，去除电介质膜321、电介质膜322和电介质膜323。然后，如图23所示，进行与实施方式1同样的第2杂质层去除工序，如图24、图25所示，通过与实施方式1同样地形成光致抗蚀剂P4，来进行脊形结构形成工序，制造半导体激光元件300。
如以上说明，根据本实施方式，能提供可靠性高的半导体元件。例如，在应用本发明的实施方式中，以窗区域与非窗区域的边界附近为起点的故障模式不再出现。
此外，在上述实施方式中，在制造时形成了包含第1杂质的上部第1杂质层以及包含第2杂质的第2杂质层这2层，但也可以仅形成包含任一方的杂质的层。在此情况下也同样，例如通过改变第1区域与第2区域的杂质层的厚度来使杂质的含量不同，从而能使第1区域与第2区域的混晶度不同。或者，在第1区域和第2区域中，通过形成折射率不同的电介质膜，能使第1区域与第2区域的混晶度不同。而且，在通过这些方法设为使第1区域与第2区域的混晶度不同的构成的情况下，必然会在电介质膜间或者半导体层间产生边界部，因此在包含该边界部的区域形成混晶度比第1区域高且比第2区域低的第3区域即可。
另外，在上述实施方式中，由于使各区域的混晶度不同，因此若将第1区域中的第2杂质的含量设为C21，将第2区域中的第2杂质的含量设为C22，且将第3区域中的第2杂质的含量设为C23，则通过蚀刻去除了第2区域的第2杂质层以满足C21≥C23≥C22的关系，但本发明不限于此。例如，若将第1区域中的第1杂质的含量设为C11，将第2区域中的第1杂质的含量设为C12，且将第3区域中的第1杂质的含量设为C13，则可以通过蚀刻来去除第1区域的上部第1杂质层以满足C12≥C13≥C11的关系。当然，可以使第1杂质与第2杂质这两者的含量不同。
另外，在上述实施方式中，通过对含有杂质的层进行蚀刻来使各区域的混晶度不同，但本发明不限于此。例如，可以通过离子注入来使各区域的杂质的含量不同。在此情况下，例如在包含电介质膜间的边界部的区域形成混晶度比第1区域高且比第2区域低的第3区域即可。
另外，在上述实施方式中，第1区域与第3区域的边界以及第2区域与第3区域的边界设为了沿y轴的平面，但本发明不限于此。根据半导体层层叠时或RTA的条件，有各边界包含斜面或曲面的情况。在此情况下，第3区域在z轴方向上的宽度未必均匀，因此将第3区域的活性层的长度例如设为5μm以上即可。此时，能防止在第3区域的表面产生的表面粗糙处所致的位错到达第1区域的活性层，能得到本发明的效果。
另外，尽管在上述实施方式中说明了制造半导体激光元件来作为半导体元件的情况，但本发明不限于此，还能适用于作为半导体光波导路、晶体管以及二极管等电子器件的半导体元件的制造。本发明中，在这些器件的制造过程中包含RTA的情况下，能抑制在因RTA而生成的表面粗糙处所引起的器件的故障。在半导体元件中也与上述实施方式同样，半导体层叠部包含：第1区域，其包含活性层的一部分，且在层叠方向上延伸；第2区域，其至少包含活性层的端部的一部分，且在层叠方向上延伸；以及第3区域，其包含第1区域与第2区域之间的活性层的一部分，且在层叠方向上延伸，第2区域与第1区域比较，基于原子空穴扩散的混晶度变高，第3区域与第1区域比较，基于原子空穴扩散的混晶度变高，且与第2区域比较，基于原子空穴扩散的混晶度变低，在与活性层平行且从第3区域朝向第1区域的方向当中的至少给定的一个方向上的第3区域的活性层的长度被设为5μm以上，由此能得到本发明的效果。
此外，上述实施方式那样的半导体激光元件沿z轴方向的一个方向进行电流注入，相对于此，在其他的半导体元件中有向第1区域的活性层(半导体动作层)进行二维的电流注入的情况。此时，在半导体元件中，电流注入区域二维扩展，因此更优选以包围第1区域的方式形成第3区域，在与活性层平行且从第3区域朝向第1区域的所有方向上，第3区域的活性层的长度为5μm以上。其结果是，能在所有方向上防止在第3区域的表面产生的表面粗糙处所致的位错到达第1区域的活性层，能更显著地得到本发明的效果。
另外，在上述实施方式中，在进行热处理之际，使半导体层的最表面与由SiNx构成的电介质膜接触，但本发明不限于此，作为电介质膜，能使用SiOx、ZnOx、A1Ox、A1Nx、AlOxNy、TiOx、TiNx、TiOxNy、TaOx、HfOx等。另外，在像实施方式2那样使半导体层的表面为均匀的媒质的情况下，作为金属膜，均匀地形成Ti、Ta、Al、Au、Ni、Zn、Pt等，作为半导体膜，均匀地形成Si、Ge、GaAs、AlGaAs、GaN、AlGaN、ZnSe等来进行热处理，由此也能形成使混晶度具有差异的区域。进而，实施方式2不限于均匀的膜，即使使半导体层的最表面与均匀的媒质、N2、As、砷化氢等As化合物、Ar等均匀的氛围气体接触，并在该氛围气体中进行热处理，也能形成使混晶度具有差别的区域。
另外，在实施方式1以及实施方式3中，通过折射率不同的电介质膜，从而在第2区域中，较之于第1区域，成为了通过热处理而活性层更易被混晶化的状态，但通过使与半导体层的电介质膜接触的最表面的表面粗度产生差异，从而在第2区域中，较之于第1区域，也能成为通过热处理而活性层更易被混晶化的状态。
另外，在上述实施方式中，作为p型的杂质以C以及Zn为例进行了说明，但第1杂质可以是Si、Ge、Sn、S、Se等，第2杂质可以是Mg或Be等，也可以分别掺杂2种以上的多种杂质。
另外，在上述实施方式中，以具有脊形结构的半导体激光元件为例进行了说明，但当然不限于具有脊形结构的半导体激光元件而能够适用。在上述的实施方式中，说明了在基板5上形成有n型缓冲层6、n型覆层7、n型引导层8、活性层10、p型引导层11、p型覆层12的结构，但也可以是在基板上顺次形成有p型缓冲层、p型覆层、p型引导层、活性层、n型引导层、n型覆层的结构。在此情况下，针对n型的掺杂剂，可以使第1区域与第2区域的n型半导体层区域中的杂质的含量产生差异。作为n型的掺杂剂，能使用Si、C、Ge、Sn、S、Se等。
另外，还能根据期望的振荡波长，由InP等其他材料的基板、或其他材料系来构成层叠结构。
另外，并非通过上述实施方式来限定本发明。对上述各构成要素适当组合而构成的技术方案也包含在本发明中。另外，本领域技术人员能容易地导出进一步的效果或变形例。由此，本发明的更广泛的形态不限于上述的实施方式，还能进行各种变更。
另外，在上述实施方式中，第3区域的混晶度的变化的形状不限于图2、3、15、17、18所示的形状。第3区域的混晶度的变化的形状只要是在与活性层平行且从第3区域的与第2区域的边界朝向第3区域的与第1区域的边界的所有方向上，从第3区域的与第2区域的边界处的与第2区域的混晶度相等的值向第3区域的与第1区域的边界处的与第1区域的混晶度相等的值进行变化即可，也可以是锥形形状、阶梯形状、值在第1区域附近急剧变低的形状、值在高低之间反复的形状等任一种形状的变化。另外，本发明不限于基于原子空穴扩散的混晶化，还可以适用于利用其他的机制而进行了混晶化的半导体元件。例如，本发明还能适用于利用基于离子注入的杂质扩散、通过热处理来使杂质层扩散的杂质扩散等从而进行了混晶化的半导体元件。作为扩散的杂质的代表例，有Si、Zn。
工业实用性
如上所述，本发明所涉及的半导体元件例如适合适用于半导体激光元件。
标号说明
100、200、300 半导体激光元件
1 元件本体
2、202、302、1002 低反射率膜
3、203、303 高反射率膜
4、204、304 下部电极
5、205、305 基板
6、206、306 n型缓冲层
7、207、307 n型覆层
8、208、308 n型引导层
9、209、309 n型半导体层区域
10、210、310 活性层
10a、210a、310a 下部阻挡层
10b、210b、310b 量子阱层
10c、210c、310c 上部阻挡层
11、211、311 p型引导层
12、212、312、1012 p型覆层
13、13a、13b、213、213a、213b、313、313a、313b 上部第1杂质层
14、214、314 p型半导体层区域
15、215、315 半导体层叠部
15A 最表面区域
15a、215a、315a 第1区域
15b、215b、315b 第2区域
15c、215c、315c 第3区域
16、216、316、1016 绝缘膜
16a 开口部
17、217、317、1017 上部电极
20、20a、20b、220、220a、220b、320、1020 第2杂质层
21、22、221、321、322、323、1021、1022 电介质膜
1013 第1杂质层
a、b、c 区域
i1、i21、i22、i23、i31、i100 边界部
L 激光
P1、P2、P3、P4 光致抗蚀剂
r1、r21、r22、r23、r31、r100 表面粗糙处
S1、S2 剖面
W1、W2、W3 宽度

Claims (19)

1.一种半导体元件，具备：
半导体层叠部，其具有活性层；以及
电极，其向所述活性层注入电流，
所述半导体元件的特征在于，所述半导体层叠部包含：
第1区域，其包含所述活性层的一部分，且在所述层叠方向上延伸；
第2区域，其至少包含所述活性层的端部的一部分，且在所述层叠方向上延伸；以及
第3区域，其包含所述第1区域与所述第2区域之间的所述活性层的一部分，且在所述层叠方向上延伸，
所述第2区域的混晶度高于所述第1区域的混晶度，
所述第3区域的混晶度高于所述第1区域的混晶度，且低于所述第2区域的混晶度。
2.根据权利要求1所述的半导体元件，其特征在于，
所述半导体层叠部包含：上部杂质层，其在所述层叠方向上的最表面区域掺杂了杂质而成；以及下部杂质层，其形成得比所述上部杂质层更靠所述活性层侧，且所述杂质的浓度低于所述上部杂质层的所述杂质的浓度，
至少所述第1区域以及所述第3区域的所述最表面区域具有所述上部杂质层，
在所述第2区域的至少一部分，所述下部杂质层在所述半导体层叠部的最表面露出，
在所述第3区域的与所述第1区域的边界处，所述下部杂质层在所述半导体层叠部的最表面露出。
3.根据权利要求1或2所述的半导体元件，其特征在于，
在所述第2区域附近的所述第3区域，配置有使故障模式发生的区域，对以使所述故障模式发生的区域为起点的故障模式所致的故障进行抑制。
4.根据权利要求2或3所述的半导体元件，其特征在于，
所述上部杂质层是掺杂了具有促进混晶化的功能的第1杂质的上部第1杂质层，
所述下部杂质层是所述第1杂质的浓度低于所述上部第1杂质层的所述第1杂质的浓度的下部第1杂质层。
5.根据权利要求2至4中任一项所述的半导体元件，其特征在于，
所述第3区域的所述上部杂质层在所述给定的一个方向上的宽度为3μm以上。
6.根据权利要求2至5中任一项所述的半导体元件，其特征在于，
在所述第3区域中所述下部杂质层露出的区域在所述给定的一个方向上的宽度为2μm以上。
7.根据权利要求2至6中任一项所述的半导体元件，其特征在于，
所述电极与所述第1区域的所述上部杂质层相接，且与所述第3区域的所述上部杂质层分离。
8.根据权利要求4至7中任一项所述的半导体元件，其特征在于，
所述半导体层叠部在所述半导体层叠部的最表面与所述活性层之间包含所述第1杂质，
在将所述第1区域中的所述第1杂质的含量设为C11，将所述第2区域中的所述第1杂质的含量设为C12，且将所述第3区域中的所述第1杂质的含量设为C13时，满足C12≥C13≥C11的关系。
9.根据权利要求3至8中任一项所述的半导体元件，其特征在于，
所述半导体层叠部在所述半导体层叠部的最表面与所述活性层之间包含具有抑制所述混晶化的功能的第2杂质，
在将所述第1区域中的所述第2杂质的含量设为C21，将所述第2区域中的所述第2杂质的含量设为C22，且将所述第3区域中的所述第2杂质的含量设为C23时，满足C21≥C23≥C22的关系。
10.根据权利要求1所述的半导体元件，其特征在于，
所述第3区域的、与所述活性层平行且朝向所述第1区域的方向当中的至少给定的一个方向上的所述活性层的长度为5μm以上。
11.根据权利要求1至10中任一项所述的半导体元件，其特征在于，
所述第3区域包含比所述第2区域更多的惰性原子。
12.根据权利要求1至11中任一项所述的半导体元件，其特征在于，
所述半导体元件是端面发光型的半导体激光元件，
所述给定的一个方向是该半导体激光元件内的光的波导方向。
13.根据权利要求12所述的半导体元件，其特征在于，
遍及所述光进行波导的区域的全域，所述给定的一个方向上的所述第3区域的所述活性层的长度为5μm以上。
14.根据权利要求1至11中任一项所述的半导体元件，其特征在于，
在与所述活性层平行、且从所述第3区域朝向所述第1区域的所有方向上，所述第3区域的所述活性层的长度为5μm以上。
15.根据权利要求1至14中任一项所述的半导体元件，其特征在于，
所述第3区域的所述混晶度，从所述第3区域的与所述第2区域的边界处的与所述第2区域的所述混晶度相等的值，向所述第3区域的与所述第1区域的边界处的与所述第1区域的所述混晶度相等的值进行变化。
16.根据权利要求15所述的半导体元件，其特征在于，
在与所述活性层平行、且从所述第3区域的与所述第2区域的边界朝向所述第3区域的与所述第1区域的边界的所有方向上，所述第3区域的所述混晶度的值呈大致锥形形状地变化。
17.根据权利要求15所述的半导体元件，其特征在于，
在与所述活性层平行、且从所述第3区域的与所述第2区域的边界朝向所述第3区域的与所述第1区域的边界的所有方向上，所述第3区域的所述混晶度的值呈大致阶梯形状地变化。
18.根据权利要求15所述的半导体元件，其特征在于，
在与所述活性层平行、且从所述第3区域的与所述第2区域的边界朝向所述第3区域的与所述第1区域的边界的所有方向上，所述第3区域的所述混晶度的值在所述第1区域附近急剧变低地变化。
19.根据权利要求15所述的半导体元件，其特征在于，
在与所述活性层平行、且从所述第3区域的与所述第2区域的边界朝向所述第3区域的与所述第1区域的边界的所有方向上，所述第3区域的所述混晶度的值在高低之间反复地变化。
CN201580042180.2A 2014-08-12 2015-08-12 半导体元件 Active CN106575854B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-164584 2014-08-12
JP2014164584 2014-08-12
PCT/JP2015/072833 WO2016024609A1 (ja) 2014-08-12 2015-08-12 半導体素子

Publications (2)

Publication Number Publication Date
CN106575854A true CN106575854A (zh) 2017-04-19
CN106575854B CN106575854B (zh) 2019-08-27

Family

ID=55304236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580042180.2A Active CN106575854B (zh) 2014-08-12 2015-08-12 半导体元件

Country Status (4)

Country Link
US (1) US10109982B2 (zh)
JP (1) JP6655538B2 (zh)
CN (1) CN106575854B (zh)
WO (1) WO2016024609A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11245248B2 (en) 2018-01-10 2022-02-08 Sony Semiconductor Solutions Corporation Semiconductor laser

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018003335A1 (ja) * 2016-06-30 2019-04-25 パナソニックＩｐマネジメント株式会社 半導体レーザ装置、半導体レーザモジュール及び溶接用レーザ光源システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875216A (en) * 1987-11-30 1989-10-17 Xerox Corporation Buried waveguide window regions for improved performance semiconductor lasers and other opto-electronic applications
CN1601833A (zh) * 2003-09-26 2005-03-30 夏普株式会社 半导体激光器及其制造方法
CN1702929A (zh) * 2004-05-24 2005-11-30 夏普株式会社 半导体激光装置
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
CN101796699A (zh) * 2007-09-04 2010-08-04 古河电气工业株式会社 半导体激光元件以及半导体激光元件制造方法
CN101868888A (zh) * 2007-11-21 2010-10-20 古河电气工业株式会社 半导体器件的制造方法、半导体器件、通信设备和半导体激光器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63307791A (ja) * 1987-06-09 1988-12-15 Mitsubishi Electric Corp 半導体レ−ザ装置
JPH0677596A (ja) 1992-08-26 1994-03-18 Canon Inc 光機能素子
JP3725582B2 (ja) 1995-07-05 2005-12-14 三菱電機株式会社 半導体レーザ装置の製造方法，及び半導体レーザ装置
JP3387076B2 (ja) 1997-01-07 2003-03-17 住友電気工業株式会社 半導体レーザ及びその製造方法
JP3710329B2 (ja) 1999-07-01 2005-10-26 シャープ株式会社 半導体レーザ素子およびその製造方法
US7139300B2 (en) * 2003-08-19 2006-11-21 Coherent, Inc. Wide-stripe single-mode diode-laser
CN100449891C (zh) * 2003-12-15 2009-01-07 古河电气工业株式会社 制造半导体器件的方法
JP2006269759A (ja) * 2005-03-24 2006-10-05 Sharp Corp 窓構造半導体レーザ装置およびその製造方法
JP4502867B2 (ja) * 2005-04-12 2010-07-14 パナソニック株式会社 半導体レーザ装置および半導体レーザ装置の製造方法
JP2007123837A (ja) * 2005-09-29 2007-05-17 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
US7843982B2 (en) * 2005-12-15 2010-11-30 Palo Alto Research Center Incorporated High power semiconductor device to output light with low-absorbtive facet window
US7713765B2 (en) 2007-07-27 2010-05-11 Eudyna Devices Inc. Optical semiconductor device and method for manufacturing the same
JP2009055002A (ja) * 2007-07-27 2009-03-12 Eudyna Devices Inc 光半導体装置およびその製造方法
JP2010245242A (ja) * 2009-04-06 2010-10-28 Mitsubishi Electric Corp 半導体レーザ装置、半導体レーザ装置の製造方法、および不純物拡散方法
JP5579096B2 (ja) * 2011-02-14 2014-08-27 古河電気工業株式会社 半導体レーザ素子および通信システム
CN103518297B (zh) 2011-04-05 2015-11-25 古河电气工业株式会社 半导体光器件及其制造方法
JP5379823B2 (ja) * 2011-04-05 2013-12-25 古河電気工業株式会社 半導体光デバイスの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875216A (en) * 1987-11-30 1989-10-17 Xerox Corporation Buried waveguide window regions for improved performance semiconductor lasers and other opto-electronic applications
CN1601833A (zh) * 2003-09-26 2005-03-30 夏普株式会社 半导体激光器及其制造方法
CN1702929A (zh) * 2004-05-24 2005-11-30 夏普株式会社 半导体激光装置
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
CN101796699A (zh) * 2007-09-04 2010-08-04 古河电气工业株式会社 半导体激光元件以及半导体激光元件制造方法
CN101868888A (zh) * 2007-11-21 2010-10-20 古河电气工业株式会社 半导体器件的制造方法、半导体器件、通信设备和半导体激光器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11245248B2 (en) 2018-01-10 2022-02-08 Sony Semiconductor Solutions Corporation Semiconductor laser

Also Published As

Publication number Publication date
US10109982B2 (en) 2018-10-23
WO2016024609A1 (ja) 2016-02-18
CN106575854B (zh) 2019-08-27
JP6655538B2 (ja) 2020-02-26
US20170149214A1 (en) 2017-05-25
JPWO2016024609A1 (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
US8643044B2 (en) Semiconductor light emitting device
JP2008053649A (ja) 埋め込み型半導体レーザ
CN104995805B (zh) 半导体光元件、半导体激光元件、及其制造方法、和半导体激光模块元件以及半导体元件的制造方法
US10541511B2 (en) Semiconductor light-emitting element, manufacturing method of semiconductor light-emitting element, and semiconductor device
JP4792854B2 (ja) 半導体光素子及びその製造方法
JP2006080469A (ja) 窒化物半導体発光素子
TWI559567B (zh) 氮化物半導體層積體及半導體發光元件
JP2006286809A (ja) 光半導体デバイス及びその製造方法
JP4057802B2 (ja) 半導体光素子
Takeuchi et al. GaN-based tunnel junctions and optoelectronic devices grown by metal-organic vapor-phase epitaxy
JP2006253212A (ja) 半導体レーザ
CN106575854A (zh) 半导体元件
JP2008244264A (ja) 半導体光デバイス及びその製造方法
KR20100014237A (ko) 반도체 발광소자
CN107742825A (zh) GaN基新型结构激光器及其制作方法
JP2009059919A (ja) 光半導体デバイス及びその作製方法
JP2003086841A (ja) 窒化物半導体素子の製造方法
JP6158591B2 (ja) 半導体レーザ
JP7080414B1 (ja) 光半導体素子及びその製造方法
JP5104054B2 (ja) 半導体光素子及びその製造方法
JP6200158B2 (ja) 半導体発光素子およびその製造方法
JP7302814B2 (ja) 半導体発光素子
CN114503382B (zh) 半导体装置
JP2014229742A (ja) 半導体レーザ
JP2013214648A (ja) 光半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant