JP4410783B2 - 低誘電率膜を作製する方法 - Google Patents

低誘電率膜を作製する方法 Download PDF

Info

Publication number
JP4410783B2
JP4410783B2 JP2006290010A JP2006290010A JP4410783B2 JP 4410783 B2 JP4410783 B2 JP 4410783B2 JP 2006290010 A JP2006290010 A JP 2006290010A JP 2006290010 A JP2006290010 A JP 2006290010A JP 4410783 B2 JP4410783 B2 JP 4410783B2
Authority
JP
Japan
Prior art keywords
sccm
wafer
film
dielectric constant
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006290010A
Other languages
English (en)
Other versions
JP2007036291A (ja
Inventor
グリル、アルフレッド
メダイロス、デヴィッド、アール
ペイテル、ヴィシヌブハイ、ヴィー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/769,089 external-priority patent/US6441491B1/en
Priority claimed from US09/938,949 external-priority patent/US6756323B2/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007036291A publication Critical patent/JP2007036291A/ja
Application granted granted Critical
Publication of JP4410783B2 publication Critical patent/JP4410783B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、一般に、関連する超低誘電率（すなわち超低ｋ）を有する誘電体材料を作製する方法、およびこの誘電体材料を含む電子デバイスに関する。さらに詳細には、本発明は、超超大規模集積（ＵＬＳＩ）バック・エンド・オブ・ライン（ＢＥＯＬ）配線構造中のレベル内またはレベル間誘電体として使用される熱的に安定な超低ｋ膜を作製する方法、およびこの方法によって作製した電子構造に関する。
ＵＬＳＩ回路で使用される電子デバイスは近年小型化の一途をたどり、その結果として、ＢＥＯＬメタライゼーションの抵抗が大きくなり、層内および層間の誘電体の静電容量も大きくなっている。これらの効果が相まって、ＵＬＳＩ電子デバイスにおける信号遅延が増大している。将来のＵＬＳＩ回路の切換性能を改善するには、静電容量を低下させるために、低誘電率（ｋ）の絶縁体、特に酸化ケイ素より大幅に低いｋを有する絶縁体が必要である。低いｋ値を有する誘電体材料（すなわち誘電体）は、すでに市販されている。例えば、このような材料の１つとしてポリテトラフルオロエチレン（ＰＴＦＥ）があるが、これはｋ値が２．０である。しかし、これらの誘電体材料は、３００〜３５０℃を超える温度にさらされると熱的に安定でなくなる。これらの誘電体をＵＬＳＩチップに集積する際には、少なくとも４００℃の熱安定性が必要とされる。したがって、これらの誘電体は集積工程中にその機能を失う。
ＵＬＳＩデバイスへの応用が考えられている低ｋ材料としては、メチルシロキサンやメチルシルセスキオキサン、その他の有機ポリマーおよび無機ポリマーなど、Ｓｉ、Ｃ、Ｏを含むポリマーがある。例えば、ある論文（「Properties of new low dielectric constant spin-on Silicon oxidebased dielectrics」、N. Hacker他、Mat. Res. Soc. Symp. Proc. 476 (1997) : 25）には、熱安定性要件を満たすと考えられる材料が記載されている。ただし、これらの材料の一部は、スピンオン技術で膜を作成した場合に、相互接続構造で集積するのに必要な厚さに達するとクラックを伝播しやすくなる。さらに、これらの前駆物質材料はコストが高く、大量生産には利用することができない。これに対して、超大規模（ＶＬＳＩ）チップおよびＵＬＳＩチップの作製工程の大部分は、プラズマ化学または物理蒸着技術によって実施される。容易に入手できる処理機器を使用したプラズマ化学蒸着（ＰＥＣＶＤ）技術によって低ｋ材料を作製することができるので、製造プロセス中の材料の集積が簡単になり、製造コストが削減され、有害な廃棄物の生成も抑えられる。参照によりそのすべてを本明細書に組み込む、本発明と共通の譲受人に譲渡された同時継続出願（米国シリアル番号第０９／１０７５６７号）には、Ｓｉ原子、Ｃ原子、Ｏ原子およびＨ原子からなり、３．６以下の誘電率を有し、きわめて低いクラック伝播速度を示す超低誘電率材料が記載されている。
参照によりそのすべてを本明細書に組み込む、本発明と共通の譲受人に譲渡された別の同時継続出願（米国シリアル番号第０９／３２０４９５号）には、Ｓｉ原子、Ｃ原子、Ｏ原子およびＨ原子で構成されたマトリックスと、主にＣ原子およびＨ原子で構成された相とからなる、３．２以下の誘電率を有する２相材料が記載されている。これらの材料の誘電率をさらに低下させていくと、これらの誘電体を組み込んだ電子デバイスの性能がさらに改善されることになることに留意されたい。
前述の内容に鑑みて、２．８以下の誘電率を有し、クラッキングを抑制した誘電体材料を開発することが引き続き必要とされている。
「Properties of new low dielectric constant spin-on Silicon oxidebased dielectrics」、N. Hacker他、Mat. Res. Soc. Symp. Proc. 476 (1997) : 25
したがって、本発明の目的は、約２．８以下の誘電率を有する超低誘電率材料を作製する方法を提供することである。より好ましくは、この超低ｋ材料の誘電率は、約１．５から２．５の範囲内であり、最も好ましくは、誘電率は約２．０から２．２５の範囲内である。特に指定する場合を除き、すべての誘電率は真空の誘電率に対する比誘電率である。
本発明の別の目的は、少なくとも２つの前駆物質の混合物のＳｉ原子、Ｃ原子、Ｏ原子およびＨ原子を含む超低誘電率材料を作製する方法であって、第１の前駆物質がＳｉＣＯＨ部分を含む環状構造を有する分子から選択され、第２の前駆物質が環状構造を有する分子からなる一群から選択される有機分子である方法を提供することである。
本発明の別の目的は、平行平板型プラズマＣＶＤ装置において超低誘電率膜を作製する方法を提供することである。
本発明の別の目的は、ＣＯ２の存在下またはＣＯ２およびＯ２の存在下で基板上に膜を堆積させることによって、堆積膜の均一さを改善し、かつプラズマＣＶＤ装置内のプラズマを安定させる、超低誘電率材料を作製する改善した方法を提供することである。
本発明の別の目的は、バック・エンド・オブ・ライン（ＢＥＯＬ）相互接続構造中のレベル内またはレベル間誘電体として電子構造で使用される超低誘電率材料を作製する方法を提供することである。
本発明の別の目的は、低い内部応力および約２．８以下の誘電率を有する熱的に安定な超低誘電率材料を提供することである。より好ましくは、この超低ｋ材料の誘電率は、約１．５から約２．５の範囲内であり、最も好ましくは、誘電率は約２．０から約２．２５の範囲内である。
本発明のさらに別の目的は、少なくとも２層の絶縁材料層が本発明の超低誘電率材料を含むバック・エンド・オブ・ライン（ＢＥＯＬ）配線構造中のレベル内またはレベル間誘電体として絶縁材料の層を組み込んだ電子構造を提供することである。
本発明のさらに別の目的は、本発明の超低誘電率材料の層をバック・エンド・オブ・ライン（ＢＥＯＬ）配線構造中のレベル内またはレベル間誘電体として有し、少なくとも１つの誘電体キャップ層を反応性イオン・エッチング（ＲＩＥ）マスク研磨停止層または拡散バリヤとしてさらに含む電子構造を提供することである。
本発明によれば、Ｓｉ原子、Ｃ原子、Ｏ原子およびＨ原子を含むマトリックスを有し、かつ原子レベルのナノ多孔性を有する熱的に安定な誘電体材料を作製する方法が提供される。好ましい実施形態では、この誘電体材料は、Ｓｉ、Ｃ、ＯおよびＨからなるマトリックスと、複数のナノメートル・サイズの孔と、２．８以下の誘電率とを有し、ＦＴＩＲスペクトルが、１０００ｃｍ−１から１１００ｃｍ−１の間でＳｉ−Ｏの吸収帯が２つのピークに分かれており、２１５０ｃｍ−１から２２５０ｃｍ−１の間でＳｉ−Ｈの吸収ピークを持たない。本発明はさらに、Ｓｉ原子、Ｃ原子、Ｏ原子およびＨ原子を含む第１の前駆物質ガスと、Ｃ原子およびＨ原子ならびに任意選択でＯ原子、Ｆ原子およびＮ原子を含む少なくとも第２の前駆物質ガスとをプラズマＣＶＤ装置中で反応させることによって誘電体材料を作製する方法も提供する。本発明はさらに、第１の前駆物質ガスとＣＯ２とを混合する、または第１および第２の前駆物質ガスとＣＯ２およびＯ２とを混合することにより、プラズマＣＶＤ装置中のプラズマを安定させ、基板上に堆積する誘電体膜の均一さを向上させる。本発明はさらに、バック・エンド・オブ・ライン（ＢＥＯＬ）配線構造で使用されるレベル内またはレベル間誘電体として複数の絶縁材料層を有する電子構造（すなわち基板）であって、該絶縁材料を本発明の超低ｋ膜とすることができる電子構造も提供する。
好ましい実施形態では、プラズマＣＶＤ装置を提供するステップと、リアクタ中で電子構造（すなわち基板）を位置決めするステップと、Ｓｉ原子、Ｃ原子、Ｏ原子およびＨ原子を含む第１の前駆物質ガスをリアクタ中に流入させるステップと、Ｃ原子およびＨ原子ならびに任意選択でＯ原子、Ｆ原子およびＮ原子を含む第２の前駆物質ガスをリアクタ中に流入させるステップと、超低ｋ膜を基板上に堆積させるステップとを含む、熱的に安定な超低誘電率（超低ｋ）膜を作製する方法が提供される。堆積ステップは、ＣＯ２またはＣＯ２およびＯ２の存在下で実行することができる。好ましくは、第１の前駆物質は、１，３，５，７−テトラメチルシクロテトラシロキサン（ＴＭＣＴＳまたはＣ４Ｈ１６Ｏ４Ｓｉ４）など、ＳｉＣＯＨ部分を含む環状構造を有する分子から選択される。第２の前駆物質は、好ましくは分子内に複数の環を有する環状構造を有する分子からなる一群から選択される有機分子にすることができる。そのうちの少なくとも１つがヘテロ原子、特に酸素を含む複数の縮合環を有する化学種は特に有用である。これらの化学種の中で最も適しているのは、有意な環ひずみを与えるサイズの環、すなわち３ないし４個の原子からなる環または７個以上の原子からなる環あるいはその両方を含むものである。シクロペンテンオキシド（ＣＰＯまたはＣ５Ｈ８Ｏ）など、オキサ二環化合物と呼ばれる化合物のクラスに属するものが特に魅力的である。
任意選択で、本発明の堆積膜を、少なくとも約０．２５時間、約３００℃以上の温度で熱処理することができる。この方法はさらに、基板チャックの導電性領域が約３００ｃｍ２から約７００ｃｍ２の間であり、基板と最上部の電極との間のギャップが約１ｃｍから約１０ｃｍの間である平行平板型リアクタを提供するステップを含むこともできる。約１２ＭＨＺから約１５ＭＨＺの間の高周波ＲＦパワーを電極の１つに印加する。任意選択で、追加の低周波パワーを電極の１つに印加することもできる。さらに、熱処理ステップは、約３００℃以下の温度で第１の期間実行し、次いで約３８０℃以上の温度で、第１の期間より長い第２の期間実行することもできる。第２の期間は、第１の期間の少なくとも約１０倍にすることができる。
本発明の超低誘電率膜の堆積ステップは、さらに、基板温度を約２５℃から約４００℃の間に設定するステップと、高周波ＲＦパワー密度を約０．５Ｗ／ｃｍ２から約２．０Ｗ／ｃｍ２の間に設定するステップと、第１の前駆物質の流量を約５ｓｃｃｍから約１０００ｓｃｃｍの間に設定するステップと、第２の前駆物質の流量を約５ｓｃｃｍから約１０００ｓｃｃｍの間に設定するステップと、リアクタ圧力を約５０ｍＴｏｒｒから約１０００ｍＴｏｒｒの間の圧力に設定するステップと、高周波ＲＦパワーを約１５Ｗから約５００Ｗの間に設定するステップとを含むことができる。任意選択で、約１０Ｗから約３００Ｗの間の超低周波パワーをプラズマに加えることもできる。基板チャックの導電性領域がＸ倍に変化すると、基板チャックに印加されるＲＦパワーもＸ倍に変化する。
別の好ましい実施形態では、超低ｋ膜を作製する方法であって、平行平板型プラズマＣＶＤ装置を提供するステップと、事前処理されたウェハを、約３００ｃｍ２から約７００ｃｍ２の間の導電性領域を有する基板チャック上に位置決めし、このウェハと最上部の電極との間のギャップを約１ｃｍから約１０ｃｍの間に維持するステップと、環状シロキサン分子を含む第１の前駆物質ガスをリアクタ中に流入させるステップと、Ｃ原子、Ｈ原子およびＯ原子を含む環状構造を有する有機分子を含む少なくとも第２の前駆物質ガスを流すステップと、ウェハ上に超低ｋ膜を堆積させるステップとを含む方法が提供される。堆積ステップは、ＣＯ２またはＣＯ２およびＯ２の存在下で実行することができる。このプロセスは、堆積ステップの後で、少なくとも約０．２５時間、約３００℃以上の温度で膜を熱処理するステップをさらに含むことができる。このプロセスは、ＲＦパワーをウェハに印加するステップをさらに含むことができる。熱処理ステップは、第１の期間約３００℃以下の温度で実行し、その後、第１の期間より長い第２の期間約３８０℃以上の温度で実行することもできる。第２の期間は、第１の期間の少なくとも１０倍にすることができる。
利用する環状シロキサン前駆物質は、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）にすることができ、有機前駆物質はシクロペンテンオキシド（ＣＰＯ）にすることができる。超低ｋ膜の堆積ステップは、基板温度を約２５℃から約４００℃の間に設定するステップと、ＲＦパワー密度を約０．０５Ｗ／ｃｍ２から約２．０Ｗ／ｃｍ２の間に設定するステップと、環状シロキサンの流量を約５ｓｃｃｍから約１０００ｓｃｃｍの間に設定するステップと、有機前駆物質の流量を約５ｓｃｃｍから約１０００ｓｃｃｍの間に設定するステップと、リアクタ圧力を約５０ｍＴｏｒｒから約１０００ｍＴｏｒｒの間の圧力に設定するステップとをさらに含むことができる。さらに、堆積ステップは、シクロペンテンオキシドのテトラメチルシクロテトラシロキサンに対する流量比を約０．１から約０．７の間、好ましくは０．２から０．４の間に設定することを含むこともできる。基板チャックの導電性領域はＸ倍に変化させることができ、これによりＲＦパワーもＸ倍に変化することになる。
さらに別の好ましい実施形態では、熱的に安定な超低ｋ誘電体膜を作製する方法であって、平行平板型プラズマＣＶＤ装置を提供するステップと、約３００ｃｍ２から約７００ｃｍ２の間の導電性領域を有する基板チャック上にウェハを位置決めし、該ウェハと最上部の電極との間のギャップを約１ｃｍから約１０ｃｍの間に維持するステップと、リアクタ圧力を約１００ｍＴｏｒｒから約５０００ｍＴｏｒｒの間に保ちながら、全流量を約２５ｓｃｃｍから約５００ｓｃｃｍの間として、環状シロキサンと環状有機分子の前駆物質ガス混合物を、リアクタ中のほぼ室温から約４００℃の間、好ましくは約６０℃から約２００℃の間の温度に保たれたウェハの上に流入させるステップと、約０．２５Ｗ／ｃｍ２から約０．８Ｗ／ｃｍ２の間のＲＦパワー密度で、ウェハ上に誘電体膜を堆積させるステップと、少なくとも約０．２５時間、約３００℃以上の温度で超低ｋ膜をアニールするステップとを含む方法が提供される。堆積は、ＣＯ２またはＣＯ２およびＯ２の存在下で実行することができる。本発明の方法は、約３００℃以下の温度で第１の期間膜をアニールし、次いで約３８０℃以上の温度で第１の期間より長い第２の期間膜をアニールするステップをさらに含むことができる。第２の期間は、第１の期間の少なくとも約１０倍の長さに設定することができる。環状シロキサン前駆物質は、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）にすることができ、環状有機前駆物質はシクロペンテンオキシド（ＣＰＯ）にすることができる。
本発明はさらに、バック・エンド・オブ・ライン（ＢＥＯＬ）相互接続構造中のレベル内またはレベル間誘電体として複数の絶縁材料層を有する電子構造に関し、この電子構造は、第１の絶縁材料層中に埋め込まれた第１の金属領域を有する事前処理された半導体基板と、本発明の超低ｋ誘電体で構成された第２の絶縁材料層中に埋め込まれた第１の導体領域であり、この超低ｋ誘電体が、Ｓｉ、Ｃ、ＯおよびＨを含み、ナノメートル・サイズの孔を複数含み、約２．８以下の誘電率を有し、第２の絶縁材料層が第１の絶縁材料層と密着している、第１の金属領域と電気的に結合した第１の導体領域と、第２の絶縁材料層と密着した本発明の超低ｋ誘電体を含む第３の絶縁材料層に埋め込まれた、第１の導体領域と電気的に結合した第２の導体領域とを含む。この電子構造は、第２の絶縁材料層と第３の絶縁材料層の間に位置する誘電体キャップ層をさらに含むことができる。この電子構造は、第２の絶縁材料層と第３の絶縁材料層の間の第１の誘電体キャップ層と、第３の絶縁材料層の上に位置する第２の誘電体キャップ層とをさらに含むことができる。
誘電体キャップ材料は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、耐火金属窒化ケイ素（耐火金属はＴａ、Ｚｒ、ＨｆおよびＷからなる一群から選択される）、炭化ケイ素、炭素ドープ酸化物またはＳｉＣＯＨ、およびそれらの含水素化合物から選択することができる。第１および第２の誘電体キャップ層は、同じ一群の誘電体材料から選択することができる。第１の絶縁材料層は、酸化ケイ素または窒化ケイ素、あるいはリンケイ酸ガラス（ＰＳＧ）やホウリンケイ酸ガラス（ＢＰＳＧ）など様々なこれらの材料にドーピングした材料にすることができる。この電子構造は、第２の絶縁材料層および第３の絶縁材料層の少なくとも一方の上に配置された誘電体材料の拡散バリヤ層をさらに含むことができる。この電子構造は、反応性イオン・エッチング（ＲＩＥ）ハード・マスク／研磨停止層として働く、第２の絶縁材料層の上に位置する誘電体と、この誘電体ＲＩＥハード・マスク／研磨停止層の上に位置する誘電体拡散バリヤ層とをさらに含むことができる。この電子構造は、第２の絶縁材料層の上に位置する第１の誘電体ＲＩＥハード・マスク／研磨停止層と、第１の誘電体研磨停止層の上に位置する第１の誘電体ＲＩＥハード・マスク／拡散バリヤ層と、第３の絶縁材料層の上に位置する第２の誘電体ＲＩＥハード・マスク／研磨停止層と、第２の誘電体研磨停止層の上に位置する第２の誘電体拡散バリヤ層とをさらに含むことができる。この電子構造は、超低ｋ誘電体のレベル間誘電体と超低ｋ誘電体のレベル内誘電体の間に、上述と同じ材料の誘電体キャップ層をさらに含むことができる。
本発明の前述の目的、特徴および利点は、以下の詳細な説明および添付の図面から明らかになるであろう。
本発明は、平行平板型プラズマＣＶＤ装置中で熱的に安定な超低誘電率膜を作製する方法を開示するものである。好ましい実施形態に開示する材料は、共有結合ネットワークのＳｉ、Ｃ、ＯおよびＨを含み、約２．８以下の誘電率を有する水素化酸素化ケイ素炭素（ＳｉＣＯＨ）のマトリックスを含み、これは、誘電率をさらに約２．０未満の値に低下させる直径約０．５から２０ナノメートルの分子規模ボイドをさらに含むことがある。より好ましくは、この超低ｋ膜の誘電率は約１．５から約２．５の範囲内であり、最も好ましくは、誘電率は約２．０から約２．２５の範囲内である。超低ｋ熱安定性膜を製造するためには、特定の成膜条件にした成膜リアクタを特定の幾何学的配置にする必要がある。例えば、平行平板型リアクタでは、基板チャックの導電性領域を約３００ｃｍ２から７００ｃｍ２の間とし、基板と最上部の電極の間のギャップを約１ｃｍから約１０ｃｍの間にしなければならない。ＲＦパワーを基板に印加する。本発明によれば、超低誘電率膜は、特定の反応条件下の特に構成した反応リアクタ内で、ＴＭＣＴＳなどの環状シロキサン前駆物質と、シクロペンテンオキシドなど、環状構造を有する分子からなる一群から選択された有機分子である第２の前駆物質との混合物から作製される。本発明の別の実施形態によれば、超低誘電率膜は、ＣＯ２の存在下またはＣＯ２およびＯ２の存在下で形成することができる。本発明の低誘電率膜はさらに、約３００℃超の温度で少なくとも約０．２５時間加熱処理して、誘電率を低下させることができる。この加熱処理ステップ中に、炭素原子および水素原子を含み、かつ任意選択で酸素原子を含むこともある第２の前駆物質ガス（またはガス混合物）から誘導された分子断片が熱分解し、膜から放出されるさらに小さな分子に転化されることがある。任意選択で、この分子断片の転化および放出のプロセスによって膜中でさらにボイドを発生させることもできる。このようにして、膜の密度は低下する。
本発明は、ＢＥＯＬ配線構造での集積に適した超低誘電率、すなわち約２．８より低い誘電率を有する材料を調製する方法を提供する。より好ましくは、本発明の超低ｋ膜の誘電率は約１．５から約２．５の範囲内であり、最も好ましくは、誘電率は約２．０から約２．２５の範囲内である。本発明の膜は、少なくとも２つの適当な前駆物質と、処理パラメータの特定の組合せとを後述のように選択することによって作成することができる。好ましくは、第１の前駆物質は、１，３，５，７−テトラメチルシクロテトラシロキサン（ＴＭＣＴＳすなわちＣ４Ｈ１６Ｏ４Ｓｉ４）やオクタメチルシクロテトラシロキサン（ＯＭＣＴＳすなわちＣ６Ｈ２４Ｏ４Ｓｉ４）など、ＳｉＣＯＨ部分を含む環状構造を有する分子から選択される。より一般的には、第１の前駆物質は、交互に結合された同数のＳｉ原子およびＯ原子を含む環状構造を含み、アルキル基（メチル、エチル、プロピル、あるいは高級または分枝類縁体、ならびにシクロプロピル、シクロペンチル、シクロヘキシル、および高級類縁体など）が、ケイ素原子の少なくとも１つと共有結合した環状アルキルシロキサンのクラスであり、これは全てのケイ素原子に２つのアルキル基がついている場合も含む。これらのアルキル基は、同様のものでも異なるものでもよい。さらに、これらの環状シロキサンのケイ素原子は水素と結合することがあり、その場合には、これらの化合物は部分的にアルキル化されたヒドロシロキサンと考えることができる。
第２の前駆物質は、温度および圧力を操作することによって蒸気として成膜リアクタに導入することができるような適当な揮発性を有する、Ｃ原子、Ｈ原子およびＯ原子を含み、かつ少なくとも１つの環を含む有機分子から選択することができる。さらに、Ｎ、Ｓ、Ｓｉまたはハロゲンなど、その他の原子をこの前駆物質分子に含めることもできる。さらに、この前駆物質中に複数の環が存在していても良い。少なくとも１つがヘテロ原子、特に酸素を含む複数の縮合環を有する化学種は特に有用である。これらの化学種の中で最も適しているのは、有意な環ひずみを与えるサイズの環、すなわち３ないし４個の原子からなる環または７個以上の原子からなる環あるいはその両方を含むものである。オキサ二環化合物と呼ばれる化合物のクラスに属するものが特に魅力的である。これらのうち、容易に入手できるものの例としては、６−オキサビシクロ［３．１．０］ヘキサンまたはシクロペンテンオキシド（７６０ｍｍＨｇでｂｐ＝１０２℃）、７−オキサビシクロ［４．１．０］ヘプタンまたはシクロヘキサンオキシド（７６０ｍｍＨｇでｂｐ＝１２９℃）、９−オキサビシクロ［６．１．０］ノナンまたはシクロオクテンオキシド（５ｍｍＨｇでｂｐ＝５５℃）、および７−オキサビシクロ［２．２．０］ヘプタンまたはエポキシシクロヘキサン（７１３ｍｍＨｇでｂｐ＝１１９℃）がある。より一般的には、図１に示す式を満たす化学種が適当であると考えられる。
さらに、第２の前駆物質は、９−オキサビシクロ［６．１．０］ノン−４−エン（７６０ｍｍＨｇでｂｐ＝１９５℃）または図２に示す一般構造の化合物の場合のように、ある程度の不飽和度を有することがある。さらに、７−オキサビシクロ［４．１．０］ヘプタン−２−オン（１５ｍｍＨｇでｂｐ＝７７℃）および３−オキサビシクロ［３．１．０］ヘキサン２，４−ジオン（５ｍｍＨｇでｂｐ＝１００℃）の場合のように、第２の前駆物質は、ケトン、アルデヒド、アミン、アミド、イミド、エーテル、エステル、無水物、炭酸塩、チオール、チオエーテルなどを含めた（ただしこれらに限定されない）、さらに別の官能基を有することもできる。さらに、プラズマＣＶＤ装置中で、第１の前駆物質をキャリア・ガスとしてのＣＯ２と混合する、あるいは第１および第２の前駆物質ガスをＣＯ２またはＣＯ２とＯ２の混合物と混合することもできる。プラズマＣＶＤ装置中でＣＯ２をキャリア・ガスとして第１の前駆物質に加える、あるいはＣＯ２またはＣＯ２とＯ２の混合物を第１および第２の前駆物質に加えることにより、プラズマＣＶＤ装置中のプラズマを安定させる効果が得られ、基板上に堆積させた膜の均一さが改善される。ＣＯ２を第１および第２の前駆物質と混合するときには、ＣＯ２の量は約２５ｓｃｃｍから約１０００ｓｃｃｍにすることができ、より好ましくは、約５０ｓｃｃｍから約５００ｓｃｃｍである。ＣＯ２とＯ２の混合物を第１および第２の前駆物質と混合するときには、混合するＣＯ２の量は約２５から約１０００ｓｃｃｍにすることができ、混合するＯ２の量は約０．５ｓｃｃｍから約５０ｓｃｃｍにすることができる。より好ましくは、ＣＯ２の量は約５０ｓｃｃｍから約５００ｓｃｃｍ、Ｏ２の量は約１ｓｃｃｍから約３０ｓｃｃｍである。
図３に示すように、平行平板型プラズマＣＶＤ装置１０は、２００ｍｍのウェハの処理に使用されるタイプのものである。リアクタ１０の内径Ｘは約１３インチ（３３．０ｃｍ）であり、その高さＹは約８．５インチ（２１．６ｃｍ）である。基板チャック１２の直径は約１０．８インチ（２７．４ｃｍ）である。反応ガスは、基板チャック１２から約１インチ（２．５４ｃｍ）のギャップＺだけ離間したガス分配板（ＧＤＰ）１６を通してリアクタ１０中に導入され、３インチ（７．６２ｃｍ）の排気ポート１８を通してリアクタ１０から排気される。ＲＦ電源２０は、リアクタ１０から電気的に絶縁されたＧＤＰ１６に接続され、基板チャック１２は接地される。実際には、リアクタのその他全ての部分が接地される。別の実施形態では、ＲＦ電源２０を基板チャック１２に接続し、基板２２に給電することもできる。この場合には、基板は負のバイアスを受け、その値はリアクタの幾何形状およびプラズマのパラメータによって決まる。別の実施形態では、複数の電源を使用することができる。例えば、２つの電源を同じＲＦ周波数で動作させることもできるし、あるいは１つを低い周波数で動作させ、１つを高い周波数で動作させることもできる。２つの電源をともに同じ電極に接続することもできるし、あるいは別々の電源に接続することもできる。別の実施形態では、堆積中にＲＦ電源をオン・オフにパルス化することができる。低ｋ膜の堆積中に制御されるプロセス変量は、ＲＦパワー、前駆物質の混合および流量、リアクタ内圧力、ならびに基板温度である。
リアクタ１０の表面２４は、絶縁被覆材料で被覆することができる。例えば、１つのタイプの被覆は、リアクタ壁面２４に数ミルの厚さまで施す。基板チャック１２に対して使用することもできる別のタイプの被覆材料は、酸素プラズマを用いたエッチングに対して耐性のあるアルミナその他の絶縁体の薄い被覆である。加熱したウェハ・チャックの温度によって、基板温度を制御する。
本発明によれば、上述の適当な第１および第２の前駆物質ならびに処理パラメータの特定の組合せは、調製した本発明の超低ｋ材料が、好ましくは約５から約４０原子パーセントのＳｉ、約５から４５原子パーセントのＣ、０から約５０原子パーセントのＯ、および約１０から約５５原子パーセントのＨを含むように利用する。
膜の堆積プロセス中に制御する主なプロセス変量は、ＲＦパワー、前駆物質の流量、ＣＯ２の流量またはＣＯ２およびＯ２の流量、リアクタ圧力、および基板温度である。本発明による、第１の前駆物質としてテトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）を利用し、第２の前駆物質としてシクロペンテンオキシド（ＣＰＯ）を利用した膜の堆積、ならびにＣＯ２またはＣＯ２およびＯ２の存在下での膜の堆積の例を、本明細書の後半でいくつか挙げる。例１および２では、Ｈｅをキャリア・ガスとして使用してＴＭＣＴＳ前駆物質の蒸気をリアクタ中に供給し、例３では、ＴＭＣＴＳを液体給送システムによって供給した。例５から７では、ＣＯ２をキャリア・ガスとして使用してＴＭＣＴＳ前駆物質の蒸気をリアクタ中に供給し、例８では、ＴＭＣＴＳを液体給送システムによって供給した。任意選択で、堆積後に４００℃で膜を加熱処理し、ｋを低下させた。
本発明による作製方法は、一意的に規定された成膜条件を備えた特定の幾何形状を有する成膜リアクタを利用することによってのみ可能であることを強調しておく。異なる幾何形状のリアクタをこの規定された成膜条件下で使用した時には、生成される膜が超低誘電率を達成しないことがある。例えば、本発明による平行平板型リアクタの基板チャックの面積は、約３００ｃｍ２から約７００ｃｍ２でなければならず、好ましくは約５００ｃｍ２から約６００ｃｍ２である。基板とガス分配板（または最上部の電極）の間のギャップは約１ｃｍから約１０ｃｍであり、好ましくは約１．５ｃｍから約７ｃｍである。ＲＦパワーは、電極の一方に約１２ＭＨＺから約１５ＭＨＺの周波数、好ましくは約１３．５６ＭＨＺの周波数で印加される。任意選択で１ＭＨｚ未満の低い周波数のパワーを、ＲＦパワーと同じ電極または反対側の電極に０から０．３Ｗ／ｃｍ２のパワー密度で印加することもできる。
利用する堆積条件もまた、本発明による堆積プロセスをうまく実施することができるようにするためには重要である。例えば、約２５℃から約３２５℃、好ましくは約６０℃から約２００℃の間のウェハ温度を利用する。約０．０５Ｗ／ｃｍ２から約１．０Ｗ／ｃｍ２、好ましくは約０．２５Ｗ／ｃｍ２から約０．８Ｗ／ｃｍ２の間のＲＦパワー密度を利用する。約５ｓｃｃｍから約１０００ｓｃｃｍ、好ましくは約２５ｓｃｃｍから約２００ｓｃｃｍの間のＴＭＣＴＳの反応ガスの流量を利用する。約５ｓｃｃｍから約１０００ｓｃｃｍ、好ましくは、約１０ｓｃｃｍから約１２０ｓｃｃｍの間のＣＰＯの反応ガスの流量を使用する。ＣＯ２をキャリア・ガスとして使用したＴＭＣＴＳ／ＣＯ２の全反応ガスの流量は、約２５ｓｃｃｍから約１０００ｓｃｃｍの間であり、ＣＯ２とＯ２の混合物の場合のそれぞれの流量はＣＯ２が約２５ｓｃｃｍから１０００ｓｃｃｍ、Ｏ２が約０．５ｓｃｃｍから約５０ｓｃｃｍであり、ＣＯ２の場合の流量は約１５ｓｃｃｍから約１０００ｓｃｃｍである。ＣＯ２をキャリア・ガスとして使用したＴＭＣＴＳ／ＣＯ２の全反応ガスの流量は、好ましくは、約５０ｓｃｃｍから５００ｓｃｃｍであり、ＣＯ２とＯ２の混合物の場合のそれぞれの流量は、好ましくはＣＯ２が約５０ｓｃｃｍから５００ｓｃｃｍ、Ｏ２が約１ｓｃｃｍから約３０ｓｃｃｍであり、ＣＯ２の場合の流量は、好ましくは約５０ｓｃｃｍから約５００ｓｃｃｍである。約５０ｍＴｏｒｒから約５０００ｍＴｏｒｒ、好ましくは約１００ｍＴｏｒｒから約３０００ｍＴｏｒｒの間の堆積プロセス中のリアクタ圧力を使用する。
基板チャックの面積がＸ倍に変化すると、すなわち約３００ｃｍ２から約７００ｃｍ２の範囲内の値から変化すると、ＲＦパワーも以前に指定した値からＸ倍に変化することに留意されたい。同様に、基板チャックの面積がＹ倍に変化し、分配板と基板チャックの間のギャップが以前に指定した値からＺ倍に変化すると、これらの変化は、以前に指定した値からのＹＺ倍のガス流量の変化を伴うことになる。マルチステーション成膜リアクタを使用する場合には、基板面積は個々の基板チャックに関し、ガス流量は１つの堆積ステーションに関する。したがって、リアクタへの全流量および全パワー入力に、リアクタ内の堆積ステーションの総数をかける。
堆積膜は、さらなる集積処理を施す前に安定させる。この安定化プロセスは、炉内アニール・ステップで、約３００℃から約４００℃で約０．５時間から約４時間の時間にわたって実施することができる。この安定化プロセスは、約３００℃超の温度で、急速熱アニール・プロセスで実施することもできる。本発明によって得られる膜の誘電率は、約２．８より低い。非酸化性雰囲気中で本発明によって得られる膜の熱安定性は、少なくとも約４００℃の温度までである。
本発明によって形成される電子デバイスを図６から図９に示す。図６から図９に示すデバイスは、単に本発明による例を例示したものに過ぎず、その他無数のデバイスを本発明によって形成することができることに留意されたい。
図６は、ケイ素基板３２上に構築した電子デバイス３０を示す。ケイ素基板３２上に、絶縁材料層３４を形成し、その中には第１の金属領域３６が埋め込んである。第１の金属領域３６に化学機械研磨（ＣＭＰ）プロセスを行った後で、超低ｋ膜３８などの膜を、第１の絶縁材料層３４および第１の金属領域３６の上に堆積させる。第１の絶縁材料層３４は、酸化ケイ素、窒化ケイ素、これらの材料に様々にドーピングしたもの、またはその他任意の適当な絶縁材料で適宜形成することができる。超低ｋ膜３８にフォトリソグラフィ・プロセスでパターン形成し、そのパターン中に導体層４０を堆積させる。第１の導体層４０にＣＭＰプロセスを施した後で、第１の超低ｋ膜３８および第１の導体層４０を覆うように、第２の超低ｋ膜層４４をプラズマ化学蒸着（ＰＥＣＶＤ）プロセスで堆積させる。導体層４０は、金属導電性材料または非金属導電性材料で構成することができる。例えば、アルミナや銅などの金属導電性材料、または窒化物やポリシリコンなどの非金属材料を利用することができる。第１の導体４０は、第１の金属領域３６と電気的に結合している。
第２の超低ｋ膜層４４のフォトリソグラフィ・プロセスを行った後で、第２の導体領域５０を形成し、その後、第２の導体材料の堆積プロセスを行う。第２の導体５０も、第１の導体層４０を堆積させるときに使用したものと同様の金属材料または非金属材料で構成することができる。第２の導体領域５０は、第１の導体領域４０に電気的に接続されており、第１の超低ｋ絶縁体層４４中に埋め込まれている。第２の超低ｋ膜層は、第１の絶縁材料層３８と密着している。この具体例では、本発明による超低ｋ材料である第１の絶縁材料層３８はレベル内誘電材料として働き、第２の絶縁材料層、すなわち超低ｋ膜４４はレベル内およびレベル間誘電体として働く。超低ｋ膜の低い誘電率に基づいて、第１の絶縁層３８および第２の絶縁層４４によって優れた絶縁性を達成することができる。
図７は、本発明による電子デバイス６０を示す図であり、これは図６に示す電子デバイス３０と同様であるが、追加の誘電体キャップ層６２を第１の絶縁材料層３８と第２の絶縁材料層４４の間に堆積させてある。誘電体キャップ層６２は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、ケイ素炭素酸化物（ＳｉＣＯ）、改変した超低ｋ化合物およびそれらの水素化化合物、ならびに耐火金属窒化ケイ素などの材料で適宜形成することができる。ここで、耐火金属は、Ｔａ、Ｚｒ、ＨｆおよびＷからなる一群から選択される。追加の誘電体キャップ層６２は拡散バリヤ層として働き、第１の導体層４０の第２の絶縁材料層４４中への拡散、またはそれより下方の層、特に層３４および３２中への拡散を防止する。
図８は、本発明による電子デバイス７０の別の代替の実施形態を示す図である。電子デバイス７０では、ＲＩＥマスクおよびＣＭＰ（化学機械研磨）研磨停止層として働く２つの追加の誘電体キャップ層７２および７４が使用されている。第１の誘電体層７２は、第１の絶縁材料層３８上に堆積させる。誘電体層７２の働きは、第１の導体層４０を平坦化する際に利用されるＣＭＰプロセスの終点を提供することである。研磨停止層７２は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、ケイ素炭素酸化物（ＳｉＣＯ）、改変した超低ｋ化合物およびそれらの水素化化合物、ならびに耐火金属窒化ケイ素などの材料で適宜形成することができる。ここで、耐火金属は、Ｔａ、Ｚｒ、ＨｆおよびＷからなる一群から選択される。誘電体層７２の上面は、第１の導体層４０と同じ高さである。第２の誘電体層７４は、同じ目的のために、第２の絶縁材料層４４の上に追加することができる。
図９は、本発明による電子デバイス８０のさらに別の代替実施形態を示す図である。この代替実施形態では、追加の誘電体層８２を堆積させ、それにより第２の絶縁材料層４４を２つの別々の層８４および８６に分割している。したがって、図８に示すレベル内およびレベル間誘電体層８４は、図９に示すように、相互接続部９２と相互接続部９４の間の境界において層間誘電体層８４およびレベル内誘電体層８６に分割される。追加の拡散バリヤ層９６を、さらに上側誘電体層７４の上に堆積させる。この代替実施形態の電子構造８０によってもたらされるさらなる利点は、誘電体層８２がＲＩＥエッチング停止層として働き、優れた相互接続深さ制御を実現することである。
以下の例は、本発明による超低ｋ誘電体膜の作製を例示し、それによって得られる利点を実証するために与えたものである。
この実施例１では、図３に従い、最初にウェハをスリット・バルブ１４を介してリアクタ１０中に導入し、このウェハをアルゴン・ガスで事前エッチングすることによってウェハを準備する。このウェハ準備プロセスでは、ウェハ温度は約１８０℃に設定し、アルゴンの流量は約２５ｓｃｃｍに設定して、約１００ｍＴｏｒｒの圧力を達成する。次いで、ＲＦパワーをオンにして約６０秒間約１２５Ｗにする。その後、ＲＦパワーおよびアルゴン・ガスの流れを切る。
キャリア・ガスとしてＨｅを用いて、ＴＭＣＴＳ前駆物質をリアクタ中に導入する。Ｈｅの圧力は、ＴＭＣＴＳ容器への入り口において約５ｐｓｉｇである。本発明による超低ｋ膜は、最初にＴＭＣＴＳ＋ＨｅおよびＣＰＯのガス流を所望の流量および圧力にする、すなわちＴＭＣＴＳ＋Ｈｅは約２０ｓｃｃｍにして約１００ｍＴｏｒｒにし、ＣＰＯは約６ｓｃｃｍにして約１００ｍＴｏｒｒにすることによって堆積させることができる。次いで、ＲＦパワーをオンにし、約５０分間約１５Ｗにする。その後、ＲＦパワーおよびガス流を切る。その後、ウェハを反応リアクタ１０から取り出す。
堆積膜の誘電率を低下させ、それらの熱安定性をさらに改善する、すなわち堆積膜を３００℃超の温度で安定にするために、これらの膜をポスト・アニールして揮発性成分を蒸発させ、膜の寸法を安定させる。ポスト・アニール・プロセスは、以下のステップによりアニール炉内で実行することができる。最初に、毎分約１０リットルの流量の窒素で約５分間、この炉をパージする（膜サンプルはロード・ステーションにある）。次いで、膜サンプルをこの炉のリアクタ中に移送し、ポスト・アニール・サイクルを開始する。このサイクルでは、毎分約５℃の加熱率で約２８０℃まで膜を加熱し、約２８０℃で約５分間保持し、毎分約５℃の第２の加熱率で約４００℃まで加熱し、約４００℃で約４時間保持し、炉をオフにし、膜サンプルを約１００℃未満の温度まで冷却する。適当な第１の保持温度は、約２８０℃から約３００℃の間とすることができ、適当な第２の保持温度は約３００℃から約４００℃の間とすることができる。
次に、第１の実施形態の結果について、図４および図５を参照しながら論じる。図４は、通常のＳｉＣＯＨ膜のフーリエ変換赤外（ＦＴＩＲ）スペクトルを示す図である。このスペクトルは、約１０００〜１１００ｃｍ−１に強いＳｉ−Ｏ吸収帯を示し、約１２７５ｃｍ−１にＳｉ−ＣＨ３吸収ピークを示し、２１５０〜２２５０ｃｍ−１にＳｉ−Ｈ吸収帯を示し、約２９００〜３０００ｃｍ−１に小さなＣ−Ｈ吸収ピークを示す。ＳｉＣＯＨ膜のＳｉＯピークに対するＣＨ、ＳｉＨおよびＳｉＣＨ３のピークの相対的な強度を、以下の表１に示す。
図５は、本発明による、（ＴＭＣＴＳ＋Ｈｅ）とＣＰＯの混合物から調製した超低ｋ膜から得られたＦＴＩＲスペクトルを示す図である。このスペクトルは、図４と同様に、Ｓｉ−Ｏ、Ｓｉ−ＣＨ３およびＣ−Ｈの吸収ピークを示す。ただし、Ｓｉ−Ｈピークがなく、約２９００〜３０００ｃｍ−１にあるＣ−Ｈ吸収帯の強度は、図４に示すＳｉＣＯＨ膜の場合より超低ｋ膜の場合の方がはるかに強い。この膜のＳｉＯピークに対するＣＨおよびＳｉＣＨ３のピークの相対的な強度も、以下の表１に示す。表１に特に示すように、超低ｋ膜のＣ−Ｈピークの積分面積はＳｉ−ＣＨ３ピークの４０％であるが、それは、ＳｉＣＯＨ膜のＳｉ−ＣＨ３ピークの２％にしか過ぎない。このことは、超低ｋ膜が、ＳｉＣＯＨ相に加えて相当量の２次ＣＨｘ（炭化水素）相を含有していることを明らかに示すものである。超低ｋ膜のＦＴＩＲスペクトルの別の特徴は、図５に特に示すように、Ｓｉ−Ｏピークが、約１１３９ｃｍ−１および約１０５６ｃｍ−１において２つのピークに分かれていることである。
Figure 0004410783
この実施例２では、実施例１で述べたのと同様にウェハを準備するが、ウェハ温度は約３００℃に設定する。次いで、キャリア・ガスとしてＨｅを用いて、ＴＭＣＴＳ前駆物質をリアクタ中に導入する。Ｈｅの圧力は、ＴＭＣＴＳ容器への入り口において約５ｐｓｉｇである。本発明による超低ｋ膜は、最初にＴＭＣＴＳ＋ＨｅおよびＣＰＯのガス流を所望の流量および圧力にする、すなわちＴＭＣＴＳ＋Ｈｅは約１５０ｓｃｃｍにして約２０００ｍＴｏｒｒにし、ＣＰＯは約５０ｓｃｃｍにして約２０００ｍＴｏｒｒにすることによって堆積させることができる。次いで、ＲＦパワーをオンにし、約１０分間約１５０Ｗにする。その後、ＲＦパワーおよびガス流を切る。その後、ウェハを反応リアクタ１０から取り出し、実施例１で述べたようにアニールする。
この実施例３では、６個の堆積ステーションを含むリアクタを使用する。ウェハ・チャックの温度は、約３５０℃に設定する。毎分約５ｍｌの流量で液体給送システムを使用してＴＭＣＴＳ前駆物質をリアクタ中に導入し、約９００ｓｃｃｍの流量でＣＰＯを流し、その圧力を約３０００ｍＴｏｒｒで安定させる。約６００Ｗの全ＲＦパワーおよび約３００Ｗの低周波パワーをリアクタに印加する。各ステーションにおいて超低ｋ膜のウェハへの堆積を実行し、あらかじめ設定した時間間隔後に次のステーションにウェハを移動させる。最後の堆積ステーションを通過した後で、ウェハを反応リアクタから取り出し、実施例１で述べたようにアニールする。
前述の各実施例では、プラズマは連続モードで発生させた。以下の実施例４では、プラズマはパルス・モードで発生させる。
この実施例４では、実施例１と同様の条件下で堆積を実行するが、プラズマは、パルス・モードで、すなわちデューティ・サイクルを約５０％とし、プラズマ・オン時間を約５０ミリ秒から約１００ミリ秒として発生させる。リアクタ１０からウェハを取り出した後で、堆積膜のついたウェハを実施例１で述べたようにアニールする。
前述の各実施例で述べたように、作成した膜は、約２．０から約２．２５の範囲内の誘電率を有する。
この実施例５では、図３に従い、最初にウェハをスリット・バルブ１４を介してリアクタ１０中に導入し、このウェハをアルゴン・ガスで事前エッチングすることによってウェハを準備する。このウェハ準備プロセスでは、ウェハ温度は約１８０℃に設定し、アルゴンの流量は約２５ｓｃｃｍに設定して、約１００ｍＴｏｒｒの圧力を達成する。次いで、ＲＦパワーをオンにして約６０秒間約１２５Ｗにする。その後、ＲＦパワーおよびアルゴン・ガスの流れを切る。
キャリア・ガスとしてＣＯ２を用いて、ＴＭＣＴＳ前駆物質をリアクタ中に導入する。ＣＯ２の圧力は、ＴＭＣＴＳ容器への入り口において約５ｐｓｉｇである。本発明による超低ｋ膜は、最初にＴＭＣＴＳ＋ＣＯ２およびＣＰＯのガス流を所望の流量および圧力にする、すなわちＴＭＣＴＳ＋ＣＯ２は約２０ｓｃｃｍにして約１００ｍＴｏｒｒにし、ＣＰＯは約１０ｓｃｃｍにして約１００ｍＴｏｒｒにすることによって堆積させることができる。次いで、ＲＦパワーをオンにし、約５０分間約１５Ｗにする。その後、ＲＦパワーおよびガス流を切る。その後、ウェハを反応リアクタ１０から取り出す。
堆積膜の誘電率を低下させ、それらの熱安定性をさらに改善する、すなわち堆積膜を３００℃超の温度で安定にするために、これらの膜をポスト・アニールして揮発性成分を蒸発させ、膜の寸法を安定させる。ポスト・アニール・プロセスは、以下のステップによりアニール炉内で実行することができる。最初に、毎分約１０リットルの流量の窒素で約５分間、この炉をパージする（膜サンプルはロード・ステーションにある）。次いで、膜サンプルをこの炉のリアクタ中に移送し、ポスト・アニール・サイクルを開始する。このサイクルでは、毎分約５℃の加熱率で約２８０℃まで膜を加熱し、約２８０℃で約５分間保持し、毎分約５℃の第２の加熱率で約４００℃まで加熱し、約４００℃で約４時間保持し、炉をオフにし、膜サンプルを約１００℃未満の温度まで冷却する。適当な第１の保持温度は、約２８０℃から約３００℃の間とすることができ、適当な第２の保持温度は約３００℃から約４００℃の間とすることができる。
この実施例６では、実施例５で述べたようにウェハを準備するが、ウェハ温度は約３００℃に設定する。次いで、キャリア・ガスとしてＣＯ２を用いて、ＴＭＣＴＳ前駆物質をリアクタ中に導入する。ＣＯ２の圧力は、ＴＭＣＴＳ容器への入り口において約５ｐｓｉｇである。本発明による超低ｋ膜は、最初にＴＭＣＴＳ＋ＣＯ２およびＣＰＯのガス流を所望の流量および圧力にする、すなわちＴＭＣＴＳ＋ＣＯ２は約１５０ｓｃｃｍにして約２０００ｍＴｏｒｒにし、ＣＰＯは約７５ｓｃｃｍにして約２０００ｍＴｏｒｒにすることによって堆積させることができる。次いで、ＲＦパワーをオンにし、約１０分間約１５０Ｗにする。その後、ＲＦパワーおよびガス流を切る。その後、ウェハを反応リアクタ１０から取り出し、実施例５で述べたようにアニールする。
前述の各実施例では、プラズマは連続モードで発生させた。以下の実施例７では、プラズマはパルス・モードで発生させる。
この実施例７では、実施例５と同様の条件下で堆積を実行するが、プラズマは、パルス・モードで、すなわちデューティ・サイクルを約５０％とし、プラズマ・オン時間を約５０ミリ秒から約１００ミリ秒として発生させる。リアクタ１０からウェハを取り出した後で、堆積膜のついたウェハを実施例５で述べたようにアニールする。
この実施例８では、６個の堆積ステーションを含むリアクタを使用する。ウェハ・チャックの温度は、約３５０℃に設定する。毎分約５ｍｌの流量で液体給送システムを使用してＴＭＣＴＳ前駆物質をリアクタ中に導入し、ＣＰＯは約２５０ｓｃｃｍの流量で流し、その圧力は約４０００ｍＴｏｒｒで安定させる。約５０００ｓｃｃｍの流量のＣＯ２および約２５０ｓｃｃｍの流量のＯ２を、リアクタ中でＴＭＣＴＳおよびＣＰＯのガス混合物と混合する。ＣＯ２およびＯ２の混合物を転化することにより、プラズマが安定し、膜の均一さが向上する。約６００Ｗの全高周波ＲＦパワーおよび約３００Ｗの低周波ＲＦパワーをリアクタに印加する。各ステーションにおいて超低ｋ膜のウェハへの堆積を実行し、あらかじめ設定した時間間隔後に次のステーションにウェハを移動させる。最後の堆積ステーションを通過した後で、ウェハを反応リアクタから取り出す。任意選択で、上記の実施例５で特に述べたようにウェハをさらにアニールすることもできる。
急速熱アニール（ＲＴＡ）プロセスを使用して、超低ｋ膜を安定させることもできる。本発明によって得られる膜は、約２．８未満の誘電率ｋを特徴とし、通常約４００°以下の温度で処理されるバック・エンド・オブ・ライン（ＢＥＯＬ）相互接続構造における集積で熱的に安定である。したがって、本発明の教示は、論理デバイスおよびメモリ・デバイスのためのバック・エンド・オブ・ライン・プロセスでレベル内およびレベル間誘電体として膜を製造する場合に容易に適合させることができる。
したがって、本発明による方法および本発明によって形成された電子構造については、上記の説明および添付の図面図１〜図９において完全に述べた。図６から図９に示す電子構造の実施例は、無数の電子デバイスの作成に適用することができる本発明を説明するために使用したものに過ぎないことを強調しておく。
例示的に本発明について述べたが、使用した用語は、限定を目的とするものではなく例示を目的とするものであることを理解されたい。
さらに、好ましい実施形態およびいくつかの代替実施形態に関して、本発明について特に図示し、説明したが、当業者なら、本発明の趣旨および範囲を逸脱することなく、これらの教示を本発明のその他の可能な変形形態に容易に適用することができることを理解されたい。
第２の前駆物質として好ましい化合物である、オキサ二環化合物とも呼ばれる二環式エーテルの一般的な電子構造を示す図であり、この概略図において、この化合物は２つの環を含み、そのうちの一方は酸素原子を含み、各環のサイズは各環中の繰返しメチレン基の数ｍおよびｎによって決まり、非常に好ましいシクロペンテンオキシドの場合ではｍ＝０およびｎ＝２である。 第２の前駆物質として好ましい化合物である、非飽和オキサ二環化合物とも呼ばれる非飽和二環式エーテルの一般的な電子構造を示す図であり、この概略図において、この化合物は２つの環を含み、そのうちの一方は酸素原子を含み、各環のサイズは各環中の繰返しメチレン基の数ｌ、ｍおよびｎによって決まり、非飽和結合の位置はｍおよびｎによって決まり、９−オキサビシクロ［６．１．０］ノン−４−エンの例では、ｌ＝０、ｍ＝２およびｎ＝２である。 本発明による平行平板型化学蒸着リアクタの断面図である。 テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）およびＨｅの混合物から堆積させたＳｉＣＯＨ膜から得られたフーリエ変換赤外（ＦＴＩＲ）スペクトルを示す図である。 本発明によるＴＭＣＴＳ＋Ｈｅおよびシクロペンテンオキシドの混合物から堆積させた本発明の超低ｋ材料から得られたＦＴＩＲスペクトルを示す図である。 本発明による超低ｋ材料のレベル内誘電体層およびレベル間誘電体層を有する電子デバイスの拡大断面図である。 本発明による超低ｋ材料膜の上に追加の拡散バリヤ誘電体キャップ層を有する図６の電子構造の拡大断面図である。 本発明による研磨停止層の上に追加のＲＩＥハード・マスク／研磨停止誘電体キャップ層および誘電体キャップ拡散バリヤを有する、図７の電子構造の拡大断面図である。 本発明によるレベル間超低ｋ材料膜の上に追加のＲＩＥハード・マスク／研磨停止誘電体層を有する図８の電子構造の拡大断面図である。
符号の説明
１０ 平行平板型プラズマＣＶＤ装置
１２ 基板チャック
１６ ガス分配板
２０ ＲＦ電源
２２ 基板
３０、６０、７０、８０ 電子デバイス（電子構造）
３２ ケイ素（Ｓｉ）基板
３４ 絶縁材料層
３６ 第１の金属領域
３８、４４ 低ｋ誘電体膜
４０、５０ 導体領域層
６２、７２、７４、８２、８４、８６ 誘電体層

Claims (2)

  1. 熱的に安定な低誘電率膜を作製する方法であって、
    平行平板型プラズマＣＶＤ装置中で、事前処理されたウェハを、３００ｃｍ２から７００ｃｍ２の間の面積を有する基板チャック上に位置決めし、前記ウェハと最上部の電極との間のギャップを１ｃｍから１０ｃｍの間に維持するステップと、
    前記ウェハの温度を２５℃から４００℃の間に設定するステップと、
    環状シロキサン分子を含む第１の前駆物質ガスを５ｓｃｃｍから１０００ｓｃｃｍの間で前記プラズマＣＶＤ装置中に流すステップと、
    Ｃ原子、Ｈ原子およびＯ原子を有する環状構造を有する有機分子を含む少なくとも第２の前駆物質ガスを５ｓｃｃｍから１０００ｓｃｃｍの間で前記プラズマＣＶＤ装置中に流すステップと、
    前記プラズマＣＶＤ装置中の圧力を５０ｍＴｏｒｒから１０００ｍＴｏｒｒの間の圧力に設定するステップと、
    前記ウェハ上に、ＲＦパワー密度０．０５Ｗ／ｃｍ２から２．０Ｗ／ｃｍ２の間で、低誘電率膜を堆積させるステップと、
    堆積後の低誘電率膜を、少なくとも０．２５時間、３００℃以上の温度で熱処理するステップと、を含む方法。
  2. 熱的に安定な低誘電率膜を作製する方法であって、
    平行平板型プラズマＣＶＤ装置中で、事前処理されたウェハを、５００ｃｍ２から６００ｃｍ２の間の面積を有する基板チャック上に位置決めし、前記ウェハと最上部の電極との間のギャップを１ｃｍから７ｃｍの間に維持するステップと、
    前記ウェハの温度を６０℃から２００℃の間に設定するステップと、
    環状シロキサン分子を含む第１の前駆物質ガスを２５ｓｃｃｍから２００ｓｃｃｍの間で前記プラズマＣＶＤ装置中に流すステップと、
    Ｃ原子、Ｈ原子およびＯ原子を有する環状構造を有する有機分子を含む少なくとも第２の前駆物質ガスを１０ｓｃｃｍから１２０ｓｃｃｍの間で前記プラズマＣＶＤ装置中に流すステップと、
    前記プラズマＣＶＤ装置中の圧力を１００ｍＴｏｒｒから３０００ｍＴｏｒｒの間の圧力に設定するステップと、
    前記ウェハ上に、ＲＦパワー密度０．２５Ｗ／ｃｍ２から０．８Ｗ／ｃｍ２の間で、低誘電率膜を堆積させるステップと、
    堆積後の低誘電率膜を、少なくとも０．２５時間、３００℃以上の温度で熱処理するステップと、を含む方法。
JP2006290010A 2000-10-25 2006-10-25 低誘電率膜を作製する方法 Expired - Fee Related JP4410783B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US24316900P 2000-10-25 2000-10-25
US09/769,089 US6441491B1 (en) 2000-10-25 2001-01-25 Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US09/938,949 US6756323B2 (en) 2001-01-25 2001-08-24 Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002544765A Division JP4272424B2 (ja) 2000-10-25 2001-10-25 半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス

Publications (2)

Publication Number Publication Date
JP2007036291A JP2007036291A (ja) 2007-02-08
JP4410783B2 true JP4410783B2 (ja) 2010-02-03

Family

ID=27399636

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002544765A Expired - Fee Related JP4272424B2 (ja) 2000-10-25 2001-10-25 半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス
JP2006290010A Expired - Fee Related JP4410783B2 (ja) 2000-10-25 2006-10-25 低誘電率膜を作製する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002544765A Expired - Fee Related JP4272424B2 (ja) 2000-10-25 2001-10-25 半導体素子のレベル内またはレベル間誘電体としての超低誘電率材料、その製造方法、およびそれを含む電子デバイス

Country Status (7)

Country Link
US (1) US6770573B2 (ja)
EP (1) EP1352107A2 (ja)
JP (2) JP4272424B2 (ja)
KR (1) KR100586133B1 (ja)
CN (1) CN100386472C (ja)
SG (2) SG137694A1 (ja)
WO (1) WO2002043119A2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6541367B1 (en) 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6768200B2 (en) * 2000-10-25 2004-07-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6486082B1 (en) 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US20030070451A1 (en) * 2001-10-11 2003-04-17 Luc Ouellet Method of reducing stress-induced mechanical problems in optical components
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US7101948B2 (en) * 2001-12-21 2006-09-05 Air Products And Chemicals, Inc. Stabilizers to inhibit the polymerization of substituted cyclotetrasiloxane
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US6846515B2 (en) 2002-04-17 2005-01-25 Air Products And Chemicals, Inc. Methods for using porogens and/or porogenated precursors to provide porous organosilica glass films with low dielectric constants
US9061317B2 (en) 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8951342B2 (en) 2002-04-17 2015-02-10 Air Products And Chemicals, Inc. Methods for using porogens for low k porous organosilica glass films
US7384471B2 (en) 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8293001B2 (en) 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US20080268177A1 (en) * 2002-05-17 2008-10-30 Air Products And Chemicals, Inc. Porogens, Porogenated Precursors and Methods for Using the Same to Provide Porous Organosilica Glass Films with Low Dielectric Constants
ATE499458T1 (de) * 2002-04-17 2011-03-15 Air Prod & Chem Verfahren zur herstellung einer porösen sioch- schicht
TWI273090B (en) 2002-09-09 2007-02-11 Mitsui Chemicals Inc Method for modifying porous film, modified porous film and use of same
JP4338495B2 (ja) * 2002-10-30 2009-10-07 富士通マイクロエレクトロニクス株式会社 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US7485570B2 (en) 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US7011890B2 (en) * 2003-03-03 2006-03-14 Applied Materials Inc. Modulated/composited CVD low-k films with improved mechanical and electrical properties for nanoelectronic devices
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US7288292B2 (en) * 2003-03-18 2007-10-30 International Business Machines Corporation Ultra low k (ULK) SiCOH film and method
US20040197474A1 (en) * 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
US8137764B2 (en) * 2003-05-29 2012-03-20 Air Products And Chemicals, Inc. Mechanical enhancer additives for low dielectric films
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
US7060638B2 (en) 2004-03-23 2006-06-13 Applied Materials Method of forming low dielectric constant porous films
US7049247B2 (en) * 2004-05-03 2006-05-23 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
JP2006024670A (ja) * 2004-07-07 2006-01-26 Sony Corp 半導体装置の製造方法
US7332445B2 (en) * 2004-09-28 2008-02-19 Air Products And Chemicals, Inc. Porous low dielectric constant compositions and methods for making and using same
US7491658B2 (en) * 2004-10-13 2009-02-17 International Business Machines Corporation Ultra low k plasma enhanced chemical vapor deposition processes using a single bifunctional precursor containing both a SiCOH matrix functionality and organic porogen functionality
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
US20060166491A1 (en) * 2005-01-21 2006-07-27 Kensaku Ida Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process
CN100437934C (zh) * 2005-02-08 2008-11-26 联华电子股份有限公司 减少低介电常数材料层的微粒数目的方法
US7202564B2 (en) * 2005-02-16 2007-04-10 International Business Machines Corporation Advanced low dielectric constant organosilicon plasma chemical vapor deposition films
US7253105B2 (en) * 2005-02-22 2007-08-07 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric
JP2007258403A (ja) * 2006-03-23 2007-10-04 United Microelectronics Corp 多孔性低誘電率薄膜及びその製作方法
US20080009141A1 (en) * 2006-07-05 2008-01-10 International Business Machines Corporation Methods to form SiCOH or SiCNH dielectrics and structures including the same
JP5165914B2 (ja) * 2007-03-30 2013-03-21 三井化学株式会社 多孔質シリカフィルム及びその製造方法
CN104746045B (zh) * 2013-12-26 2018-03-06 北京北方华创微电子装备有限公司 化学气相沉积方法和装置
US10361137B2 (en) 2017-07-31 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN109585264B (zh) * 2018-08-26 2020-12-22 合肥安德科铭半导体科技有限公司 一种氮化硅薄膜的可流动化学气相沉积方法
SG11202105295TA (en) * 2018-12-13 2021-06-29 Applied Materials Inc Methods for depositing phosphorus-doped silicon nitride films

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
JP3888794B2 (ja) * 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
US6841256B2 (en) * 1999-06-07 2005-01-11 Honeywell International Inc. Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
US6756323B2 (en) * 2001-01-25 2004-06-29 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device

Also Published As

Publication number Publication date
SG137695A1 (en) 2007-12-28
SG137694A1 (en) 2007-12-28
KR100586133B1 (ko) 2006-06-07
WO2002043119A3 (en) 2003-03-13
WO2002043119A2 (en) 2002-05-30
KR20030044014A (ko) 2003-06-02
JP2007036291A (ja) 2007-02-08
US20030139062A1 (en) 2003-07-24
CN1479804A (zh) 2004-03-03
JP4272424B2 (ja) 2009-06-03
US6770573B2 (en) 2004-08-03
EP1352107A2 (en) 2003-10-15
JP2004515057A (ja) 2004-05-20
CN100386472C (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
JP4410783B2 (ja) 低誘電率膜を作製する方法
US6541398B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6768200B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US6756323B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US7312524B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
JP5511781B2 (ja) 多相超低誘電膜の形成方法
US6790789B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
JP5065054B2 (ja) 制御された二軸応力を有する超低誘電率膜および該作製方法
JP2008527757A5 (ja)
JP3882914B2 (ja) 多相低誘電率材料およびその堆積方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees