JP4295730B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4295730B2 JP4295730B2 JP2004571298A JP2004571298A JP4295730B2 JP 4295730 B2 JP4295730 B2 JP 4295730B2 JP 2004571298 A JP2004571298 A JP 2004571298A JP 2004571298 A JP2004571298 A JP 2004571298A JP 4295730 B2 JP4295730 B2 JP 4295730B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- interlayer insulating
- stress
- antireflection film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は一般に半導体装置に係り、特に多層配線構造を有する半導体装置の製造方法に関する。
従来より、半導体装置を微細化することにより、スケーリング則に沿った動作速度の高速化が図られている。一方、最近の高密度半導体集積回路装置では、個々の半導体装置間を配線するのに一般に多層配線構造が使用されるが、かかる多層配線構造では、半導体装置が非常に微細化された場合、多層配線構造中の配線パターンが近接し、配線パターン間の寄生容量による配線遅延の問題が生じる。
そこで、従来より、前記多層配線構造中における配線遅延の問題を解決すべく、多層配線構造中で層間絶縁膜を構成する絶縁膜に、従来より使われているＳｉＯ２系の絶縁膜の代わりに炭化水素系あるいはフルオロカーボン系の有機絶縁膜に代表される低誘電率膜（いわゆるｌｏｗ−Ｋ膜）を使い、また配線パターンに、従来より使われているＡｌの代わりに低抵抗の銅（Ｃｕ）を使うことが研究されている。かかる有機絶縁膜は誘電率が一般に２．３〜２．５であるが、この値は従来のＳｉＯ２層間絶縁膜より４０〜５０％も低い。
低誘電率膜は一般に密度が小さく、このため配線パターンとの密着性や、耐湿性などに課題が残っている。このため現在では、超微細化配線パターンが形成され配線遅延の問題が深刻になる多層配線構造下層部に低誘電率膜とＣｕ配線パターンを使い、配線パターン間隔が比較的疎な多層配線構造上層部には、密着性に優れた従来のＳｉＯ２層間絶縁膜を使う、いわゆるハイブリッド構成が使われることが多い。
従来より、半導体装置を微細化することにより、スケーリング則に沿った動作速度の高速化が図られている。一方、最近の高密度半導体集積回路装置では、個々の半導体装置間を配線するのに一般に多層配線構造が使用されるが、かかる多層配線構造では、半導体装置が非常に微細化された場合、多層配線構造中の配線パターンが近接し、配線パターン間の寄生容量による配線遅延の問題が生じる。
そこで、従来より、前記多層配線構造中における配線遅延の問題を解決すべく、多層配線構造中で層間絶縁膜を構成する絶縁膜に、従来より使われているＳｉＯ２系の絶縁膜の代わりに炭化水素系あるいはフルオロカーボン系の有機絶縁膜に代表される低誘電率膜（いわゆるｌｏｗ−Ｋ膜）を使い、また配線パターンに、従来より使われているＡｌの代わりに低抵抗の銅（Ｃｕ）を使うことが研究されている。かかる有機絶縁膜は誘電率が一般に２．３〜２．５であるが、この値は従来のＳｉＯ２層間絶縁膜より４０〜５０％も低い。
低誘電率膜は一般に密度が小さく、このため配線パターンとの密着性や、耐湿性などに課題が残っている。このため現在では、超微細化配線パターンが形成され配線遅延の問題が深刻になる多層配線構造下層部に低誘電率膜とＣｕ配線パターンを使い、配線パターン間隔が比較的疎な多層配線構造上層部には、密着性に優れた従来のＳｉＯ２層間絶縁膜を使う、いわゆるハイブリッド構成が使われることが多い。
図１は、従来の典型的な多層配線構造を有する半導体装置１０の構成を示す。
図１を参照するに、半導体装置１０はＳｉ基板１１中に素子分離構造１１Ｂにより画成された素子領域１１Ａ上に形成されており、前記Ｓｉ基板１１上に形成されたゲート絶縁膜１２を介して形成されたゲート電極１３と、前記ゲート電極１３の両側に形成された一対の拡散領域１１ａ，１１ｂとを含む。
前記ゲート電極１３は側壁面が側壁絶縁膜１３ａ，１３ｂにより覆われ、さらに前記Ｓｉ基板１１上には、典型的には高密度プラズマ酸化膜よりなる絶縁膜１１０が、前記ゲート電極１３および側壁絶縁膜１３ａ，１３ｂを覆うように形成される。
前記絶縁膜１１０上には典型的にはダウケミカル社から登録商標ＳｉＬＫとして市販されている低誘電率有機層間絶縁膜１４が形成され、前記層間絶縁膜１４中にはＣｕ配線パターン１４Ａ，１４Ｂが形成される。前記Ｃｕ配線パターン１４Ａ，１４Ｂの各々は、前記絶縁膜１１０中を延在するコンタクトプラグ１４Ｐ，１４Ｑを介して拡散領域１１ａ，１１ｂに電気的に接続される。
前記層間絶縁膜１４上には同様な低誘電率有機層間絶縁膜１５が形成され、前記層間絶縁膜１５中にはＣｕ配線パターン１５Ａ，１５Ｂが形成される。前記Ｃｕ配線パターン１５Ａ，１５Ｂの各々は、コンタクトプラグ１５Ｐ，１５Ｑを介して前記配線パターン１４Ａ，１４Ｂに電気的にそれぞれ接続される。
前記低誘電率層間絶縁膜１５は前記層間絶縁膜１５上に形成された別の低誘電率有機層間絶縁膜１６により覆われ、さらに前記層間絶縁膜１６上にはさらに別の低誘電率有機層間絶縁膜１７が形成されている。
図示の例では前記層間絶縁膜１６中にはＣｕ配線パターン１６Ａ−１６Ｃが、また前記層間絶縁膜１７中にはＣｕ配線パターン１７Ａ，１７Ｂが埋設されており、前記配線パターン１６Ａ，１６Ｃは配線パターン１５Ａ，１５Ｂにそれぞれビアプラグ１６Ｐ，１６Ｑを介して接続され、また前記配線パターン１７Ａ，１７Ｂは前記配線パターン１６Ａ，１６Ｃにビアプラグ１７Ｐ，１７Ｑを介して接続されている。
さらに図示の例では前記層間絶縁膜１７上にＳｉＯＣ層間絶縁膜１８，１９，２０が順次積層されており、前記層間絶縁膜１８中にはＣｕよりなる配線パターン１８Ａが、前記層間絶縁膜１９中にはＣｕよりなる配線パターン１９Ａが、また前記層間絶縁膜２０中にはＣｕよりなる配線パターン２０Ａが埋設されている。
前記配線パターン１９Ａ，２０Ａは図示を省略したビアプラグにより相互に電気的に接続されており、また前記配線パターン１８Ａはビアプラグ１８Ｐにより前記配線パターン１７Ａに接続されている。
図示の例ではＣｕ配線パターン１４Ａ，１４Ｂ，１５Ａ，１５Ｂ，１６Ａ〜１６Ｃ，１７Ａ，１７ＢなどはＣＭＰ工程を使ったダマシン法あるいはデュアルダマシン法で形成されるため、層間絶縁膜１４〜１７は平坦な主面を有することを特徴とする。また高密度プラズマ絶縁膜１１０もＣＭＰ工程により表面を処理されるため、平坦な主面を有する。
ところで、このような多層配線構造においては前記層間絶縁膜１４〜１７および対応する配線パターン１５Ａ，１４Ｂ，１６Ａ〜１６Ｃ，１７Ａ，１７Ｂを形成した後、ＳｉＯＣ膜１８を形成し、さらにこれをパターニングする必要があるが、このようなＳｉＯＣ膜１８のパターニング工程は、通常ＳｉＯＣ膜１８上にＳｉＮ膜などの反射防止膜を形成し、この上に塗布したレジスト膜を露光・現像してレジストパターンを形成し、かかるレジストパターンをマスクに行われる。
図２〜４は、このようなＳｉＯＣ膜のパターニング工程の例を示す。ただし図２〜４の工程は、図１の構造に対応している。以下の説明では、簡単のため、多層配線構造の断面図中、層間絶縁膜１４およびそれより下の部分は、簡単のため省略するものとする。
図２を参照するに、それぞれの層間絶縁膜１５〜１７は、その上部および下部にＳｉＮあるいはＳｉＣなどよりなるバリア膜１５Ｓおよび１５Ｔ，１６Ｓおよび１６Ｔ、および１７Ｓおよび１７Ｔを含み、またＣｕ配線パターン１５Ａ，１５Ｂ，１６Ａ〜１６Ｃ，１７Ａ，１７Ｂは、それぞれＴａＮやＴｉＮなどのバリアメタル膜１５ａ，１５ｂ，１６ａ〜１６ｃ，１７ａ，１７ｂにより覆われている。また前記ＳｉＯＣ膜１８は、ＳｉＮ膜やＳｉＣ膜よりなるエッチングストッパ膜１８Ｍにより分割された下部層１８１と上部層１８２とより構成されており、前記下部層１８１の下部にはＳｉＮやＳｉＣよりなるエッチングストッパ膜１８Ｓが形成されている。
また図２を参照するに、前記上部ＳｉＯＣ膜１８２上には、厚さが約５０ｎｍのＳｉＮ反射防止膜１８Ｒが形成されている。
図２の構造は、さらに図３の工程でスピン塗布装置中に導入され、前記反射防止膜１８Ｒ上にレジスト膜Ｒがスピン塗布法により形成される。
さらに図３の工程では前記レジスト膜Ｒが露光・現像され、図４の工程において、前記露光および現像工程の結果形成されたレジストパターンＲｐをマスクに前記反射防止膜１８Ｒ、およびその下のＳｉＯＣ膜１８２およびエッチングストッパ膜１８Ｍ、さらにＳｉＯＣ膜１８１をパターニングし、前記ＳｉＯＣ膜１８２中に前記配線パターン１８Ａに対応した配線溝１８ａを、また前記ＳｉＯＣ膜１８１中にビアホール１８ｐを形成する。
さらに図５の工程において、図４の構造上にＴａＮなどのバリアメタル膜１８Ｂを介してＣｕなどの導体層を堆積し、さらにこれをＣＭＰ法により研磨・除去することにより、前記配線溝１８ａを配線パターン１８Ａで充填し、さらに前記ビアホール１８ｐをビアプラグ１８Ｐで充填した多層配線構造が得られる。同様な工程は、層間絶縁膜１９および２０においても繰り返される。
一方本発明の発明者は、図２〜５に示すような、ＳｉＬＫなどの低誘電率層間絶縁膜１４〜１７よりなる下層部において弾性定数が小さく、ＳｉＯＣ膜１８よりなる上層部において弾性定数が大きい特徴的な力学構造を有するハイブリッド型多層配線構造の形成工程においては、特に図４の工程において前記ＳｉＮ反射防止膜１８Ｒをパターニングする際に、図６あるいは図７に示すように、パターン先端部あるいは屈曲部など、応力集中が生じやすい部位においてＳｉＮ反射防止膜１８Ｒ中にクラックが生じる場合があることを見出した。ただし図６は、Ｌ字型パターンの先端部に生じたクラックの例を、図７は耐湿リングパターンの屈曲部に生じたクラックの例を示す。図６，７において、クラックは前記反射防止膜１８Ｒに生じているものではあるが、その下のＳｉＯＣ膜１８中にまで延在しており、さらにその下の低誘電率膜１５〜１７中にまで侵入している可能性もあると考えられる。
図６の結果は、１１テストパターン中、８パターンにおいて生じ、また図７の結果は１１テストパターン中、１パターンにおいて生じるのが見られた。
特表平１４−５２６９１６号公報
特表平１４−５２０８４９号公報
図１を参照するに、半導体装置１０はＳｉ基板１１中に素子分離構造１１Ｂにより画成された素子領域１１Ａ上に形成されており、前記Ｓｉ基板１１上に形成されたゲート絶縁膜１２を介して形成されたゲート電極１３と、前記ゲート電極１３の両側に形成された一対の拡散領域１１ａ，１１ｂとを含む。
前記ゲート電極１３は側壁面が側壁絶縁膜１３ａ，１３ｂにより覆われ、さらに前記Ｓｉ基板１１上には、典型的には高密度プラズマ酸化膜よりなる絶縁膜１１０が、前記ゲート電極１３および側壁絶縁膜１３ａ，１３ｂを覆うように形成される。
前記絶縁膜１１０上には典型的にはダウケミカル社から登録商標ＳｉＬＫとして市販されている低誘電率有機層間絶縁膜１４が形成され、前記層間絶縁膜１４中にはＣｕ配線パターン１４Ａ，１４Ｂが形成される。前記Ｃｕ配線パターン１４Ａ，１４Ｂの各々は、前記絶縁膜１１０中を延在するコンタクトプラグ１４Ｐ，１４Ｑを介して拡散領域１１ａ，１１ｂに電気的に接続される。
前記層間絶縁膜１４上には同様な低誘電率有機層間絶縁膜１５が形成され、前記層間絶縁膜１５中にはＣｕ配線パターン１５Ａ，１５Ｂが形成される。前記Ｃｕ配線パターン１５Ａ，１５Ｂの各々は、コンタクトプラグ１５Ｐ，１５Ｑを介して前記配線パターン１４Ａ，１４Ｂに電気的にそれぞれ接続される。
前記低誘電率層間絶縁膜１５は前記層間絶縁膜１５上に形成された別の低誘電率有機層間絶縁膜１６により覆われ、さらに前記層間絶縁膜１６上にはさらに別の低誘電率有機層間絶縁膜１７が形成されている。
図示の例では前記層間絶縁膜１６中にはＣｕ配線パターン１６Ａ−１６Ｃが、また前記層間絶縁膜１７中にはＣｕ配線パターン１７Ａ，１７Ｂが埋設されており、前記配線パターン１６Ａ，１６Ｃは配線パターン１５Ａ，１５Ｂにそれぞれビアプラグ１６Ｐ，１６Ｑを介して接続され、また前記配線パターン１７Ａ，１７Ｂは前記配線パターン１６Ａ，１６Ｃにビアプラグ１７Ｐ，１７Ｑを介して接続されている。
さらに図示の例では前記層間絶縁膜１７上にＳｉＯＣ層間絶縁膜１８，１９，２０が順次積層されており、前記層間絶縁膜１８中にはＣｕよりなる配線パターン１８Ａが、前記層間絶縁膜１９中にはＣｕよりなる配線パターン１９Ａが、また前記層間絶縁膜２０中にはＣｕよりなる配線パターン２０Ａが埋設されている。
前記配線パターン１９Ａ，２０Ａは図示を省略したビアプラグにより相互に電気的に接続されており、また前記配線パターン１８Ａはビアプラグ１８Ｐにより前記配線パターン１７Ａに接続されている。
図示の例ではＣｕ配線パターン１４Ａ，１４Ｂ，１５Ａ，１５Ｂ，１６Ａ〜１６Ｃ，１７Ａ，１７ＢなどはＣＭＰ工程を使ったダマシン法あるいはデュアルダマシン法で形成されるため、層間絶縁膜１４〜１７は平坦な主面を有することを特徴とする。また高密度プラズマ絶縁膜１１０もＣＭＰ工程により表面を処理されるため、平坦な主面を有する。
ところで、このような多層配線構造においては前記層間絶縁膜１４〜１７および対応する配線パターン１５Ａ，１４Ｂ，１６Ａ〜１６Ｃ，１７Ａ，１７Ｂを形成した後、ＳｉＯＣ膜１８を形成し、さらにこれをパターニングする必要があるが、このようなＳｉＯＣ膜１８のパターニング工程は、通常ＳｉＯＣ膜１８上にＳｉＮ膜などの反射防止膜を形成し、この上に塗布したレジスト膜を露光・現像してレジストパターンを形成し、かかるレジストパターンをマスクに行われる。
図２〜４は、このようなＳｉＯＣ膜のパターニング工程の例を示す。ただし図２〜４の工程は、図１の構造に対応している。以下の説明では、簡単のため、多層配線構造の断面図中、層間絶縁膜１４およびそれより下の部分は、簡単のため省略するものとする。
図２を参照するに、それぞれの層間絶縁膜１５〜１７は、その上部および下部にＳｉＮあるいはＳｉＣなどよりなるバリア膜１５Ｓおよび１５Ｔ，１６Ｓおよび１６Ｔ、および１７Ｓおよび１７Ｔを含み、またＣｕ配線パターン１５Ａ，１５Ｂ，１６Ａ〜１６Ｃ，１７Ａ，１７Ｂは、それぞれＴａＮやＴｉＮなどのバリアメタル膜１５ａ，１５ｂ，１６ａ〜１６ｃ，１７ａ，１７ｂにより覆われている。また前記ＳｉＯＣ膜１８は、ＳｉＮ膜やＳｉＣ膜よりなるエッチングストッパ膜１８Ｍにより分割された下部層１８１と上部層１８２とより構成されており、前記下部層１８１の下部にはＳｉＮやＳｉＣよりなるエッチングストッパ膜１８Ｓが形成されている。
また図２を参照するに、前記上部ＳｉＯＣ膜１８２上には、厚さが約５０ｎｍのＳｉＮ反射防止膜１８Ｒが形成されている。
図２の構造は、さらに図３の工程でスピン塗布装置中に導入され、前記反射防止膜１８Ｒ上にレジスト膜Ｒがスピン塗布法により形成される。
さらに図３の工程では前記レジスト膜Ｒが露光・現像され、図４の工程において、前記露光および現像工程の結果形成されたレジストパターンＲｐをマスクに前記反射防止膜１８Ｒ、およびその下のＳｉＯＣ膜１８２およびエッチングストッパ膜１８Ｍ、さらにＳｉＯＣ膜１８１をパターニングし、前記ＳｉＯＣ膜１８２中に前記配線パターン１８Ａに対応した配線溝１８ａを、また前記ＳｉＯＣ膜１８１中にビアホール１８ｐを形成する。
さらに図５の工程において、図４の構造上にＴａＮなどのバリアメタル膜１８Ｂを介してＣｕなどの導体層を堆積し、さらにこれをＣＭＰ法により研磨・除去することにより、前記配線溝１８ａを配線パターン１８Ａで充填し、さらに前記ビアホール１８ｐをビアプラグ１８Ｐで充填した多層配線構造が得られる。同様な工程は、層間絶縁膜１９および２０においても繰り返される。
一方本発明の発明者は、図２〜５に示すような、ＳｉＬＫなどの低誘電率層間絶縁膜１４〜１７よりなる下層部において弾性定数が小さく、ＳｉＯＣ膜１８よりなる上層部において弾性定数が大きい特徴的な力学構造を有するハイブリッド型多層配線構造の形成工程においては、特に図４の工程において前記ＳｉＮ反射防止膜１８Ｒをパターニングする際に、図６あるいは図７に示すように、パターン先端部あるいは屈曲部など、応力集中が生じやすい部位においてＳｉＮ反射防止膜１８Ｒ中にクラックが生じる場合があることを見出した。ただし図６は、Ｌ字型パターンの先端部に生じたクラックの例を、図７は耐湿リングパターンの屈曲部に生じたクラックの例を示す。図６，７において、クラックは前記反射防止膜１８Ｒに生じているものではあるが、その下のＳｉＯＣ膜１８中にまで延在しており、さらにその下の低誘電率膜１５〜１７中にまで侵入している可能性もあると考えられる。
図６の結果は、１１テストパターン中、８パターンにおいて生じ、また図７の結果は１１テストパターン中、１パターンにおいて生じるのが見られた。
特表平１４−５２６９１６号公報
特表平１４−５２０８４９号公報
そこで本発明は上記の問題点を解決した、新規で有用な半導体装置の製造方法を提供することを概括的課題とする。
本発明の他の課題は、弾性率の小さな第１の層間絶縁膜と、弾性率がより大きい第２の層間絶縁膜とを積層した構造の多層配線構造を有する半導体装置において、前記第２の層間絶縁膜を、反射防止膜を使ったフォトリソグラフィプロセスによりパターニングする際に、前記第２の層間絶縁膜中におけるクラックの発生を抑制できる半導体装置の製造方法を提供することにある。
本発明は、上記の課題を、
第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された、前記第１の層間絶縁膜よりも大きな硬度および弾性率を有する第２の層間絶縁膜とを備えた多層配線構造を有する半導体装置の製造方法であって、
前記第２の層間絶縁膜上に、反射防止膜を介してレジスト膜を形成する工程と、
前記レジスト膜を露光および現像してレジストパターンを形成する工程と、
前記レジストパターンをマスクに、前記反射防止膜および前記多層配線構造をパターニングする工程とを含み、
前記反射防止膜は、無応力あるいは圧縮応力を蓄積する膜よりなる半導体装置の製造方法を提供することにある。
本発明によれば、反射防止膜を、引張応力を含まない膜により形成することにより、硬度および弾性率の小さい第１の層間絶縁膜上に硬度および弾性率の大きい第２の層間絶縁膜を積層した構成の多層配線構造を有する半導体装置において、前記反射防止膜への引張応力の集中、およびこれによる、多層配線構造中におけるクラック発生の問題を回避することができる。
本発明は特に、曲率半径の小さい微細パターンを含む超微細化半導体装置において、多層配線構造のクラック発生を抑制するのに非常に有効である。
本発明のその他の課題および特徴は、以下に図面を参照しながら行う本発明の詳細な説明より明らかとなろう。
本発明の他の課題は、弾性率の小さな第１の層間絶縁膜と、弾性率がより大きい第２の層間絶縁膜とを積層した構造の多層配線構造を有する半導体装置において、前記第２の層間絶縁膜を、反射防止膜を使ったフォトリソグラフィプロセスによりパターニングする際に、前記第２の層間絶縁膜中におけるクラックの発生を抑制できる半導体装置の製造方法を提供することにある。
本発明は、上記の課題を、
第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された、前記第１の層間絶縁膜よりも大きな硬度および弾性率を有する第２の層間絶縁膜とを備えた多層配線構造を有する半導体装置の製造方法であって、
前記第２の層間絶縁膜上に、反射防止膜を介してレジスト膜を形成する工程と、
前記レジスト膜を露光および現像してレジストパターンを形成する工程と、
前記レジストパターンをマスクに、前記反射防止膜および前記多層配線構造をパターニングする工程とを含み、
前記反射防止膜は、無応力あるいは圧縮応力を蓄積する膜よりなる半導体装置の製造方法を提供することにある。
本発明によれば、反射防止膜を、引張応力を含まない膜により形成することにより、硬度および弾性率の小さい第１の層間絶縁膜上に硬度および弾性率の大きい第２の層間絶縁膜を積層した構成の多層配線構造を有する半導体装置において、前記反射防止膜への引張応力の集中、およびこれによる、多層配線構造中におけるクラック発生の問題を回避することができる。
本発明は特に、曲率半径の小さい微細パターンを含む超微細化半導体装置において、多層配線構造のクラック発生を抑制するのに非常に有効である。
本発明のその他の課題および特徴は、以下に図面を参照しながら行う本発明の詳細な説明より明らかとなろう。
図１は、従来の多層配線構造を有する半導体装置の構成を示す図；
図２〜５は、図１の半導体装置における多層配線構造の形成工程を示す図；
図６〜７は、図１の半導体装置において生じる問題点を説明する図；
図８〜１３は、本発明の原理を説明する図；
図１４〜１７は、本発明の一実施例による多層配線構造の形成工程を示す図；
図１８は、本発明で使われるプラズマＣＶＤ装置の構成を示す図；
図１９，２０は、図１８のプラズマＣＶＤ装置を使って形成されるＳｉＮ反射防止膜中の膜応力の例を示す図；
図２１，２２は、本発明の一実施例により多層配線構造中に形成したパターンの例を示す図である。
発明を実施するための最良の態様
［原理］
図６，７より、クラックは応力集中が生じやすい部分に発生していることから、本発明の発明者は、本発明の基礎となる研究において、図１に類似した多層配線構造について、応力解析を行った。
図８〜１０は、この応力解析で使ったモデル構造２０を示す。
図８を参照するに、応力解析においては、Ｓｉ基板２１上に厚さ１０００ｎｍのＳｉＯ２膜２２を介して厚さ２２００ｎｍの芳香族炭化水素ポリマ（ダウケミカル社登録商標ＳｉＬＫ）よりなる有機絶縁膜２３を形成し、前記有機絶縁膜２３上に厚さ８００ｎｍのＳｉＯＣ膜２４を形成し、さらに前記ＳｉＯＣ膜２４上にＳｉＯ２膜２５膜を３０ｎｍの厚さに形成し、前記ＳｉＯ２膜２５上に厚さが５０ｎｍのＳｉＮ膜２６を形成したモデル構造を使った。ただし、ＳｉＮ膜２６としては、従来より反射防止膜として使われている、屈折率ｎが２．２５で減衰定数ｋが１．７５の膜を使っている。また、このモデル構造では前記ＳｉＮ反射防止膜２６中に蓄積される引張応力の値を０．５ＧＰａとしている。
図９は、前記モデル構造上に形成されるモデルパターン２７を、また図１０は、図９のモデルパターンの一部をうち、円で囲んだ角部を拡大して示す図である。
図９を参照するに、モデルパターンはシリコンウェハ上に、それぞれのチップに対応して規則的に繰り返し形成される耐湿リングパターンに対応しており、一片の長さが１０μｍで１μｍの幅を有する。図８に示すように、前記モデルパターンは、前記ＳｉＮ膜２６およびその下のＳｉＯ２膜２５を貫通し、ＳｉＯＣ膜２４に達している。
また図１０を参照するに、前記モデルパターンは、前記角部外側において０．３μｍ、内側において０．０５μｍの曲率半径を有している。
図１１は、このようなモデル構造について行った応力解析の結果を示す。ただしこの応力解析において、前記有機絶縁膜２３は０．２７ＧＰａの硬度と３．６ＧＰａの弾性率を、ＳｉＯＣ膜２４は３．６ＧＰａの硬度と２３．６ＧＰａの弾性率を有するものと仮定している。
図１１を参照するに、図１０に示す角部において著しい引張応力の集中が生じているのがわかる。
図１２は、図１１の応力解析で得られた、深さ方向への引張応力分布を示す。
図１２を参照するに、図８のモデル構造２０においてＳｉＯ２膜２５およびＳｉＮ反射防止膜２６中において、非常に顕著な引張応力の集中が生じているのが明らかである。
一般に、反射防止膜として使われるＳｉＮ膜は、屈折率ｎや減衰係数ｋなどの光学特性に対する要求を満たすような条件で形成され、０．１ＧＰａを超え０．５ＧＰａに達する強い引張応力を蓄積することが知られている。そこで、有機絶縁膜２４上により硬度および弾性率の大きなＳｉＯＣ膜２５を積層した図８のモデル構造２０では、ＳｉＮ反射防止膜２６の存在により前記引張応力の集中が引き起こされているものと考えられる。このような応力集中により前記ＳｉＮ反射防止膜２６およびその下のＳｉＯ２膜２５に生じたクラックは、さらにその下のＳｉＯＣ膜２４に伝播するものと考えられる。
これに対し、図８のモデル構造２０において、前記ＳｉＮ反射防止膜２６を除去した場合の応力解析の結果を、図１３に示す。
予測どおり、図１３の結果では、ＳｉＯ２膜２５における応力集中が著しく低減している。
そこで、本発明では、前記ＳｉＮ反射防止膜２６を無応力膜、あるいは圧縮応力膜により形成することにより、前記ＳｉＮ反射防止膜２６中における引張応力の集中を回避し、もって図６，７で説明したクラック発生の問題を回避する。
［第１実施例］
図１４〜１７は、本発明の一実施例による半導体装置４０の製造工程を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１４を参照するに、本実施例においては強い引張応力を蓄積している前記ＳｉＮ反射防止膜１８Ｒの変わりに、無応力、あるいは圧縮応力を蓄積したＳｉＮ反射防止膜２８Ｒに替えている。
以下に、前記ＳｉＮ反射防止膜２８Ｒの形成工程を説明する。
本実施例では、前記レジスト膜Ｒを形成する前の図２の多層構造を、図１８に示すプラズマＣＶＤ装置５０中に導入し、シランなどのＳｉ原料ガスとＮＨ３などの窒素含有ガスとを供給し、前記ＳｉＯＣ層間絶縁膜１８上に前記ＳｉＮ反射防止膜２８Ｒを、膜中に引張応力が蓄積しないような条件下で形成する。
図１８を参照するに、前記プラズマＣＶＤ装置５０は、排気ポート５１Ａより排気される処理容器５１を備え、前記処理容器５１中には被処理基板５２を保持する基板保持台５２Ａが設けられている。
前記処理容器５１の上部には、前記基板保持台５２Ａ上の被処理基板５２に対向するようにシャワーヘッド５３が設けられ、前記シャワーヘッド５３には、ライン５３Ａ，５３Ｂ，５３Ｃをそれぞれ介して、シラン（ＳｉＨ４）などのＳｉ原料ガスおよびアンモニア（ＮＨ３）などの窒素原料ガスが、窒素ガスとともに供給される。供給されたガスは、前記シャワーヘッド５３の下面に形成された多数の開口部から、前記シャワーヘッド５３と前記被処理基板５２との間のプロセス空間５２Ｃへと放出される。
前記シャワーヘッド５３には、さらに図示を省略したインピーダンス整合器を介して周波数が１３．５６ＭＨｚの高周波電源５４が結合されており、前記高周波電源５４を駆動することにより、前記プロセス空間中にプラズマ５２Ｂが形成される。
図示のプラズマＣＶＤ装置５０では、さらに前記基板保持台５２Ａに、約４５０ｋＨｚの周波数で動作する別のＲＦ電源５５が結合されている。
図１８のプラズマＣＶＤ装置５０では、前記別のＲＦ電源５５から前記被処理基板５２へと周波数が約４５０ｋＨｚの高周波電力を供給することにより、前記被処理基板５２の表面近傍の空間に電界が形成され、この電界の強さを前記高周波電力により制御することにより、前記被処理基板５２表面に形成されるＳｉＮ反射防止膜２８中に蓄積される応力の値を制御することができる。
図１９は、前記プラズマＣＶＤ装置５０中において前記ＳｉＮ反射防止膜２８Ｒを、以下の表１に示すように２．６Ｔｏｒｒの圧力下、４００℃の基板温度において、シランガスを９７０ＳＣＣＭ，窒素ガスを６ＳＬＭ、ＮＨ３ガスを１ＳＬＭの流量で供給し、周波数が１３．５６ＭＨｚの高周波電力を前記ＲＦ電源５４から３００Ｗのパワーで供給し、前記プロセス空間５２Ｂ中においてＳｉＮ膜２８Ｒを形成する際に、前記ＲＦ電源５５から基板保持台５２Ａ、従って被処理基板５２に供給される４５０ｋＨｚの高周波電力のパワーを様々に変化させた場合の、形成されるＳｉＮ膜２８Ｒ中に蓄積される応力の値を示す。ただし図１９中、正の応力値は引張応力を、負の応力値は圧縮応力を示す。
図１９を参照するに、形成されるＳｉＮ反射防止膜２８Ｒ中に蓄積される応力は前記基板５２に供給される電源５５からのＲＦ電力のパワーにより大きく変化し、前記ＲＦ電力がゼロの場合には、約４００ＭＰａの非常に引張応力の大きな膜が形成されるのに対し、前記ＲＦ電力を増大させることにより、膜応力が急激に減少することがわかる。例えば前記ＲＦ電力を２００Ｗとすることで膜応力を実質的にゼロにすることができる。前記ＲＦ電力を、２００Ｗを超えて増大させると、膜中には圧縮応力が蓄積するようになる。
図２０は、前記プラズマＣＶＤ装置５０中において前記ＳｉＮ反射防止膜２８Ｒを、以下の表２に示すように２．６Ｔｏｒｒの圧力下、４００℃の基板温度において、シランガスを９７０ＳＣＣＭ，窒素ガスを１ＳＬＭ、ＮＨ３ガスを１ＳＬＭの流量で供給し、周波数が１３．５６ＭＨｚの高周波電力を前記ＲＦ電源５４から３００Ｗのパワーで供給し、前記プロセス空間５２Ｂ中においてＳｉＮ膜２８Ｒを形成する際に、前記ＲＦ電源５５から基板保持台５２Ａ、従って被処理基板５２に供給される４５０ｋＨｚの高周波電力のパワーを図１９の場合と同様に変化させた場合の、形成されるＳｉＮ膜２８Ｒ中に蓄積される応力の値を示す。ただし図２０中、正の応力値は引張応力を、負の応力値は圧縮応力を示す。
図２０を参照するに、形成されるＳｉＮ反射防止膜２８Ｒ中に蓄積される応力は前記基板５２に供給される電源５５からのＲＦ電力のパワーにより大きく変化し、前記ＲＦ電力が１００Ｗ程度の小さな値の場合には、約２００ＭＰａの大きな引張応力を有する膜が形成されるのに対し、前記ＲＦ電力を増大させることにより、膜応力が急激に減少することがわかる。例えば前記ＲＦ電力を２００Ｗとすることで膜応力を実質的にゼロにすることができる。前記ＲＦ電力を、２００Ｗを超えて増大させると、膜中には圧縮応力が蓄積するようになる。
図１８のプラズマＣＶＤ装置５０において被処理基板５２に印加されるＲＦパワーをゼロに設定した場合には、上記のように非常に大きな引張応力を有する膜しか、前記ＳｉＮ反射防止膜２８Ｒとして得られず、またこの場合、処理ガスの流量や処理圧、基板温度、プラズマ電力、基板５２とシャワーヘッド５３との間の間隔など、他の様々なパラメータを変化させても、効果的に膜中の引張応力を低減させることはできないことが確認されている。
このようにして得られた無応力あるいは圧縮応力を有するＳｉＮ膜は、屈折率ｎが２．２５で減衰係数ｋが１．７５と、反射防止膜として機能しうる光学特性を有している。前記反射防止膜は、一般に約５０ｎｍ程度の膜厚に形成される。
そこで、図１５の工程において前記反射防止膜２８Ｒ上にレジスト膜Ｒを形成し、さらにこれを露光・現像した場合、前記反射防止膜２８Ｒの効果により、基板側からの反射光は効果的にカットされ、図１６の工程においてビアホール１８Ｖあるいは配線溝１８Ｇを高い精度で形成することが可能になる。その際、前記反射防止膜２８Ｒは無応力膜あるいは圧縮応力膜となっているため、前記ビアホール１８Ｖあるいは配線溝１８Ｇをパターニングしても膜２８Ｒ中に応力集中によるクラック発生が生じることななく、またこのためその下のＳｉＯＣ膜１８１あるいは１８２にクラックが及ぶこともない。
図２１は、本実施例により形成したＬ字型パターンの例を、また図２２は本実施例により形成した耐湿リングパターンの例を示す。図２１のパターンは先に説明した図６のパターンと同一寸法および形状を有し、図２２のパターンは先に説明した図７のパターンと同一の寸法および形状を有する。
図２１，２２よりわかるように、これらのパターンのいずれにおいてもクラックは生じていない。同様の結果が、１４のテストパターンすべてについて得られた。
さらに図１７の工程において前記ビアホール１８Ｖあるいは配線溝１８Ｇを、バリアメタル層１８ｂの形成後Ｃｕ層により充填し、さらに余分なＣｕ層をＣＭＰ法により除去することにより、前記ビアホール１８Ｖおよび配線溝１８ＧをＣｕプラグあるいは配線パターンにより充填した構造が得られる。
このように、本実施例によれば、前記ＳｉＮ反射防止膜２８Ｒを無応力膜あるいは圧縮応力膜とすることにより、弾性率の小さい低誘電率層間絶縁膜上に弾性率のより大きな層間絶縁膜を積層したいわゆるハイブリッド型の多層配線構造において、パターニングの際の応力集中によるクラック発生を効果的に抑制することができる。ここで無応力膜は、膜中に蓄積している応力が厳密に０Ｐａである膜だけでなく、±１００Ｍｐａ程度の膜、すなわち１００Ｍｐａ以下の圧縮応力あるいは引張応力を有する膜をも含む。
なお、このような無応力あるいは圧縮応力膜よりなる反射防止膜は、ＳｉＯＣ膜１８のパターニング時に有効であるだけでなく、その上のＳｉＯＣ膜１９あるいは２０のパターニング時にも、クラック発生を抑制するのに有効である。
［第２実施例］
先の実施例では、前記反射防止膜２８Ｒとして無応力あるいは圧縮応力を有し屈折率ｎおよび減衰係数ｋが反射防止膜として適当な値を有するＳｉＮ膜を使ったが、本発明は、ＳｉＮ反射防止膜に限定されるものではなく、例えばＳｉＯＮ反射防止膜についても適用可能である。
ＳｉＯＮ膜も通常のプラズマＣＶＤ法で形成した場合は２００ＭＰａ程度の引張応力を有するが、本実施例では、プラズマガスとしてＨｅを使うことで、形成される膜を無応力膜あるいは圧縮応力膜とする。
以下の表３に、このようなＳｉＯＮ反射防止膜の形成条件を示す。
ただし表３において「ギャップ」は図１８のプラズマＣＶＤ装置において、被処理基板５２とシャワーヘッド５３との間の距離を示す。本実施例では、基板へのＲＦバイアスは行っていない。
このようにして得られたＳｉＯＮ反射防止膜は１７０Ｍｐａの圧縮応力を有し、また２４３ｎｍの露光波長において２．０２の屈折率ｎと０．６９の減衰係数ｋとを有し、図１４〜１７の工程において、クラックを生じない反射防止膜２８Ｒとして有効である。
なお、以上の本発明実施例の説明において、下層の層間絶縁膜１４〜１７はＳｉＬＫとしたが、本発明はこの特定の材料に限定されるものではなく、前記層間絶縁膜１４〜１７としてＳｉＬＫやＦＬＡＲＥ（アライドシグナル社登録商標）などの芳香族炭化水素ポリマの他にも、無機シロキサン膜や有機シロキサン膜、多孔質膜など、比誘電率が典型的に３．０以下の膜を使うことが可能である。
また以上の本発明実施例において上層の層間絶縁膜１８〜２０はＳｉＯＣ膜としたが、本発明はこの特定の材料に限定されるものではなく、前記層間絶縁膜１８〜２０としてＳｉＯ２膜はＦ添加ＳｉＯ２膜などを使うことも可能である。
さらに本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載の要旨内において様々な変形や変更が可能である。
図２〜５は、図１の半導体装置における多層配線構造の形成工程を示す図；
図６〜７は、図１の半導体装置において生じる問題点を説明する図；
図８〜１３は、本発明の原理を説明する図；
図１４〜１７は、本発明の一実施例による多層配線構造の形成工程を示す図；
図１８は、本発明で使われるプラズマＣＶＤ装置の構成を示す図；
図１９，２０は、図１８のプラズマＣＶＤ装置を使って形成されるＳｉＮ反射防止膜中の膜応力の例を示す図；
図２１，２２は、本発明の一実施例により多層配線構造中に形成したパターンの例を示す図である。
発明を実施するための最良の態様
［原理］
図６，７より、クラックは応力集中が生じやすい部分に発生していることから、本発明の発明者は、本発明の基礎となる研究において、図１に類似した多層配線構造について、応力解析を行った。
図８〜１０は、この応力解析で使ったモデル構造２０を示す。
図８を参照するに、応力解析においては、Ｓｉ基板２１上に厚さ１０００ｎｍのＳｉＯ２膜２２を介して厚さ２２００ｎｍの芳香族炭化水素ポリマ（ダウケミカル社登録商標ＳｉＬＫ）よりなる有機絶縁膜２３を形成し、前記有機絶縁膜２３上に厚さ８００ｎｍのＳｉＯＣ膜２４を形成し、さらに前記ＳｉＯＣ膜２４上にＳｉＯ２膜２５膜を３０ｎｍの厚さに形成し、前記ＳｉＯ２膜２５上に厚さが５０ｎｍのＳｉＮ膜２６を形成したモデル構造を使った。ただし、ＳｉＮ膜２６としては、従来より反射防止膜として使われている、屈折率ｎが２．２５で減衰定数ｋが１．７５の膜を使っている。また、このモデル構造では前記ＳｉＮ反射防止膜２６中に蓄積される引張応力の値を０．５ＧＰａとしている。
図９は、前記モデル構造上に形成されるモデルパターン２７を、また図１０は、図９のモデルパターンの一部をうち、円で囲んだ角部を拡大して示す図である。
図９を参照するに、モデルパターンはシリコンウェハ上に、それぞれのチップに対応して規則的に繰り返し形成される耐湿リングパターンに対応しており、一片の長さが１０μｍで１μｍの幅を有する。図８に示すように、前記モデルパターンは、前記ＳｉＮ膜２６およびその下のＳｉＯ２膜２５を貫通し、ＳｉＯＣ膜２４に達している。
また図１０を参照するに、前記モデルパターンは、前記角部外側において０．３μｍ、内側において０．０５μｍの曲率半径を有している。
図１１は、このようなモデル構造について行った応力解析の結果を示す。ただしこの応力解析において、前記有機絶縁膜２３は０．２７ＧＰａの硬度と３．６ＧＰａの弾性率を、ＳｉＯＣ膜２４は３．６ＧＰａの硬度と２３．６ＧＰａの弾性率を有するものと仮定している。
図１１を参照するに、図１０に示す角部において著しい引張応力の集中が生じているのがわかる。
図１２は、図１１の応力解析で得られた、深さ方向への引張応力分布を示す。
図１２を参照するに、図８のモデル構造２０においてＳｉＯ２膜２５およびＳｉＮ反射防止膜２６中において、非常に顕著な引張応力の集中が生じているのが明らかである。
一般に、反射防止膜として使われるＳｉＮ膜は、屈折率ｎや減衰係数ｋなどの光学特性に対する要求を満たすような条件で形成され、０．１ＧＰａを超え０．５ＧＰａに達する強い引張応力を蓄積することが知られている。そこで、有機絶縁膜２４上により硬度および弾性率の大きなＳｉＯＣ膜２５を積層した図８のモデル構造２０では、ＳｉＮ反射防止膜２６の存在により前記引張応力の集中が引き起こされているものと考えられる。このような応力集中により前記ＳｉＮ反射防止膜２６およびその下のＳｉＯ２膜２５に生じたクラックは、さらにその下のＳｉＯＣ膜２４に伝播するものと考えられる。
これに対し、図８のモデル構造２０において、前記ＳｉＮ反射防止膜２６を除去した場合の応力解析の結果を、図１３に示す。
予測どおり、図１３の結果では、ＳｉＯ２膜２５における応力集中が著しく低減している。
そこで、本発明では、前記ＳｉＮ反射防止膜２６を無応力膜、あるいは圧縮応力膜により形成することにより、前記ＳｉＮ反射防止膜２６中における引張応力の集中を回避し、もって図６，７で説明したクラック発生の問題を回避する。
［第１実施例］
図１４〜１７は、本発明の一実施例による半導体装置４０の製造工程を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１４を参照するに、本実施例においては強い引張応力を蓄積している前記ＳｉＮ反射防止膜１８Ｒの変わりに、無応力、あるいは圧縮応力を蓄積したＳｉＮ反射防止膜２８Ｒに替えている。
以下に、前記ＳｉＮ反射防止膜２８Ｒの形成工程を説明する。
本実施例では、前記レジスト膜Ｒを形成する前の図２の多層構造を、図１８に示すプラズマＣＶＤ装置５０中に導入し、シランなどのＳｉ原料ガスとＮＨ３などの窒素含有ガスとを供給し、前記ＳｉＯＣ層間絶縁膜１８上に前記ＳｉＮ反射防止膜２８Ｒを、膜中に引張応力が蓄積しないような条件下で形成する。
図１８を参照するに、前記プラズマＣＶＤ装置５０は、排気ポート５１Ａより排気される処理容器５１を備え、前記処理容器５１中には被処理基板５２を保持する基板保持台５２Ａが設けられている。
前記処理容器５１の上部には、前記基板保持台５２Ａ上の被処理基板５２に対向するようにシャワーヘッド５３が設けられ、前記シャワーヘッド５３には、ライン５３Ａ，５３Ｂ，５３Ｃをそれぞれ介して、シラン（ＳｉＨ４）などのＳｉ原料ガスおよびアンモニア（ＮＨ３）などの窒素原料ガスが、窒素ガスとともに供給される。供給されたガスは、前記シャワーヘッド５３の下面に形成された多数の開口部から、前記シャワーヘッド５３と前記被処理基板５２との間のプロセス空間５２Ｃへと放出される。
前記シャワーヘッド５３には、さらに図示を省略したインピーダンス整合器を介して周波数が１３．５６ＭＨｚの高周波電源５４が結合されており、前記高周波電源５４を駆動することにより、前記プロセス空間中にプラズマ５２Ｂが形成される。
図示のプラズマＣＶＤ装置５０では、さらに前記基板保持台５２Ａに、約４５０ｋＨｚの周波数で動作する別のＲＦ電源５５が結合されている。
図１８のプラズマＣＶＤ装置５０では、前記別のＲＦ電源５５から前記被処理基板５２へと周波数が約４５０ｋＨｚの高周波電力を供給することにより、前記被処理基板５２の表面近傍の空間に電界が形成され、この電界の強さを前記高周波電力により制御することにより、前記被処理基板５２表面に形成されるＳｉＮ反射防止膜２８中に蓄積される応力の値を制御することができる。
図１９は、前記プラズマＣＶＤ装置５０中において前記ＳｉＮ反射防止膜２８Ｒを、以下の表１に示すように２．６Ｔｏｒｒの圧力下、４００℃の基板温度において、シランガスを９７０ＳＣＣＭ，窒素ガスを６ＳＬＭ、ＮＨ３ガスを１ＳＬＭの流量で供給し、周波数が１３．５６ＭＨｚの高周波電力を前記ＲＦ電源５４から３００Ｗのパワーで供給し、前記プロセス空間５２Ｂ中においてＳｉＮ膜２８Ｒを形成する際に、前記ＲＦ電源５５から基板保持台５２Ａ、従って被処理基板５２に供給される４５０ｋＨｚの高周波電力のパワーを様々に変化させた場合の、形成されるＳｉＮ膜２８Ｒ中に蓄積される応力の値を示す。ただし図１９中、正の応力値は引張応力を、負の応力値は圧縮応力を示す。
図２０は、前記プラズマＣＶＤ装置５０中において前記ＳｉＮ反射防止膜２８Ｒを、以下の表２に示すように２．６Ｔｏｒｒの圧力下、４００℃の基板温度において、シランガスを９７０ＳＣＣＭ，窒素ガスを１ＳＬＭ、ＮＨ３ガスを１ＳＬＭの流量で供給し、周波数が１３．５６ＭＨｚの高周波電力を前記ＲＦ電源５４から３００Ｗのパワーで供給し、前記プロセス空間５２Ｂ中においてＳｉＮ膜２８Ｒを形成する際に、前記ＲＦ電源５５から基板保持台５２Ａ、従って被処理基板５２に供給される４５０ｋＨｚの高周波電力のパワーを図１９の場合と同様に変化させた場合の、形成されるＳｉＮ膜２８Ｒ中に蓄積される応力の値を示す。ただし図２０中、正の応力値は引張応力を、負の応力値は圧縮応力を示す。
図１８のプラズマＣＶＤ装置５０において被処理基板５２に印加されるＲＦパワーをゼロに設定した場合には、上記のように非常に大きな引張応力を有する膜しか、前記ＳｉＮ反射防止膜２８Ｒとして得られず、またこの場合、処理ガスの流量や処理圧、基板温度、プラズマ電力、基板５２とシャワーヘッド５３との間の間隔など、他の様々なパラメータを変化させても、効果的に膜中の引張応力を低減させることはできないことが確認されている。
このようにして得られた無応力あるいは圧縮応力を有するＳｉＮ膜は、屈折率ｎが２．２５で減衰係数ｋが１．７５と、反射防止膜として機能しうる光学特性を有している。前記反射防止膜は、一般に約５０ｎｍ程度の膜厚に形成される。
そこで、図１５の工程において前記反射防止膜２８Ｒ上にレジスト膜Ｒを形成し、さらにこれを露光・現像した場合、前記反射防止膜２８Ｒの効果により、基板側からの反射光は効果的にカットされ、図１６の工程においてビアホール１８Ｖあるいは配線溝１８Ｇを高い精度で形成することが可能になる。その際、前記反射防止膜２８Ｒは無応力膜あるいは圧縮応力膜となっているため、前記ビアホール１８Ｖあるいは配線溝１８Ｇをパターニングしても膜２８Ｒ中に応力集中によるクラック発生が生じることななく、またこのためその下のＳｉＯＣ膜１８１あるいは１８２にクラックが及ぶこともない。
図２１は、本実施例により形成したＬ字型パターンの例を、また図２２は本実施例により形成した耐湿リングパターンの例を示す。図２１のパターンは先に説明した図６のパターンと同一寸法および形状を有し、図２２のパターンは先に説明した図７のパターンと同一の寸法および形状を有する。
図２１，２２よりわかるように、これらのパターンのいずれにおいてもクラックは生じていない。同様の結果が、１４のテストパターンすべてについて得られた。
さらに図１７の工程において前記ビアホール１８Ｖあるいは配線溝１８Ｇを、バリアメタル層１８ｂの形成後Ｃｕ層により充填し、さらに余分なＣｕ層をＣＭＰ法により除去することにより、前記ビアホール１８Ｖおよび配線溝１８ＧをＣｕプラグあるいは配線パターンにより充填した構造が得られる。
このように、本実施例によれば、前記ＳｉＮ反射防止膜２８Ｒを無応力膜あるいは圧縮応力膜とすることにより、弾性率の小さい低誘電率層間絶縁膜上に弾性率のより大きな層間絶縁膜を積層したいわゆるハイブリッド型の多層配線構造において、パターニングの際の応力集中によるクラック発生を効果的に抑制することができる。ここで無応力膜は、膜中に蓄積している応力が厳密に０Ｐａである膜だけでなく、±１００Ｍｐａ程度の膜、すなわち１００Ｍｐａ以下の圧縮応力あるいは引張応力を有する膜をも含む。
なお、このような無応力あるいは圧縮応力膜よりなる反射防止膜は、ＳｉＯＣ膜１８のパターニング時に有効であるだけでなく、その上のＳｉＯＣ膜１９あるいは２０のパターニング時にも、クラック発生を抑制するのに有効である。
［第２実施例］
先の実施例では、前記反射防止膜２８Ｒとして無応力あるいは圧縮応力を有し屈折率ｎおよび減衰係数ｋが反射防止膜として適当な値を有するＳｉＮ膜を使ったが、本発明は、ＳｉＮ反射防止膜に限定されるものではなく、例えばＳｉＯＮ反射防止膜についても適用可能である。
ＳｉＯＮ膜も通常のプラズマＣＶＤ法で形成した場合は２００ＭＰａ程度の引張応力を有するが、本実施例では、プラズマガスとしてＨｅを使うことで、形成される膜を無応力膜あるいは圧縮応力膜とする。
以下の表３に、このようなＳｉＯＮ反射防止膜の形成条件を示す。
このようにして得られたＳｉＯＮ反射防止膜は１７０Ｍｐａの圧縮応力を有し、また２４３ｎｍの露光波長において２．０２の屈折率ｎと０．６９の減衰係数ｋとを有し、図１４〜１７の工程において、クラックを生じない反射防止膜２８Ｒとして有効である。
なお、以上の本発明実施例の説明において、下層の層間絶縁膜１４〜１７はＳｉＬＫとしたが、本発明はこの特定の材料に限定されるものではなく、前記層間絶縁膜１４〜１７としてＳｉＬＫやＦＬＡＲＥ（アライドシグナル社登録商標）などの芳香族炭化水素ポリマの他にも、無機シロキサン膜や有機シロキサン膜、多孔質膜など、比誘電率が典型的に３．０以下の膜を使うことが可能である。
また以上の本発明実施例において上層の層間絶縁膜１８〜２０はＳｉＯＣ膜としたが、本発明はこの特定の材料に限定されるものではなく、前記層間絶縁膜１８〜２０としてＳｉＯ２膜はＦ添加ＳｉＯ２膜などを使うことも可能である。
さらに本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載の要旨内において様々な変形や変更が可能である。
本発明によれば、反射防止膜を、引張応力を含まない膜により形成することにより、硬度および弾性率の小さい第１の層間絶縁膜上に硬度および弾性率の大きい第２の層間絶縁膜を積層した構成の多層配線構造を有する半導体装置において、前記反射防止膜への引張応力の集中、およびこれによる、多層配線構造中におけるクラック発生の問題を回避することができる。
本発明は特に、曲率半径の小さい微細パターンを含む超微細化半導体装置において、多層配線構造のクラック発生を抑制するのに非常に有効である。
本発明は特に、曲率半径の小さい微細パターンを含む超微細化半導体装置において、多層配線構造のクラック発生を抑制するのに非常に有効である。
Claims (10)
- 第１の配線パターンを含む第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された、前記第１の層間絶縁膜よりも大きな硬度および弾性率を有し第２の配線パターンと第２のビアプラグを含む第２の層間絶縁膜とを備え、前記第２の配線パターンが前記第１の配線パタ―ンに、前記第２のビアプラグにより接続された多層配線構造を有する半導体装置の製造方法であって、
前記第２の層間絶縁膜上に、ＳｉＮ膜かＳｉＯＮ膜よりなる反射防止膜を介してレジスト膜を形成する工程と、
前記レジスト膜を露光および現像してレジストパターンを形成する工程と、
前記レジストパターンをマスクに、前記反射防止膜および前記多層配線構造をパターニングする工程とを含み、
前記反射防止膜は、大きさが１００ＭＰａを超えない引張り応力、あるいは圧縮応力を蓄積する膜よりなる半導体装置の製造方法。 - 前記反射防止膜は、膜中の応力が引張応力であり、応力の値が１００Ｍｐａを超えない、請求項１記載の半導体装置の製造方法。
- 前記反射防止膜は、圧縮応力を蓄積した膜である、請求項１記載の半導体装置の製造方法。
- 前記反射防止膜はＳｉＮ膜よりなる、請求項１記載の半導体装置の製造方法。
- 前記反射防止膜はＳｉＮ膜よりなり、プラズマＣＶＤ法により、基板に高周波バイアスを印加しながら形成され、前記高周波バイアスのパワーは、前記反射防止膜中が、１００ＭＰａを超えない引張応力膜、あるいは圧縮応力を蓄積する膜となるように設定される、請求項１記載の半導体装置の製造方法。
- 前記反射防止膜は、シランガスとアンモニアガスを原料として使い、窒素プラズマ中において形成される、請求項４記載の半導体装置の製造方法。
- 前記反射防止膜は、ＳｉＯＮ膜よりなる、請求項１記載の半導体装置の製造方法。
- 前記反射防止膜は、プラズマＣＶＤ法により、Ｈｅプラズマ中において形成される、請求項７記載の半導体装置の製造方法。
- 前記第１の層間絶縁膜は３．０以下の比誘電率を有し、前記第２の層間絶縁膜は、ＳｉＯＣ膜またはＳｉＯ2膜よりなる、請求項１記載の半導体装置の製造方法。
- 前記反射防止膜は、プラズマＣＶＤ法により、基板に第１の高周波バイアス源からの第１の高周波を印加し、シャワーヘッドに第２の高周波バイアス源からの第２の高周波を印加しながら形成され、前記第１の高周波のパワーは、前記反射防止膜が、大きさが１００ＭＰａを超えない引張り応力、あるいは圧縮応力を蓄積する膜となるように設定される請求項１記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/005458 WO2004097931A1 (ja) | 2003-04-28 | 2003-04-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004097931A1 JPWO2004097931A1 (ja) | 2006-07-13 |
| JP4295730B2 true JP4295730B2 (ja) | 2009-07-15 |
Family
ID=33398125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004571298A Expired - Lifetime JP4295730B2 (ja) | 2003-04-28 | 2003-04-28 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7183200B2 (ja) |
| JP (1) | JP4295730B2 (ja) |
| CN (1) | CN1327508C (ja) |
| TW (1) | TWI286814B (ja) |
| WO (1) | WO2004097931A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070187828A1 (en) * | 2006-02-14 | 2007-08-16 | International Business Machines Corporation | Ild layer with intermediate dielectric constant material immediately below silicon dioxide based ild layer |
| JP4364258B2 (ja) * | 2007-05-15 | 2009-11-11 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| US8363707B2 (en) * | 2008-03-21 | 2013-01-29 | Micron Technology, Inc. | Mixed-mode signaling |
| DE102008045035B4 (de) * | 2008-08-29 | 2017-11-16 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht |
| US8754497B2 (en) * | 2009-05-27 | 2014-06-17 | Texas Instruments Incorporated | Strained LDMOS and demos |
| TWI590350B (zh) | 2016-06-30 | 2017-07-01 | 欣興電子股份有限公司 | 線路重分佈結構的製造方法與線路重分佈結構單元 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3350433B2 (ja) * | 1998-02-16 | 2002-11-25 | シャープ株式会社 | プラズマ処理装置 |
| WO2000003425A1 (en) * | 1998-07-10 | 2000-01-20 | Applied Materials, Inc. | Plasma process to deposit silicon nitride with high film quality and low hydrogen content |
| US6974766B1 (en) | 1998-10-01 | 2005-12-13 | Applied Materials, Inc. | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
| US6228760B1 (en) * | 1999-03-08 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish |
| TW495911B (en) | 1999-12-27 | 2002-07-21 | Taiwan Semiconductor Mfg | Method of using inorganic antireflection coating layer to manufacture contact window and reduce device damage |
| US7011868B2 (en) * | 2000-03-20 | 2006-03-14 | Axcelis Technologies, Inc. | Fluorine-free plasma curing process for porous low-k materials |
| JP4850332B2 (ja) * | 2000-10-18 | 2012-01-11 | 東京エレクトロン株式会社 | デュアルダマシン構造のエッチング方法 |
| JP2002164428A (ja) * | 2000-11-29 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002373936A (ja) * | 2001-06-14 | 2002-12-26 | Nec Corp | デュアルダマシン法による配線形成方法 |
| JP5038567B2 (ja) * | 2001-09-26 | 2012-10-03 | 東京エレクトロン株式会社 | エッチング方法 |
| US7098149B2 (en) * | 2003-03-04 | 2006-08-29 | Air Products And Chemicals, Inc. | Mechanical enhancement of dense and porous organosilicate materials by UV exposure |
| JP2005038971A (ja) * | 2003-07-17 | 2005-02-10 | Ebara Corp | 半導体装置及びその製造方法 |
| US7030468B2 (en) * | 2004-01-16 | 2006-04-18 | International Business Machines Corporation | Low k and ultra low k SiCOH dielectric films and methods to form the same |
-
2003
- 2003-04-28 CN CNB038222256A patent/CN1327508C/zh not_active Expired - Fee Related
- 2003-04-28 TW TW092109901A patent/TWI286814B/zh not_active IP Right Cessation
- 2003-04-28 WO PCT/JP2003/005458 patent/WO2004097931A1/ja active Application Filing
- 2003-04-28 JP JP2004571298A patent/JP4295730B2/ja not_active Expired - Lifetime
-
2005
- 2005-02-28 US US11/066,570 patent/US7183200B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1327508C (zh) | 2007-07-18 |
| TWI286814B (en) | 2007-09-11 |
| JPWO2004097931A1 (ja) | 2006-07-13 |
| TW200423287A (en) | 2004-11-01 |
| US7183200B2 (en) | 2007-02-27 |
| WO2004097931A1 (ja) | 2004-11-11 |
| US20050227476A1 (en) | 2005-10-13 |
| CN1682367A (zh) | 2005-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617244B2 (en) | Etching method | |
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| JP4338495B2 (ja) | シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法 | |
| KR100358545B1 (ko) | 반도체 장치 및 그 제조 공정 | |
| JP2001077196A (ja) | 半導体装置の製造方法 | |
| US7960279B2 (en) | Semiconductor device and manufacturing method therefor | |
| US6531755B1 (en) | Semiconductor device and manufacturing method thereof for realizing high packaging density | |
| JPH11176814A (ja) | 半導体装置の製造方法 | |
| TWI236094B (en) | Method for forming multi-layer metal line of semiconductor device | |
| US7183200B2 (en) | Method for fabricating a semiconductor device | |
| KR100780680B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5387627B2 (ja) | 半導体装置の製造方法 | |
| KR100773754B1 (ko) | 갭 필 능력을 향상시킨 절연막 증착 방법 | |
| JP4882893B2 (ja) | 半導体装置の製造方法 | |
| TWI233661B (en) | Method for forming multi-layer metal line of semiconductor device | |
| TW404035B (en) | The damascene inner-wiring process which uses the organic polymer of low-dielectrics constant as the etch stop layer | |
| KR100648858B1 (ko) | 반도체 장치의 제조방법 | |
| KR20010061614A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR20040056846A (ko) | 반도체 소자의 제조방법 | |
| KR20040069780A (ko) | 포토레지스트 점착성 개선 방법 | |
| JP2003257941A (ja) | 半導体装置製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |